JP2003229566A - 電力変換装置及びそれに用いるＧａＮ系半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 安定動作を保証する高い信頼性と高い効率を
備えた電力変換装置及びそれを実現するために用いる構
成部品としてのＧａＮ系半導体装置を提供することを目
的とする。 【解決手段】 スイッチング素子としてのパワーＦＥＴ
１０のソース・ドレイン間に、保護素子としてのＧａＮ
系ショットキーダイオード２０が接続されている。この
ＧａＮ系ショットキーダイオード２０では、アンドープ
のＧａＮ層２３上にアンドープのＡｌＧａＮ層２４が形
成されている。ＡｌＧａＮ層２４に隣接して、ｎ型Ｇａ
Ｎ層２６がＧａＮ層２３上に形成されている。ＧａＮ層
２３とＡｌＧａＮ層２４とのヘテロ接合界面近傍に２次
元電子ガスが発生している。ｎ型ＧａＮ層２６上にオー
ミック接触して、カソード電極２７が形成され、ＡｌＧ
ａＮ層２４上にショットキー接触して、アノード電極２
８が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換回路を有
する電力変換装置及びその電力変換回路に用いるＧａＮ
系半導体装置に関する。

【０００２】

【従来の技術】電力変換装置の電力変換回路に組み込ま
れるスイッチイング素子は、数Ｗ以上の電力を扱うこと
が必要であることから、従来はバイポーラトランジスタ
を使用することが主流であった。しかし、その後、大電
力を扱うＦＥＴ（Field EffectTransistor；電界効果ト
ランジスタ）が開発され、パワーＭＯＳＦＥＴ（MetalO
xide Semiconductor FET）が広く使用されるようになっ
た。或いは、バイポーラトランジスタとＭＯＳＦＥＴと
を複合したＩＧＢＴ（Insulated Gate BipolarTransist
or；絶縁ゲート型のバイポーラトランジスタ）も、バイ
ポーラトランジスタと同様に高電圧での高速動作が可能
であり、ＭＯＳＦＥＴと同様にオン抵抗が低いことか
ら、スイッチイング素子として使用されている。

【０００３】ところで、このようなパワーＭＯＳＦＥＴ
等においては、寄生バイポーラトランジスタ効果を除去
するためや、動作瞬時の突入電流又はサージ電圧の印加
による素子破壊を防止するために、保護素子を組み込む
ことが必要である。例えば最も一般的なＳｉ系ＭＯＳＦ
ＥＴにおいては、通常、ｐｎ接合を用いたツェナーダイ
オードが保護素子として内蔵されている。

【０００４】

【発明が解決しようとする課題】しかし、上記した従来
の保護素子として用いるｐｎ接合構造のツェナーダイオ
ードは、オン抵抗が１０ｍΩｃｍ² 程度と高いため、順
方向の立ち上がりのオン電圧が１．２〜１．５Ｖ程度に
高くなる一方、耐圧は１００Ｖ程度と低い。このため、
電力変換装置の電力変換回路を構成するスイッチング素
子としてオン電圧の低いＭＯＳＦＥＴを使用する場合
に、その保護素子として上記したｐｎ接合構造のツェナ
ーダイオードを組み込むと、次のような問題が生じた。

【０００５】即ち、保護素子の耐圧が低く、オン電圧が
高いため、ＭＯＳＦＥＴの動作瞬時の突入電流又はサー
ジ電圧に充分耐えることができなかったり、またサージ
電圧が印加した際に発熱が生じて、保護素子が働く前に
ＭＯＳＦＥＴが破壊されたりして、電力変換装置の安定
動作を保証することができず、信頼性が低下した。ま
た、ＭＯＳＦＥＴの低オン電圧動作ができなくなって、
高損失となり、電力変換装置の効率が低下した。

【０００６】一方、ＧａＮ系ＦＥＴは、耐圧が高く、高
温動作や大電流動作が可能であることが知られており、
ＧａＮ系半導体材料を用いた各種デバイスの開発研究が
進められている。しかし、現在までのところ、ＧａＮ系
半導体装置を組み込んで電力変換装置を構成するという
事例は知られていない。本発明は、従来の上記した問題
を考慮してなされたものであって、ＧａＮ系半導体材料
の特性を活かすことにより、安定動作を保証する高い信
頼性と高い効率を備えた電力変換装置及びそれを実現す
るために用いる構成部品としてのＧａＮ系半導体装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、電力変換回路を有する電力
変換装置であって、電力変換回路を構成するスイッチン
グ素子の保護素子として、ＧａＮ系ショットキーダイオ
ード又はＧａＮ系ＦＥＴが用いられていることを特徴と
する電力変換装置が提供される。

【０００８】また、本発明においては、電力変換装置の
電力変換回路を構成するスイッチング素子の保護素子と
してに使用され、オン電圧が１Ｖ以下、耐圧が３００Ｖ
以上のＧａＮ系ショットキーダイオードであることを特
徴とするＧａＮ系半導体装置が提供される。また、本発
明においては、電力変換装置の電力変換回路を構成する
スイッチング素子の保護素子としてに使用され、オン電
圧が１Ｖ以下、耐圧が３００Ｖ以上のＧａＮ系ＦＥＴで
あることを特徴とするＧａＮ系半導体装置が提供され
る。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しつつ説明する。なお、各実施の形態
において共通する構成要素には同一の符号を付して説明
を省略する。 （第１の実施形態）本実施形態は、図１（ａ）に示され
るように、電力変換装置の電力変換回路を構成するスイ
ッチング素子として、パワーＦＥＴ１０を用い、このパ
ワーＦＥＴ１０の保護素子として、ＧａＮ系ショットキ
ーダイオード２０を用いたものである。具体的には、パ
ワーＦＥＴ１０のソース・ドレイン間に、ＧａＮ系ショ
ットキーダイオード２０が接続されている。

【００１０】ここで、パワーＦＥＴ１０は、Ｓｉ系ＭＯ
ＳＦＥＴであってもよいし、ＧａＮ系ＭＩＳＦＥＴ（Me
tal Insulator Semiconductor FET）又はＧａＮ系ＭＥ
ＳＦＥＴ（Metal Semiconductor FET）であってもよ
い。また、ＧａＮ系ショットキーダイオード２０は、図
１（ｂ）に示されるように横型の構造をなしている。即
ち、例えば絶縁性又は半絶縁性のサファイア基板２１上
に、ＧａＮバッファ層２２を介して、III-Ｖ族窒化物半
導体層であるアンドープのＧａＮ層２３が形成され、こ
のＧａＮ層２３上に、ＧａＮ層２３よりもバンドギャッ
プの広いIII-Ｖ族窒化物半導体層であるアンドープのＡ
ｌＧａＮ層２４が形成されている。また、ＧａＮ層２３
とＡｌＧａＮ層２４とのヘテロ接合部に接続して、ｎ型
ＧａＮ層２６がＧａＮ層２３上に形成されている。そし
て、ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合面
近傍には、２次元電子ガスが発生している。また、ｎ型
ＧａＮ層２６上にオーミック接触して、カソード電極２
７が形成されている。また、ＡｌＧａＮ層２４上にショ
ットキー接触して、アノード電極２８が形成されてい
る。

【００１１】次に、図１（ｂ）のＧａＮ系ショットキー
ダイオード２０の製造方法の一例について、図２（ａ）
〜（ｄ）を用いて説明する。先ず、サファイア基板２１
上に、例えば超真空成長装置を用いたガスソースＭＢＥ
（Molecular Beam Epitaxy；分子線エピタキシャル成
長）法により、成長温度６４０℃で一連の結晶成長を行
う。

【００１２】即ち、原料ガスとして分圧６．６５×１０
^-5ＰａのＧａ（ガリウム）とラジカル化した分圧４．０
×１０^-4ＰａのＮ（窒素）を用い、ＧａＮバッファ層２
２を厚さ５ｎｍに成長させる。連続して、例えば分圧
１．３３×１０^-4ＰａのＧａと分圧６．６５×１０^-4Ｐ
ａのＮＨ₃ （アンモニア）を用い、アンドープのＧａＮ
層２３を厚さ３０００ｎｍに成長させる。更に連続し
て、例えば分圧６．６５×１０^-5ＰａのＧａと分圧２．
６６×１０^-5ＰａのＡｌと分圧６．６５×１０^-4Ｐａの
ＮＨ₃ を用い、アンドープのＡｌＧａＮ層２４を厚さ３
０ｎｍに成長させる。こうして、ＧａＮ層２３とＡｌＧ
ａＮ層２４とのヘテロ接合構造を有する第１の中間体を
形成する（図２（ａ）参照）。

【００１３】なお、この一連の結晶成長の際に、ガスソ
ースＭＢＥ法の代わりに、ＭＯＣＶＤ（Metal Organic
Chemical Vapor Deposition ；有機金属化学気相成長）
法やハライド気相成長法等を用いてもよい。次いで、こ
の第１の中間体を超真空成長装置から一旦取り出した
後、例えばプラズマＣＶＤ（Chemical Vapor Depositio
n ；化学的気相成長）装置を用いて、ＡｌＧａＮ層２４
上に、ＳｉＯ₂膜を形成する。なお、このＳｉＯ₂膜の代
わりに、ＳｉＮ_X 膜やＡｌＮ膜を形成してもよい。続い
て、例えばＢＨＦを用いたウエットエッチング法又はＣ
Ｆ₄を用いたドライエッチング法により、ＳｉＯ₂膜を選
択的にエッチング除去して、所定の形状のＳｉＯ₂パタ
ーン２５を形成する。

【００１４】続いて、例えばメタン系ガスを用いたＥＣ
Ｒ（Electron Cyclotron Resonance；電子サイクロトロ
ン共鳴）プラズマエッチング法又はＲＩＢＥ（Reactive
IonBeam Etching；反応性イオンビームエッチング）法
により、ＳｉＯ₂パターン２５をマスクとして、ＡｌＧ
ａＮ層２４及びＧａＮ層２３の一部を順に選択的にエッ
チング除去する。こうして、ＧａＮ層２３表面を露出さ
せた第２の中間体を形成する（図２（ｂ）参照）。

【００１５】次いで、この第２の中間体を再び超真空成
長装置内に装填した後、ＳｉＯ₂パターン２５をマスク
とし、例えば分圧６．６５×１０^-5ＰａのＧａと分圧
６．６５×１０^-4ＰａのＮＨ₃と分圧１．３３×１０^-6
ＰａのドーパントとしてのＳｉを用いて、５×１０¹⁹ｃ
ｍ^-3程度の高濃度にＳｉを添加したｎ型ＧａＮ層２６
を、露出するＧａＮ層２３上に選択的に成長させる。こ
うして、ＡｌＧａＮ層２４に隣接するｎ型ＧａＮ層２６
をＧａＮ層２３上に選択成長させた第３の中間体を形成
する（図２（ｃ）参照）。

【００１６】次いで、この第３の中間体を超真空成長装
置から取り出した後、ＳｉＯ₂パターン２５を除去す
る。続いて、第３の中間体の全面に、ＳｉＯ₂膜（図示
せず）を形成した後、フォトリソグラフィ技術とエッチ
ング技術を用いて選択的にエッチング除去して、ｎ型Ｇ
ａＮ層２６を露出させるコンタクトホールを開口する。
そして、例えばＡｒプラズマを用いたスパッタ蒸着法に
より、ＴａＳｉ及びＡｕを順に蒸着する。こうして、ｎ
型ＧａＮ層２６にオーミック接触するＴａＳｉ／Ａｕ積
層構造のカソード電極２７を形成する。

【００１７】同様にして、ＳｉＯ₂膜を選択的にエッチ
ング除去し、ＡｌＧａＮ層２４を露出させるコンタクト
ホールを開口した後、Ｔｉ、ＷＳｉ及びＡｕを順に蒸着
する。こうして、ＡｌＧａＮ層２４にショットキー接触
するＴｉ／ＷＳｉ／Ａｕ積層構造のアノード電極２８を
形成する（図２（ｄ）参照）。このような一連の工程を
経て、図１（ｂ）に示すＧａＮ系ショットキーダイオー
ド２０を作製する。

【００１８】因みに、本発明者らが上記の製造方法に従
って図１（ｂ）に示すようなＧａＮ系ショットキーダイ
オードを試作して、その特性を測定したところ、次のよ
うな結果が得られた。即ち、ＧａＮ系ショットキーダイ
オードの耐圧は６００Ｖを超えた。また、オン抵抗は２
４ｍΩｃｍ² 以下になり、順方向電圧は０．３Ｖ付近か
ら立ち上がった。また、電流は最大１００Ａまで流すこ
とができた。

【００１９】次に、図１（ａ）、（ｂ）に示したスイッ
チング素子としてのパワーＦＥＴ１０及びその保護素子
としてのＧａＮ系ショットキーダイオード２０を用いた
電力変換回路を有する電力変換装置について説明する。
電力変換装置の電力変換回路としては、一般にインバー
タ回路又はコンバータ回路が用いられる。そして、電力
変換回路として実際に使用されるインバータ回路又はコ
ンバータ回路は、その制御機能への種々の要求から極め
て多用な回路構成をとる。そこで、ここでは、図３を用
いてインバータ回路を有する電力変換装置の一例を示
し、図４（ａ）〜（ｄ）を用いてコンバータ回路を有す
る電力変換装置の数例を示す。

【００２０】図３に示されるように、電力変換装置３０
は、周波数５０Ｈｚ又は６０Ｈｚ、電圧１００Ｖの交流
電源３１と、この交流電源３１から供給される交流を直
流に整流する整流回路３２と、この整流回路３２からの
直流を周波数１ｋ〜２４ｋＨｚの交流に変換するＤＣ−
ＡＣインバータ回路３３とを有し、このＤＣ−ＡＣイン
バータ回路３３からの交流が負荷Ｍに供給される。そし
て、このＤＣ−ＡＣインバータ回路３３を構成するスイ
ッチング素子として、パワーＦＥＴ１０が用いられ、そ
の保護素子として、ＧａＮ系ショットキーダイオード２
０が用いられている。

【００２１】図４（ａ）〜（ｄ）に示されるように、電
力変換装置は、（ａ）Ｂｕｃｋ回路（降圧形）、（ｂ）
Ｂｏｏｓｔ回路（昇圧形）、（ｃ）Ｂｏｏｓｔ−Ｂｕｃ
ｋ回路（昇降圧形）、（ｄ）Ｃｕｋ回路（昇降圧形）と
それぞれ呼ばれるＤＣ−ＤＣコンバータ回路３４ａ〜３
４ｄを有している。そして、各ＤＣ−ＤＣコンバータ回
路３４ａ〜３４ｄを構成するスイッチング素子として、
パワーＦＥＴ１０が用いられ、その保護素子として、Ｇ
ａＮ系ショットキーダイオード２０が用いられている。

【００２２】以上のように本実施形態では、電力変換装
置の電力変換回路であるＤＣ−ＡＣインバータ回路３３
又はＤＣ−ＤＣコンバータ回路３４ａ〜３４ｄにおける
パワーＦＥＴ１０（スイッチング素子）の保護素子とし
てＧａＮ系ショットキーダイオード２０が用いられ、こ
のＧａＮ系ショットキーダイオード２０のオン電圧が
０．３Ｖ程度であることから、パワーＦＥＴ１０は少な
くとも１Ｖ以下の低オン電圧動作が容易に可能になる。
このため、損失を低下させて、高いインバータ効率又は
コンバータ効率を達成することが可能になり、電力変換
装置の高効率化を実現することができる。

【００２３】また、動作瞬時の突入電流又はサージ電圧
が印加する場合であっても、ＧａＮ系ショットキーダイ
オード２０が耐圧６００Ｖ以上の保護素子として機能す
ることから、パワーＦＥＴ１０が発熱によって破壊され
ることを防止することが可能になる。このため、パワー
ＦＥＴ１０の安定動作を保証し、電力変換装置の信頼性
を高めることができる。

【００２４】なお、本実施形態におけるＧａＮ系ショッ
トキーダイオード２０は、ＡｌＧａＮ層２４とゲート電
極２８ａとの間、又はＡｌＧａＮ層２４とアノード電極
２８ｂとの間に、例えばＳｉＯ₂又はＳｉＮ等からなる
厚さ１０〜２４ｎｍの極薄い絶縁膜を設けることが好ま
しい。この場合、高耐圧下で大電流動作を行う場合であ
っても、リーク電流の増大を抑制することができる。

【００２５】（第２の実施形態）本実施形態は、第１の
実施形態におけるＧａＮ系ショットキーダイオード２０
の代わりに、図５に示される横型のＧａＮ系ショットキ
ーダイオード４０を用いたものである。このＧａＮ系シ
ョットキーダイオード４０では、例えば絶縁性又は半絶
縁性のサファイア基板４１上に、厚さ５０ｎｍのＧａＮ
バッファ層４２を介して、厚さ２０００ｎｍ、５×１０
¹⁹ｃｍ^-3程度の高不純物濃度のｎ⁺ 型ＧａＮ層４３が積
層されている。ｎ⁺ 型ＧａＮ層４３上には、表面の一部
が凸部形状に突出しているｎ型ＧａＮ層４４が形成され
ている。ｎ型ＧａＮ層４４の不純物濃度は、２×１０¹⁷
ｃｍ^-3程度の低濃度であり、その平坦部の厚さは５００
ｎｍ、凸部の幅及び高さはそれぞれ２０００ｎｍ及び２
０００ｎｍである。なお、ｎ型ＧａＮ層４４の不純物濃
度は２×１０¹⁷ｃｍ^-3程度に限定する必要はなく、好ま
しくは２×１０¹⁷ｃｍ^-3以下であればよい。

【００２６】また、ｎ型ＧａＮ層４４の平坦部の表面及
び凸部の側面は、ｎ型ＧａＮ層４４よりもバンドギャッ
プエネルギーの大きい厚さ３０ｎｍのアンドープのＡｌ
_0.2Ｇａ_0.8Ｎ層４６によって被覆されている。ここで、
ｎ型ＧａＮ層４４とＡｌ_0.2Ｇａ_0.8Ｎ層４６との接触部
はヘテロ接合をなすため、そのヘテロ接合面近傍には、
図中に破線で模式的に表した２次元電子ガスが発生す
る。

【００２７】また、ｎ型ＧａＮ層４４の凸部の上面にシ
ョットキー接触して、第１のアノード電極としてのＴｉ
（チタン）電極４８が形成されている。Ｔｉ電極４８と
ｎ型ＧａＮ層４４との接触面には、０．３ｅＶのショッ
トキーバリアが生じる。なお、第１のアノード電極をな
す材質は、Ｔｉに限定されない。例えばＷ（タングステ
ン）やＡｇ（銀）等、ｎ型ＧａＮ層８に対して０．８ｅ
Ｖより低いショットキーバリアを生じる金属であればよ
い。

【００２８】また、Ｔｉ電極４８及びＡｌ_0.2Ｇａ_0.8Ｎ
層４６の上に、第２のアノード電極としてのＰｔ（白
金）電極４９が形成されている。このＰｔ電極４９は、
Ｔｉ電極４８に電気的に接続していると共に、ｎ型Ｇａ
Ｎ層４４の凸部の側面にＡｌ_{0. 2}Ｇａ_0.8Ｎ層４６を介し
てショットキー接触している。従って、ここでは、Ｐｔ
電極４９はｎ型ＧａＮ層４４に直接にはショットキー接
触していない。しかし、Ｐｔ電極４９がｎ型ＧａＮ層４
４に直接にショットキー接触した場合には、その接触面
に１．０ｅＶのショットキーバリアが生じる。なお、第
２のアノード電極をなす材質は、Ｐｔに限定されない。
例えばＮｉ（ニッケル）やＰｄ（パラジウム）やＡｕ
（金）等、ｎ型ＧａＮ層４４に対して０．８ｅＶより高
いショットキーバリアを生じる金属であればよい。

【００２９】そして、ｎ型ＧａＮ層４４の凸部の上面に
ショットキー接触しているＴｉ電極４８と、ｎ型ＧａＮ
層４４の凸部の側面にＡｌ_0.2Ｇａ_0.8Ｎ層４６を介して
ショットキー接触しているＰｔ電極４９とから、複合ア
ノード電極５０が構成されている。また、Ｐｔ電極４
９、Ａｌ_0.2Ｇａ_0.8Ｎ層４６及びｎ型ＧａＮ層４４の各
側面、並びにｎ⁺ 型ＧａＮ層４３の表面は、ＳｉＯ₂ 膜
５１によって被覆されている。ＳｉＯ₂ 膜５１に形成さ
れた開口部を介して、ｎ⁺ 型ＧａＮ層４３上にオーミッ
ク接触するＴａ−Ｓｉ層からなるカソード電極５２が形
成されている。

【００３０】次に、図５のＧａＮ系ショットキーダイオ
ード４０の電流−電圧特性について説明する。複合アノ
ード電極５０とカソード電極５２との間に順方向バイア
スを印加したところ、０．１〜０．３Ｖのオン電圧で、
順方向電流が急激に増大する良好な立ち上りが観測され
た。この良好な立ち上り特性が得られた理由は、次のよ
うに考えられる。

【００３１】ショットキー接触したＴｉ電極とｎ型Ｇａ
Ｎ層との間に順方向バイアスを印加した場合の立ち上り
に必要なオン電圧は、一般に０．３〜０．５Ｖ程度であ
る。また、ショットキー接触したＰｔ電極とｎ型ＧａＮ
層との間に順方向バイアスを印加した場合の立ち上りに
必要なオン電圧は、一般に１．０〜１．５Ｖ程度であ
る。

【００３２】ＧａＮ系ショットキーダイオード４０にお
いて、その順方向の立ち上りの最初の段階では、複合ア
ノード電極５０のうちのＴｉ電極４８がアノード電極と
して主要に機能する。このため、オン電圧は、１．０〜
１．５Ｖ程度よりも０．３〜０．５Ｖ程度に近い値とな
る。更に、ｎ型ＧａＮ層４４とＡｌ_0.2Ｇａ_0.8Ｎ層４６
とのヘテロ接合面近傍には２次元電子ガスが発生してお
り、この２次元電子ガスがキャリアとなって順方向電流
の増大に寄与する。従って、オン電圧は０．３〜０．５
Ｖ程度よりも更に小さくなり、０．１〜０．３Ｖという
良好な立ち上り特性が得られる。そして、順方向バイア
スが１．０〜１．５Ｖ程度以上になった段階で、Ｔｉ電
極４８及びＰｔ電極４９の双方がアノード電極として機
能するようになる。

【００３３】また、複合アノード電極５０とカソード電
極５２との間に逆方向バイアスを印加したところ、約５
００Ｖという大きな耐圧が観測された。この良好な耐圧
特性が得られた理由は、次のように考えられる。ショッ
トキー接触したＴｉ電極とｎ型ＧａＮ層との間に逆方向
バイアスを印加した場合には、一般に−１０Ｖで１０^-6
〜１０^-5Ａ程度の逆方向リーク電流が発生する。また、
ショットキー接触したＰｔ電極とｎ型ＧａＮ層との間に
逆方向バイアスを印加した場合には、上記の場合よりも
逆方向リーク電流は遙に小さく、約５００Ｖの耐圧が得
られる。

【００３４】ＧａＮ系ショットキーダイオード４０に逆
方向バイアスを印加すると、Ｔｉ電極４８とショットキ
ー接触しているｎ型ＧａＮ層４４の凸部の上面に空乏層
が広がり、Ｐｔ電極４９とＡｌ_0.2Ｇａ_0.8Ｎ層４６を介
してショットキー接触しているｎ型ＧａＮ層４４の凸部
の側面にも空乏層が広がる。逆方向バイアスが−１０Ｖ
より小さい段階では、ＧａＮ層４４の凸部の側面に形成
される空乏層を通り抜ける逆方向リーク電流は殆どない
が、ｎ型ＧａＮ層４４の凸部の上面に形成される空乏層
を通り抜ける逆方向リーク電流は逆方向バイアスの増大
につれて徐々に増大する。しかし、これら凸部の上面及
び側面に形成される２つの空乏層の広がりの程度を比較
すると、Ｔｉ電極４８とのショットキー接触による空乏
層が広がりよりも、Ｐｔ電極４９とのショットキー接触
による空乏層の広がりの方が大きくなる。そして、Ｐｔ
電極４９とｎ型ＧａＮ層４４の凸部の側面との間には、
ｎ型ＧａＮ層４４よりもバンドギャップエネルギーが大
きなＡｌ_0.2Ｇａ_0.8Ｎ層４６が介在しているため、空乏
層が広がり方は更に大きくなる。

【００３５】その結果、逆方向バイアスが増大し、−１
０Ｖ程度に達した段階で、ＧａＮ層４４の凸部の両側面
から広がる空乏層が接触し、ピンチオフ状態となる。こ
のため、ｎ型ＧａＮ層４４の凸部の上面の空乏層を通り
抜ける逆方向リーク電流は阻止される。そして、これ以
上に逆方向バイアスが増大する段階では、複合アノード
電極５０のうちのＰｔ電極４９のみがアノード電極とし
て機能する。従って、５００Ｖ程度という良好な耐圧特
性が得られる。

【００３６】次に、図５のＧａＮ系ショットキーダイオ
ード４０の製造方法の一例について、図６（ａ）〜
（ｅ）及び図７（ａ）〜（ｄ）を用いて説明する。先
ず、サファイア基板４１上に、例えば超真空成長装置を
用いたガスソースＭＢＥ法により、成長温度６４０℃に
おいて一連の結晶成長を行う。即ち、原料ガスとして分
圧６．６５×１０^-5ＰａのＧａとラジカル化した分圧
４．０×１０^-4ＰａのＮを用い、ＧａＮバッファ層４２
を厚さ５０ｎｍに成長させる。連続して、例えば分圧
１．３３×１０^-4ＰａのＧａと分圧６．６５×１０ ^-4Ｐ
ａのＮＨ₃ と分圧１．３３×１０^-6Ｐａのドーパントと
してのＳｉを用いて、５×１０¹⁹ｃｍ^-3程度の高不純物
濃度のｎ⁺ 型ＧａＮ層４３を厚さ２０００ｎｍに成長さ
せる。

【００３７】更に連続して、例えば分圧１．３３×１０
^-4ＰａのＧａと分圧６×１０^-4ＰａのＮＨ₃ と分圧２×
１０^-7ＰａのドーパントとしてのＳｉを用いて、２×１
０¹⁷ｃｍ^-3程度の低不純物濃度のｎ型ＧａＮ層４４を厚
さ２５００ｎｍに成長させる。こうして、サファイア基
板４１上に、ＧａＮバッファ層４２、ｎ⁺ 型ＧａＮ層４
３及びｎ型ＧａＮ層４４が順に積層された第１の中間体
を形成する（図６（ａ）参照）。

【００３８】次いで、この第１の中間体を超真空成長装
置から一旦取り出した後、例えばプラズマＣＶＤ法によ
り、ｎ型ＧａＮ層４４上にＳｉＯ₂ 膜を形成する。な
お、このＳｉＯ₂ 膜の代わりに、例えばＳｉＮ_X 膜やＡ
ｌＮ膜を形成してもよい。続いて、例えばＢＨＦを用い
たウエットエッチング法又はＣＦ₄ を用いたドライエッ
チング法により、ＳｉＯ₂ 膜をパターニングし、例えば
幅２μｍをもつＳｉＯ₂パターン４５を形成する（図６
（ｂ）参照）。

【００３９】次いで、例えばメタン系ガスを用いたＥＣ
Ｒプラズマエッチング法又はＲＩＢＥ法により、ＳｉＯ
₂ パターン４５をマスクとして、ｎ型ＧａＮ層４４をｎ
型ＧａＮ層選択的にエッチング除去し、ｎ型ＧａＮ層４
４の表面の一部が突出した高さ２０００ｎｍの凸部を形
成する。こうして、ＧａＮ層４４の表面の一部が凸部形
状に突出している第２の中間体を形成する（図６（ｃ）
参照）。

【００４０】次いで、この第２の中間体を再び超真空成
長装置内に装填する。そして、ＳｉＯ₂ パターン４５を
マスクとし、例えば分圧６．６５×１０^-5ＰａのＧａと
分圧２．６６×１０^-5ＰａのＡｌと分圧６．６５×１０
^-4ＰａのＮＨ₃ を原料ガスとして、厚さ３０ｎｍのアン
ドープのＡｌ_0.2Ｇａ_0.8Ｎ層４６をｎ型ＧａＮ層４４上
に選択成長させる。こうして、ｎ型ＧａＮ層４４の平坦
部の表面及び凸部の側面がＡｌ_0.2Ｇａ_0.8Ｎ層４６によ
って被覆された第３の中間体を形成する（図６（ｄ）参
照）。

【００４１】次いで、この第３の中間体を超真空成長装
置から取り出した後、ＳｉＯ₂ パターン４５を除去す
る。続いて、第３の中間体の全面にＳｉＯ₂ 膜（図示せ
ず）を形成した後、フォトリソグラフィ技術とエッチン
グ技術を用いてパターニングして、ｎ型ＧａＮ層４４の
凸部の上面及びその周辺のＡｌ_0.2Ｇａ_0.8Ｎ層４６の一
部表面を被覆するＳｉＯ₂ パターン４７を形成する（図
６（ｅ）参照）。

【００４２】次いで、例えばメタン系ガスを用いたＥＣ
Ｒプラズマエッチング法又はＲＩＢＥ法により、ＳｉＯ
₂ パターン４７をマスクとして、Ａｌ_0.2Ｇａ_0.8Ｎ層４
６及びｎ型ＧａＮ層４４を選択的にエッチング除去し、
ｎ⁺ 型ＧａＮ層４３の表面を露出させる（図７（ａ）参
照）。次いで、ＳｉＯ₂ パターン４５を除去する。続い
て、リフトオフ法により、ｎ型ＧａＮ層４４の凸部の上
面にショットキー接触する第１のアノード電極としての
Ｔｉ電極４８を形成する。具体的には、フォトリソグラ
フィ技術を用いて、ｎ型ＧａＮ層４４の凸部の上面、並
びにＡｌ_0.2Ｇａ_0.8Ｎ層４６及びｎ⁺ 型ＧａＮ層４３の
各表面を全面的に被覆するレジスト膜（図示せず）を塗
布した後、ｎ型ＧａＮ層４４の凸部の上面が露出する開
口部を形成するパターニングを行う。続いて、蒸着法に
より、Ｔｉ膜をレジスト膜上及び開口部内に堆積する。
その後、レジスト膜上のＴｉ膜をレジスト膜と共に除去
する。こうして、ｎ型ＧａＮ層４４の凸部の上面上にＴ
ｉ膜を残存させ、Ｔｉ電極４８を形成する（図７（ｂ）
参照）。

【００４３】次いで、図７（ｂ）に示す工程と同様に、
リフトオフ法により、Ｔｉ電極４８上及びＡｌ_0.2Ｇａ
_0.8Ｎ層４６上に、Ｐｔ層を選択的に形成する。こうし
て、Ｔｉ電極４８に電気的に接続すると共に、ｎ型Ｇａ
Ｎ層４４の凸部の側面にＡｌ_{0. 2}Ｇａ_0.8Ｎ層４６を介し
てショットキー接触する第２のアノード電極としてのＰ
ｔ電極４９を形成する。そして、これらのＴｉ電極４８
とＰｔ電極４９とから複合アノード電極５０を構成する
（図７（ｃ）参照）。

【００４４】次いで、Ｐｔ電極４９の表面及び側面、Ａ
ｌ_0.2Ｇａ_0.8Ｎ層４６及びｎ型ＧａＮ層４４の各側面、
並びにｎ⁺ 型ＧａＮ層４３の表面を全面的に被覆するＳ
ｉＯ ₂ 膜５１を形成する。その後、フォトリソグラフィ
技術とエッチング技術を用いて、ＳｉＯ₂ 膜５１を選択
的にエッチング除去し、Ｐｔ電極４９の表面を露出させ
ると共に、ｎ⁺ 型ＧａＮ層４３の表面の一部を露出させ
る。続いて、リフトオフ法により、表面の一部が露出し
たｎ⁺ 型ＧａＮ層４３上に、Ｔａ−Ｓｉ層を選択的に形
成する。こうして、ｎ⁺ 型ＧａＮ層４３上にオーミック
接触するＴａ−Ｓｉ層からなるカソード電極５２を形成
する（図７（ｄ）参照）。

【００４５】このような一連の工程を経て、図５に示す
ＧａＮ系ショットキーダイオード４０を作製する。次
に、図５のＧａＮ系ショットキーダイオード４０の製造
方法の他の例について、図８（ａ）〜（ｄ）を用いて説
明する。先ず、図６（ａ）に示す工程と略同様にして、
サファイア基板４１上にＧａＮバッファ層４２及びｎ⁺
型ＧａＮ層４３を順に積層した後、ｎ⁺ 型ＧａＮ層４３
上に、図６（ａ）のｎ型ＧａＮ層４４と同じ成膜条件
で、ｎ型ＧａＮ層４４ａを厚さ５００ｎｍに積層する。
（図８（ａ）参照）。

【００４６】次いで、例えばプラズマＣＶＤ法により、
ｎ型ＧａＮ層４４ａ上にＳｉＯ₂ 膜５３を形成する。な
お、このＳｉＯ₂ 膜５３の代わりに、ＳｉＮ_X 膜やＡｌ
Ｎ膜を形成してもよい。続いて、例えばＢＨＦを用いた
ウエットエッチング法又はＣＦ₄ を用いたドライエッチ
ング法により、ＳｉＯ₂ 膜５３を選択的にエッチングし
て、幅２μｍの開口部を形成する（図８（ｂ）参照）。

【００４７】次いで、ＳｉＯ₂ 膜５３をマスクとして、
開口部内のｎ型ＧａＮ層４４ａ上に、ｎ型ＧａＮ層４４
ａと同じ成膜条件で、厚さ２０００ｎｍのｎ型ＧａＮ層
４４ｂを選択成長させる。こうして、ｎ型ＧａＮ層４４
ａとその上のｎ型ＧａＮ層４４ｂとから、表面の一部が
高さ２０００ｎｍの凸部形状に突出しているｎ型ＧａＮ
層４４を形成する（図８（ｃ）参照）。

【００４８】次いで、図６（ｄ）〜（ｅ）及び図７
（ａ）〜（ｄ）に示す諸工程と同様の諸工程を経て、図
５に示すＧａＮ系ショットキーダイオード４０を作製す
る（図８（ｄ）参照）。以上のように実施形態では、Ｇ
ａＮ系ショットキーダイオード４０が、ｎ型ＧａＮ層４
４の凸部の上面にショットキー接触するＴｉ電極４８と
その凸部の側面にショットキー接触するＰｔ電極４９と
からなる複合アノード電極５０を有することにより、低
いオン電圧と高い耐圧とを同時に実現できる。

【００４９】更に、ｎ型ＧａＮ層４４の凸部の側面とＰ
ｔ電極４９との間にバンドギャップエネルギーの大きな
アンドープのＡｌ_0.2Ｇａ_0.8Ｎ層４６を有するため、ｎ
型ＧａＮ層４４とＡｌ_0.2Ｇａ_0.8Ｎ層４６とのヘテロ接
合面近傍に発生する２次元電子ガスが順方向電流の増大
に寄与して、良好な立ち上り特性を更に向上できる。ま
た、Ｐｔ電極４９とのショットキー接触による空乏層の
広がり方が更に大きくなり、良好な耐圧特性を更に向上
できる。

【００５０】従って、このＧａＮ系ショットキーダイオ
ード４０を、電力変換装置の電力変換回路であるインバ
ータ回路又はコンバータ回路におけるパワーＦＥＴ１０
（スイッチング素子）の保護素子として用いることによ
り、損失を低下させ、高いインバータ効率又はコンバー
タ効率を達成することが可能になり、電力変換装置の高
効率化を実現できる。また、動作瞬時の突入電流又はサ
ージ電圧が印加する場合であっても、ＧａＮ系ショット
キーダイオード４０が高耐圧の保護素子として機能する
ため、パワーＦＥＴ１０の安定動作を保証して、電力変
換装置の信頼性を高めることができる。

【００５１】なお、本実施形態のＧａＮ系ショットキー
ダイオード４０では、ｎ型ＧａＮ層４４の凸部の幅は２
０００ｎｍとなっているが、この値はＧａＮ系ショット
キーダイオード４０に要求される特性によって変化す
る。即ち、ｎ型ＧａＮ層４４の凸部の幅は、順方向電流
を増大させるためには広い方が好ましい。他方、可能な
限り小さい逆方向バイアスでＧａＮ層４４の凸部の両側
面から広がる空乏層をピンチオフ状態にしてｎ型ＧａＮ
層４４の凸部の上面の空乏層を通り抜ける逆方向リーク
電流を阻止するためには狭い方が好ましい。従って、実
際の場合には、トレードオフの関係になる２つの特性上
の要求を勘案して、ｎ型ＧａＮ層４４の凸部の幅が決定
される。以上のことは、後述する第４、第６、第８、第
１０及び第１２の実施形態における保護素子としてのＧ
ａＮ系ショットキーダイオードについても同様である。

【００５２】（第３の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図９に示される横型のＧａＮ系ショットキ
ーダイオード４０Ａを用いたものである。このＧａＮ系
ショットキーダイオード４０Ａでは、ｎ型ＧａＮ層４４
の表面の２箇所に凸部が形成されている。図５のＧａＮ
系ショットキーダイオード４０と比較すると、ｎ型Ｇａ
Ｎ層４４の凸部の数が１個から２個に増加している。そ
して、ｎ型ＧａＮ層４４の平坦部の表面及び２つの凸部
の側面の上に、Ａｌ_0.2Ｇａ_0.8Ｎ層４６が形成されてい
る。また、ｎ型ＧａＮ層４４の２つの凸部の上面上に、
Ｔｉ電極４８がそれぞれ形成されている。更に、これら
２つのＴｉ電極４８上及びＡｌ_0.2Ｇａ_0.8Ｎ層４６上
に、Ｐｔ電極４９が形成されている。

【００５３】従って、複合アノード電極５０とカソード
電極５２との間に順方向バイアスを印加した際には、電
流経路となるｎ型ＧａＮ層４４ａの凸部の数が増えた分
だけ、第２の実施形態の場合よりも順方向電流が増大す
る。なお、図９のＧａＮ系ショットキーダイオード４０
Ａの製造方法は、第２の実施形態におけるＧａＮ系ショ
ットキーダイオード４０の場合と基本的に同様であるた
め、その説明は省略する。

【００５４】以上のように実施形態では、ＧａＮ系ショ
ットキーダイオード４０Ａが、第２の実施形態における
ＧａＮ系ショットキーダイオード４０と同様の基本構造
を有し、同様の特性を実現できることに加え、更にｎ型
ＧａＮ層４４の凸部の数が増加した分だけ順方向電流を
増大させることができる。従って、このＧａＮ系ショッ
トキーダイオード４０Ａを、電力変換装置の電力変換回
路であるインバータ回路又はコンバータ回路におけるパ
ワーＦＥＴ１０（スイッチング素子）の保護素子として
用いることにより、第２の実施形態の場合と同様又はそ
れ以上の効果を奏することができる。

【００５５】なお、本実施形態のＧａＮ系ショットキー
ダイオード４０Ａにおいては、ｎ型ＧａＮ層４４の凸部
の幅を第２の実施形態の場合よりも狭くして、より小さ
な逆方向バイアスでｎ型ＧａＮ層４４の凸部の上面に形
成される空乏層を通り抜ける逆方向リーク電流を阻止
し、耐圧特性を向上することが可能になる。即ち、ｎ型
ＧａＮ層４４の凸部の数を増加することと凸部の幅を狭
くすることを組み合わせて、第２の実施形態において述
べたトレードオフの関係になる２つの特性上の要求を両
立することが可能になる。従って、ｎ型ＧａＮ層４４の
凸部の数は、２つに限定される必要はなく、３つ以上で
あってもよい。以上のことは、後述する第５、第７、第
９、第１１及び第１３の実施形態における保護素子とし
てのＧａＮ系ショットキーダイオードについても同様で
ある。

【００５６】（第４の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図１０に示される横型のＧａＮ系ショット
キーダイオード４０Ｂを用いたものである。このＧａＮ
系ショットキーダイオード４０Ｂでは、図５のＧａＮ系
ショットキーダイオード４０におけるＡｌ_0.2Ｇａ_0.8Ｎ
層４６の代わりに、厚さ５０ｎｍのアンドープのＧａＮ
層５４が設けられている。即ち、ｎ型ＧａＮ層４４の凸
部の側面とＰｔ電極４９との間に、ＧａＮ層５４が介在
している。従って、複合アノード電極５０とカソード電
極５２との間に逆方向バイアスを印加する際には、ｎ型
ＧａＮ層４４の凸部の側面に形成される空乏層の広がり
方が、ＧａＮ層５４の存在によってより大きくなる。

【００５７】なお、図１０のＧａＮ系ショットキーダイ
オード４０Ｂの製造方法は、Ａｌ_{0. 2}Ｇａ_0.8Ｎ層４６を
形成する代わりにＧａＮ層５４を形成する点を除けば、
第２の実施形態におけるＧａＮ系ショットキーダイオー
ド４０の場合と基本的に同様であるため、その説明は省
略する。以上のように実施形態では、ＧａＮ系ショット
キーダイオード４０Ｂが、第２の実施形態におけるＧａ
Ｎ系ショットキーダイオード４０と同様の基本構造を有
し、同様の特性を実現できることに加え、更にｎ型Ｇａ
Ｎ層４４の凸部の側面とＰｔ電極４９との間にアンドー
プのＧａＮ層５４を有するため、Ｐｔ電極４９とのショ
ットキー接触による空乏層の広がり方が更に大きくな
り、良好な耐圧特性を更に向上できる。従って、このＧ
ａＮ系ショットキーダイオード４０Ｂを、電力変換装置
の電力変換回路であるインバータ回路又はコンバータ回
路におけるパワーＦＥＴ１０（スイッチング素子）の保
護素子として用いることにより、第２の実施形態の場合
と同様又はそれ以上の効果を奏することができる。

【００５８】（第５の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図１１に示される横型のＧａＮ系ショット
キーダイオード４０Ｃを用いたものである。このＧａＮ
系ショットキーダイオード４０Ｃでは、第３の実施形態
におけるＧａＮ系ショットキーダイオード４０Ａと同様
に、ｎ型ＧａＮ層４４の表面の２箇所に凸部が形成され
ている。また、第４の実施形態におけるＧａＮ系ショッ
トキーダイオード４０Ｂと同様に、ｎ型ＧａＮ層４４の
凸部の側面とＰｔ電極４９との間にＧａＮ層５４が形成
されている。即ち、ＧａＮ系ショットキーダイオード４
０Ｃは、図９及び図１０のＧａＮ系ショットキーダイオ
ード４０Ａ、４０Ｂを組み合わせた構成となっている。

【００５９】なお、図１１のＧａＮ系ショットキーダイ
オード４０Ｃの製造方法は、第３及び第４の実施形態に
おけるＧａＮ系ショットキーダイオード４０Ａ、４０Ｂ
の場合と基本的に同様であるため、その説明は省略す
る。以上のように実施形態では、ＧａＮ系ショットキー
ダイオード４０Ｃが、第３及び第４の実施形態における
ＧａＮ系ショットキーダイオード４０Ａ、４０Ｂを組み
合わせた構成となっているため、これらＧａＮ系ショッ
トキーダイオード４０Ａ、４０Ｂと同様の基本構造を有
し、同様の特性を実現できる。従って、このＧａＮ系シ
ョットキーダイオード４０Ｃを、電力変換装置の電力変
換回路であるインバータ回路又はコンバータ回路におけ
るパワーＦＥＴ１０（スイッチング素子）の保護素子と
して用いることにより、第３又は第４の実施形態の場合
と同様又はそれ以上の効果を奏することができる。

【００６０】（第６の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図１２に示される横型のＧａＮ系ショット
キーダイオード４０Ｄを用いたものである。このＧａＮ
系ショットキーダイオード４０Ｄでは、図５のＧａＮ系
ショットキーダイオード４０におけるＡｌ_0.2Ｇａ_0.8Ｎ
層４６が形成されておらず、ｎ型ＧａＮ層４４の凸部の
側面にＰｔ電極４９が直接にショットキー接触してい
る。なお、図１２のＧａＮ系ショットキーダイオード４
０Ｄの製造方法は、Ａｌ_{0. 2}Ｇａ_0.8Ｎ層４６を形成する
工程を省略すれば、第２の実施形態におけるＧａＮ系シ
ョットキーダイオード４０の場合と基本的に同様である
ため、その説明は省略する。

【００６１】以上のように実施形態では、ＧａＮ系ショ
ットキーダイオード４０Ｄが、第２の実施形態における
ＧａＮ系ショットキーダイオード４０と同様の基本構造
を有し、同様の特性を実現できることに加え、更にＡｌ
_0.2Ｇａ_0.8Ｎ層がない分だけ構造及びその製造プロセス
を簡略化することができる。従って、このＧａＮ系ショ
ットキーダイオード４０Ｄを、電力変換装置の電力変換
回路であるインバータ回路又はコンバータ回路における
パワーＦＥＴ１０（スイッチング素子）の保護素子とし
て用いることにより、第２の実施形態の場合と同様又は
それ以上の効果を奏することができる。

【００６２】（第７の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図１３に示される横型のＧａＮ系ショット
キーダイオード４０Ｅを用いたものである。このＧａＮ
系ショットキーダイオード４０Ｅでは、第３の実施形態
におけるＧａＮ系ショットキーダイオード４０Ａと同様
に、ｎ型ＧａＮ層４４の表面の２箇所に凸部が形成され
ている。また、第６の実施形態におけるＧａＮ系ショッ
トキーダイオード４０Ｄと同様に、ｎ型ＧａＮ層４４の
凸部の側面にＰｔ電極４９が直接にショットキー接触し
ている。即ち、ＧａＮ系ショットキーダイオード４０Ｅ
は、図９及び図１３のＧａＮ系ショットキーダイオード
４０Ａ、４０Ｅを組み合わせた構成となっている。

【００６３】なお、図１３のＧａＮ系ショットキーダイ
オード４０Ｅの製造方法は、図９及び図１３のＧａＮ系
ショットキーダイオード４０Ａ、４０Ｅの場合と基本的
に同様であるため、その説明は省略する。以上のように
実施形態では、ＧａＮ系ショットキーダイオード４０Ｅ
が、第３及び第６の実施形態におけるＧａＮ系ショット
キーダイオード４０Ａ、４０Ｅを組み合わせた構成とな
っているため、これらＧａＮ系ショットキーダイオード
４０Ａ、４０Ｂと同様の基本構造を有し、同様の特性を
実現できる。従って、このＧａＮ系ショットキーダイオ
ード４０Ｅを、電力変換装置の電力変換回路であるイン
バータ回路又はコンバータ回路におけるパワーＦＥＴ１
０（スイッチング素子）の保護素子として用いることに
より、第３又は第６の実施形態の場合と同様又はそれ以
上の効果を奏することができる。

【００６４】（第８の実施形態）本実施形態は、第２の
実施形態におけるＧａＮ系ショットキーダイオード４０
の代わりに、図１４に示される縦型のＧａＮ系ショット
キーダイオード６０を用いたものである。このＧａＮ系
ショットキーダイオード６０では、例えば導電性のｎ型
ＳｉＣ基板６１上に、表面の一部が凸部形状に突出して
いるｎ型ＧａＮ層６２が形成されている。ｎ型ＧａＮ層
６２の不純物濃度は、２×１０¹⁷ｃｍ^-3程度の低濃度で
あり、その平坦部の厚さは５００ｎｍ、凸部の幅及び高
さはそれぞれ２０００ｎｍ及び２０００ｎｍである。な
お、ｎ型ＧａＮ層６２の不純物濃度は、２×１０¹⁷ｃｍ
^-3程度に限定する必要はなく、２×１０¹⁷ｃｍ^-3以下で
あればよい。

【００６５】また、ｎ型ＧａＮ層６２の平坦部の表面及
び凸部の両側面は、ｎ型ＧａＮ層６２よりもバンドギャ
ップエネルギーの大きい厚さ３０ｎｍのアンドープのＡ
ｌ_{0. 2}Ｇａ_0.8Ｎ層６３によって被覆されている。ここ
で、ｎ型ＧａＮ層６２とＡｌ_{0. 2}Ｇａ_0.8Ｎ層６３との接
触部はヘテロ接合をなすため、そのヘテロ接合面近傍に
は、図中に破線で模式的に表した２次元電子ガスが発生
する。

【００６６】また、ｎ型ＧａＮ層６２の凸部の上面にシ
ョットキー接触して、第１のアノード電極としてＴｉ電
極６４が形成されている。なお、第１のアノード電極を
なす材質は、Ｔｉに限定されない。例えばＷやＡｇ等、
１ｎ型ＧａＮ層８に対して０．８ｅＶより低いショット
キーバリアを生じるものであればよい。また、Ｔｉ電極
６４上及びＡｌ_0.2Ｇａ_0.8Ｎ層６３上には、第２のアノ
ード電極としてのＰｔ電極６５が形成されている。この
Ｐｔ電極６５は、Ｔｉ電極６４に電気的に接続すると共
に、ｎ型ＧａＮ層６２の凸部の側面にＡｌ_0.2Ｇａ_0.8Ｎ
層６３を介してショットキー接触している。なお、第２
のアノード電極をなす材質は、Ｐｔに限定されない。例
えばＮｉやＰｄやＡｕ等、ｎ型ＧａＮ層６２に対して
０．８ｅＶより高いショットキーバリアを生じるもので
あればよい。

【００６７】そして、ｎ型ＧａＮ層６２の凸部の上面に
ショットキー接触しているＴｉ電極６４と、ｎ型ＧａＮ
層６２の凸部の側面にＡｌ_0.2Ｇａ_0.8Ｎ層６３を介して
ショットキー接触しているＰｔ電極６５とが互いに電気
的に接続されて、複合アノード電極６６を構成してい
る。また、Ｐｔ電極６５、Ａｌ_0.2Ｇａ_0.8Ｎ層６３及び
ｎ型ＧａＮ層６２の各側面、並びにｎ型ＳｉＣ基板６１
の表面を被覆するＳｉＯ₂ 膜６７が形成されている。ま
た、ｎ型ＳｉＣ基板６１の裏面にオーミック接触するＴ
ａ−Ｓｉ層からなるカソード電極６８が形成されてい
る。

【００６８】このようにＧａＮ系ショットキーダイオー
ド６０は、第２の実施形態に係る横型のＧａＮ系ショッ
トキーダイオード４０の絶縁性又は半絶縁性のサファイ
ア基板４１の代わりに、導電性のｎ型ＳｉＣ基板６１を
用い、そのｎ型ＳｉＣ基板６１の裏面にカソード電極６
８を形成して、縦型構造としたものである。そして、横
型構造と縦型構造の違いはあれ、ｎ型ＧａＮ層６２の凸
部の上面にＴｉ電極６４がショットキー接触し、その凸
部の側面にＡｌ_0.2Ｇａ_0.8Ｎ層６３を介してＰｔ電極６
５がショットキー接触し、これらＴｉ電極６４とＰｔ電
極６５とから複合アノード電極６６が構成されるという
基本的な構造は、第２の実施形態におけるＧａＮ系ショ
ットキーダイオード６０と同様である。

【００６９】次に、図１４のＧａＮ系ショットキーダイ
オード６０の電流−電圧特性について説明する。複合ア
ノード電極６６とカソード電極６８との間に順方向バイ
アスを印加したところ、第２の実施形態の場合と略同様
に、０．１〜０．３Ｖのオン電圧で、順方向電流が急激
に増大する良好な立ち上りが観測された。また、複合ア
ノード電極６６とカソード電極６８との間に逆方向バイ
アスを印加したところ、約５００Ｖという大きな耐圧が
観測された。このような良好な立ち上り特性と耐圧特性
が得られた理由は、第２の実施形態におけるＧａＮ系シ
ョットキーダイオード６０について述べた理由と同様で
あると考えられる。

【００７０】次に、図１４のＧａＮ系ショットキーダイ
オード６０の製造方法の一例について、図１５（ａ）〜
（ｃ）を用いて説明する。先ず、導電性のｎ型ＳｉＣ基
板６１上に、超真空成長装置を用いた例えばガスソース
ＭＢＥ法により、一連の結晶成長を行う。即ち、原料ガ
スとして例えば分圧６．６５×１０^-5ＰａのＧａと分圧
６．６５×１０^-4ＰａのＮＨ₃ と分圧２×１０^-7Ｐａの
ドーパントとしてのＳｉを用いて、２×１０¹⁷ｃｍ^-3程
度の低不純物濃度のｎ型ＧａＮ層６２を厚さ２５００ｎ
ｍに成長させる（図１５（ａ）参照）。

【００７１】次いで、第２の実施形態における図６
（ｄ）〜（ｅ）及び図７（ａ）〜（ｄ）に示す諸工程と
同様の工程を行う。即ち、ｎ型ＧａＮ層６２を選択的に
エッチング除去して、その表面の一部が突出した高さ２
０００ｎｍの凸部を形成し、アンドープのＡｌ_0.2Ｇａ
_0.8Ｎ層６３を厚さ３０ｎｍに選択成長させる。続い
て、ｎ型ＧａＮ層６２の凸部の上面にショットキー接触
するＴｉ電極６４を形成し、ｎ型ＧａＮ層６２の凸部の
側面にＡｌ_0.2Ｇａ_0.8Ｎ層６３を介してショットキー接
触するＰｔ電極６５を形成し、これらのＴｉ電極６４と
Ｐｔ電極６５とから複合アノード電極６６を構成する。
続いて、ＳｉＯ₂ 膜６７を形成する（図１５（ｂ）参
照）。

【００７２】次いで、ｎ型ＳｉＣ基板６１の裏面にオー
ミック接触するＴａ−Ｓｉ層からなるカソード電極６８
を形成する（図１５（ｃ）参照）。このような一連の工
程を経て、図１４に示すＧａＮ系ショットキーダイオー
ド６０を作製する。なお、上記の製造方法の代わりに、
第２の実施形態で図８（ａ）〜（ｄ）を用いて説明した
他の製造方法を適用することも可能である。

【００７３】以上のように実施形態では、ＧａＮ系ショ
ットキーダイオード６０が、横型構造と縦型構造の違い
はあれ、第２の実施形態におけるＧａＮ系ショットキー
ダイオード４０と同様の基本的な構造を有し、同様の特
性を実現できる。従って、このＧａＮ系ショットキーダ
イオード６０を、電力変換装置の電力変換回路であるイ
ンバータ回路又はコンバータ回路におけるパワーＦＥＴ
１０（スイッチング素子）の保護素子として用いること
により、第２の実施形態の場合と同様の効果を奏するこ
とができる。

【００７４】（第９の実施形態）本実施形態は、第８の
実施形態におけるＧａＮ系ショットキーダイオード６０
の代わりに、図１６に示される縦型のＧａＮ系ショット
キーダイオード６０Ａを用いたものである。このＧａＮ
系ショットキーダイオード６０Ａでは、図１４のＧａＮ
系ショットキーダイオード６０におけるｎ型ＧａＮ層６
２の凸部の数が１個から２個に増加している。別の観点
から言えば、第３の実施形態のＧａＮ系ショットキーダ
イオード４０Ａにおいて、サファイア基板４１の代わり
にｎ型ＳｉＣ基板６１を用い、そのｎ型ＳｉＣ基板６１
の裏面にカソード電極６８を形成して、縦型構造とした
ものである。

【００７５】なお、図１６のＧａＮ系ショットキーダイ
オード６０Ａの製造方法は、第３の実施形態におけるＧ
ａＮ系ショットキーダイオード６０の場合と基本的に同
様であるため、その説明は省略する。以上のように実施
形態では、ＧａＮ系ショットキーダイオード６０Ａが、
第３の実施形態における横型のＧａＮ系ショットキーダ
イオード４０Ａを縦型構造にしたものであるため、同様
の基本構造を有し、同様の特性を実現できる。従って、
このＧａＮ系ショットキーダイオード６０Ａを、電力変
換装置の電力変換回路であるインバータ回路又はコンバ
ータ回路におけるパワーＦＥＴ１０（スイッチング素
子）の保護素子として用いることにより、第３の実施形
態の場合と同様の効果を奏することができる。

【００７６】（第１０の実施形態）本実施形態は、第８
の実施形態におけるＧａＮ系ショットキーダイオード６
０の代わりに、図１７に示される縦型のＧａＮ系ショッ
トキーダイオード６０Ｂを用いたものである。このＧａ
Ｎ系ショットキーダイオード６０Ｂでは、図１４のＧａ
Ｎ系ショットキーダイオード６０におけるＡｌ_0.2Ｇａ
_0.8Ｎ層６３の代わりに、厚さ５０ｎｍのアンドープの
ＧａＮ層６９が用いられている。別の観点から言えば、
第４の実施形態のＧａＮ系ショットキーダイオード４０
Ｂにおいて、サファイア基板４１の代わりにｎ型ＳｉＣ
基板６１を用い、そのｎ型ＳｉＣ基板６１の裏面にカソ
ード電極６８を形成して、縦型構造としたものである。

【００７７】なお、図１７のＧａＮ系ショットキーダイ
オード６０Ｂの製造方法は、Ａｌ_{0. 2}Ｇａ_0.8Ｎ層６３を
形成する代わりにＧａＮ層６９を形成する点を除けば、
第８の実施形態におけるＧａＮ系ショットキーダイオー
ド６０の場合と基本的に同様であるため、その説明は省
略する。以上のように実施形態では、ＧａＮ系ショット
キーダイオード６０Ｂが、第４の実施形態における横型
のＧａＮ系ショットキーダイオード４０Ｂを縦型構造に
したものであるため、同様の基本構造を有し、同様の特
性を実現できる。従って、このＧａＮ系ショットキーダ
イオード６０Ｂを、電力変換装置の電力変換回路である
インバータ回路又はコンバータ回路におけるパワーＦＥ
Ｔ１０（スイッチング素子）の保護素子として用いるこ
とにより、第４の実施形態の場合と同様の効果を奏する
ことができる。

【００７８】（第１１の実施形態）本実施形態は、第１
０の実施形態におけるＧａＮ系ショットキーダイオード
６０Ｂの代わりに、図１８に示される縦型のＧａＮ系シ
ョットキーダイオード６０Ｃを用いたものである。この
ＧａＮ系ショットキーダイオード６０Ｃでは、図１７の
ＧａＮ系ショットキーダイオード６０Ｂにおけるｎ型Ｇ
ａＮ層６２の凸部の数が１個から２個に増加している。
別の観点から言えば、第５の実施形態のＧａＮ系ショッ
トキーダイオード４０Ｃにおいて、サファイア基板４１
の代わりにｎ型ＳｉＣ基板６１を用い、そのｎ型ＳｉＣ
基板６１の裏面にカソード電極６８を形成して、縦型構
造としたものである。

【００７９】なお、図１８のＧａＮ系ショットキーダイ
オード６０Ｃの製造方法は、第１０の実施形態における
ＧａＮ系ショットキーダイオード６０Ｂの場合と基本的
に同様であるため、その説明は省略する。以上のように
実施形態では、ＧａＮ系ショットキーダイオード６０Ｃ
が、第５の実施形態における横型のＧａＮ系ショットキ
ーダイオード４０Ｃを縦型構造にしたものであるため、
同様の基本構造を有し、同様の特性を実現できる。従っ
て、このＧａＮ系ショットキーダイオード６０Ｃを、電
力変換装置の電力変換回路であるインバータ回路又はコ
ンバータ回路におけるパワーＦＥＴ１０（スイッチング
素子）の保護素子として用いることにより、第５の実施
形態の場合と同様の効果を奏することができる。

【００８０】（第１２の実施形態）本実施形態は、第８
の実施形態におけるＧａＮ系ショットキーダイオード６
０の代わりに、図１９に示される縦型のＧａＮ系ショッ
トキーダイオード６０Ｄを用いたものである。このＧａ
Ｎ系ショットキーダイオード６０Ｄでは、図１４のＧａ
Ｎ系ショットキーダイオード６０におけるＡｌ_0.2Ｇａ
_0.8Ｎ層６３が形成されておらず、ｎ型ＧａＮ層６２の
凸部の側面にＰｔ電極６５が直接にショットキー接触し
ているものである。別の観点から言えば、第６の実施形
態のＧａＮ系ショットキーダイオード４０Ｄにおいて、
サファイア基板４１の代わりにｎ型ＳｉＣ基板６１を用
い、そのｎ型ＳｉＣ基板６１の裏面にカソード電極６８
を形成して、縦型構造としたものである。

【００８１】なお、図１９のＧａＮ系ショットキーダイ
オード６０Ｄの製造方法は、Ａｌ_{0. 2}Ｇａ_0.8Ｎ層６３を
形成する工程を省略すれば、第８の実施形態におけるＧ
ａＮ系ショットキーダイオード６０の場合と基本的に同
様であるため、その説明は省略する。以上のように実施
形態では、ＧａＮ系ショットキーダイオード６０Ｄが、
第６の実施形態における横型のＧａＮ系ショットキーダ
イオード４０Ｄを縦型構造にしたものであるため、同様
の基本構造を有し、同様の特性を実現できる。従って、
このＧａＮ系ショットキーダイオード６０Ｄを、電力変
換装置の電力変換回路であるインバータ回路又はコンバ
ータ回路におけるパワーＦＥＴ１０（スイッチング素
子）の保護素子として用いることにより、第６の実施形
態の場合と同様の効果を奏することができる。

【００８２】（第１３の実施形態）本実施形態は、第１
２の実施形態におけるＧａＮ系ショットキーダイオード
６０Ｄの代わりに、図２０に示される縦型のＧａＮ系シ
ョットキーダイオード６０Ｅを用いたものである。この
ＧａＮ系ショットキーダイオード６０Ｅでは、図１９の
ＧａＮ系ショットキーダイオード６０Ｄにおけるｎ型Ｇ
ａＮ層６２の凸部の数が１個から２個に増加している。
別の観点から言えば、第７の実施形態の図１３のＧａＮ
系ショットキーダイオード４０Ｅにおいて、サファイア
基板４１の代わりにｎ型ＳｉＣ基板６１を用い、そのｎ
型ＳｉＣ基板６１の裏面にカソード電極６８を形成し
て、縦型構造としたものである。

【００８３】なお、図２０のＧａＮ系ショットキーダイ
オード６０Ｅの製造方法は、第１２の実施形態における
ＧａＮ系ショットキーダイオード６０Ｄの場合と基本的
に同様であるため、その説明は省略する。以上のように
実施形態では、ＧａＮ系ショットキーダイオード６０Ｅ
が、第７の実施形態における横型のＧａＮ系ショットキ
ーダイオード４０Ｅを縦型構造にしたものであるため、
同様の基本構造を有し、同様の特性を実現できる。従っ
て、このＧａＮ系ショットキーダイオード６０Ｅを、電
力変換装置の電力変換回路であるインバータ回路又はコ
ンバータ回路におけるパワーＦＥＴ１０（スイッチング
素子）の保護素子として用いることにより、第７の実施
形態の場合と同様の効果を奏することができる。

【００８４】（第１４の実施形態）本実施形態は、第２
の実施形態におけるＧａＮ系ショットキーダイオード４
０の代わりに、図２１に示される縦型のＧａＮ系ショッ
トキーゲートＦＥＴ７０を用いたものである。このＧａ
Ｎ系ショットキーゲートＦＥＴ７０では、例えば導電性
のｎ型ＳｉＣ基板７１上に、表面の一部が凸部形状に突
出しているｎ型ＧａＮ層７２が形成されている。ｎ型Ｇ
ａＮ層７２の不純物濃度は、２×１０¹⁷ｃｍ^-3程度の低
濃度であり、その平坦部の厚さは５００ｎｍ、凸部の幅
及び高さはそれぞれ２０００ｎｍ及び２０００ｎｍであ
る。なお、ｎ型ＧａＮ層７２の不純物濃度は２×１０¹⁷
ｃｍ^-3程度に限定する必要はなく、２×１０¹⁷ｃｍ^-3以
下であればよい。また、ｎ型ＧａＮ層７２の凸部の上面
上には、厚さ５０ｎｍ、５×１０¹⁹ｃｍ^-3程度の高不純
物濃度のｎ⁺ 型ＧａＮ層７３が積層されている。

【００８５】また、ｎ型ＧａＮ層７２の平坦部の表面及
び凸部の両側面並びｎ⁺ 型ＧａＮ層７３の側面は、ｎ型
ＧａＮ層７２よりもバンドギャップエネルギーの大きい
厚さ３０ｎｍのアンドープのＡｌ_0.2Ｇａ_0.8Ｎ層７５に
よって被覆されている。ここで、ｎ型ＧａＮ層７２とＡ
ｌ_0.2Ｇａ_0.8Ｎ層７５との接触部はヘテロ接合をなすた
め、そのヘテロ接合面近傍には、図中に破線で模式的に
表した２次元電子ガスが発生する。

【００８６】なお、後に説明するように、ｎ型ＧａＮ層
７２の凸部は、ＧａＮ系ショットキーゲートＦＥＴ７０
のドレイン電流Ｉ_D が縦方向に流れるチャネル領域であ
る。従って、このチャネル領域をドレイン電流Ｉ_D が流
れる際に、この２次元電子ガスがキャリアとしてに寄与
する。即ち、一種の縦型のＨＥＭＴ（High ElectronMob
ility Transistor ；高電子移動度トランジスタ）構造
となっている。

【００８７】また、ｎ⁺ 型ＧａＮ層７３上に、Ｔａ−Ｓ
ｉ層からなるソース電極７６が形成されている。即ち、
ソース電極７６が、ｎ⁺ 型ＧａＮ層７３を介してｎ型Ｇ
ａＮ層７２の凸部の上面にオーミック接触している。ま
た、ｎ型ＧａＮ層７２の凸部の側面にＡｌ_0.2Ｇａ_0.8Ｎ
層７５を介してショットキー接触しているＰｔ層からな
るショットキーゲート電極７７が形成されている。な
お、ショットキーゲート電極７７をなす材質は、Ｐｔに
限定されない。例えばＴｉ、Ｎｉ、Ｗ、Ａｇ、Ｐｄ、Ａ
ｕ等、ｎ型ＧａＮ層７２に対してショットキーバリアを
生じるものであればよいが、より高いショットキーバリ
アを生じる金属が好適である。また、ｎ型ＳｉＣ基板７
１の裏面にオーミック接触するＴａ−Ｓｉ層からなるド
レイン電極７８が形成されている。

【００８８】次に、図２１のＧａＮ系ショットキーゲー
トＦＥＴ７０の電流−電圧特性について説明する。ｎ型
ＧａＮ層７２の凸部の側面には、Ａｌ_0.2Ｇａ_0.8Ｎ層７
５を介してショットキーゲート電極７７が形成されてい
るため、このショットキーゲート電極７７に印加するゲ
ート電圧Ｖ_G が、Ｖ_G ＝０の場合であっても、ｎ型Ｇａ
Ｎ層７２の凸部の両側面には空乏層が形成されている。
この状態で、ソース電極７６とドレイン電極７８との間
に、所定のドレイン電圧Ｖ_D を印加すると、ドレイン電
流Ｉ _D はｎ型ＧａＮ層７２の凸部の両側面の空乏層に挟
まれた領域をチャネルとして縦方向に流れる。ドレイン
電圧Ｖ_D を増大すると、チャネルの幅が増大して、ドレ
イン電流Ｉ_D も増大する。

【００８９】また、ゲート電圧Ｖ_G の大きさを増減する
と、ｎ型ＧａＮ層７２の凸部の両側面の空乏層の広がり
が大きくなったり小さくなったりして、２方向から広が
る空乏層に挟まれたチャネルの幅が変化する。このた
め、ゲート電圧Ｖ_G によってチャネルの幅が制御され、
そこを流れるドレイン電流Ｉ_D が制御される。このと
き、ｎ型ＧａＮ層７２とＡｌ_0.2Ｇａ_0.8Ｎ層７５とのヘ
テロ接合面近傍に発生する２次元電子ガスが、キャリア
としてドレイン電流Ｉ_D に寄与するため、小さなドレイ
ン電圧Ｖ_D でドレイン電流Ｉ_D が急速に立ち上る良好な
立ち上り特性が得られる。

【００９０】また、ショットキーゲート電極７７とｎ型
ＧａＮ層７２の凸部の側面との間には、ｎ型ＧａＮ層７
２よりもバンドギャップエネルギーが大きなアンドープ
のＡｌ_0.2Ｇａ_0.8Ｎ層７５が介在しているため、小さな
ゲート電圧Ｖ_G でも空乏層は大きく広がる。その結果、
ゲート電圧Ｖ_G によるドレイン電流Ｉ_D の制御性が向上
する。

【００９１】次に、図２１のＧａＮ系ショットキーゲー
トＦＥＴ７０の製造方法の一例について、図２２（ａ）
〜（ｄ）及び図２３（ａ）〜（ｃ）を用いて説明する。
先ず、導電性のｎ型ＳｉＣ基板７１上に、超真空成長装
置を用いた例えばガスソースＭＢＥ法により、一連の結
晶成長を行う。即ち、原料ガスとして例えば分圧１．３
３×１０^-5ＰａのＧａと分圧６．６５×１０^-4ＰａのＮ
Ｈ₃ と分圧２×１０^-7ＰａのドーパントとしてのＳｉを
用いて、２×１０¹⁷ｃｍ^-3程度の低不純物濃度のｎ型Ｇ
ａＮ層７２を厚さ２５００ｎｍに成長させる。連続し
て、例えば分圧１．３３×１０^-5ＰａのＧａと分圧６．
６５×１０^-4ＰａのＮＨ₃ と分圧１．３３×１０^-6Ｐａ
のドーパントとしてのＳｉを用いて、５×１０¹⁹ｃｍ^-3
程度の高不純物濃度のｎ⁺ 型ＧａＮ層７３を厚さ５０ｎ
ｍに成長させる（図２２（ａ）参照）。

【００９２】次いで、例えばプラズマＣＶＤ法により、
ｎ⁺ 型ＧａＮ層７３上にＳｉＯ₂ 膜を形成する。続い
て、例えばＢＨＦを用いたウエットエッチング法又はＣ
Ｆ₄ を用いたドライエッチング法により、ＳｉＯ₂ 膜を
パターニングして、例えば幅２μｍをもつＳｉＯ₂ パタ
ーン７４を形成する（図２２（ｂ）参照）。次いで、例
えばメタン系ガスを用いたＥＣＲプラズマエッチング法
又はＲＩＢＥ法により、ＳｉＯ₂ パターン７４をマスク
としてｎ⁺ 型ＧａＮ層７３及びｎ型ＧａＮ層７２を選択
的にエッチング除去する。こうして、ｎ型ＧａＮ層４４
の表面の一部が突出した高さ２０００ｎｍ、幅２０００
ｎｍの凸部を形成すると共に、その凸部の上面上にｎ⁺
型ＧａＮ層７３を残存させる（図２２（ｃ）参照）。

【００９３】次いで、ＳｉＯ₂ パターン７４をマスクと
し、例えば分圧６．６５×１０^-5ＰａのＧａと分圧２．
６６×１０^-5ＰａのＡｌと分圧６．６５×１０^-4Ｐａの
ＮＨ ₃ を原料ガスとして、アンドープのＡｌ_0.2Ｇａ_0.8
Ｎ層７５を厚さ３０ｎｍに選択成長させる。こうして、
ｎ型ＧａＮ層７２の平坦部の表面及び凸部の側面並びに
ｎ⁺ 型ＧａＮ層７３の側面をＡｌ_0.2Ｇａ_0.8Ｎ層７５に
よって被覆する（図２２（ｄ）参照）。

【００９４】次いで、ＳｉＯ₂ パターン７４を除去す
る。続いて、リフトオフ法により、ｎ ⁺ 型ＧａＮ層７３
の上面上にＴａ−Ｓｉ層を選択的に形成する。こうし
て、ｎ型ＧａＮ層４４の凸部の上面にｎ⁺ 型ＧａＮ層７
３を介してオーミック接触するＴａ−Ｓｉ層からなるソ
ース電極７６を形成する（図２３（ａ）参照）。次い
で、図２３（ａ）に示す工程と同様にして、リフトオフ
法により、Ａｌ_{0. 2}Ｇａ_0.8Ｎ層７５上に、Ｐｔ層を選択
的に形成する。こうして、ｎ型ＧａＮ層７２の凸部の側
面にＡｌ_0.2Ｇａ_0.8Ｎ層７５を介してショットキー接触
するＰｔ層からなるショットキーゲート電極７７を形成
する（図２３（ｂ）参照）。

【００９５】次いで、ｎ型ＳｉＣ基板７１の裏面にオー
ミック接触するＴａ−Ｓｉ層からなるドレイン電極７８
を形成する（図２３（ｃ）参照）。このような一連の工
程を経て、図２１に示すＧａＮ系ショットキーゲートＦ
ＥＴ７０を作製する。以上のように実施形態では、Ｇａ
Ｎ系ショットキーゲートＦＥＴ７０が、チャネル領域を
なすｎ型ＧａＮ層７２の凸部の上面にソース電極７６が
オーミック接触し、その凸部の側面にショットキーゲー
ト電極７７がショットキー接触し、ｎ型ＳｉＣ基板７１
の裏面にドレイン電極７８がオーミック接触している基
本構造を有しており、ｎ型ＧａＮ層７２の凸部の側面と
ショットキーゲート電極７７との間にバンドギャップエ
ネルギーの大きなアンドープのＡｌ_0.2Ｇａ_0.8Ｎ層７５
を有しているため、ｎ型ＧａＮ層７２とＡｌ_0.2Ｇａ_0.8
Ｎ層７５とのヘテロ接合面近傍に発生する２次元電子ガ
スがドレイン電流Ｉ_D に寄与し、ドレイン電流Ｉ _D の良
好な立ち上り特性が得られる。また、ショットキーゲー
ト電極７７とのショットキー接触による空乏層の広がり
方が更に大きくなり、ゲート電圧Ｖ_G によるドレイン電
流Ｉ_D の制御性を向上させることができる。

【００９６】従って、このＧａＮ系ショットキーゲート
ＦＥＴ７０を、電力変換装置の電力変換回路であるイン
バータ回路又はコンバータ回路におけるパワーＦＥＴ１
０（スイッチング素子）の保護素子として用いることに
より、損失を低下させ、高いインバータ効率又はコンバ
ータ効率を達成することが可能になり、電力変換装置の
高効率化を実現できる。

【００９７】（第１５の実施形態）本実施形態は、第１
４の実施形態におけるＧａＮ系ショットキーゲートＦＥ
Ｔ７０の代わりに、図２４に示される縦型のＧａＮ系シ
ョットキーゲートＦＥＴ７０Ａを用いたものである。

【００９８】このＧａＮ系ショットキーゲートＦＥＴ７
０Ａでは、図２１のＧａＮ系ショットキーゲートＦＥＴ
７０におけるＡｌ_0.2Ｇａ_0.8Ｎ層７５の代わりに、厚さ
５０ｎｍのアンドープのＧａＮ層７９が設けられてい
る。即ち、ｎ型ＧａＮ層７２の凸部の側面とショットキ
ーゲート電極７７との間に、ＧａＮ層７９が介在してい
る。

【００９９】なお、図２４のＧａＮ系ショットキーゲー
トＦＥＴ７０Ａの製造方法は、Ａｌ _0.2Ｇａ_0.8Ｎ層７５
を形成する代わりにＧａＮ層７９を形成する点を除け
ば、第１４の実施形態におけるＧａＮ系ショットキーゲ
ートＦＥＴ７０の場合と基本的に同様であるため、その
説明は省略する。以上のように実施形態では、ＧａＮ系
ショットキーゲートＦＥＴ７０Ａが、第１４の実施形態
におけるＧａＮ系ショットキーゲートＦＥＴ７０と同様
の基本構造を有し、同様の特性を実現できることに加
え、更にｎ型ＧａＮ層７２の凸部の側面とショットキー
ゲート電極７７との間にアンドープのＧａＮ層７９を有
するため、ショットキーゲート電極７７とのショットキ
ー接触による空乏層の広がり方が更に大きくなり、ゲー
ト電圧Ｖ_G によるドレイン電流Ｉ_D の制御性を向上させ
ることができる。従って、このＧａＮ系ショットキーゲ
ートＦＥＴ７０Ａを、電力変換装置の電力変換回路であ
るインバータ回路又はコンバータ回路におけるパワーＦ
ＥＴ１０（スイッチング素子）の保護素子として用いる
ことにより、第１４の実施形態の場合と同様又はそれ以
上の効果を奏することができる。

【０１００】（第１６の実施形態）本実施形態は、第１
４の実施形態におけるＧａＮ系ショットキーゲートＦＥ
Ｔ７０の代わりに、図２５に示される縦型のＧａＮ系シ
ョットキーゲートＦＥＴ７０Ｂを用いたものである。こ
のＧａＮ系ショットキーゲートＦＥＴ７０Ｂでは、図２
１のＧａＮ系ショットキーゲートＦＥＴ７０におけるＡ
ｌ_0.2Ｇａ_0.8Ｎ層７５が形成されておらず、ｎ型ＧａＮ
層７２の凸部の側面にショットキーゲート電極７７が直
接にショットキー接触している。なお、図２５のＧａＮ
系ショットキーゲートＦＥＴ７０Ｂの製造方法は、Ａｌ
_0.2Ｇａ_0.8Ｎ層７５を形成する工程を省略すれば、第１
４の実施形態におけるＧａＮ系ショットキーゲートＦＥ
Ｔ７０の場合と基本的に同様であるため、その説明は省
略する。

【０１０１】以上のように実施形態では、ＧａＮ系ショ
ットキーゲートＦＥＴ７０Ｂが、第１４の実施形態にお
けるＧａＮ系ショットキーゲートＦＥＴ７０と同様の基
本構造を有し、同様の特性を実現できる。従って、この
ＧａＮ系ショットキーゲートＦＥＴ７０Ｂを、電力変換
装置の電力変換回路であるインバータ回路又はコンバー
タ回路におけるパワーＦＥＴ１０（スイッチング素子）
の保護素子として用いることにより、第１４の実施形態
の場合と同様の効果を奏することができる。

【０１０２】なお、第２〜第１６の実施形態では、ｎ型
ＧａＮ層４４、６２、７２の凸部の幅は２０００ｎｍと
なっているが、この例示した値に限定されるものではな
い。この凸部の幅は、例えば５ｎｍ〜１０μｍの範囲内
にあればよく、好ましくは１０ｎｍ〜５μｍの範囲内
に、更に好ましくは５０ｎｍ〜３μｍの範囲内にあれば
よい。

【０１０３】また、第２〜第１６の実施形態では、Ｇａ
Ｎ系のIII-Ｖ族窒化物半導体層を結晶成長する際にガス
ソースＭＢＥ法を用いているが、その製法はガスソース
ＭＢＥ法に限定されるものではなく、例えばＭＯＣＶＤ
（Metal Organic Chemical Vapor Deposition ；有機金
属化学気相成長）法やハイドライド気相成長法等を代わ
りに用いてもよい。

【０１０４】また、第８〜第１６の実施形態では、導電
性のｎ型ＳｉＣ基板６１、７１を用いているが、例えば
ＳｉＣ、Ｓｉ、ＧａＮ、ＡｌＮ、ＧａＡｓ、ＧａＰ等か
らなる導電性の半導体基板を代わりに用いてもよい。ま
た、第１〜第３、第８、第９及び第１４の実施形態で
は、２次元電子ガスを発生させるヘテロ接合構造とし
て、ＧａＮ２３層とＡｌＧａＮ層２４、ｎ型ＧａＮ層４
４とＡｌＧａＮ層４６、ｎ型ＧａＮ層６２とＡｌＧａＮ
層６３、ｎ型ＧａＮ層７２とＡｌＧａＮ層７５の組み合
わせによるＧａＮ／ＡｌＧａＮ接合を用いているが、例
えばＩｎＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＧａＮＰ、
ＡｌＧａＮ、ＡｌＧａＮ等のIII-Ｖ族窒化物半導体層を
組み合わせたヘテロ接合を代わりに用いてもよい。ま
た、ヘテロ接合を用いずに、上記のＡｌＧａＮ層の代わ
りに、Ｓｉをドープしたｎ型ＧａＮ層を用いてもよい。

【０１０５】（第１７の実施形態）本実施形態は、図２
６（ａ）に示されるように、第１の実施形態におけるス
イッチング素子であるパワーＦＥＴ１０として、ＧａＮ
系ＭＥＳＦＥＴ１０Ａを用い、このＧａＮ系ＭＥＳＦＥ
Ｔ１０Ａに、保護素子としてのＧａＮ系ショットキーダ
イオード２０Ａが内蔵されているものである。具体的に
は、ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間
に、横型のＧａＮ系ショットキーダイオード２０Ａが接
続されている。

【０１０６】また、図２６（ｂ）に示されるように、こ
れらのＧａＮ系ＭＥＳＦＥＴ１０Ａ及びＧａＮ系ショッ
トキーダイオード２０Ａは、同一基板上に集積されてい
る。即ち、例えばサファイア基板２１上に、ＧａＮバッ
ファ層２２、アンドープのＧａＮ層２３及びアンドープ
のＡｌＧａＮ層２４が順に積層して形成されている。ま
た、ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部
に接続して、２つのｎ型ＧａＮ層２６がＧａＮ層２３上
に形成されている。

【０１０７】更に、２つのｎ型ＧａＮ層２６上にそれぞ
れオーミック接触して、ソース電極とカソード電極とを
兼用する電極（以下、単に「ソース・カソード兼用電
極」という）２７ａ及びドレイン電極２７ｂが形成され
ている。また、２つのｎ型ＧａＮ層２６に挟まれたＡｌ
ＧａＮ層２４上にショットキー接触して、ゲート電極２
８ａが形成されている。また、ソース・カソード兼用電
極２７ａを間に挟んでゲート電極２８ａの反対側のＡｌ
ＧａＮ層２４上にショットキー接触して、アノード電極
２８ｂが形成されている。

【０１０８】即ち、本実施形態は、スイッチング素子
（パワーＦＥＴ１０）としてのＧａＮ系ＭＥＳＦＥＴ１
０Ａ及びその保護素子としてのＧａＮ系ショットキーダ
イオード２０を同一基板上に集積したものである。次
に、図２６（ｂ）のＧａＮ系ＭＥＳＦＥＴ１０Ａ及びＧ
ａＮ系ショットキーダイオード２０Ａの製造方法の一例
について、図２７（ａ）〜（ｄ）を用いて説明する。

【０１０９】先ず、半絶縁性のサファイア基板２１上
に、厚さ５ｎｍのＧａＮバッファ層２２、厚さ３０００
ｎｍのアンドープのＧａＮ層２３、厚さ３０ｎｍのアン
ドープのＡｌＧａＮ層２４を順に成長させる。こうし
て、ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合構
造を形成する（図２７（ａ）参照）。次いで、ＡｌＧａ
Ｎ層２４上に形成したＳｉＯ₂膜を選択的にエッチング
除去し、２箇所に開口部を有するＳｉＯ₂パターン２５
を形成した後、このＳｉＯ₂パターン２５をマスクとし
てＡｌＧａＮ層２４及びＧａＮ層２３の一部を順に選択
的にエッチング除去し、ＧａＮ層２３表面を露出させる
（図２７（ｂ）参照）。

【０１１０】次いで、これら２箇所の露出させたＧａＮ
層２３上にそれぞれ、５×１０¹⁹ｃｍ^-3程度の高濃度に
Ｓｉを添加したｎ型ＧａＮ層２６を選択的に成長させる
（図２７（ｃ）参照）。次いで、これら２つのｎ型Ｇａ
Ｎ層２６にそれぞれオーミック接触するＴａＳｉ／Ａｕ
積層構造のソース・カソード兼用電極２７ａ及びドレイ
ン電極２７ｂを形成する。また、これら２つのｎ型Ｇａ
Ｎ層２６に挟まれたＡｌＧａＮ層２４上にショットキー
接触するＴｉ／ＷＳｉ／Ａｕ積層構造のゲート電極２８
ａを形成すると共に、ソース・カソード兼用電極２７ａ
を間に挟んでゲート電極２８ａの反対側のＡｌＧａＮ層
２４上にショットキー接触するＴｉ／ＷＳｉ／Ａｕ積層
構造のアノード電極２８ｂを形成する（図２７（ｃ）参
照）。

【０１１１】このような一連の工程を経て、図２６
（ｂ）に示すＧａＮ系ＭＥＳＦＥＴ１０Ａ及びＧａＮ系
ショットキーダイオード２０Ａが同一基板上に集積され
ているＧａＮ系半導体装置を作製する。以上のように本
実施形態では、ＧａＮ系ＭＥＳＦＥＴ１０Ａ及びＧａＮ
系ショットキーダイオード２０Ａが、共通の材料を用い
た共通の工程によって同時的に形成される。即ち、Ｇａ
Ｎ系ＭＥＳＦＥＴ１０Ａを作製する工程で、選択的エッ
チングや選択的結晶成長のためのマスクパターンに修正
を加えるだけで、何ら工程を煩雑化したり増加したりす
る必要はない。従って、スイッチング素子とＧａＮ系シ
ョットキーダイオードをそれぞれ各別の電子部品として
作製し、接続する場合に較べて、製造コストの低減を実
現するのみならず、集積化による部品の小型化を達成
し、延いては電力変換装置の小型化を実現することがで
きる。

【０１１２】また、ＧａＮ系ショットキーダイオード２
０Ａが、同一基板上に形成されているＧａＮ系ＭＥＳＦ
ＥＴ１０Ａの保護素子として機能する。そして、このＧ
ａＮ系半導体装置を電力変換装置の電力変換回路である
インバータ回路又はコンバータ回路のスイッチング素子
に用いる場合、その構成は第１の実施形態の図３又は図
４（ａ）〜（ｄ）に例示される場合と同様であり、その
作用効果も上記第１の実施形態において述べたものと同
様である。

【０１１３】但し、この電力変換装置の場合、前述した
高いインバータ効率又はコンバータ効率の達成に伴い、
ＧａＮ系ショットキーダイオード２０Ａを内蔵したＧａ
Ｎ系ＭＥＳＦＥＴ１０Ａは、同一性能の従来のｐｎ接合
構造のツェナーダイオードを内蔵したＳｉ系ＭＯＳＦＥ
Ｔと比較して、そのチップ面積を縮小することが可能に
なる。また、インバータ回路又はコンバータ回路からな
る電力変換回路に使用する個数も大幅に低減することが
可能になる。従って、電力変換装置用の大幅な小型化を
実現することができる。

【０１１４】因みに、電力変換装置用のスイッチング素
子として、図２６（ａ）、（ｂ）に示されるようなＧａ
Ｎ系ショットキーダイオード２０Ａを内蔵したＧａＮ系
ＭＥＳＦＥＴ１０Ａを試作したところ、同一性能の従来
のｐｎ接合構造のツェナーダイオードを内蔵したＳｉ系
ＭＯＳＦＥＴの場合に較べて、チップ面積を例えば１ｃ
ｍ²から１６ｍｍ²に縮小することができた。また、上記
の試作したスイッチング素子を電力変換装置の電力変換
回路としてのインバータ回路に組み込んだ場合には、必
要とするチップ数を従来の場合の半分以下に低減するこ
とができた。また、電力変換回路としてのコンバータ回
路に組み込んだ場合には、必要とするチップ数を従来の
場合の例えば３２個から８個に低減することができた。

【０１１５】なお、本実施形態では、スイッチング素子
（パワーＦＥＴ１０）としてＧａＮ系ＭＥＳＦＥＴ１０
Ａと第１の実施形態における保護素子としてのＧａＮ系
ショットキーダイオード２０とを同一基板上に集積した
場合について説明したが、スイッチング素子とその保護
素子との集積は、この組合せに限定されるものではな
い。例えばＧａＮ系ＭＥＳＦＥＴ１０Ａと第２〜第７の
実施形態における保護素子としてのＧａＮ系ショットキ
ーダイオード４０、４０Ａ〜４０Ｅの何れかとを同一基
板上に集積することも可能である。

【０１１６】（第１８の実施形態）本実施形態は、図２
８（ａ）に示されるように、第１の実施形態におけるパ
ワーＦＥＴ１０の代わりに、ＩＧＢＴ８０を用いたもの
である。具体的には、スイッチング素子としてのＩＧＢ
Ｔ８０のエミッタ・コレクタ間に、保護素子としてのＧ
ａＮ系ショットキーダイオード２０が接続されている。

【０１１７】ここで、図２８（ｂ）に示されるＧａＮ系
ショットキーダイオード２０は、第１の実施形態の図１
（ｂ）に示されるものと同一であり、その構造及びその
製造方法についての説明は省略する。また、図２８
（ａ）に示したＩＧＢＴ８０及びＧａＮ系ショットキー
ダイオード２０を電力変換装置の電力変換回路であるイ
ンバータ回路又はコンバータ回路に用いる場合には、第
１の実施形態の図３又は図４（ａ）〜（ｄ）に例示され
る回路図において、パワーＦＥＴ１０をＩＧＢＴ８０に
よって置換すればよく、その基本的な回路構成は同一で
ある。このため、この場合の電力変換装置の電力変換回
路であるインバータ回路又はコンバータ回路の図示は省
略する。

【０１１８】以上のように本実施形態では、スイッチン
グ素子であるＩＧＢＴ８０の保護素子として用いられる
ＧａＮ系ショットキーダイオード２０が、６００Ｖを超
える耐圧を有していることから、ＩＧＢＴ８０は少なく
とも５００Ｖ以上の高耐圧での例えば１００Ａ以上の大
電流動作が容易に可能になる。また、第１の実施形態の
場合と同様、動作瞬時の突入電流又はサージ電圧が印加
する場合であっても、ＧａＮ系ショットキーダイオード
２０が保護素子として機能する前にＩＧＢＴ８０が発熱
により破壊されることを防止することが可能になるた
め、安定動作が保証され、電力変換装置の信頼性を高め
ることができる。

【０１１９】なお、本実施形態では、スイッチング素子
としてのＩＧＢＴ８０に第１の実施形態における保護素
子としてのＧａＮ系ショットキーダイオード２０を組み
合わせた場合について説明したが、例えばＩＧＢＴ８０
に第２〜第１６の実施形態における保護素子としてのＧ
ａＮ系ショットキーダイオード４０、４０Ａ〜４０Ｅ、
６０、６０Ａ〜６０Ｅ又はＧａＮ系ショットキーゲート
ＦＥＴ７０、７０Ａ、７０Ｂの何れかを組み合わせるこ
とも可能である。

【０１２０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、電力変換装置の電力変換回路を構成するスイッチ
ング素子の保護素子として、オン電圧が１Ｖ以下と低
く、耐圧が３００Ｖ以上と高いＧａＮ系ショットキーダ
イオード又はＧａＮ系ＦＥＴが用いられることにより、
スイッチング素子の低オン電圧動作が容易に可能にな
る。このため、電力変換回路として例えばインバータ回
路又はコンバータ回路を用いる場合、損失を低下させ
て、高いインバータ効率又はコンバータ効率を達成する
ことが可能になり、電力変換装置の高効率化を実現する
ことができる。また、動作瞬時の突入電流又はサージ電
圧が印加する場合であっても、高耐圧のＧａＮ系ショッ
トキーダイオードが保護素子として機能するため、スイ
ッチング素子の安定動作が保証され、電力変換装置の信
頼性を高めることができる。更に、スイッチング素子の
高耐圧での大電流動作が容易に可能になる。

【０１２１】また、電力変換装置の電力変換回路を構成
するスイッチング素子としてのＧａＮ系ＦＥＴとその保
護素子としてのＧａＮ系ショットキーダイオードとが同
一の基板上に集積されていることにより、従来のｐｎ接
合構造のツェナーダイオードを内蔵したＳｉ系ＭＯＳＦ
ＥＴと比較して、そのチップ面積を縮小することが可能
になると共に、電力変換回路に使用する個数も大幅に低
減することが可能になる。このため、電力変換装置用の
大幅な小型化を実現することができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施形態に係るスイッ
チング素子としてのパワーＦＥＴ及びその保護素子とし
てのＧａＮ系ショットキーダイオードを示す回路図であ
り、（ｂ）はそのＧａＮ系ショットキーダイオードを示
す概略断面図である。

【図２】（ａ）〜（ｄ）はそれぞれ図１（ｂ）に示され
るＧａＮ系ショットキーダイオードの製造方法を説明す
るための工程断面図である。

【図３】図１（ａ）、（ｂ）に示されるパワーＦＥＴ及
びＧａＮ系ショットキーダイオードを用いたインバータ
回路を有する電力変換装置を示す回路図である。

【図４】（ａ）〜（ｄ）はそれぞれ図１（ａ）、（ｂ）
に示されるパワーＦＥＴ及びＧａＮ系ショットキーダイ
オードを用いたコンバータ回路を有する電力変換装置を
示す回路図である。

【図５】本発明の第２の実施形態に係る横型のＧａＮ系
ショットキーダイオードを示す概略断面図である。

【図６】図５のＧａＮ系ショットキーダイオードの製造
方法の一例を説明するための工程断面図（その１）であ
る。

【図７】図５のＧａＮ系ショットキーダイオードの製造
方法の一例を説明するための工程断面図（その２）であ
る。

【図８】図５のＧａＮ系ショットキーダイオードの製造
方法の他の例を説明するための工程断面図である。

【図９】本発明の第３の実施形態に係る横型のＧａＮ系
ショットキーダイオードを示す概略断面図である。

【図１０】本発明の第４の実施形態に係る横型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１１】本発明の第５の実施形態に係る横型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１２】本発明の第６の実施形態に係る横型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１３】本発明の第７の実施形態に係る横型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１４】本発明の第８の実施形態に係る縦型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１５】図１４のＧａＮ系ショットキーダイオードの
製造方法の一例を説明するための工程断面図である。

【図１６】本発明の第９の実施形態に係る縦型のＧａＮ
系ショットキーダイオードを示す概略断面図である。

【図１７】本発明の第１０の実施形態に係る縦型のＧａ
Ｎ系ショットキーダイオードを示す概略断面図である。

【図１８】本発明の第１１の実施形態に係る縦型のＧａ
Ｎ系ショットキーダイオードを示す概略断面図である。

【図１９】本発明の第１２の実施形態に係る縦型のＧａ
Ｎ系ショットキーダイオードを示す概略断面図である。

【図２０】本発明の第１３の実施形態に係る縦型のＧａ
Ｎ系ショットキーダイオードを示す概略断面図である。

【図２１】本発明の第１４の実施形態に係る縦型のＧａ
Ｎ系ショットキーゲートＦＥＴを示す概略断面図であ
る。

【図２２】図２１のＧａＮ系ショットキーゲートＦＥＴ
の製造方法の一例を説明するための工程断面図（その
１）である。

【図２３】図２１のＧａＮ系ショットキーゲートＦＥＴ
の製造方法の一例を説明するための工程断面図（その
２）である。

【図２４】本発明の第１５の実施形態に係る縦型のＧａ
Ｎ系ショットキーゲートＦＥＴを示す概略断面図であ
る。

【図２５】本発明の第１６の実施形態に係る縦型のＧａ
Ｎ系ショットキーゲートＦＥＴを示す概略断面図であ
る。

【図２６】（ａ）は本発明の第１７の実施形態に係るス
イッチング素子としてのＧａＮ系ＭＥＳＦＥＴ及びその
保護素子としてのＧａＮ系ショットキーダイオードを示
す回路図であり、（ｂ）はそのＧａＮ系ショットキーダ
イオードを内蔵しているＧａＮ系ＭＥＳＦＥＴを示す概
略断面図である。

【図２７】（ａ）〜（ｄ）はそれぞれ図２６（ｂ）に示
されるＧａＮ系ショットキーダイオードを内蔵している
ＧａＮ系ＭＥＳＦＥＴの製造方法を説明するための工程
断面図である。

【図２８】（ａ）は本発明の第１８の実施形態に係るス
イッチング素子としてのＩＧＢＴ及びその保護素子とし
てのＧａＮ系ショットキーダイオードを示す回路図であ
り、（ｂ）はそのＧａＮ系ショットキーダイオードを示
す概略断面図である。

【符号の説明】

１０ スイッチング素子としてのパワーＦＥＴ １０Ａ スイッチング素子としてのＧａＮ系ＭＥＳＦ
ＥＴ ２０、２０Ａ、４０、４０Ａ〜４０Ｅ、６０、６０Ａ〜
６０Ｅ 保護素子としてのＧａＮ系ショットキーダイ
オード ２１、４１ 絶縁性又は半絶縁性のサファイア基板 ２２、４２ ＧａＮバッファ層 ２３、５４、６９、７９ アンドープのＧａＮ層 ２４ アンドープのＡｌＧａＮ層 ２６、４４、７２ ｎ型ＧａＮ層 ２７、５２ カソード電極 ２７ａ ソース・カソード兼用電極 ２７ｂ、７８ ドレイン電極 ２８、２８ｂ アノード電極 ２８ａ ゲート電極 ３０ 電力変換装置 ３１ 交流電源 ３２ 整流回路 ３４ ＤＣ−ＡＣインバータ回路 ３４ａ、３４ｂ、…、３４ｄ ＤＣ−ＤＣコンバータ
回路 ４３、７３ ｎ⁺ 型ＧａＮ層 ４６、６３、７５ アンドープのＡｌ_0.2Ｇａ_0.8Ｎ
層 ４８ 第１のアノード電極としてのＴｉ電極 ４９ 第２のアノード電極としてのＰｔ電極 ５０ 複合アノード電極 ６１ 導電性のｎ型ＳｉＣ基板 ６２ ｎ型ＧａＮ層 ６４ 第１のアノード電極としてのＴｉ電極 ６５ 第２のアノード電極としてのＰｔ電極 ６６ 複合アノード電極 ６８ カソード電極 ７０、７０Ａ、７０Ｂ 保護素子としてのＧａＮ系シ
ョットキーゲートＦＥＴ ７１ 導電性のｎ型ＳｉＣ基板 ７６ ソース電極 ７７ ショットキーゲート電極 ８０ スイッチング素子としてのＩＧＢＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 29/44 Ｓ 27/095 27/08 ３１１Ｂ 29/41 27/04 Ｈ 29/78 ６５５ ６５７ 29/812 29/872 Ｆターム(参考） 4M104 AA03 AA04 AA09 BB05 BB06 BB07 BB08 BB09 BB14 BB18 BB27 CC01 CC03 DD16 DD37 DD68 EE09 EE16 FF01 FF02 FF06 FF13 FF22 FF32 GG03 GG08 GG12 GG18 HH14 HH20 5F038 BG03 BH04 BH15 CD16 DF01 EZ02 EZ12 EZ14 EZ15 EZ20 5F048 AA02 AC10 BA01 BA14 CC06 5F102 GA14 GB01 GB04 GC01 GC07 GD01 GJ10 GL04 GM04 GQ01 GT03 HC01

Claims (28)

【特許請求の範囲】
1. 【請求項１】 電力変換回路を有する電力変換装置であ
   って、 前記電力変換回路を構成するスイッチング素子の保護素
   子として、ＧａＮ系ショットキーダイオード又はＧａＮ
   系電界効果トランジスタが用いられていることを特徴と
   する電力変換装置。
2. 【請求項２】 前記スイッチング素子は、電界効果トラ
   ンジスタ又は絶縁ゲート型バイポーラトランジスタであ
   る、請求項１記載の電力変換装置。
3. 【請求項３】 前記電界効果トランジスタは、ＧａＮ系
   電界効果トランジスタであり、前記ＧａＮ系電界効果ト
   ランジスタに、前記ＧａＮ系ショットキーダイオードが
   内蔵されている、請求項２記載の電力変換装置。
4. 【請求項４】 前記電力変換回路は、インバータ回路又
   はコンバータ回路である、請求項１記載の電力変換装
   置。
5. 【請求項５】 電力変換装置の電力変換回路を構成する
   スイッチング素子の保護素子として使用され、オン電圧
   が１Ｖ以下、耐圧が３００Ｖ以上のＧａＮ系ショットキ
   ーダイオードであることを特徴とするＧａＮ系半導体装
   置。
6. 【請求項６】 前記ＧａＮ系ショットキーダイオード
   は、基板と、前記基板上に形成されたアンドープの第１
   のIII-Ｖ族窒化物半導体層と、前記第１のIII-Ｖ族窒化
   物半導体層上に形成された、前記第１のIII-Ｖ族窒化物
   半導体層よりもバンドギャップの広いアンドープの第２
   のIII-Ｖ族窒化物半導体層と、前記第１のIII-Ｖ族窒化
   物半導体層と前記第２のIII-Ｖ族窒化物半導体層とのヘ
   テロ接合部に接続して前記第１のIII-Ｖ族窒化物半導体
   層上に形成されたｎ型の第３のIII-Ｖ族窒化物半導体層
   と、前記第２のIII-Ｖ族窒化物半導体層上にショットキ
   ー接触して形成されたアノード電極と、前記第３のIII-
   Ｖ族窒化物半導体層上にオーミック接触して形成された
   カソード電極と、を有する、請求項５記載のＧａＮ系半
   導体装置。
7. 【請求項７】 前記第２のIII-Ｖ族窒化物半導体層と前
   記アノード電極との間に、絶縁薄膜が形成されている、
   請求項６記載のＧａＮ系半導体装置。
8. 【請求項８】 前記ＧａＮ系ショットキーダイオード
   は、基板と、前記基板上に形成され、表面の一部が凸部
   形状をなすIII-Ｖ族窒化物半導体層と、前記III-Ｖ族窒
   化物半導体層の凸部の上面にショットキー接触する第１
   のアノード電極と、前記III-Ｖ族窒化物半導体層の凸部
   の側面にショットキー接触すると共に、前記第１のアノ
   ード電極に電気的に接続する第２のアノード電極と、を
   有し、前記第１のアノード電極と前記III-Ｖ族窒化物半
   導体層との間に生じるショットキーバリアが、前記第２
   のアノード電極と前記III-Ｖ族窒化物半導体層との間に
   生じるショットキーバリアよりも小さい、請求項５記載
   のＧａＮ系半導体装置。
9. 【請求項９】 前記III-Ｖ族窒化物半導体層のキャリア
   濃度は、２×１０¹⁷ｃｍ ^-3以下である、請求項８記載の
   ＧａＮ系半導体装置。
10. 【請求項１０】 前記第１のアノード電極と前記III-Ｖ
    族窒化物半導体層との間に生じるショットキーバリア
    は、０．８ｅＶより低く、前記第２のアノード電極と前
    記III-Ｖ族窒化物半導体層との間に生じるショットキー
    バリアは、０．８ｅＶより高い、請求項８記載のＧａＮ
    系半導体装置。
11. 【請求項１１】 前記III-Ｖ族窒化物半導体層の凸部の
    側面と前記第２のアノード電極との間に、前記III-Ｖ族
    窒化物半導体層よりもバンドギャップエネルギーの大き
    いIII-Ｖ族窒化物半導体層が形成されている、請求項８
    記載のＧａＮ系半導体装置。
12. 【請求項１２】 前記III-Ｖ族窒化物半導体層の凸部の
    側面と前記第２のアノード電極との間に、アンドープの
    III-Ｖ族窒化物半導体層が形成されている、請求項８記
    載のＧａＮ系半導体装置。
13. 【請求項１３】 前記基板は、絶縁性又は半絶縁性の基
    板であり、前記III-Ｖ族窒化物半導体層にオーミック接
    触してカソード電極が形成されている、請求項８記載の
    ＧａＮ系半導体装置。
14. 【請求項１４】 前記III-Ｖ族窒化物半導体層と前記カ
    ソード電極との間に、前記III-Ｖ族窒化物半導体層より
    も導電性の高いIII-Ｖ族窒化物半導体層が形成されてい
    る、請求項１３記載のＧａＮ系半導体装置。
15. 【請求項１５】 前記基板は、導電性の基板であり、前
    記基板の裏面にオーミック接触してカソード電極が形成
    されている、請求項８記載のＧａＮ系半導体装置。
16. 【請求項１６】 前記III-Ｖ族窒化物半導体層の表面の
    複数箇所が凸部形状をなし、前記第１のアノード電極が
    前記III-Ｖ族窒化物半導体層の複数個の凸部のそれぞれ
    の上面にショットキー接触して形成され、前記第２のア
    ノード電極が前記III-Ｖ族窒化物半導体層の複数個の凸
    部のそれぞれの側面にショットキー接触して形成されて
    いる、請求項８記載のＧａＮ系半導体装置。
17. 【請求項１７】 前記III-Ｖ族窒化物半導体層の凸部の
    幅が、５ｎｍ以上で１０μｍ以下である、請求項８記載
    のＧａＮ系半導体装置。
18. 【請求項１８】 前記スイッチング素子は、ＧａＮ系電
    界効果トランジスタであり、前記ＧａＮ系電界効果トラ
    ンジスタと前記ＧａＮ系ショットキーダイオードとが同
    一の基板上に集積されている、請求項５記載のＧａＮ系
    半導体装置。
19. 【請求項１９】 前記ＧａＮ系電界効果トランジスタ及
    び前記ＧａＮ系ショットキーダイオードは、基板と、前
    記基板上に形成されたアンドープの第１のIII-Ｖ族窒化
    物半導体層と、前記第１のIII-Ｖ族窒化物半導体層上に
    形成された、前記第１のIII-Ｖ族窒化物半導体層よりも
    バンドギャップの広いアンドープの第２のIII-Ｖ族窒化
    物半導体層と、前記第２のIII-Ｖ族窒化物半導体層に隣
    接して前記第１のIII-Ｖ族窒化物半導体層上に形成され
    た２つのｎ型の第３のIII-Ｖ族窒化物半導体層と、前記
    ２つのｎ型の第３のIII-Ｖ族窒化物半導体層上にそれぞ
    れオーミック接触して形成されたソース・カソード兼用
    電極及びドレイン電極と、前記２つのｎ型の第３のIII-
    Ｖ族窒化物半導体層に挟まれた前記第２のIII-Ｖ族窒化
    物半導体層上にショットキー接触して形成されたゲート
    電極と、前記ソース・カソード兼用電極を間に挟んで前
    記ゲート電極の反対側の前記第２のIII-Ｖ族窒化物半導
    体層上にショットキー接触して形成されたアノード電極
    と、を有する、請求項１８記載のＧａＮ系半導体装置。
20. 【請求項２０】 前記第２のIII-Ｖ族窒化物半導体層と
    前記アノード電極との間及び前記第２のIII-Ｖ族窒化物
    半導体層と前記ゲート電極との間に、それぞれ絶縁薄膜
    が形成されている、請求項１９記載のＧａＮ系半導体装
    置。
21. 【請求項２１】 電力変換装置の電力変換回路を構成す
    るスイッチング素子の保護素子として使用され、オン電
    圧が１Ｖ以下、耐圧が３００Ｖ以上のＧａＮ系電界効果
    トランジスタであることを特徴とするＧａＮ系半導体装
    置。
22. 【請求項２２】 前記ＧａＮ系電界効果トランジスタ
    は、導電性の基板と、前記基板上に形成され、表面の一
    部が凸部形状をなすIII-Ｖ族窒化物半導体層と、前記II
    I-Ｖ族窒化物半導体層の凸部の上面にオーミック接触し
    て形成されているソース電極と、前記III-Ｖ族窒化物半
    導体層の凸部の側面にショットキー接触して形成されて
    いるゲート電極と、前記基板の裏面にオーミック接触し
    て形成されているドレイン電極と、を有する、請求項２
    １記載のＧａＮ系半導体装置。
23. 【請求項２３】 前記III-Ｖ族窒化物半導体層のキャリ
    ア濃度は、２×１０¹⁷ｃｍ^-3以下である、請求項２２記
    載のＧａＮ系半導体装置。
24. 【請求項２４】 前記III-Ｖ族窒化物半導体層の凸部の
    側面と前記ゲート電極との間に、前記III-Ｖ族窒化物半
    導体層よりもバンドギャップエネルギーの大きいIII-Ｖ
    族窒化物半導体層が形成されている、請求項２２記載の
    ＧａＮ系半導体装置。
25. 【請求項２５】 前記III-Ｖ族窒化物半導体層の凸部の
    側面と前記ゲート電極との間に、アンドープのIII-Ｖ族
    窒化物半導体層が形成されている、請求項２２記載のＧ
    ａＮ系半導体装置。
26. 【請求項２６】 前記III-Ｖ族窒化物半導体層と前記ソ
    ース電極との間に、前記III-Ｖ族窒化物半導体層よりも
    導電性の高いIII-Ｖ族窒化物半導体層が形成されてい
    る、請求項２２記載のＧａＮ系半導体装置。
27. 【請求項２７】 前記III-Ｖ族窒化物半導体層の凸部の
    幅は、５ｎｍ以上で１０μｍ以下である、請求項２２記
    載のＧａＮ系半導体装置。
28. 【請求項２８】 前記電力変換回路は、インバータ回路
    又はコンバータ回路である、請求項５又は２１記載のＧ
    ａＮ系半導体装置。