CN220065708U - 一种具有复合栅结构的功率器件 - Google Patents

一种具有复合栅结构的功率器件 Download PDF

Info

Publication number
CN220065708U
CN220065708U CN202321050345.9U CN202321050345U CN220065708U CN 220065708 U CN220065708 U CN 220065708U CN 202321050345 U CN202321050345 U CN 202321050345U CN 220065708 U CN220065708 U CN 220065708U
Authority
CN
China
Prior art keywords
gate structure
layer
dielectric layer
contact
composite gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321050345.9U
Other languages
English (en)
Inventor
季科宇
贾利芳
闻永祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shilan Jixin Microelectronics Co ltd
Original Assignee
Hangzhou Shilan Jixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shilan Jixin Microelectronics Co ltd filed Critical Hangzhou Shilan Jixin Microelectronics Co ltd
Priority to CN202321050345.9U priority Critical patent/CN220065708U/zh
Application granted granted Critical
Publication of CN220065708U publication Critical patent/CN220065708U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种具有复合栅结构的功率器件,所述功率器件包括:衬底;沟道层,位于所述衬底上;势垒层,位于所述沟道层上,所述势垒层与所述沟道层形成异质结;源极电极和漏极电极,位于所述势垒层上;复合栅结构,位于所述势垒层上,所述复合栅结构位于所述源极电极和所述漏极电极之间;以及介质层,隔离源极电极、漏极电极以及复合栅结构;其中,所述复合栅结构包括在所述势垒层上依次堆叠的P型半导体层、第一栅极结构以及第二栅极结构。本申请的栅极结构为复合栅结构,通过改善栅极结构,提高器件可靠性,优化器件性能。

Description

一种具有复合栅结构的功率器件
技术领域
本申请涉及半导体技术领域,特别涉及一种具有复合栅结构的功率器件。
背景技术
以宽禁带半导体材料氮化镓为基础制备的功率开关等氮化镓器件越来越受到关注。作为氮化镓(GaN)代表器件,以AlGaN/GaN外延结构为基础的高电子迁移率晶体管(Highelectron mobility transistor,简称HEMT),由于其独特的高迁移率二维电子气(Two-Dimensional Electron Gas,简称2DEG)受到人们的广泛关注,并在高功率、高频等方面展现出卓越的性能。
常规氮化镓器件通常为常开型器件,其使用需要一个稳定的导通电流来保持它的导通,并且必须要在栅极加上一个反向电压,才能使器件关断,这种特性不利于驱动电路的设计,并且器件功耗较高;也难以保证电路系统的失效安全。
在众多氮化镓增强型器件的方案中,P型层栅极结构的HEMT器件工艺难度低,性能优异,成为目前应用最广泛的氮化镓功率器件。但是P型层栅极结构的HEMT器件存在阈值电压范围小,栅极可靠性差等问题,严重制约其使用范围。
实用新型内容
鉴于上述问题,本申请的目的在于提供一种具有复合栅结构的功率器件,形成了复合栅结构,改善了栅极结构,提高了器件的可靠性,优化了器件的性能。
本申请提供一种具有复合栅结构的功率器件,包括:
衬底;
沟道层,位于所述衬底上;
势垒层,位于所述沟道层上,所述势垒层与所述沟道层形成异质结;
源极电极和漏极电极,位于所述势垒层上;
复合栅结构,位于所述势垒层上,所述复合栅结构位于所述源极电极和所述漏极电极之间;以及
介质层,隔离所述源极电极、所述漏极电极以及所述复合栅结构;
其中,所述复合栅结构包括在所述势垒层上依次堆叠的P型半导体层、第一栅极结构以及第二栅极结构。
优选地,所述第一栅极结构与所述P型半导体层直接接触,以形成肖特基接触。
优选地,所述第一栅极结构中开设有多个通孔,多个所述通孔之间经由脊部隔离。
优选地,所述第二栅极结构包括:
场板部,位于所述第一栅极结构上;以及
多个相互分离的接触部,每个所述接触部的一端与所述场板部固定连接,另一端贯穿所述第一栅极结构的通孔,与所述P型半导体层形成欧姆接触。
优选地,所述场板部向所述漏极方向延伸。
优选地,所述场板部和所述接触部的材质相同。
优选地,所述介质层包括:
第二介质层,所述第二介质层填充于所述源极电极与所述复合栅结构之间,隔离所述源极电极与所述复合栅结构;
第三介质层,所述第三介质层填充于所述漏极电极与所述复合栅结构之间,隔离所述漏极电极与所述复合栅结构。
优选地,所述介质层还包括:
第一介质层,位于所述第一栅极结构上;
所述场板部位于所述第一介质层上,经由所述第一介质层与所述第一栅极结构隔离;以及
每个所述接触部的一端与所述场板部固定连接,另一端贯穿所述第一介质层和所述第一栅极结构的通孔,与所述P型半导体层形成欧姆接触。
优选地,所述第二介质层覆盖所述源极电极与所述复合栅结构之间的所述势垒层的上表面,所述第二介质层靠近所述源极电极的一侧与所述源极电极的侧面接触,暴露出所述源极电极的上表面;所述第二介质层靠近所述复合栅结构的一侧与所述复合栅结构的侧面接触,并且与所述第一介质层连接形成一体;
所述第三介质层覆盖所述漏极电极与所述复合栅结构之间的所述势垒层的上表面,所述第三介质层靠近所述漏极电极的一侧与所述漏极电极的侧面接触,暴露出所述漏极电极的上表面,所述第三介质层靠近所述复合栅结构的一侧与所述复合栅结构的侧面接触,并且与所述第一介质层连接形成一体。
优选地,所述功率器件为氮化镓功率器件。
优选地,所述第一栅极结构的材质为可以形成肖特基接触的金属材质;所述第二栅极结构的材质为可以形成欧姆接触的金属材质。
本实施例中,P型半导体层、第一栅极结构以及第二栅极结构构成复合栅结构,第一栅极结构与P型半导体层形成肖特基接触,第一栅极结构构成肖特基接触栅极;第二栅极结构的场板部形成场板结构,第二栅极结构的场板部构成栅极场板;第二栅极结构的接触部与P型半导体层形成欧姆接触,第二栅极结构的接触部构成欧姆接触栅极。本实施例使栅极结构为同时具备肖特基接触栅极、欧姆接触栅极以及场板共同构成的复合栅结构,改善了栅极结构,提高了器件的可靠性,优化了器件的性能。
本实施例中,复合栅结构下方的P型半导体层与势垒层形成PN结,产生内建电场,抬高势垒层与沟道层产生的异质结势垒层一侧的能带,耗尽其下方异质结所产生的二维电子气(2DEG)沟道,使器件常闭。
本实施例中,第一栅极结构构成肖特基接触栅极,当在肖特基接触栅极施加一定的电压时,肖特基接触栅极下方的二维电子气(2DEG)沟道就可以重新建立,使器件导通,这使得器件为电压控制器件。此外肖特基接触栅极有利于减少氮化镓器件的栅极结构的漏电,从而降低器件的驱动功耗。
本实施例中,第二栅极结构的接触部构成欧姆接触栅极,在器件导通时,欧姆接触栅极可以从P型半导体层向势垒层大量注入空穴,有利于氮化镓器件在关断时释放被电子陷阱俘获的电子,从而优化氮化镓器件的动态电阻;此外,欧姆接触不存在长期热电子轰击的情况,从而可以提高氮化镓器件的可靠性。
本实施例中,第二栅极结构的场板部构成栅极场板,栅极场板的存在可以有效降低栅极结构朝向漏极电极的一侧边缘的电场峰值,降低沟道中电子受强电场激发进入表面态的几率,从而能够抑制器件的电流崩塌,进一步提高器件的可靠性。
本实施例中,得益于第一栅极结构的开孔结构,使得第二栅极结构的接触部与P型半导体层直接接触形成欧姆接触,同时接触部是间隔分布的,且周围全是肖特基接触的第一栅极结构,可以有效降低第二栅极结构的横向漏电。
本实施例中,第二栅极结构的场板部与接触部的材质相同,以使得第二栅极结构的接触部和场板部可以经由同一工序形成,不需要额外增加制备工序。
附图说明
通过以下参照附图对本申请实施例的描述,本申请的上述以及其他目的、特征和优点将更为清楚:
图1示出了本申请实施例的具有复合栅结构的功率器件的立体结构示意图;
图2示出了本申请实施例的具有复合栅结构的功率器件的爆炸图;
图3示出了本申请实施例的具有复合栅结构的功率器件穿过第一栅极结构脊部的截面图;
图4示出了本申请实施例的具有复合栅结构的功率器件穿过第一栅极结构通孔的截面图;
图5示出了本申请实施例的具有复合栅结构的功率器件的制备方法的流程图;
图6至图10b示出了本申请实施例的具有复合栅结构的功率器件的制造方法的各阶段截面图。
具体实施方式
以下在各个附图中,相同的元件采用类似的附图标记表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
除非在下文中特别指出,半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体,如砷化镓(GaAs)、氮化镓(GaN)等,IV-IV族半导体,如碳化硅(SiC)等,II-VI族化合物半导体,如硫化镉(CdS)、碲化镉(CdTe)等,以及IV族半导体,如硅(Si)、锗(Ge)等。栅极导体可以由能够导电的各种材料形成,例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料,例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和各种导电材料的组合。栅介质层可以由SiO2或介电常数大于SiO2的材料构成,例如包括氧化物、氮化物、氮氧化物、硅酸盐、铝酸盐、钛酸盐。并且,栅介质层不仅可以由本领域的技术人员公知的材料形成,也可以采用将来开发的用于栅介质层的材料。
图1示出了本申请实施例的具有复合栅结构的功率器件的立体结构示意图;图2示出了本申请实施例的具有复合栅结构的功率器件的爆炸图;图3示出了本申请实施例的具有复合栅结构的功率器件穿过第一栅极结构脊部的截面图;图4示出了本申请实施例的具有复合栅结构的功率器件穿过第一栅极结构通孔的截面图。
如图1、图2、图3以及图4所示,具有复合栅结构的功率器件100包括衬底101、沟道层102、势垒层103、源极电极1041、漏极电极1042、复合栅结构以及介质层107。其中,衬底101、沟道层102、势垒层103例如均为非故意掺杂层。
沟道层102以及势垒层103依次堆叠于衬底101上,势垒层103与沟道层102形成异质结。源极电极1041、漏极电极1042以及复合栅结构分别位于势垒层103上,且相互分离。其中,源极电极1041、漏极电极1042与势垒层103直接接触形成欧姆接触。
衬底101可以为硅(Si)衬底、蓝宝石(Al2O3)衬底和碳化硅(SiC)衬底中的任意一种,但不限于此。衬底101上还可以为复合衬底,即在硅(Si)衬底、蓝宝石(Al2O3)衬底或碳化硅(SiC)衬底等上附加半导体层,附加的半导体层可以为AlN层,SiC层等。例如,在蓝宝石衬底上附加半导体层AlN层,形成有AlN层的蓝宝石衬底。
沟道层102为非故意掺杂层结构,沟道层102的材质可以为GaN或者InAlGaN等,但不限于此。优选的,沟道层102的材质为GaN。
势垒层103的材质可以为InGaN、AlGaN、AlInGaN等,但不限于此。优选的,势垒层103的材质为AlGaN。
源极电极1041、漏极电极1042可采用铜、铝等常见的导电金属材质制备而成,源极电极1041、漏极电极1042(金属)与势垒层103(半导体层)形成欧姆接触,具体地,源极电极1041、漏极电极1042(金属)与势垒层103(半导体层)在接触处形成一个纯电阻,而且该电阻越小越好,这样可以降低器件的导通电阻,减少导通损耗。
复合栅结构包括在势垒层103上依次堆叠的P型半导体层105、第一栅极结构106以及第二栅极结构108。
P型半导体层105位于势垒层103的上表面,覆盖部分势垒层103,例如覆盖靠近源极电极1041一侧的部分势垒层103,源极电极1041和漏极电极1042分别位于P型半导体层105的两侧。P型半导体层105与下方的势垒层103形成欧姆接触的PN结。第一栅极结构106位于P型半导体层105上,覆盖P型半导体层105的部分表面。第二栅极结构108包括场板部108a以及接触部108b,场板部108a位于第一栅极结构106上,接触部108b贯穿第一栅极结构106,与第一栅极结构106以及P型半导体层105接触。
具体地,第二栅极结构108包括多个相互分离的接触部108b,每个接触部108b呈柱状,例如为圆柱、椭圆柱、多棱柱等,柱状的接触部108b的一端与场板部108a固定连接,另一端贯穿第一栅极结构106的通孔,与P型半导体层105形成欧姆接触。第一栅极结构106上开设有多个通孔106a,以供接触部108b穿过,多个通孔106a之间经由脊部隔离,每个接触部108b穿过相应的通孔106a与P型半导体层105接触;通孔106a的截面形状与接触部108b的截面形状相同。
P型半导体层105可以采用单一的材料,也可以是多层材料的复合结构;P型半导体层105中的掺杂物可以为单一的掺杂物,也可以为不同掺杂物以及不同掺杂浓度的组合等。例如P型半导体层105可以包括P-GaN层、P-AlGaN层、P-AlInN层、P-InGaN层、P-AlInGaN层等中的任意一层或两层以上的复合结构。
金属与半导体接触可以形成肖特基接触,也可以形成欧姆接触。其中,金属功函数例如为Wm,半导体功函数例如为Ws,当金属功函数小于半导体功函数,即Wm<Ws时,金属与半导体接触形成欧姆接触;当金属功函数大于半导体功函数,即Wm>Ws时,金属与半导体接触形成更肖特基接触。
本实施例中,第一栅极结构106与P型半导体层105直接接触形成肖特基接触,第一栅极结构106的材质可以为Ti、W等可以形成肖特基接触的金属。第二栅极结构108的接触部108b与P型半导体层105直接接触形成欧姆接触,第二栅极结构108的接触部108b材质可以为Ni、Ti、Au、Pt、Pb等可以形成欧姆接触的金属。第二栅极结构108的场板部108a可以选用与接触部108b相同的材质,以实现和第二栅极结构108的接触部108b同时形成,不需要额外增加制备工序。在其他实施例中,第二栅极结构108的场板部108a也可以选用与接触部108b不同的材质。
进一步地,介质层107包括第二介质层107b以及第三介质层107c。优选地,介质层107还包括第一介质层107a,第一介质层107a位于第一栅极结构106上,覆盖第一栅极结构106的表面,场板部108a覆盖第一介质层107a,经由第一介质层107a与第一栅极结构106隔离,接触部108b贯穿第一介质层107a以及第一栅极结构106;第一介质层107a、第二介质层107b以及第三介质层107c连接形成一体,共同构成介质层107。第二介质层107b填充于源极电极1041与复合栅结构之间,以隔离源极电极1041与复合栅结构,具体地,第二介质层107b覆盖源极电极1041与复合栅结构之间的势垒层103的表面,第二介质层107b靠近源极电极1041的一侧与源极电极1041的侧面接触,暴露出源极电极1041的上表面;第二介质层107b靠近复合栅结构的一侧与P型半导体层105的侧面以及第一栅极结构106的侧面接触,并且与第一介质层107a连接形成一体;第三介质层107c填充于漏极电极1042与复合栅结构之间,以隔离漏极电极1042与复合栅结构,第三介质层107c覆盖漏极电极1042与P型半导体层105之间的势垒层103的上表面,第三介质层107c靠近漏极电极1042的一侧与漏极电极1042的侧面接触,暴露出漏极电极1042的上表面,第三介质层107c靠近复合栅结构的一侧与P型半导体层105的侧面以及第一栅极结构106的侧面接触,并且与第一介质层107a连接形成一体。本实施例中,第一介质层107a、第二介质层107b以及第三介质层107c的上表面齐平。介质层107的材质例如为二氧化硅,在其他实施例中,介质层107的材质还可以为氮化硅、氮氧化硅、二氧化硅与氮化硅的复合层等。
需要说明的是,本实施例中举例的是氮化镓功率器件的最基本的结构,在其他实施例中,还可以设置成核层、缓冲层、插入层、盖帽层等,在此不再赘述。
本实施例中,第一栅极结构106与P型半导体层105形成肖特基接触,第一栅极结构106构成肖特基接触栅极;第二栅极结构108的场板部108a形成场板结构,第二栅极结构108的场板部108a构成栅极场板;第二栅极结构108的接触部108b与P型半导体层105形成欧姆接触,第二栅极结构108的接触部108b构成欧姆接触栅极。
复合栅结构下方的P型半导体层105与势垒层103形成PN结,产生内建电场,抬高势垒层103与沟道层102产生的异质结势垒层103一侧的能带,耗尽其下方异质结所产生的二维电子气(2DEG)沟道,使器件常闭。而当在肖特基接触栅极(第一栅极结构106)施加一定的电压时,肖特基接触栅极(第一栅极结构106)下方的二维电子气(2DEG)沟道就可以重新建立,使器件导通,这使得器件为电压控制器件,有利于驱动电路的设计。此外,肖特基接触栅极(第一栅极结构106)有利于减少氮化镓器件的栅极结构的漏电,从而降低器件的驱动功耗。然而,具有肖特基接触栅极(第一栅极结构106)的氮化镓器件在导通时,注入空穴的能力一般,不能得到良好的动态电阻特性。
本实施例还设置有欧姆接触栅极(第二栅极结构108的接触部108b)。在器件导通时,欧姆接触栅极(第二栅极结构108的接触部108b)可以从P型半导体层105向势垒层103大量注入空穴,有利于氮化镓器件在关断时释放被电子陷阱俘获的电子,从而优化氮化镓器件的动态电阻;此外,欧姆接触不存在长期热电子轰击的情况,从而可以提高氮化镓器件的可靠性。
本实施例还设置场板结构,场板结构的存在可以有效降低栅极结构朝向漏极电极的一侧边缘的电场峰值,降低沟道中电子受强电场激发进入表面态的几率,从而能够抑制器件的电流崩塌,进一步提高器件的可靠性。
本实施例中,得益于第一栅极结构106的开孔结构,使得第二栅极结构108的接触部108b与P型半导体层105直接接触形成欧姆接触,同时接触部108b是间隔分布的,且周围全是肖特基接触的第一栅极结构106,可以有效降低第二栅极结构108的横向漏电。
图5示出了本申请实施例的具有复合栅结构的功率器件的制备方法的流程图;图6至图10b示出了本申请实施例的具有复合栅结构的功率器件的制造方法的各阶段截面图。以下将结合图5以及图6至图10b对本申请的具有复合栅结构的功率器件的制备方法进行说明。
如图6所示,步骤S1:在衬底101上依次形成沟道层102、势垒层103以及P型半导体层105。
其中,衬底101可以为硅(Si)衬底、蓝宝石(Al2O3)衬底和碳化硅(SiC)衬底中的任意一种,但不限于此。衬底101上还可以为复合衬底,即在硅(Si)衬底、蓝宝石(Al2O3)衬底或碳化硅(SiC)衬底等上附加半导体层,附加的半导体层可以为AlN层,SiC层等。例如,在蓝宝石衬底上附加半导体层AlN层,形成有AlN层的蓝宝石衬底。
沟道层102为非故意掺杂层结构,沟道层102的材质可以为GaN或者InAlGaN等,但不限于此。优选的,沟道层102的材质为GaN。
势垒层103的材质可以为InGaN、AlGaN、AlInGaN等,但不限于此。优选的,势垒层103的材质为AlGaN。
P型半导体层105可以采用一种材料,也可以是多层材料的复合结构;P型半导体层105中的掺杂物可以为单一的掺杂物,也可以为不同掺杂物以及不同掺杂浓度的组合等。例如P型半导体层105可以包括P-GaN层、P-AlGaN层、P-AlInN层、P-InGaN层、P-AlInGaN层等中的任意一层或两层以上的复合结构。
如图7所示,步骤S2:对P型半导体层105进行刻蚀,使得P型半导体层105仅覆盖势垒层103的部分表面。
对P型半导体层105进行刻蚀,去除P型半导体层105的一部分,剩余的P型半导体层105覆盖部分势垒层103的表面,在最终的器件结构中,保留的P型半导体层105位于复合栅结构的下方。本实施例中,可以采用干法刻蚀或者湿法刻蚀对P型半导体层105进行刻蚀,而干法刻蚀的刻蚀试剂可以是能够应用于干法刻蚀工艺的刻蚀气体,例如Cl基刻蚀气体和/或F基刻蚀气体等,但不限于此。典型的刻蚀气体可以是Cl2/N2/O2,其他Cl基含有氧气的刻蚀混合气体,如Cl2/BCl3/N2/O2、BCl3/N2/O2、Cl2/O2等,含有Cl基、F基的刻蚀混合气体,如Cl2/BCl3/SF6、Cl2/SF6等,常规Cl2基刻蚀气体,如Cl2、Cl2/BCl3等。
如图8所示,步骤S3:在势垒层103的表面形成源极电极1041以及漏极电极1042。其中,源极电极1041和漏极电极1042分别位于P型半导体层105的两侧,且与P型半导体层105相互分离。源极电极1041和漏极电极1042与势垒层103直接接触形成欧姆接触。源极电极1041、漏极电极1042可采用铜、铝等常见的导电金属材质制备而成,源极电极1041、漏极电极1042(金属)与势垒层103(半导体层)形成欧姆接触,具体地,源极电极1041、漏极电极1042(金属)与势垒层103(半导体层)在接触处形成一个纯电阻,而且该电阻越小越好,这样可以降低器件的导通电阻,减少导通损耗。
如图9a、图9b和图9c所示,步骤S4:在P型半导体层105的表面形成第一栅极结构106。其中,图9a示出了穿过第一栅极结构的通孔的截面图(图9c的AA处的截面图);图9b示出了穿过第一栅极结构的脊部的截面图(图9c的BB处的截面图);图9c示出了第一栅极结构的俯视图。
在P型半导体层105的表面形成第一栅极结构106,第一栅极结构106覆盖P型半导体层105的表面。第一栅极结构106与P型半导体层105直接接触形成肖特基接触,其材质可以为Ti、W等可以形成肖特基接触的金属。
值得说明的是,本实施例还包括形成介质层107的过程,介质层107经过多次淀积、光刻以及刻蚀形成。本实施例中,例如在形成P型半导体层105之后,形成源极电极1041以及漏极电极1042之后,以及形成第一栅极结构106之后均可以形成部分介质层,并且可以经由光刻以及刻蚀工艺对介质层进行刻蚀,以得到所需图案的介质层。通过形成介质层以对不同的步骤中形成的器件结构进行保护,以及实现器件结构之间的绝缘。
本实施例中,经过多个步骤最终形成介质层107,介质层107包括第一介质层107a、第二介质层107b以及第三介质层107c,第一介质层107a、第二介质层107b以及第三介质层107c连接形成一体,共同构成介质层107。第一介质层107a覆盖第一栅极结构106的表面。第二介质层107b填充于源极电极1041与复合栅结构之间,具体地,第二介质层107b覆盖源极电极1041与复合栅结构之间的势垒层103的表面,第二介质层107b靠近源极电极1041的一侧与源极电极1041的侧面接触,暴露出源极电极1041的上表面;第二介质层107b靠近P型半导体层105的一侧与P型半导体层105的侧面以及第一栅极结构106的侧面接触,并且与第一介质层107a连接形成一体;第三介质层107c填充于漏极电极1042与复合栅结构之间,第三介质层107c覆盖漏极电极1042与P型半导体层105之间的势垒层103的上表面,第三介质层107c靠近漏极电极1042的一侧与漏极电极1042的侧面接触,暴露出漏极电极1042的上表面,第三介质层107c靠近P型半导体层105的一侧与P型半导体层105的侧面以及第一栅极结构106的侧面接触,并且与第一介质层107a连接形成一体。本实施例中,第一介质层107a、第二介质层107b以及第三介质层107c的上表面齐平。介质层107的材质例如为二氧化硅,在其他实施例中,介质层107的材质还可以为氮化硅、氮氧化硅、二氧化硅与氮化硅的复合层等。
接着,对第一介质层107a以及第一栅极结构106进行刻蚀,以形成贯穿第一介质层107a和第一栅极结构106的通孔,其中,第一栅极结构106中具有多个间隔排列的通孔106a,多个通孔106a之间经由脊部106b隔离。通孔106a的形状例如为圆柱、椭圆柱、多棱柱等。优选地,多个通孔106a的孔径和间距相同。
如图10a和图10b所示,步骤S5:形成第二栅极结构108。其中,图10a示出了穿过第一栅极结构的通孔的截面图;图10b示出了穿过第一栅极结构的脊部的截面图。
第二栅极结构108包括多个相互分离的接触部108b,每个接触部108b呈柱状,例如为圆柱、椭圆柱、多棱柱等,与通孔106a的形状对应。柱状的接触部108b的一端与场板部108a固定连接,另一端贯穿第一介质层107a以及第一栅极结构106的通孔,与P型半导体层105形成欧姆接触。每个接触部108b穿过相应的通孔106a与P型半导体层105接触;通孔106a的截面形状与接触部108b的截面形状相同。
第二栅极结构108的接触部108b与P型半导体层105直接接触形成欧姆接触,其材质可以为Ni、Ti、Au、Pt、Pb等可以形成欧姆接触的金属。第二栅极结构108的场板部108a可以选用与接触部108b相同的材质,以使得第二栅极结构108的场板部108a可以和接触部108b经由同一工序形成,不需要额外增加制备工序。在其他实施例中,第二栅极结构108的场板部108a也可以选用与接触部108b不同的材质。
本实施例中,第一栅极结构106与P型半导体层105形成肖特基接触,第一栅极结构106构成肖特基接触栅极;第二栅极结构108的场板部108a形成场板结构,第二栅极结构108的场板部108a构成栅极场板;第二栅极结构108的接触部108b与P型半导体层105形成欧姆接触,第二栅极结构108的接触部108b构成欧姆接触栅极。
复合栅结构下方的P型半导体层105与势垒层103形成PN结,产生内建电场,抬高势垒层103与沟道层102产生的异质结势垒层103一侧的能带,耗尽其下方异质结所产生的二维电子气(2DEG)沟道,使器件常闭。而当在肖特基接触栅极(第一栅极结构106)施加一定的电压时,肖特基接触栅极(第一栅极结构106)下方的二维电子气(2DEG)沟道就可以重新建立,使器件导通,这使得器件为电压控制器件,有利于驱动电路的设计。此外,肖特基接触栅极(第一栅极结构106)有利于减少氮化镓器件的栅极结构的漏电,从而降低器件的驱动功耗。然而,具有肖特基接触栅极(第一栅极结构106)的氮化镓器件在导通时,注入空穴的能力一般,不能得到良好的动态电阻特性。
本实施例还设置有欧姆接触栅极(第二栅极结构108的接触部108b)。在器件导通时,欧姆接触栅极(第二栅极结构108的接触部108b)可以从P型半导体层105向势垒层103大量注入空穴,有利于氮化镓器件在关断时释放被电子陷阱俘获的电子,从而优化氮化镓器件的动态电阻;此外,欧姆接触不存在长期热电子轰击的情况,从而可以提高氮化镓器件的可靠性。
本实施例还设置场板结构,场板结构的存在可以有效降低栅极结构朝向漏极电极的一侧边缘的电场峰值,降低沟道中电子受强电场激发进入表面态的几率,从而能够抑制器件的电流崩塌,进一步提高器件的可靠性。
本实施例中,得益于第一栅极结构106的开孔结构,使得第二栅极结构108的接触部108b与P型半导体层105直接接触形成欧姆接触,同时接触部108b是间隔分布的,且周围全是肖特基接触的第一栅极结构106,可以有效降低第二栅极结构108的横向漏电。
依照本申请的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本申请的原理和实际应用,从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种具有复合栅结构的功率器件,其特征在于,包括:
衬底;
沟道层,位于所述衬底上;
势垒层,位于所述沟道层上,所述势垒层与所述沟道层形成异质结;
源极电极和漏极电极,位于所述势垒层上;
复合栅结构,位于所述势垒层上,所述复合栅结构位于所述源极电极和所述漏极电极之间;以及
介质层,隔离所述源极电极、所述漏极电极以及所述复合栅结构;
其中,所述复合栅结构包括在所述势垒层上依次堆叠的P型半导体层、第一栅极结构以及第二栅极结构。
2.根据权利要求1所述具有复合栅结构的功率器件,其特征在于,所述第一栅极结构与所述P型半导体层直接接触,以形成肖特基接触。
3.根据权利要求1所述具有复合栅结构的功率器件,其特征在于,所述第一栅极结构中开设有多个通孔,多个所述通孔之间经由脊部隔离。
4.根据权利要求3所述具有复合栅结构的功率器件,其特征在于,所述第二栅极结构包括:
场板部,位于所述第一栅极结构上;以及
多个相互分离的接触部,每个所述接触部的一端与所述场板部固定连接,另一端贯穿所述第一栅极结构的通孔,与所述P型半导体层形成欧姆接触。
5.根据权利要求4所述具有复合栅结构的功率器件,其特征在于,所述场板部向所述漏极方向延伸。
6.根据权利要求4所述具有复合栅结构的功率器件,其特征在于,所述场板部和所述接触部的材质相同。
7.根据权利要求4所述具有复合栅结构的功率器件,其特征在于,所述介质层包括:
第二介质层,所述第二介质层填充于所述源极电极与所述复合栅结构之间,隔离所述源极电极与所述复合栅结构;以及
第三介质层,所述第三介质层填充于所述漏极电极与所述复合栅结构之间,隔离所述漏极电极与所述复合栅结构。
8.根据权利要求7所述具有复合栅结构的功率器件,其特征在于,所述介质层还包括:
第一介质层,位于所述第一栅极结构上;
所述场板部位于所述第一介质层上,经由所述第一介质层与所述第一栅极结构隔离;以及
每个所述接触部的一端与所述场板部固定连接,另一端贯穿所述第一介质层和所述第一栅极结构的通孔,与所述P型半导体层形成欧姆接触。
9.根据权利要求8所述具有复合栅结构的功率器件,其特征在于,
所述第二介质层覆盖所述源极电极与所述复合栅结构之间的所述势垒层的上表面,所述第二介质层靠近所述源极电极的一侧与所述源极电极的侧面接触,暴露出所述源极电极的上表面;所述第二介质层靠近所述复合栅结构的一侧与所述复合栅结构的侧面接触,并且与所述第一介质层连接形成一体;
所述第三介质层覆盖所述漏极电极与所述复合栅结构之间的所述势垒层的上表面,所述第三介质层靠近所述漏极电极的一侧与所述漏极电极的侧面接触,暴露出所述漏极电极的上表面,所述第三介质层靠近所述复合栅结构的一侧与所述复合栅结构的侧面接触,并且与所述第一介质层连接形成一体。
10.根据权利要求1所述具有复合栅结构的功率器件,其特征在于,所述功率器件为氮化镓功率器件。
11.根据权利要求1所述具有复合栅结构的功率器件,其特征在于,所述第一栅极结构的材质为可以形成肖特基接触的金属材质;所述第二栅极结构的材质为可以形成欧姆接触的金属材质。
CN202321050345.9U 2023-04-27 2023-04-27 一种具有复合栅结构的功率器件 Active CN220065708U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321050345.9U CN220065708U (zh) 2023-04-27 2023-04-27 一种具有复合栅结构的功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321050345.9U CN220065708U (zh) 2023-04-27 2023-04-27 一种具有复合栅结构的功率器件

Publications (1)

Publication Number Publication Date
CN220065708U true CN220065708U (zh) 2023-11-21

Family

ID=88750225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321050345.9U Active CN220065708U (zh) 2023-04-27 2023-04-27 一种具有复合栅结构的功率器件

Country Status (1)

Country Link
CN (1) CN220065708U (zh)

Similar Documents

Publication Publication Date Title
US20200343375A1 (en) Lateral iii-nitride devices including a vertical gate module
JP4812292B2 (ja) トレンチ構造を有するiii族窒化物半導体装置
KR101562879B1 (ko) 반도체 장치
JP5595685B2 (ja) 半導体装置
US20190393313A1 (en) Hemt-compatible lateral rectifier structure
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
JP2007519231A (ja) Iii族窒化物素子の不動態化およびその方法
JP2010206020A (ja) 半導体装置
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
US9680001B2 (en) Nitride semiconductor device
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN111146283A (zh) 高电子迁移率晶体管及其制造方法
CN113178475A (zh) 一种场效应管、其制备方法及开关电路
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
US20150034958A1 (en) Hemt-compatible lateral rectifier structure
CN104681620A (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
JP2010165896A (ja) 半導体装置及びその製造方法
CN115513293A (zh) 一种增强型氮化镓异质结场效应晶体管
CN220065708U (zh) 一种具有复合栅结构的功率器件
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
CN114843225B (zh) 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用
JP6679036B1 (ja) ダイオード、ダイオードの製造方法および電気機器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant