CN113178475A - 一种场效应管、其制备方法及开关电路 - Google Patents

一种场效应管、其制备方法及开关电路 Download PDF

Info

Publication number
CN113178475A
CN113178475A CN202110256517.7A CN202110256517A CN113178475A CN 113178475 A CN113178475 A CN 113178475A CN 202110256517 A CN202110256517 A CN 202110256517A CN 113178475 A CN113178475 A CN 113178475A
Authority
CN
China
Prior art keywords
layer
gallium nitride
field effect
effect transistor
type gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110256517.7A
Other languages
English (en)
Inventor
包琦龙
蒋其梦
唐高飞
王汉星
吉尔伯托·库拉托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110256517.7A priority Critical patent/CN113178475A/zh
Publication of CN113178475A publication Critical patent/CN113178475A/zh
Priority to PCT/CN2022/079143 priority patent/WO2022188694A1/zh
Priority to EP22766220.2A priority patent/EP4300587A1/en
Priority to US18/463,417 priority patent/US20230420537A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Abstract

本申请提供了一种场效应管、其制备方法及开关电路，所述场效应管中包括：沟道层、源极、漏极、栅极结构和栅极金属层；栅极结构包括层叠设置的P型氮化镓层和N型氮化镓层，从而利用nGaN/pGaN的反偏二极管取代栅金属/pGaN的肖特基二极管，可以增加场效应管的栅耐压能力，从而提高击穿能力。而P型氮化镓层的掺杂浓度为1×1018cm‑3～1×1019cm‑3，可以降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，从而提高器件工作阈值电压稳定性。栅极金属层与栅极结构之间采用欧姆接触，可以改善栅极金属层与栅极结构连接的可靠性，从而提高场效应管的可靠性。

Description

一种场效应管、其制备方法及开关电路
技术领域
本申请涉及到半导体技术领域，尤其涉及到一种场效应管、其制备方法及开关电路。
背景技术
场效应管作为电路开关的元器件被广泛应用在各种场景中，而GaN(氮化镓)系材料的场效应管因其材料特性，具有高迁移率，高化学稳定性，能作为更高频的开关应用。
GaN场效应管是通过控制沟道的二维电子气通断来达到开关目的。GaN场效应管通常分为2类，一类为常开型场效应管，又称耗尽型场效应管；另一类为常关型场效应管，又称增强型场效应管。但出于用电系统的安全性考虑，一般要求开关器件为常关型器件，目前实现常关型的路线有好几种。
现有技术提供的GaN场效应管包括沟道层、源极、漏极、栅极结构及栅极金属层。在使用时，通过栅极金属层给栅极结构供电，并通过栅极结构控制源极和漏极的导通。但是栅极金属层与栅极结构一般为肖特基接触，GaN场效应管中形成两个背靠背二极管，电荷泄放困难导致场效应管阈值电压不稳定；而且栅极金属层与栅极结构之间的肖特基二极管在栅极金属层受正电压偏置条件下，承受较高电压时容易击穿。
发明内容
本申请提供了一种场效应管、其制备方法及开关电路，旨在提高场效应管的阈值电压稳定性和击穿能力。
第一方面，提供了一种场效应管，场效应管应用于开关电路，作为开关电路的主要器件，用于控制开关电路的打开以及关闭。所述场效应管包括沟道层、源极、漏极、栅极结构及栅极金属层。该场效应管依次包括：沟道层、位于沟道层上的且同层设置的源极、漏极和栅极结构；位于栅极结构上的栅极金属层。其中，栅极结构包括层叠设置的P型氮化镓(pGaN)层和N型氮化镓(nGaN)层，pGaN层位于nGaN层与沟道层之间；从而利用nGaN/pGaN的反偏二极管取代现有技术中的栅金属/pGaN的肖特基二极管进行耐压，可以大幅增加场效应管的栅耐压能力，从而提高击穿能力。另外，栅极金属层与nGaN层欧姆接触，金属与半导体形成欧姆接触是指在接触处是一个纯电阻，而且该电阻越小越好，使得组件操作时，大部分的电压施加在活动区而不在接触面。另外，欧姆接触不存在长期热电子轰击的情况，可靠性较高。通过栅极金属层与栅极结构之间采用欧姆接触，可以改善栅极金属层与栅极结构连接的可靠性，从而提高场效应管的可靠性。栅极结构中，pGaN层的掺杂元素可以为镁(Mg)等，掺杂浓度控制在1×1018cm-3～1×1019cm-3之间，可以降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，从而提高器件工作阈值电压稳定性。
进一步地，为了降低器件工作时电荷存储效应，可以降低pGaN层的厚度，在本申请中，将pGaN层的厚度控制在50nm～70nm之间，例如为50nm、55nm、60nm、65nm或70nm等，在此不作限定。
栅极结构中，nGaN层的掺杂元素可以为硅(Si)或锗(Ge)等，掺杂浓度控制在1×1016cm-3～5×1019cm-3之间，从而降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，进而提高器件工作阈值电压稳定性。
在具体实施时，nGaN层的厚度可小于或等于40nm，在此不作限定。
其中，场效应管中还可以包括衬底，以及设置在所述衬底上的缓冲层，沟道层形成在所述缓冲层上。衬底为场效应管的基本部件，用于承载场效应管的各个功能层。在具体设置时，衬底可采用不同材料制备而成，只需具有一定的支撑强度即可。示例性的，衬底可采用硅、蓝宝石、碳化硅或氮化镓等材料制备而成，即可通过不同的材料制备衬底。
作为一个可选的方案，衬底可选用矩形的结构层。但是应理解，本申请实施例提供的衬底的形状不仅限于矩形结构，还可采用其他的形状，如椭圆、多边形等不同的形状，只需具有足够的面积承载场效应管的其他功能层即可。
缓冲层设置在衬底上，具体可通过化学气相沉积、外延生长等工艺形成在衬底的表面。缓冲层作为一个可选的结构层。在设置时可根据需要设定缓冲层。如当衬底可直接承载沟道层时，可不设置缓冲层，沟道层可直接形成在衬底上；当沟道层与衬底的材质冲突时，沟道层无法直接形成在衬底上时，则设置缓冲层将衬底与沟道层隔离。此时，缓冲层作为沟道层的承载层。在缓冲层承载沟道层时，一方面可作为承载沟道层的结构层，另一方面，缓冲层还具有一定的弹性形变性能，通过缓冲层可保护设置在其表面的沟道层，提高本申请实施例提供的场效应管的可靠性以及安全性。
作为一个可选的方案，缓冲层可采用梯度铝镓氮、超晶格或低温铝氮等材质制备而成。在具体制备场效应管时，可根据需要选择不同的材质制备缓冲层。
沟道层为场效应管的功能层，用于形成场效应管的二维电子气。作为一个可选的方案，沟道层包含有层叠设置的氮化镓(GaN)层和铝镓氮(AlGaN)势垒层。在GaN层和AlGaN势垒层的接触面可形成沟道，二维电子气位于GaN层和AlGaN势垒层的接触面。
在具体设置沟道层时，GaN层可设置在缓冲层上，如可采用刻蚀或者离子注射的工艺直接成型在缓冲层上。在衬底可直接承载沟道层时，也就说不包括缓冲层时，GaN层可采用刻蚀或者离子注射等工艺直接制备在衬底上。AlGaN势垒层设置在GaN层背离衬底的表面上，在制备时，也可采用上述的刻蚀或者离子注射等工艺制备AlGaN势垒层。
除上述结构外，沟道层还可采用其他结构，如沟道层包括有三层结构，分别为氮化镓层、铝镓氮势垒层以及位于氮化镓层和铝镓氮势垒层之间的铝氮层。通过三层结构也可形成沟道。
同层设置的源极、漏极和栅极结构为场效应管的功能层。源极、栅极结构和漏极同层设置在沟道层上，并与沟道层电连接。其中，源极和漏极分别用于连接外部电路，栅极结构用于控制沟道的通断。在栅极结构控制沟道导通时，场效应管处于闭合状态，源极和漏极连接的电路可导通；在栅极结构控制沟道断开时，场效应管处于断开状态，源极和漏极连接的电路呈断开态。
栅极结构、源极和漏极分别与AlGaN势垒层连接，源极和漏极可通过AlGaN势垒层与沟道连通。而栅极结构可通过AlGaN势垒层与沟道连接，并可吸收位于沟道中的电子。在栅极结构控制沟道导通时，电子位于沟道中，源极和漏极可通过沟道中的电子导通；在栅极结构控制沟道断开时，电子被栅极结构吸收，沟道中没有自由电子，源极和漏极断开。
在具体设置源极、漏极和栅极结构时，栅极结构位于源极和漏极之间，并将源极和漏极分隔开。应理解，在具体设置栅极结构、漏极和源极时，栅极结构与源极以及漏极之间间隔设置，以保证栅极结构、源极和漏极之间电隔离。
场效应管中，栅极金属层用于与栅极结构连接，并用于给栅极结构施加控制沟道通断的控制电压。
可选地，场效应管还可以包括钝化层，钝化层用以保护场效应管中的各个功能层。在设置时，钝化层与铝镓氮势垒层层叠设置。应理解，为保证源极、漏极及栅极结构可与外部电路以及控制电路连接，在设置上述几个结构时，源极、漏极和栅极结构穿过钝化层，并外露在钝化层外。源极、漏极及栅极结构外露的部分可用于与外部电路和控制电路连接。
作为一个可选的方案，钝化层可采用氮化硅、氧化铝、硅氧氮或者其他绝缘材质制备而成。
应理解，钝化层为场效应管的一个可选的结构层。在场效应管的应用环境比较安全时，可不设置钝化层。
第二方面，提供了一种场效应管的制备方法，该方法包括以下步骤：首先形成沟道层；
接着在所述沟道层上形成栅极结构，其中所述栅极结构包括层叠设置的P型氮化镓层和N型氮化镓层，且所述P型氮化镓层位于所述N型氮化镓层与所述沟道层之间；所述P型氮化镓层的掺杂浓度为1×1018cm-3～1×1019cm-3；然后在所述沟道层上形成源极和漏极，并在所述栅极结构上形成栅极金属层。
作为一个可选的方案，所述P型氮化镓层的厚度大于或等于50nm、且小于或等于70nm。
第三方面，提供了一种开关电路，该开关电路包括主板以及设置在所述主板上的上述任一种场效应管。
附图说明
图1为本申请一种实施例提供的场效应管的结构示意图；
图2为本申请又一种实施例提供的场效应管的结构示意图；
图3为本申请一种实施例提供的场效应管的制备方法的流程图；
图4a～4c为本申请实施例中场效应管的制备过程的结构示意图；
图5为本申请又一种实施例提供的场效应管的制备方法的流程图；
图6为本申请实施例中场效应管的制备过程的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
本申请实施例提供的场效应管作为电路开关的元器件被广泛应用在各种场景中，而GaN(氮化镓)系材料的场效应管因其材料特性，具有高迁移率，高化学稳定性，能作为更高频的开关应用，因此广泛应用于高频电路开关中。
GaN场效应管是通过控制沟道的二维电子气通断来达到开关目的。GaN场效应管通常分为2类，一类为常开型场效应管，又称耗尽型场效应管；另一类为常关型场效应管，又称增强型场效应管。但出于用电系统的安全性考虑，一般要求开关器件为常关型器件，目前实现常关型的路线有好几种。但是目前的GaN场效应管通常采用栅极金属与栅极结构之间通常采用肖特基结的方式连接，GaN场效应管中形成两个背靠背二极管，电荷泄放困难导致场效应管阈值电压不稳定；而且栅极金属层与栅极结构之间的肖特基二极管在栅极金属层受正电压偏置条件下，承受较高电压时容易击穿。
为此本申请实施例提供了一种用于提高器件阈值电压稳定性和击穿能力的场效应管，下面结合具体的附图以及实施例对其进行详细描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
图1示出了本申请实施例提供的场效应管的结构示意图。本申请实施例提供的场效应管包括沟道层11、源极12、漏极13、栅极结构14及栅极金属层15。为方便描述，以图1所示的场效应管的放置方向为参考方向。沿方向X该场效应管依次包括：沟道层11、位于沟道层11上的同层设置的源极12、漏极13和栅极结构14；位于栅极结构14上的栅极金属层15。其中，栅极结构14包括层叠设置的P型氮化镓(pGaN)层141和N型氮化镓(nGaN)层142，pGaN层141位于nGaN层142与沟道层11之间；从而利用nGaN/pGaN的反偏二极管取代现有技术中的栅金属/pGaN的肖特基二极管进行耐压，可以大幅增加场效应管的栅耐压能力，从而提高击穿能力。
另外，栅极金属层15与nGaN层142欧姆接触，金属与半导体形成欧姆接触是指在接触处是一个纯电阻，而且该电阻越小越好，使得组件操作时，大部分的电压施加在活动区而不在接触面。另外，欧姆接触不存在长期热电子轰击的情况，可靠性较高。通过栅极金属层与栅极结构之间采用欧姆接触，可以改善栅极金属层与栅极结构连接的可靠性，从而提高场效应管的可靠性。
栅极结构14中，pGaN层141的掺杂元素可以为镁(Mg)等，掺杂浓度控制在1×1018cm-3～1×1019cm-3之间，可以降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，从而提高器件工作阈值电压稳定性。
进一步地，为了降低器件工作时电荷存储效应，可以降低pGaN层的厚度，在本申请中，将pGaN层的厚度控制在50nm～70nm之间，例如为50nm、55nm、60nm、65nm或70nm等，在此不作限定。
栅极结构14中，nGaN层142的掺杂元素可以为硅(Si)或锗(Ge)等，掺杂浓度控制在1×1016cm-3～5×1019cm-3之间，从而降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，进而提高器件工作阈值电压稳定性。
在具体实施时，nGaN层142的厚度可小于或等于40nm，在此不作限定。
参见图2，场效应管中还可以包括衬底10，以及设置在所述衬底10上的缓冲层16，沟道层11形成在所述缓冲层16上。衬底10为场效应管的基本部件，用于承载场效应管的各个功能层。在具体设置时，衬底10可采用不同材料制备而成，只需具有一定的支撑强度即可。示例性的，衬底10可采用硅、蓝宝石、碳化硅或氮化镓等材料制备而成，即可通过不同的材料制备衬底10。
作为一个可选的方案，衬底10可选用矩形的结构层。但是应理解，本申请实施例提供的衬底10的形状不仅限于矩形结构，还可采用其他的形状，如椭圆、多边形等不同的形状，只需具有足够的面积承载场效应管的其他功能层即可。
缓冲层16设置在衬底10上，具体可通过化学气相沉积、外延生长等工艺形成在衬底10的表面。缓冲层16作为一个可选的结构层。在设置时可根据需要设定缓冲层16。如当衬底10可直接承载沟道层11时，可不设置缓冲层16，沟道层11可直接形成在衬底10上；当沟道层11与衬底10的材质冲突时，沟道层11无法直接形成在衬底10上时，则设置缓冲层16将衬底10与沟道层11隔离。此时，缓冲层16作为沟道层11的承载层。在缓冲层16承载沟道层11时，一方面可作为承载沟道层的结构层，另一方面，缓冲层16还具有一定的弹性形变性能，通过缓冲层16可保护设置在其表面的沟道层11，提高本申请实施例提供的场效应管的可靠性以及安全性。
作为一个可选的方案，缓冲层16可采用梯度铝镓氮、超晶格或低温铝氮等材质制备而成。在具体制备场效应管时，可根据需要选择不同的材质制备缓冲层16。
沟道层11为场效应管的功能层，用于形成场效应管的二维电子气。作为一个可选的方案，沟道层11包含有沿方向X层叠的氮化镓(GaN)层112和铝镓氮(AlGaN)势垒层111。在GaN层112和AlGaN势垒层111的接触面可形成沟道，二维电子气位于GaN层112和AlGaN势垒层111的接触面。
在具体设置沟道层11时，GaN层112可设置在缓冲层16上，如可采用刻蚀或者离子注射的工艺直接成型在缓冲层16上。在衬底10可直接承载沟道层11时，也就说不包括缓冲层16时，GaN层112可采用刻蚀或者离子注射等工艺直接制备在衬底10上。AlGaN势垒层111设置在GaN层112背离衬底10的表面上，在制备时，也可采用上述的刻蚀或者离子注射等工艺制备AlGaN势垒层111。
除上述结构外，沟道层11还可采用其他结构，如沟道层11包括有三层结构，分别为氮化镓层、铝镓氮势垒层以及位于氮化镓层和铝镓氮势垒层之间的铝氮层。通过三层结构也可形成沟道。
同层设置的源极12、漏极13和栅极结构14为场效应管的功能层。如图1中所示，源极12、栅极结构14和漏极13同层设置在沟道层11上，并与沟道层11电连接。其中，源极12和漏极13分别用于连接外部电路，栅极结构14用于控制沟道的通断。在栅极结构14控制沟道导通时，场效应管处于闭合状态，源极12和漏极13连接的电路可导通；在栅极结构14控制沟道断开时，场效应管处于断开状态，源极12和漏极13连接的电路呈断开态。
栅极结构14、源极12和漏极13分别与AlGaN势垒层111连接，源极12和漏极13可通过AlGaN势垒层111与沟道连通。而栅极结构14可通过AlGaN势垒层111与沟道连接，并可吸收位于沟道中的电子。在栅极结构14控制沟道导通时，电子位于沟道中，源极12和漏极13可通过沟道中的电子导通；在栅极结构14控制沟道断开时，电子被栅极结构14吸收，沟道中没有自由电子，源极12和漏极13断开。
在具体设置源极12、漏极13和栅极结构14时，栅极结构14位于源极12和漏极13之间，并将源极12和漏极13分隔开。应理解，在具体设置栅极结构14、漏极13和源极12时，栅极结构14与源极12以及漏极13之间间隔设置，以保证栅极结构14、源极12和漏极13之间电隔离。
场效应管中，栅极金属层15用于与栅极结构14连接，并用于给栅极结构14施加控制沟道通断的控制电压。
继续参见图2，场效应管还包括钝化层17，钝化层17用以保护场效应管中的各个功能层。在设置时，钝化层17与铝镓氮势垒层111层叠设置。应理解，为保证源极12、漏极13及栅极结构14可与外部电路以及控制电路连接，在设置上述几个结构时，源极12、漏极13和栅极结构14穿过钝化层17，并外露在钝化层17外。源极12、漏极13及栅极结构14外露的部分可用于与外部电路和控制电路连接。
作为一个可选的方案，钝化层17可采用氮化硅、氧化铝、硅氧氮或者其他绝缘材质制备而成。
应理解，钝化层17为场效应管的一个可选的结构层。在场效应管的应用环境比较安全时，可不设置钝化层17。
为方便理解本申请实施例提供的场效应管，下面结合附图详细说明其制备方法。在本申请实施例中，场效应管可采用如下制备方法制备而成，参考图3结合图4a～图4c，图3为本申请一种实施例提供的场效应管的制备方法的流程示意图。该方法包括以下步骤：
步骤S101：形成沟道层。
可选地，可先在衬底10上形成缓冲层16，在缓冲层16上依次形成GaN层112和AlGaN势垒层111，GaN层112和AlGaN势垒层111组成沟道层11，形成如图4a所示的结构。
在具体实施时，缓冲层16、GaN层112和AlGaN势垒层111可以通过外延生长、沉积等工艺依次层叠形成于衬底10上。
步骤S102：在沟道层上形成栅极结构。
在AlGaN势垒层111上依次形成pGaN层141和nGaN层142，对pGaN层141和nGaN层142进行刻蚀，保留部分pGaN层141和nGaN层142形成栅极结构14，形成如图4b所示的结构。
pGaN层141和nGaN层142可以通过外延生长、沉积等工艺依次层叠形成于AlGaN势垒层111上。
栅极结构14中，pGaN层141的掺杂元素可以为镁(Mg)，掺杂浓度控制在1×1018cm-3～1×1019cm-3之间，pGaN层141的厚度可控制在50nm～70nm之间，nGaN层142的掺杂元素可以为硅(Si)或锗(Ge)等，掺杂浓度可控制在1×1016cm-3～5×1019cm-3之间，nGaN层142的厚度可小于或等于40nm。从而通过调控pGaN层141和nGaN层142的掺杂浓度和厚度，可以降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，从而提高器件工作阈值电压稳定性。
步骤S103：在沟道层上形成源极和漏极，并在栅极结构上形成栅极金属层。
在具体实施时，可以通过沉积等工艺形成一层金属层，然后对金属层进行刻蚀，分别形成源极12、漏极13和栅极金属层15，源极12和漏极13位于AlGaN势垒层111上，栅极金属层15位于nGaN层142上，且与nGaN层142欧姆接触，形成如图4c所示的结构。
利用nGaN/pGaN的反偏二极管取代现有技术中的栅金属/pGaN的肖特基二极管进行耐压，可以大幅增加场效应管的栅耐压能力，从而提高击穿能力。栅极金属层15与nGaN层142欧姆接触，金属与半导体形成欧姆接触是指在接触处是一个纯电阻，而且该电阻越小越好，使得组件操作时，大部分的电压施加在活动区而不在接触面。另外，欧姆接触不存在长期热电子轰击的情况，可靠性较高。通过栅极金属层与栅极结构之间采用欧姆接触，可以改善栅极金属层与栅极结构连接的可靠性，从而提高场效应管的可靠性。
在具体实施时，参见图5，在步骤S102之后，在步骤S103之前还可以包括：
步骤S104：形成钝化层。
参见图6，钝化层17覆盖栅极结构14以及裸露的AlGaN势垒层111，对钝化层17进行刻蚀形成源极接触孔V1、漏极接触孔V2和栅极接触孔V3。
从而步骤S103中形成的源极12通过源极接触孔V1与AlGaN势垒层111接触，漏极13通过漏极接触孔V2与AlGaN势垒层111接触，栅极金属层15通过栅极接触孔V3与nGaN层142接触，形成如图2所示的场效应管。
通过上述描述可看出，本申请实施例提供的场效应管，利用nGaN/pGaN的反偏二极管取代现有技术中的栅金属/pGaN的肖特基二极管进行耐压，可以大幅增加场效应管的栅耐压能力，从而提高击穿能力。通过栅极金属层与栅极结构之间采用欧姆接触，可以改善栅极金属层与栅极结构连接的可靠性，从而提高场效应管的可靠性。通过调控pGaN层和nGaN层的掺杂浓度和厚度，可以降低器件工作时电荷存储效应，使pGaN层中载流子的尽可能的耗尽，避免冗余电荷存储，从而提高器件工作阈值电压稳定性。
本申请实施例还提供了一种开关电路，该开关电路可为AC-DC转换电路、高电压转换电路或者半桥整流电路中的开关电路。开关电路包括主板和本申请实施例上述提供的任一种场效应管，该场效应管设置在主板上。由于该开关电路解决问题的原理与前述一种场效应管相似，因此该开关电路的实施可以参见前述场效应管的实施，重复之处不再赘述。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (11)

1.一种场效应管，其特征在于，包括：沟道层、与所述沟道层层叠设置的源极、漏极和栅极结构；其中，所述源极、漏极和栅极结构同层设置；
所述栅极结构包括层叠设置的P型氮化镓层和N型氮化镓层，且所述P型氮化镓层位于所述N型氮化镓层与所述沟道层之间；所述P型氮化镓层的掺杂浓度为1×1018cm-3～1×1019cm-3；
所述场效应管还包括栅极金属层，所述栅极金属层与所述N型氮化镓层欧姆接触。
2.如权利要求1所述的场效应管，其特征在于，所述P型氮化镓层的厚度大于或等于50nm、且小于或等于70nm。
3.如权利要求1或2所述的场效应管，其特征在于，所述N型氮化镓层的掺杂浓度为1×1016cm-3～5×1019cm-3。
4.如权利要求3所述的场效应管，其特征在于，所述N型氮化镓层的厚度小于或等于40nm。
5.如权利要求1～4任一项所述的场效应管，其特征在于，所述沟道层包括层叠的氮化镓层和铝镓氮势垒层；
所述源极、漏极和所述栅极结构设置在所述铝镓氮势垒层。
6.如权利要求5所述的场效应管，其特征在于，还包括衬底，以及设置在所述衬底上的缓冲层；
所述氮化镓层形成在所述缓冲层上。
7.如权利要求6所述的场效应管，其特征在于，所述衬底的材料为硅、蓝宝石、碳化硅或氮化镓体材料。
8.如权利要求5～7任一项所述的场效应管，其特征在于，还包括钝化层，所述钝化层与所述铝镓氮势垒层层叠设置；
所述源极、所述漏极和所述栅极结构穿过所述钝化层，并外露在所述钝化层外。
9.一种场效应管的制备方法，其特征在于，包括：
形成沟道层；
在所述沟道层上形成栅极结构，其中所述栅极结构包括层叠设置的P型氮化镓层和N型氮化镓层，且所述P型氮化镓层位于所述N型氮化镓层与所述沟道层之间；所述P型氮化镓层的掺杂浓度为1×1018cm-3～1×1019cm-3；
在所述沟道层上形成源极和漏极，并在所述栅极结构上形成栅极金属层。
10.如权利要求9所述的制备方法，其特征在于，所述P型氮化镓层的厚度大于或等于50nm、且小于或等于70nm。
11.一种开关电路，其特征在于，包括主板以及设置在所述主板上的如权利要求1～8任一项所述的场效应管。
CN202110256517.7A 2021-03-09 2021-03-09 一种场效应管、其制备方法及开关电路 Pending CN113178475A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110256517.7A CN113178475A (zh) 2021-03-09 2021-03-09 一种场效应管、其制备方法及开关电路
PCT/CN2022/079143 WO2022188694A1 (zh) 2021-03-09 2022-03-03 一种场效应管、其制备方法及开关电路
EP22766220.2A EP4300587A1 (en) 2021-03-09 2022-03-03 Field effect transistor, manufacturing method therefor, and switching circuit
US18/463,417 US20230420537A1 (en) 2021-03-09 2023-09-08 Field effect transistor, preparation method thereof, and switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110256517.7A CN113178475A (zh) 2021-03-09 2021-03-09 一种场效应管、其制备方法及开关电路

Publications (1)

Publication Number Publication Date
CN113178475A true CN113178475A (zh) 2021-07-27

Family

ID=76921853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110256517.7A Pending CN113178475A (zh) 2021-03-09 2021-03-09 一种场效应管、其制备方法及开关电路

Country Status (4)

Country Link
US (1) US20230420537A1 (zh)
EP (1) EP4300587A1 (zh)
CN (1) CN113178475A (zh)
WO (1) WO2022188694A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838675A (zh) * 2021-09-22 2021-12-24 湖南师范大学 柔性与门逻辑器件及其制作方法
CN113871479A (zh) * 2021-09-07 2021-12-31 南方科技大学 晶体管结构及其制备方法
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
WO2022188694A1 (zh) * 2021-03-09 2022-09-15 华为技术有限公司 一种场效应管、其制备方法及开关电路
CN115425078A (zh) * 2022-11-03 2022-12-02 江苏长晶科技股份有限公司 一种hemt器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20130062614A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Group iii-v enhancement mode transistor with thyristor gate
CN103715244A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及半导体器件的制造方法
US8866192B1 (en) * 2013-07-17 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US20180166565A1 (en) * 2016-12-14 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistor (hemt) device structure
CN109888002A (zh) * 2019-02-22 2019-06-14 南方科技大学 具有超级结栅结构的常关型氮化镓场效应管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178475A (zh) * 2021-03-09 2021-07-27 华为技术有限公司 一种场效应管、其制备方法及开关电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20130062614A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Group iii-v enhancement mode transistor with thyristor gate
CN103715244A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及半导体器件的制造方法
US8866192B1 (en) * 2013-07-17 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US20180166565A1 (en) * 2016-12-14 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistor (hemt) device structure
CN109888002A (zh) * 2019-02-22 2019-06-14 南方科技大学 具有超级结栅结构的常关型氮化镓场效应管及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188694A1 (zh) * 2021-03-09 2022-09-15 华为技术有限公司 一种场效应管、其制备方法及开关电路
CN113871479A (zh) * 2021-09-07 2021-12-31 南方科技大学 晶体管结构及其制备方法
CN113838675A (zh) * 2021-09-22 2021-12-24 湖南师范大学 柔性与门逻辑器件及其制作方法
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
CN115425078A (zh) * 2022-11-03 2022-12-02 江苏长晶科技股份有限公司 一种hemt器件及其制备方法

Also Published As

Publication number Publication date
US20230420537A1 (en) 2023-12-28
WO2022188694A1 (zh) 2022-09-15
EP4300587A1 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
KR101562879B1 (ko) 반도체 장치
CN113178475A (zh) 一种场效应管、其制备方法及开关电路
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
JP4812292B2 (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
US8552471B2 (en) Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
JP2020053585A (ja) 窒化物半導体装置及びその製造方法
WO2020192098A1 (zh) 一种高耐压能力的异质结半导体器件
JP2007519231A (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
CN103715240A (zh) 常闭型高电子迁移率晶体管
CN110021661B (zh) 半导体器件及其制作方法
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN111146283A (zh) 高电子迁移率晶体管及其制造方法
WO2015077916A1 (zh) GaN基肖特基二极管整流器
TW202141789A (zh) 三五族半導體裝置
JP5549081B2 (ja) 半導体装置及びその製造方法
US20230187523A1 (en) Hybrid gate field effect transistor, method for preparing hybrid gate field effect transistor, and switch circuit
CN112310208A (zh) 增强型氮化镓基晶体管及其制备方法、电子装置
JP6679036B1 (ja) ダイオード、ダイオードの製造方法および電気機器
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN114843225A (zh) 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用
US10388778B2 (en) Low resistance and leakage device
CN220065708U (zh) 一种具有复合栅结构的功率器件
CN211789027U (zh) 高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210727