TW202141789A - 三五族半導體裝置 - Google Patents

三五族半導體裝置 Download PDF

Info

Publication number
TW202141789A
TW202141789A TW110101279A TW110101279A TW202141789A TW 202141789 A TW202141789 A TW 202141789A TW 110101279 A TW110101279 A TW 110101279A TW 110101279 A TW110101279 A TW 110101279A TW 202141789 A TW202141789 A TW 202141789A
Authority
TW
Taiwan
Prior art keywords
terminal
nitride semiconductor
floating
iii
injector
Prior art date
Application number
TW110101279A
Other languages
English (en)
Inventor
弗羅林 烏迪亞
洛伊佐斯 伊芙米歐
喬吉亞 羅古巴迪
Original Assignee
英商劍橋古恩裝置有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商劍橋古恩裝置有限公司 filed Critical 英商劍橋古恩裝置有限公司
Publication of TW202141789A publication Critical patent/TW202141789A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種異質接面裝置包含：一基板；一III族氮化物半導體區，其定位於該基板縱向上面或上方且包含具有一二維載氣之一異質接面；第一及第二橫向間隔終端，其等可操作地連接至該半導體；第一導電類型之一閘極結構，其定位於該半導體區上面或縱向上方且在該第一終端與該第二終端之間橫向間隔；一控制閘極終端，其可操作地連接至該閘極結構，施加至該控制閘極終端之一電位調變及控制流動通過該等終端之間的該載氣之一電流，該載氣係一第二導電類型；該第一導電類型之一載子注射器，其與該第二終端橫向間隔開；及一浮動接觸層，其定位於該載氣上方且與該第二終端橫向間隔開且可操作地連接至該注射器及該半導體區。

Description

三五族半導體裝置
本發明係關於半導體裝置。特定言之但非排他性地，本發明係關於異質結構AlGaN/GaN高電子遷移率電晶體或整流器。
氮化鎵(GaN)係一寬帶隙材料，其具有使其成為用於需要固態裝置之若干應用領域(例如，射頻電子器件、光電器件、功率電子器件)中之一適合候選之性質。
GaN技術容許設計具有高電子遷移率及高飽和速度之電晶體。GaN之此等性質使其成為用於高功率及高溫微波應用(例如，雷達及蜂巢式通信系統)之一良好候選。隨著系統在用戶及所需容量方面之擴展，對增加其等之操作頻率及功率之興趣亦相應增長。較高頻率信號可攜載更多資訊(帶寬)且容許具有非常高增益之較小天線。
另外，具有其寬帶隙之GaN提供以較高頻率發射光(例如，電磁光譜之綠色、藍色、紫色及紫外線部分)之潛能。
在過去十年中，氮化鎵(GaN)愈來愈多地被視為用於功率裝置領域中之一非常有前途之材料。應用領域包括可攜式消費型電子器件、太陽能逆變器、電動車及電源供應器。材料之寬帶隙(Eg =3.39 eV)導致高臨界電場(Ec =3.3 MV/cm)，此可導致具有一更短漂移區之裝置設計及因此與具有相同崩潰電壓之一矽基裝置相比之更低接通狀態電阻。
使用氮化鋁鎵(AlGaN)/GaN異質結構亦容許在異質界面處形成一二維電子氣(2DEG)，其中載子可達到非常高遷移率(μ= 2000 cm2 /(Vs))值。另外，存在於AlGaN/GaN異質結構處之壓電極化電荷導致2DEG層中之一高電子密度(例如1x1013 cm-2 )。此等性質容許產生具有非常有競爭力之效能參數之高電子遷移率電晶體(HEMT)及肖特基(Schottky)障壁二極體。大量研究集中在使用AlGaN/GaN異質結構產生功率裝置上。
然而，已發現固有地存在於AlGaN/GaN異質界面處之2DEG係不穩定的且在一先前高電壓應力下損失電子電荷。此現象被稱為動態導通電阻(dynamic Ron)或電流崩塌。當裝置處於關斷狀態中之高電壓應力下時(相對於源極終端，高電壓汲極終端上存在一高電位，且閘極電壓處於低於臨限值電壓之一電位以確保裝置關斷)，2DEG中之電子之部分由於GaN、過渡層(即，放置於基板與GaN緩衝器之間的層)之塊體中或裝置之表面處之陷阱中之捕獲機制而損失。接近閘極(控制終端)之鈍化層中之熱載子注射亦可發揮作用，但據信此並非對動態導通電阻現象之主要貢獻。從2DEG層至周圍陷阱之此電荷損失導致接通狀態期間之導電率之一隨後下降及因此接通狀態電阻之一增加。在切換期間或當裝置在一真實系統中操作時亦可看到效應。
GaN、過渡層(即，放置於基板與GaN緩衝器之間的層)之塊體中或裝置之表面處之熱載子注射及電子捕獲效應不僅在閘極引線附近導致2DEG層導電率之一損失，而且亦與臨限值電壓之一偏移相關聯。捕獲及熱載子注射在較高電場下顯著更突出。電場之一個峰值發生在閘極結構之邊緣之汲極側處。
使用金屬場板在減少電場峰值方面亦僅取得部分成功。同時，若場板朝向汲極終端之延伸過長，則會減小容納電場之漂移區之有效距離，從而導致崩潰電壓之一損失。
減輕接通狀態電阻增加之另一方式係在關斷狀態期間或在接通狀態期間注射電洞以鈍化塊體或表面陷阱且防止或減緩2DEG層附近(在塊體中或在表面處)之電子捕獲。
因此，當一關斷狀態應力係一先驗存在時，存在兩種可能方式來減小或最小化接通狀態電阻之動態增加之效應：(i)設計裝置，以便減小結構中(特定言之閘極結構周圍)之場峰值以減小或最小化自2DEG之電子捕獲及/或熱載子注射之效應；及(ii)及/或將電洞注射至塊體中且主動鈍化塊體或表面陷阱。
存在描述經注射電洞之效應之若干理論。一個可能機制係，經注射電洞藉由將高場從2DEG附近移動朝向基板而改變從2DEG至基板之電場分佈。因此，2DEG經曝露至較低電場，此減緩2DEG附近之電子捕獲機制，如D. Pagano等人在[「Suppression of substrate coupling in GaN high electron mobility transistors (HEMTs) by hole injection from the p-GaN gate」，Appl. Phys. Lett. 115，203502 (2019年)，https://doi.org/10.1063/1.5121637]中展示。應注意，在存在經注射電洞的情況下，2DEG仍在關斷狀態期間在高電壓下空乏且在非常高電壓下(接近標稱崩潰)使整個2DEG空乏，但電場之峰值從2DEG移動朝向基板。
IKOSHI等人之US 2011/0215379 A1專利申請案描述放置於半導體之表面處之一p型注射器，該p型注射器連接至具有與汲極之電位實際上相同之電位之一電洞注射器電極。該專利描述其中電洞注射器經由金屬化連接至汲極電極之實施例。其他實施例(皆基於放置於一p型注射器區上之一硬接線注射電極)描述將p注射器區放置於漂移區內部閘極與高電壓終端(汲極)之間或漂移區外部緊密接近高電壓終端(汲極)。
KINZER等人之US 2019/0326427 A1專利申請案描述放置於閘極與汲極終端之間的一p型注射器，該p型注射器不與汲極電極直接電接觸但電容性地連接至汲極電極。p注射器可經由流動通過介電層(充當一電容器之介電質)之位移電流注射電洞。裝置僅在暫態期間注射電洞，但不在接通狀態或關斷狀態條件期間的穩定狀態下注射電洞。注射量亦受限於暫態dV/dt電流及介電層之電容。
如IKOSHI等人在US 2011/0215379 A1專利申請案中描述，當將p注射器連接至一電極時，其導致裝置中之非所要關斷狀態垂直及橫向洩漏。在非常高關斷狀態電壓下尤其如此。已知垂直洩漏存在於高電壓下且主宰總洩漏電流。通常，此等橫向HEMT中之崩潰並非由一突崩條件設定而是由高洩漏電流(尤其在高溫下)設定。電洞電流之存在增加垂直洩漏電流，尤其針對高關斷狀態電壓。
另一方面，如KINZER等人在US 2019/0326427 A1中描述，藉由電容性地連接p注射器，裝置僅可在快速暫態條件期間注射電洞且電流受限於電容值。因而，所注射之電洞電流可不足以鈍化電荷，除非使用一非常大面積之電容注射器，此增加成本且導致整體效能之降級。
圖1示意性地展示先前技術中之一pGaN HEMT之作用區域中之橫截面。在一關斷狀態應力週期之後，歸因於GaN 2、過渡層3(即，放置於基板與GaN緩衝器之間的層)之塊體中或裝置之表面(通常係區1與6之間的界面)處之任何陷阱中之電子捕獲，觀察到動態導通電阻(或電流崩塌)現象。當裝置經受一先前高電壓關斷狀態應力時，針對高於臨限值電壓及汲極電位之一給定閘極電位，動態導通電阻透過電流之一減小來顯現。
[K. J. Chen等人之「GaN-on-Si Power Technology: Devices and Applications」，在IEEE Transactions on Electron Devices中，第64卷，第3號，第779頁至第795頁，2017年3月。]
[M. J. Uren等人之「「Leaky Dielectric」 Model for the Suppression of Dynamic Ron in Carbon-Doped AlGaN/GaN HEMTs」，在IEEE Transactions on Electron Devices中，第64卷，第7號，第2826頁至第2834頁，2017年7月。]
圖2示意性展示一pGaN HEMT之作用區域中之橫截面，其中一額外電極(裝置之表面處之一第四終端)連接至一p型注射器。與汲極相比，此電極可連接至一不同電位。通過電極之電位及電流可由一外部電路(其可為驅動器之部分)提供，該外部電路可控制其之操作以補償動態導通電阻。控制序列可為預定的(例如在關斷狀態中之某些汲極電壓下接通)或可具有來自一電路之一回饋，從而在某些條件下估計導通電阻且判定導通電阻是否降級且因此將電流注射至電洞注射器電極中。
雖然上文描述之組態可解決動態導通電阻，但使用一四終端裝置且藉由一額外電路控制p注射器電極可使電晶體之驅動電路複雜化且因此從一系統角度而言吸引力不大。
本發明之一目標係提供一不同結構/組態設定中之一p型注射器，其在穩定狀態中且在汲極終端之高電壓暫態期間操作為一電洞注射器，但其未經硬接線或實體接線至一外部電洞注射器電極。目的係防止在施加一先前高電壓應力條件時使處於接通狀態之2DEG空乏，但限制及/或防止在較大關斷狀態汲極電壓下注射電洞，否則可顯著增加洩漏電流及/或限制關斷狀態中所容許之最大電壓(等效於一崩潰電壓)。
本發明之另一目標係提供p型浮動結構之一或若干層，以便減小或最小化閘極結構周圍之電場。p型浮動結構之此等層可各由保持浮動而未連接至終端之金屬層接觸。此等p型浮動結構可被設置為第三維度上之不連續區。其等視情況可藉由一連續浮動金屬層連接。此等p型浮動結構亦可與金屬場板結合使用以增強對閘極結構之保護以抵抗高電場。
吾人在本文中揭示一種基於III族氮化物半導體之異質接面裝置，其包括：一基板；一III族氮化物半導體區，其定位於基板縱向上面或以其他方式定位於該基板上方，其中III族氮化物半導體區包括包含至少一種二維載氣之一異質接面；一第一終端，其可操作地連接至該III族氮化物半導體區；一第二終端，其可操作地連接至該III族氮化物半導體區且與該第一終端橫向間隔；一閘極結構，其定位於該III族氮化物半導體區上面或以其他方式定位於該III族氮化物半導體區縱向上方且在該第一終端與該第二終端之間橫向間隔，該閘極結構係一第一導電類型；一控制閘極終端，其可操作地連接至該閘極結構，其中施加至該控制閘極終端之一電位調變及控制流動通過該第一終端與該第二終端之間的二維載氣之一電流，該至少一種二維載氣係一第二導電類型；及該第一導電類型之至少一個浮動結構，其定位於III族氮化物半導體區上方且與該第二終端橫向間隔。
在隨附發明申請專利範圍中陳述態樣及較佳特徵。
如本文中描述之一浮動結構可包括一高度摻雜III-V族半導體區、一浮動接觸層、一載子注射器、一電子轉電洞轉換器、一浮動島及/或一場環之一或多者。
一般言之，對縱向及橫向位置及/或距離之參考分別係對縱向及橫向維度上之位置及距離之參考。如本文中描述，在裝置之接通狀態及/或關斷狀態操作期間，一浮動接觸層未電連接至一外部電極或在外部經偏壓。
熟習此項技術者將理解，與第二終端橫向間隔之至少一個浮動結構包含定位於第二終端與控制閘極終端之間的至少一個浮動結構及/或遠離於第二終端且遠離於控制閘極終端定位之至少一個浮動結構。
視情況，至少一個注射器與第二終端之間的一橫向間隔可小於至少一個注射器與第一終端之間的一橫向間隔。換言之，一或多個注射器可定位成在橫向維度上比第一終端更靠近第二終端或以其他方式定位成接近第二終端或定位於第二終端附近。
替代地，一或多個注射器可定位成在橫向維度上比第二終端更靠近第一終端或以其他方式定位成接近第一終端或閘極終端或定位於第一終端或閘極終端附近。此在動態導通電阻應力經展示以在施加至終端之相對低電壓關斷狀態應力(例如，100 V至200 V)下具有最大效應之情況中尤其有利。在此情況中，在較低關斷狀態電壓下觸發電洞注射，從而保護裝置以防2DEG空乏。
藉由將浮動接觸件放置成較靠近第一或閘極終端，可影響阻擋能力。可採用若干解決方案來減小或最小化此效應。視情況，浮動接觸件可放置於連接至閘極終端或第一終端之一金屬場板下方。替代地，第一導電類型之載子之至少一個注射器可在橫向維度上定位於浮動接觸件附近且在浮動接觸件與第二終端之間以促進空乏區(在阻擋模式中)延伸超過注射器層朝向第二終端。
一或若干p型層(類似於用於閘極終端或電洞注射器之p型層)可橫向定位於浮動接觸件與第二終端之間以促進空乏區(在阻擋模式中)延伸超過注射器層朝向第二終端。此等p型層可為浮動的且未連接至任何終端或浮動接觸件。p型層可包括p型摻雜GaN或AlGaN。p型層在第三維度上可為連續或不連續的(垂直於橫向及垂直維度)。在其中p型層形成一不連續層之情況中，此等層之間的間距在第三維度上應足夠小以確保其等之間在顯著低於崩潰電壓之電壓下完全空乏，但應足夠大以免影響靜態接通狀態電阻。
熟習此項技術者將理解，如本文中使用之術語「間距」係指特徵之間的一分離。術語「間距」及「分離」可在本文中互換地使用。
吾人亦在本文中揭示一種基於III族氮化物半導體之異質接面裝置，其包括：一基板；一III族氮化物半導體區，其形成於基板上方，其中III族氮化物半導體區包括包含第一導電類型之至少一種二維載氣之一異質接面；一第一終端，其可操作地連接至III族氮化物半導體區；一第二終端，其可操作地連接至III族氮化物半導體區且與第一終端橫向間隔；一閘極結構，其具有放置於III族氮化物半導體區上面之一控制閘極終端且在第一終端與第二終端之間橫向間隔，其中施加至控制終端之電位調變及控制流動通過第一終端與第二終端之間的二維載氣之電流；一浮動接觸層，其可操作地連接至III族氮化物半導體區而放置於二維載氣上面且與第二終端橫向間隔開；第二導電類型之載子之至少一個注射器，其放置於第二終端附近且與第二終端橫向間隔開，其中至少一個該注射器電連接至浮動接觸件。
視情況，第二導電類型之至少一種二維載氣之至少一個部分可存在於第二終端與浮動接觸件之間。至少一種二維載氣之部分可在第二終端與浮動接觸層之間提供由第二導電類型之載子製成之一導電路徑。換言之，此二維載氣當存在時(即，當未空乏時)在第二終端與(浮動接觸層之)浮動接觸件之間提供由第二導電類型之載子製成之一導電路徑。
在一些實施例中，當在操作中時，在施加至第二終端之一電位顯著大於至第一終端之一電位之後，至少一種二維載氣類型之至少一個部分可至少部分空乏。換言之，若所施加電位之差異足夠高，則將第二終端之接觸件連接至浮動接觸層之接觸件之二維載氣之部分可完全空乏。
在一項實施例中，裝置可為一高電子遷移率電晶體(HEMT)；至少一種二維載氣之一或多者可為一二維電子氣(2DEG)；第一終端可為源極終端；且第二終端可為汲極終端。第二導電類型之載子之至少一個注射器之一或多者可為一電洞注射器，亦被稱為電洞之一p注射器。2DEG形成於包括例如GaN及AlGaN之兩個層之異質接面之界面處。包括具有不同帶隙之至少兩個材料之其他異質接面層係可行的。
p注射器可由任何III族氮化物層形成，諸如氮化鎵(GaN)材料或氮化鋁鎵(AlGAN)材料。p型摻雜劑可為例如鎂，但熟習此項技術者將理解，除鎂p型摻雜劑之外或代替鎂p型摻雜劑，可利用其他p型摻雜劑。p注射器可藉由使用p摻雜劑摻雜現有層之一者之一特定區而作為現有異質接面(GaN或AlGaN)之部分形成於該層內或可生長或再生長或藉由沈積形成為一額外III族氮化物層。p注射器可例如由選擇性地生長於AlGaN層之頂部上之一p型摻雜GaN材料製成。
在一些實施例中，浮動接觸層、第一終端及第二終端之一或多者可經組態以可操作地連接至至少一種二維載氣之至少一部分。視情況，至二維載氣之一些或全部此等操作性連接可為電連接。
如最先進技術p閘極HEMT中已知，閘極結構可由p型區(凹陷或非凹陷，生長或再生長)形成且透過一歐姆或肖特基金屬化連接至閘極終端。有利地，在此實施例中，可使用一正臨限值電壓來實現一正常關斷HEMT。p型摻雜劑可為例如鎂，但熟習此項技術者將理解，除鎂p型摻雜劑之外或代替鎂p型摻雜劑，可利用其他p型摻雜劑。
閘極結構可包括一p型閘極，且至浮動接觸層之p注射器之電接觸本質上可類似於藉由閘極控制終端製成之至p型閘極之電接觸。可在與p注射器區相同之程序步驟中製成或形成p型閘極區。替代地，可在單獨程序步驟中形成p型閘極區及p注射器區。在具有複數個p型閘極區及/或複數個p注射器區之實施例中，可在相同或單獨程序步驟中形成任何或全部此等區。
替代地，閘極結構可由閘極終端放置於其上面之凹陷或非凹陷絕緣層製成或形成。此被稱為最先進技術MISFET(金屬絕緣FET)。MISFET可為正常關斷或正常接通電晶體。
替代地，閘極結構可由直接放置於III族氮化物區上之一肖特基金屬製成。在此情況中，正常接通電晶體(亦被稱為一空乏模式電晶體)經形成具有一負臨限值電壓。
藉由可操作地連接至III族氮化物區，第一終端、第二終端及浮動接觸層製成至2DEG層或2DEG之部分之一電接觸。如先前技術中已知，第一終端及第二終端至2DEG之接觸較佳係歐姆的。浮動接觸層可製成至放置於下方之二維載氣之一歐姆接觸，以及或替代地，製成至電洞注射器之一歐姆接觸。替代地，至放置於下方之二維載氣及電洞注射器之任一者或兩者之一肖特基接觸亦係可行的。
因此，在一進一步實施例中，浮動接觸層可具有或係與至少一種二維載氣及至少一個注射器之一或多者之一歐姆接觸或一肖特基接觸。換言之，浮動接觸層可製成至放置於下方之二維載氣之一歐姆接觸及/或製成至電洞注射器之一歐姆接觸。替代地或除此歐姆接觸之外，浮動接觸層可製成至放置於下方之二維載氣及/或電洞注射器之一肖特基接觸。
浮動接觸層可包括未可操作地連接至任何電極或終端之至少一個經隔離金屬層。更一般言之，浮動接觸層可為一經隔離金屬層或分成未連接至任何其他電極或終端之若干經隔離金屬層。可在與程序中之一或多個其他金屬層相同之程序步驟中製成或形成該或該等經隔離金屬層，諸如用於源極、汲極或閘極終端之彼等。替代地，可在一單獨程序步驟中製成或形成任何或全部經隔離金屬層。
替代地，浮動接觸層可由非常薄、非常導電之層製成，諸如金屬矽化物或類似於金屬之其他材料。
至浮動接觸層之2DEG之接觸可類似於藉由源極或汲極製成之至2DEG之接觸。可在相同於針對源極及汲極進行之程序步驟中且使用相同遮罩來建立此接觸。例如，在一些實施例中，一溝槽或一凹槽可經提供用於第一終端及第二終端以及浮動接觸層之一或多者之金屬化，使得在第一終端及第二終端及浮動接觸層之一或多者與至少一種二維載氣之其等各自部分之間建立一直接連接。
至浮動接觸層之p注射器之接觸可類似於藉由p型閘極製成之接觸(在p閘極HEMT之情況中)。可在相同於針對p型閘極進行之程序步驟中且使用相同遮罩來建立此接觸。
電洞注射器無需實體連接至任何電洞注射器電極(或汲極終端)，且在一些實施例中可僅電連接至亦連接2DEG之部分之浮動接觸層。2DEG之一部分將第二終端(汲極)連接至浮動接觸件。當第二終端(汲極)相對於第一終端正偏壓時，由電子構成之一電流從第二終端流動通過將第二終端(汲極)連接至浮動接觸件之2DEG之部分。應注意，電子具有負電荷且實際電子載子在與電流相反之方向上移動。浮動接觸層(即，未連接至任何外部電極之金屬化區)將電子載子轉換為電洞載子。換言之，由電子製成之電流現經轉換為由電洞製成之一相等或實質上相等之電流，其中p注射器充當一電洞源(即，電洞提供者/注射器)。接著，將電洞從p注射器區注射回至III族氮化物區中。在關斷狀態應力期間或在汲極電壓升高時之暫態期間，此注射尤其突出。然而，在非常高閘極電壓下，第二終端(汲極)與浮動接觸件之間的2DEG部分變得空乏。因此，不再存在流動至浮動接觸件中之電子，該等電子原本將被轉換為電洞且作為洩漏物重新注射至結構中。與在其中p注射器已硬接線至一電洞注射器電極(例如，汲極)之情況中相比，結果係高電壓下之一更低洩漏電流。
浮動接觸層(與p注射器組合)經組態以將來自2DEG之電子轉換為來自p注射器之電洞且因此充當一電子轉電洞轉換器。在一些實施例中，此意謂由至少一個p注射器注射之電洞之一電流近似、實質上或精確地等於汲極終端與浮動接觸層之間的一電子電流。汲極終端與浮動接觸層之間的電子電流可流動經過一或多個2DEG之一部分。一般言之，製成至2DEG及p注射器之一電及/或實體連接之浮動接觸層可充當一電子轉電洞轉換器。藉由p注射器(電洞源)透過浮動電極轉換器提供之電洞注射在鈍化III型氮化物區中之陷阱或在關斷狀態期間使空乏區移動遠離於放置於源極與汲極之間的2DEG時非常有效。因此，作為電洞注射之一結果，裝置不遭受或較少遭受動態導通電阻(或電流崩塌)現象。再者，由於浮動電極未硬接線至任何外部電極或汲極終端，故在非常高電壓下，浮動電極與汲極終端之間的2DEG部分可藉由強垂直電場(在相對於基板將高電位施加於汲極上期間產生)而變得空乏且電洞注射變得較弱且最終停止。此具有減少非常高電壓期間之整體洩漏或增加裝置之崩潰(此處定義為當最大接面溫度下之洩漏達到一最大可接受洩漏電流時)之額外益處。
在一項實施例中，當相對於第一終端將一關斷狀態電壓施加至第二終端時或在第二終端之電壓升高時之暫態期間，可發生第一導電類型(電洞)之載子之一注射。換言之，當提供高電壓應力(第二終端上之高電壓)時，電洞注射器可在關斷狀態期間注射電洞。此係藉由在充當一載子轉換器之浮動接觸金屬之幫助下將流動通過2DEG之一部分之電子轉換為電洞來完成。替代地或另外，在裝置之一接通狀態期間可發生第一導電類型之載子之一注射。此意謂，除關斷狀態中之電洞注射之外或代替關斷狀態中之電洞注射，亦可在接通狀態中發生電洞注射。此可發生在第二終端(汲極)處於略高於源極之電位時。然而，由於終端之間的電位差顯著小於關斷狀態中之電位差，此注射將受到限制。然而，在一關斷狀態偏壓週期之後經捕獲電子及因此一負電荷區保留在GaN緩衝器中之案例中，此接通狀態電洞注射可為顯著的。由於第二終端上之電位隨著時間升高，亦可在暫態階段(即，關斷)期間發生電洞注射。
在2DEG中可發生電洞與電子之重組。可發生穿過AlGaN層(例如，III族氮化物區之頂層)且最終穿過2DEG層到達放置於2DEG層下方之陷阱之電洞之穿隧或熱離子發射或穿隧或熱離子發射兩者之一組合。當2DEG層空乏時，電洞注射更強。當第二終端上之電位相對於第一終端升高時，2DEG變得空乏，且其在非常高電位下完全空乏。
視情況，至少一個注射器凹陷至III族氮化物半導體區之表面下方。一般言之，可為p注射器提供一凹槽，使得p注射器更靠近2DEG或在2DEG下方以促進電洞之更容易注射。p注射器可由GaN材料製成，其可在實行一凹槽之後生長或再生長。
視情況，浮動接觸層至III族氮化物半導體區之操作性連接可在第一終端與第二終端之間橫向間隔。替代地，浮動接觸層至III族氮化物半導體區之操作性連接可在第一終端與第二終端之間的一區外部橫向間隔。換言之，浮動接觸層之實際接觸件可緊鄰汲極放置於漂移區內或漂移區外部。
除上文之外或替代地，至少一個注射器之任一者或全部可在第一與第二終端之間橫向間隔。替代地或另外，至少一個注射器之任一者或全部可在第一終端與第二終端之間的一區外部橫向間隔。換言之，p注射器區可緊鄰汲極放置於漂移區內(在第一終端與第二終端之間橫向間隔)或漂移區外部(在第一終端與第二終端之間的區外部橫向間隔)。
p注射器及浮動接觸件可橫向插入第一終端與第二終端之間的任何處或第一終端與第二終端之間的區外部但接近第二終端。當電場到達p注射器時，電洞注射變得更高。在連接浮動接觸層之接觸件與汲極之2DEG之部分在較高電壓下空乏之前，p注射器下方之2DEG之部分可首先空乏(或可歸因於p區而已經空乏)。此促進電洞注射。此等電洞由電子轉電洞轉換器(即，浮動接觸層)提供。透過連接浮動接觸層之接觸件與汲極之2DEG之部分提供轉換為電洞之電子。
將p注射器及浮動接觸層較靠近第一終端橫向放置於第一終端與第二終端之間將容許電洞注射在施加至汲極之較低電位下變得更強。若干此等p注射器/浮動接觸結構可橫向放置於第一終端與第二終端之間。將此等p注射器/浮動接觸結構之一或多者放置於漂移區內部之缺點在於，在p注射器區正下方，2DEG經局部弱化且此可靜態地增加裝置之接通狀態電阻。將此等結構之島放置於第三維度上有助於減輕此效應。替代地，可將此等結構放置於汲極金屬化下方之漂移區外部(但如本發明中描述，不具有至汲極金屬化之一實體連接)。替代地，為減輕將p注射器(或p注射器島)放置於漂移區內部源極與汲極之間對源極與汲極之間的2DEG電荷強度之不利影響，可將n型區(生長或摻雜有n型摻雜劑)放置於此等p島下方以增加p注射器或p注射器島下方之2DEG之強度。替代地，可在此等p注射器區下方生長或再生長具有較高莫耳分率或較高厚度之AlGaN區。AlGaN之莫耳分率愈高或厚度愈高，該區中之2DEG之強度愈高。
在一些實施例中，裝置可包含一第三維度上之複數個注射器島，其中該複數個注射器島(i)全部連接至一單一浮動接觸層，或(ii)各連接至複數個單一浮動接觸層之至少一者。此意謂兩個或更多個注射器之各者可沿著法向於縱向及橫向維度之一軸(即，第三維度之一軸) (或接近該軸/在該軸附近)彼此移位。第三維度上之多個p注射器島可在漂移區內或漂移區外部移位。在一些實施例中，一些或全部p注射器島可接近或緊鄰汲極終端或以其他方式在橫向維度上比源極終端更靠近汲極終端。此等區可連接至多個浮動接觸層或一單一浮動接觸層。
汲極終端與浮動接觸層之接觸件之間的2DEG部分可緊鄰汲極位於漂移區內或漂移區外部。
在一些實施例中，浮動接觸層及浮動接觸層至III族氮化物半導體區之操作性接觸與第二終端之間的至少一種二維載氣之一部分係在裝置之一第二作用區域中，其中裝置之第二作用區域與包括第一終端及第二終端之裝置之一第一作用區域隔離；視情況(i)第二作用區域中之至少一種二維載氣之部分與第一作用區域中之至少一種二維載氣接觸或係其之一延續，或(ii)第二作用區域中之至少一種二維載氣之部分與第一作用區域中之至少一種二維載氣隔離或以其他方式分離。換言之，一或多個p型注射器區可放置於裝置之主要作用區域外部其自身之經隔離作用區域內部。在此情況中，浮動接觸層及汲極終端與浮動接觸金屬之接觸件之間的2DEG部分之一或多者亦可放置於裝置之另一第二經隔離作用區域中之主要作用區域外部。此等經隔離區域可放置於例如裝置之邊緣處或替代地放置於汲極墊或終端附近或甚至在汲極墊或終端正下方。
此意謂形成於浮動接觸層之接觸件與汲極之間的2DEG可與形成於源極終端與汲極終端之間的2DEG接觸或係其之一延續。或者，形成於浮動接觸層之接觸件與汲極之間的2DEG可與形成於源極終端與汲極終端之間的2DEG分離、隔離或不直接接觸。
在一進一步實施例中，至少一個注射器、浮動接觸層及浮動接觸層至III族氮化物半導體區之操作性接觸與第二終端之間的至少一種二維載氣之一部分之一或多者定位於一汲極墊下方。
在一項實施例中，一或多個第二浮動p型區可在第二終端與浮動接觸層之接觸件之間橫向間隔，或以其他方式在橫向維度上形成於第一終端與第二終端之間。一第二浮動p型區可橫向插入汲極與浮動接觸金屬之接觸件之間。此第二浮動區弱化汲極金屬與浮動接觸層之實際接觸件之間的2DEG之部分之電荷。當在汲極終端上存在一非常高電壓時，此繼而將促進2DEG之此部分之空乏。
視情況，第一終端及閘極控制終端可操作地連接。換言之，第一終端及控制終端可連接在一起。在此情況中，可形成一二極體。此二極體可為一單獨裝置或與HEMT單片地整合。在此情況中，當二極體經正向偏壓時且當先前在反向偏壓期間曝露至一高電壓應力時，根據本發明之p注射器將容許減小或最小化接通狀態導電率損失。
根據本發明在上文描述之裝置可在低側或高側中操作。在高側中，第一終端及第二終端兩者可在升高電位下操作。根據本發明之基於與高側裝置串聯之一低側裝置之一半橋可單片地整合。
根據本發明之一第二態樣，提供一種基於III族氮化物半導體之異質接面裝置，其包括：一基板；一III族氮化物半導體區，其定位於基板上方，其中III族氮化物半導體區包括包含至少一種二維載氣之一異質接面；一第一終端，其可操作地連接至III族氮化物半導體區且與至少一種二維載氣形成一肖特基或一歐姆接觸；一第二終端，其可操作地連接至III族氮化物半導體區且與第一終端橫向間隔，從而與至少一種二維載氣形成一肖特基或一歐姆接觸；一第一導電類型之載子之至少一個注射器，其與第二終端橫向間隔開；及一浮動接觸層，其定位於二維載氣上方且可操作地連接至至少一個注射器及III族氮化物半導體區，其中二維載氣係一第二導電類型。
吾人進一步描述一種基於III族氮化物半導體之異質接面裝置，其包括：一基板；一III族氮化物半導體區，其形成於基板上方，其中III族氮化物半導體區包括包含第一導電類型之至少一種二維載氣之一異質接面；一第一終端，其可操作地連接至III族氮化物半導體區且與二維載氣形成一肖特基或一歐姆接觸；一第二終端，其可操作地連接至III族氮化物半導體區且與第一終端橫向間隔，從而與二維載氣形成一歐姆接觸；一浮動接觸層，其可操作地連接至III族氮化物半導體區而放置於二維載氣上面且與第二終端橫向間隔開；第二導電類型之載子之一注射器，其放置於第二終端附近且與第二終端橫向間隔開，其中至少一個該注射器電連接至浮動接觸層。
在第二態樣之一實施例中，裝置可為一二極體或一高電壓二極體(當第一終端製成至2DEG之一肖特基時)或一簡單電阻器。在此情況中，當二極體經正向偏壓時且當先前在反向偏壓期間曝露至一高電壓應力時，根據本發明之p注射器可容許減小或最小化接通狀態導電率損失。
較佳地，本發明之任何態樣中之起始基板可為矽。然而，可使用將矽與與最先進技術製造程序相容之另一半導體材料組合之任何其他基板。採用矽基板促進蝕刻技術、低成本、高重現性及支援程序之製造廠之廣泛可用性。替代基板材料可包含藍寶石、碳化矽(SiC)、氮化鎵(GaN)及砷化鎵(GaAs)。其他替代方案亦可為可行的。而且，本發明涵蓋在適合於該目的之一第一基板上生長包括異質接面(或異質結構)之III族氮化物半導體區且接著在一第二基板上轉印異質結構之可能性。第二基板可為先前提及之基板或一不同基板(例如，聚二甲基矽氧烷(PDMS)、撓性基板、金剛石)之任一者。在下文之實施例及隨附圖式中，矽作為基板材料將用於闡釋性目的。
可使用金屬有機化學氣相沈積(MOCVD)及分子束磊晶(MBE)生長技術之任一者形成形成包含於本發明中之任何異質結構之半導體層。其他替代生長技術亦可為可行的。
III族氮化物半導體區之異質接面可包括：一第一III族氮化物半導體層，其具有形成於基板上方之一第一帶隙；一第二III族氮化物半導體層，其具有與安置於第一III族氮化物半導體層上之第一帶隙不同之一第二帶隙；及至少一種二維載氣，其形成於第一III族氮化物半導體層與第二III族氮化物半導體層之間的界面處以提供一通道。
第一III族氮化物半導體層可包括氮化鎵(GaN)、氮化鋁鎵(AlGaN)及氮化銦鋁鎵(InAlGaN)之任一者；且第二III族氮化物半導體層可包括氮化鎵(GaN)、氮化鋁鎵(AlGaN)及氮化銦鋁鎵(InAlGaN)之任一者。p注射器可包括氮化鎵(GaN)、氮化鋁鎵(AlGaN)及氮化銦鋁鎵(InAlGaN)之任一者且可經摻雜有鎂。
異質結構可包括元素半導體(例如，Si、Ge)、來自III族及IV族(例如，GaAs)或II族及VI族(例如，ZnS)或III族及V族(例如，GaN)之二元化合物、二元合金半導體(例如，SiGe)、三元合金(例如，AlGaAs)、四元合金(例如，InGaAsP)或甚至五元材料(例如，GaInPSbAs)。因此，可能異質結構之一些實例如下：AlGaAs/GaAs、InGaP/GaAs、InP/InGaAs、InAlAs/InGaAs、SiGe/Si、AlGaAs/InGaAs、InAlAs/InGaAs及InAlN/GaN、AlGaN/GaN。較佳地，異質結構將為包括一二維電子氣(2D載氣)之一AlGaN/GaN異質結構；此將在下文之實施例及隨附圖式中用於闡釋性目的。GaN及AlGaN技術容許設計具有高電子遷移率及高飽和速度之電晶體。
二維載氣可為一二維電子氣(2DEG)或一二維電洞氣(2DHG)。2DEG具有一相當高載子遷移率且因此比一2DHG更佳。
第一終端、第二終端及浮動接觸層可與III族氮化物半導體區接觸。較佳地，接觸將在半導體之表面處且與III族氮化物半導體區之第二III族氮化物半導體層實體觸碰。替代地，可提供一溝槽或一凹槽，使得可建立第一終端、第二終端或浮動接觸層之任一者對2DEG之其等各自部分之一直接實體觸碰。此將促進至2DEG層之此等部分之一較佳歐姆接觸。如已提及，p注射器亦可經凹陷以提供對主要2DEG下方之陷阱之較佳注射接達。
裝置可進一步包括形成於基板與III族氮化物半導體區之間的一過渡層。過渡層可存在於異質結構與塊體基板之間以減小或最小化晶格失配或適應異質結構中之機械應力。過渡層可包括一成核層。成核層可由氮化鋁(AlN)或任何其他適合材料製成且可放置於基板上。成核層可形成由含有與異質結構裝置之第一半導體層及第二半導體層相同之材料(例如，AlGaN或GaN材料)之不同子層製成之一過渡層之第一子層。此有助於釋放機械應力且適應基板(例如，矽)與形成於頂部上之異質結構之間的晶格失配。
在其中基板係矽且異質結構係基於III族氮化物化合物(諸如GaN)之本發明之實施例中，過渡層可包括Alx GaN1-x N (x係化合物之鋁莫耳分率)之一單一層或產生一多層堆疊(亦被稱為超晶格)之Alx GaN1-x N/Aly GaN1-y N (y係化合物之鋁莫耳分率)之任何組合物。
裝置可為一正常關斷裝置、一正常接通裝置(臨限值電壓為負)或一二極體。
根據本發明之一進一步態樣，提供一種製造一基於III族氮化物半導體之異質接面裝置之方法，該方法包括：形成一基板；形成定位於基板上方之一III族氮化物半導體區，其中III族氮化物半導體區包括包含至少一種二維載氣之一異質接面；形成可操作地連接至III族氮化物半導體區之一第一終端；形成在一第一維度上與第一終端橫向間隔且可操作地連接至III族氮化物半導體區之一第二終端；在一閘極結構上形成一閘極終端，該閘極結構係定位於III族氮化物半導體區上面；在至少一種二維載氣上方形成一浮動接觸層，其中浮動接觸層可操作地連接至III族氮化物半導體區且與第二終端橫向間隔開；形成與第二終端橫向間隔開之一第一導電類型之載子之至少一個注射器；及形成至少一個該注射器與浮動接觸層之間的至少一個操作性連接。
吾人進一步描述一種製造一基於III族氮化物半導體之異質接面裝置之方法，該方法包括：形成一基板；形成形成於基板上方之一III族氮化物半導體區，其中III族氮化物半導體區包括包含第二導電類型之至少一種二維載氣之一異質接面；形成可操作地連接至III族氮化物半導體區之一第一終端；形成在一第一維度上與第一終端橫向間隔且可操作地連接至III族氮化物半導體區之一第二終端；在放置於III族氮化物半導體區上面之一閘極結構上形成一閘極終端；形成可操作地連接至III族氮化物半導體區而放置於二維載氣上面且與第二終端橫向間隔開之一浮動接觸層；形成放置於第二終端附近且與第二終端橫向間隔開之第二導電類型之載子之一注射器，其中至少一個該注射器電連接至浮動接觸層。
視情況，閘極結構由p型材料形成且在與閘極結構相同之程序步驟中形成p注射器。
視情況，用於浮動接觸層之金屬層或若干金屬層可在與程序中之其他金屬層(諸如用於第一終端、第二終端或閘極控制終端之彼等)之一者相同之程序步驟中完成。
吾人亦在本文中揭示一種基於III族氮化物半導體之異質接面裝置，其包括：一基板；一III族氮化物半導體區，其定位於基板縱向上面或以其他方式定位於基板上方，其中III族氮化物半導體區包括包含至少一種二維載氣之一異質接面；一第一終端，其可操作地連接至III族氮化物半導體區；一第二終端，其可操作地連接至III族氮化物半導體區且與第一終端橫向間隔；一閘極結構，其定位於III族氮化物半導體區上面或以其他方式定位於III族氮化物半導體區縱向上方且在第一終端與第二終端之間橫向間隔，閘極結構係一第一導電類型；一控制閘極終端，其可操作地連接至閘極結構，其中施加至控制閘極終端之一電位調變及控制流動通過第一終端與第二終端之間的二維載氣之一電流，至少一種二維載氣係一第二導電類型；第一導電類型之至少一個其他浮動結構，其在III族氮化物半導體區上方且緊鄰閘極終端在閘極終端與第二終端之間橫向間隔。
在基於一2DEG層之一GaN HEMT裝置中，第一導電類型之浮動結構係p型且其之組合物及維度可與上文描述之p型注射器之彼等相同。如上文描述之p型注射器，第一導電類型之浮動結構亦可進一步連接至一浮動金屬。然而，若浮動p型結構未經由一金屬及接觸層連接至2DEG，則其不注射電洞且其之唯一目的係對電場進行塑形使得減小閘極結構周圍之電場峰值。換言之，當用作一場環而非用作一電洞注射器時，省略或不存在2DEG與浮動接觸件之間的一連接。
裝置可包括在第三維度上彼此橫向移位之第一導電類型之複數個浮動結構。浮動結構可為p型結構，且複數個浮動結構可包括第一導電類型之複數個浮動區，其中該複數個注射器島(i)全部連接至一單一浮動金屬層或(ii)存在各連接至複數個單一浮動金屬層之至少一者之此等島之列。應最佳化此等島之間的距離。一小距離提供抵抗電場之良好保護。然而，在AlGaN層之頂部上存在p型結構傾向於弱化此等區正下方之2DEG之導電率。因此為減小或最小化靜態接通狀態電阻之一增加，島之間的距離應相對高。島之間的此間距可在0.2微米至5微米之間。島在第三維度上之長度可為從0.4微米至20微米。島之不同列可具有島之間的不同間距。例如，最靠近閘極終端之列可具有最小間距以保護閘極結構之汲極邊緣。第二列及隨後列可具有一增加間距以減輕靜態接通狀態電阻之增加。
此p型浮動島可沿著法向於縱向及橫向維度之一軸(即，第三維度之一軸) (或接近該軸/在該軸附近)彼此移位。第三維度上之多個p型浮動島可接近閘極結構在漂移區內移位。此等區可連接至多個浮動金屬層。現有金屬層(諸如用於閘極之金屬層(但未連接至閘極)或用於源極之金屬層(但未連接至源極))可用於此。
浮動p型層可包括與用於閘極之p型結構或用於電洞注射器之p型結構相同之材料且在相同程序步驟中形成。
視情況，可在源極或閘極金屬場板下方形成浮動p型結構以提供對閘極結構之進一步保護。
替代地，可在浮動金屬結構下方形成浮動p型結構。此等浮動金屬結構可視情況連接至浮動p型結構。
根據本發明之一進一步態樣，提供一種製造一基於III族氮化物半導體之異質接面裝置之方法，該方法包括：形成一基板；形成定位於基板上方之一III族氮化物半導體區，其中III族氮化物半導體區包括包含至少一種二維載氣之一異質接面；形成可操作地連接至III族氮化物半導體區之一第一終端；形成在一第一維度上與第一終端橫向間隔且可操作地連接至III族氮化物半導體區之一第二終端；在一閘極結構上形成一閘極終端，該閘極結構定位於III族氮化物半導體區上方；形成在III族氮化物半導體區上方且緊鄰閘極終端在閘極終端與第二終端之間橫向間隔之第一導電類型之至少一個浮動結構。
視情況，p型浮動結構由p型材料形成且在與閘極結構相同之程序步驟中形成。
視情況，用於連接浮動p型結構之至少一者之該或該等浮動金屬層可在與程序中之其他金屬層(諸如形成第一終端、第二終端及/或閘極控制終端之彼等金屬)之一者相同之程序步驟中形成。
圖3繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區101放置於漂移區外部。在使用中，電流在半導體裝置之作用區域中流動。在此實施例中，裝置包括在裝置之底部處界定一主要(水平)表面之一半導體(例如，矽)基板4。在基板4下方存在一基板終端5。裝置包含半導體基板4之頂部上之一過渡層3之一第一區。過渡層3包括充當一中間步驟之III-V族半導體材料之一組合以容許隨後生長高品質III-V族半導體材料區。在過渡層3之頂部上存在一第二區2。此第二區2係高品質III-V族半導體(例如，GaN)且包括若干層。在第二區2之頂部上形成含有鋁之一莫耳分率之III-V族半導體之一第三區1。第三區1經形成使得在第二區2與第三區1之間的界面處形成一異質結構，從而導致形成一二維電子氣(2DEG)。
高度p摻雜III-V族半導體11之第四區經形成與第三區1接觸。在此實施例中，當裝置無偏壓且係pGaN材料(較佳地由GaN製成且摻雜有鎂)時，此具有降低2DEG載子濃度之功能。一閘極控制終端10經組態於第四區11上方，以便控制第二區2及第三區1之界面處之2DEG之載子密度。一高電壓汲極終端9經配置成與第三區1實體接觸。高電壓汲極終端與2DEG形成一歐姆接觸。一低電壓源極終端8亦經配置成與第三區1實體接觸且亦與2DEG形成一歐姆接觸。
表面鈍化介電質7之一第一部分經形成在第四區11之頂部上及汲極終端9與源極終端8之間。較佳地使用與pGaN閘極11相同之材料製成之一p注射器區101亦經形成而可能在與第四區11相同之步驟中與第三區1接觸。一浮動接觸層102經形成而與p注射器區101及第三區1兩者接觸。表面鈍化介電質7之一第二部分經形成於p注射器區101之頂部上且可與表面鈍化介電質之第一部分分離或連接。在表面鈍化介電質7及源極及汲極終端8、9上方形成SiO2 或氮化物或擔當一鈍化層6角色之另一氮氧化物之一層。
電洞注射器101未實體連接至任何電洞注射器電極(或汲極終端9)，而僅實體(電)連接至亦連接2DEG之一部分之浮動接觸件102。2DEG之一部分將第二終端(汲極) 9連接至浮動接觸件102。此在圖4A中繪示，其展示存在於汲極終端及浮動接觸件下方之區中之2DEG。
圖4A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖。在此組態中，全部電極(8、9及10)以及基板終端5皆處於零偏壓。浮動接觸件102中不存在偏壓。
應注意，在此實例中，基板終端5處於與源極終端8相同之電位，即，基板終端5與源極終端8之間可存在封裝級或可能電路級之一電連接。在離散Si上GaN或SiC上GaN裝置中通常係如此。然而，在藍寶石上GaN情況中或例如一單片整合之Si上GaN半橋之高側上之一裝置可並非如此。
當汲極終端9相對於源極終端8正偏壓時，一電流從汲極終端9流動通過將汲極終端9連接至浮動接觸層102之2DEG之部分。此電流由從浮動接觸層102至汲極終端9之一電子流動形成，如圖4B中繪示。
圖4B繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖。在此組態中，汲極終端9經偏壓至一適度高電壓(例如，標稱崩潰之約60%)。浮動接觸層102 (即，未連接至任何外部電極之金屬化區)將電子轉換為電洞，該等電洞接著從p注射器區101注射回至III族氮化物區2中。在此實例中，2DEG僅可由電子形成而p+注射器僅為一電洞源。金屬(在浮動接觸層上)可提供電子及電洞兩者且將來自2DEG之電子電流轉換為p注射器區中之一電洞電流。在關斷狀態應力期間或在汲極電壓升高之暫態期間，此注射尤其有利。
然而，在非常高閘極電壓下，汲極終端9與浮動接觸件102之間的2DEG部分變得空乏，如圖4C中繪示。圖4C繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中汲極終端經偏壓至一高電壓(例如，高於標稱崩潰)。因此，由電子構成之電流不再流動至浮動接觸層102中以被轉換為電洞且作為洩漏物重新注射至結構中。因此，在此實施例中，與在其中p注射器101硬接線至一電洞注射器電極(例如，汲極9)之情況中相比，結果係高電壓下之一更低洩漏電流。
由於汲極終端9處於略高於源極8之電位，電洞注射亦可在接通狀態中發生。由於終端之間的電位差顯著小於關斷狀態中之電位差，此注射通常受到限制。然而，在一關斷狀態偏壓週期之後經捕獲電子及因此一負電荷區120保留在GaN緩衝器2中之案例中，此接通狀態電洞注射可為顯著的。此在圖4D中繪示。
圖4D繪示根據一項實施例之本發明之作用區域之一橫截面之一示意圖。閘極10及汲極終端9經偏壓至一低正電壓，即，裝置處於接通狀態條件。另外，通常從閘極電極10下方之pGaN區11發生某一位準之電洞注射，亦如圖4D中繪示。
在圖5A中清楚展示在零偏壓(或中等位準之關斷狀態偏壓)下經由汲極終端9與浮動接觸件102之間的2DEG之良好電連接115，圖5A繪示本發明之一電路示意圖，其中全部電極皆處於零偏壓。
在圖5B中清楚展示在高關斷狀態偏壓下經由汲極終端9與浮動接觸件102之間的2DEG之弱化電連接或不存在電連接116。此繪示本發明之一電路示意圖，其中汲極終端經偏壓至一高電壓(例如，高於標稱崩潰)。
圖6A繪示本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區101再次放置於漂移區外部。在此實施例中，浮動接觸件104及p注射器區101在第三維度上形成為此等結構之島。金屬通孔105及浮動金屬互連件103用於將浮動接觸件104連接至p注射器區101。一接觸件106 (其可為與接觸件104不同之一金屬化)放置於p注射器上。在此圖中，在汲極電極9與接觸件104之間存在處於零偏壓之一2DEG連接107。在此圖中，浮動接觸層由金屬接觸件103、104、105及106形成。
圖6B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖6B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。
圖5C展示圖6B中之結構之一變體之一俯視圖及橫截面，其中浮動接觸島104及p注射器區101與汲極電極9之距離不相等。有利地，p注射器101與汲極電極9之間的一減小距離可增加電洞注射機制之有效性。浮動接觸件104之間的一增加距離可導致在汲極電極9與浮動接觸件104之間處於高關斷狀態偏壓之2DEG之更有效空乏。
圖7展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區101放置於漂移區外部。
圖7展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。類似於圖6，圖7亦含有第三維度上之p注射器區101之島，然而係一連續金屬化層108。可使用一單一程序步驟形成浮動接觸件及p注射器島101上之接觸件兩者。
圖8繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區101放置於漂移區內部。將p注射器101及浮動接觸層102橫向放置於源極終端8與汲極終端9之間且較靠近源極終端8將容許電洞注射在施加至汲極9之較低電位下變得更強。若干此等p注射器/浮動接觸結構可橫向放置於源極終端8與汲極終端9之間。將此等p注射器/浮動接觸結構之一或多者放置於漂移區內部導致p注射器區下方之2DEG之一弱化，此可靜態地增加裝置之接通狀態電阻。有利地，將此等結構之島放置於第三維度上減少此效應。在圖9中繪示此一實施例。
圖9A繪示本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區101放置於漂移區內部。在此實施例中，一浮動接觸件104經展示以在零偏壓下製成至2DEG之一良好歐姆連接107。金屬通孔105及浮動金屬互連件103用於將浮動接觸件104連接至p注射器區101。一接觸件106 (其可為與接觸件104不同之一金屬化)放置於p注射器上。在此圖中，浮動接觸層由金屬接觸件103、104、105及106形成。
圖9B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖9B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。
圖10展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於汲極電極指狀物金屬化下方。圖10展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。在此實施例中，汲極電極9之金屬化覆蓋浮動接觸件109及p注射器區101，其等再次被實施為第三維度上之島。使用一鈍化層110將汲極9與此等島電分離。
圖11展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於汲極電極指狀物金屬化下方。圖11展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。在此實施例中，類似於圖10之實施例，浮動接觸件113及p注射器區101之島放置於汲極電極9下方且使用鈍化層111與汲極電極9電分離。浮動接觸件113及p注射器區101使用金屬化層112電連接。在此圖中，浮動接觸層由金屬接觸件112、113形成。
圖12展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於漂移區內部且至少一個浮動接觸件放置於汲極電極指狀物金屬化下方。圖12展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。在此實施例中，浮動接觸件113放置於汲極電極9下方，而p注射器區101作為島放置於漂移區內部。浮動接觸件113及p注射器101使用金屬化層112電連接且使用鈍化層111與汲極電極分離。有利地，將p注射器區放置於漂移區內部可更有效地減少或消除動態導通電阻降級現象。在此圖中，浮動接觸層由金屬接觸件112、113形成。
圖13展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個浮動接觸件放置於漂移區內部且至少一個p注射器區放置於汲極電極指狀物金屬化下方。圖13展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。在此實施例中，p注射器區101放置於汲極電極9下方，而浮動接觸件113作為島放置於漂移區內部。浮動接觸件113及p注射器101使用金屬化層112電連接且使用鈍化層111與汲極電極分離。有利地，與其中浮動接觸件在漂移區外部之一實施例相比，將浮動接觸件放置於漂移區內部可導致在一較低關斷狀態偏壓電壓下達成定位於汲極接觸件9與浮動接觸件113之間的2DEG之一空乏。若發現電洞注射電流顯著促成裝置關斷狀態洩漏電流，則此可在較低關斷狀態偏壓下限制電洞注射電流。
圖14展示本發明之一指叉式裝置佈局實施例之一俯視圖(x、z軸)。在此實施例中，浮動接觸件104、p注射器區101及其等之間的電連接、金屬化層103全部放置於漂移區外部。可使用類似於圖14中展示之例示性佈局之一指叉式佈局之變動實施全部先前描述之實施例。
圖15A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部。在此實施例中，一第二浮動p型區114可橫向插入汲極9與浮動接觸金屬102之接觸件之間。此第二浮動區114僅具有弱化汲極金屬9與浮動接觸層102之實際接觸件之間的2DEG之部分之電荷之作用。有利地，在操作中，當在汲極終端9上存在一非常高電壓時，此促進2DEG之此部分之空乏。p型區114可與p型區11及p型區101不同(例如，在層厚度或摻雜濃度方面)或相同，此係因為可相應地最佳化各區之特徵。
圖15B繪示類似於圖15A之本發明之作用區域之一橫截面之一示意圖，其中p型區114並非浮動而是連接至一外部注射器控制電極117。電極117之電壓偏壓可用於調變其下方之2DEG中之載子濃度且因此控制來自p注射器區101之電洞注射電流。通過電極117之電位及電流可由一外部電路(其可為驅動器之部分)提供，該外部電路可控制其之操作以補償動態導通電阻。控制序列可為預定的(例如在關斷狀態中之某些汲極電壓下接通)或可具有來自一電路之一回饋，從而在某些條件下估計導通電阻且判定導通電阻是否降級且因此將電流注射至電洞注射器電極中。
圖16A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區101放置於漂移區外部。在此實施例中，為p注射器提供一凹槽，使得p注射器101更靠近2DEG以促進更容易電洞注射。
圖16B繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區101放置於漂移區外部。在此實施例中，為p注射器提供一凹槽，使得p注射器101在2DEG下方以促進更容易電洞注射。
圖17展示本發明之一指叉式裝置佈局實施例之一俯視圖(x、z軸)。在此實施例中，一p注射器區101經放置於裝置之主要作用區域29外部其自身之經隔離作用區域30內部。在此情況中，浮動接觸層104及汲極終端與浮動接觸金屬之接觸件之間的2DEG部分經放置於裝置之另一經隔離作用區域30中之主要作用區域29外部。如展示，此經隔離區域可放置於裝置之邊緣處或例如汲極墊28附近。
圖18展示根據本發明之一第二態樣之一二極體之一示意橫截面。此圖之特徵大體類似於圖3之特徵，但不包含第四區11或閘極控制終端10。在此實例中，電極8將為一肖特基接觸件，以便產生一肖特基二極體。有利地，當二極體經正向偏壓時，尤其當二極體先前在反向偏壓期間已曝露至一高電壓應力時，包含p注射器101會減小或最小化接通狀態導電率損失。p注射器之上文描述之替代實施例(尤其但不限於參考圖5至圖11、圖13及圖14描述之彼等)亦可與根據本發明之此態樣之一二極體結合使用。
替代地，可設計其中圖3之閘極及源極終端經電連接之一整流器(而非如圖18中之一肖特基陽極)。
圖19繪示展示在一關斷狀態應力週期之後的一Si上GaN HEMT之接通狀態電阻之一典型增加(即，本文中被描述為動態導通電阻之現象)之一圖表。圖表X軸展示所施加之關斷狀態應力且圖表Y軸展示與施加任何關斷狀態應力之前的裝置之經量測接通狀態電阻(亦被稱為靜態接通狀態電阻)相比之接通狀態電阻之百分率增加。如圖19中繪示，接通狀態電阻在相對低關斷狀態電壓(例如，100 V至200 V)下之增加可大於在較高關斷狀態電壓(例如，400 V)下之增加。
上文描述之效應可與在閘極終端之邊緣處(在閘極之汲極側上)觀察到之電場峰值有關。圖20、圖21及圖22繪示在一標準HEMT (圖1)中之不同關斷狀態汲極偏壓電壓下觀察到之電場峰值之一技術電腦輔助設計(TCAD)結果。裝置之源極終端及閘極終端經偏壓於零伏特。在存在2DEG之AlGaN/GaN界面之位準下沿著z維度標繪電場之範數。在圖20中，關斷狀態汲極電壓偏壓係100 V。在標繪圖中觀察到之電場峰值存在於閘極結構之邊緣處(在閘極之汲極側上)。在圖21中，關斷狀態汲極電壓偏壓係400 V。在標繪圖中觀察到之電場峰值再次存在於閘極結構之邊緣處(在閘極之汲極側上)。值得注意的是，與圖20中觀察到之峰值相比，圖21中之電場峰值減小。此原因係2DEG之突然空乏，此導致漂移區內部之電場之一重佈。此導致汲極終端處存在一較高電場且閘極終端處存在較低場峰值。在存在非常高電壓應力的情況下，閘極終端處之較低電場可為在與較高電壓(400 V)相比之較低電壓(100 V、200 V)下觀察到之動態導通電阻增加效應之原因。
在圖22中，關斷狀態汲極電壓偏壓係600 V。在此標繪圖中，出現一第二電場峰值。一電場峰值再次存在於閘極終端之邊緣處(在閘極之汲極側上)。在汲極終端處(在汲極之閘極側上)觀察到一第二峰值。
最佳化本發明中描述之裝置可為有用的，使得p注射器區101在約100 V至200 V之關斷狀態偏壓電壓下或在其他實例中在動態導通電阻效應最嚴重之情況下開始發射大量電洞。可藉由減小p注射器區101及浮動接觸層102與閘極終端10、11之分離來調整觀察到來自p注射器區101之顯著電洞注射之關斷狀態電壓。閘極終端與浮動接觸層102之間的距離愈小，可觀察到來自p注射器區之電洞注射之關斷狀態電壓愈低。
與圖8中之實施例相比，在圖23中展示其中閘極終端11與浮動接觸層102之間的距離減小之一實例。
另外，浮動接觸層102與汲極接觸層9之間的距離之一對應增加(在圖8、圖23中，閘極-汲極距離保持不變)可導致汲極終端9與浮動接觸件102之間的2DEG部分相較於圖8之裝置在圖23之裝置中之一較低關斷狀態偏壓下變得顯著空乏。
圖24A繪示本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區101放置於漂移區內部。此實施例類似於圖9A中繪示之實施例。然而，在此實施例中，與圖9A中之實施例相比，閘極終端11與浮動接觸層之間的距離減小。
將浮動接觸層104及p注射器區101形成為島而非一連續條帶可具有兩個優點： 　●    在本發明之先前章節中提及之對接通狀態電阻之效應。 　●    可使一橫向空乏(沿著z軸)能夠從閘極終端延伸穿過島之間的間隙，從而使汲極終端9與浮動接觸件104之間的2DEG 107空乏且在汲極終端9與浮動接觸件104之間產生一電位差。相較於汲極終端與浮動接觸件之間的2DEG 107之垂直空乏(沿著y軸)，此效應可在一較低關斷狀態偏壓下減少來自p注射器區101之電洞注射。
圖24B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖24B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。
浮動接觸層104與汲極接觸層9之間的距離之一增加(在圖9A、圖24A中，閘極-汲極距離保持不變)可導致汲極終端與浮動接觸件之間的2DEG部分107相較於圖9A之裝置在圖24A之裝置中之一減小關斷狀態偏壓下變得空乏。
與圖8及圖23中之實施例相比，在圖25A中，閘極終端11與浮動接觸層102之間的距離進一步減小。在此實施例中，浮動歐姆接觸件及p注射器區101放置於處於源極電位之場板下方。
在圖25B中，一額外p區132放置於浮動接觸層102與汲極終端之間以在其中需要省略來自p注射器區101之電洞注射電流/洩漏電流之關斷狀態條件下實現浮動接觸層與汲極終端之間的2DEG層之一更容易空乏。
在一額外實施例中，浮動接觸層102及p注射器區101沿著閘極-汲極軸分離且使用金屬互連件125連接，如圖26A中繪示。在此實施例中，金屬接觸件126放置於p注射器區101上。
類似地，在以p注射器區島為特徵之其他實施例中(諸如圖24A中繪示之實施例)，沿著閘極-汲極軸(z軸)在浮動接觸件104與p注射器區101之間可存在一分離。浮動金屬互連件103可用於連接區101及104。
在一些實施例中，浮動接觸件102、104與閘極終端10之間的距離可小於p注射器區島101與閘極終端10之間的距離。
在其他實施例中，p注射器區島101與閘極終端10之間的距離可小於浮動接觸件102、104與閘極終端10之間的距離。
在其他實施例中，浮動接觸件102、104可放置於閘極終端10與p注射器區島101之間(沿著z軸)。
在其他實施例中，p注射器區島101可放置於閘極終端10與浮動接觸件102、104之間(沿著z軸)。
在圖26B中繪示此處描述之實施例之一個實例。圖26B展示作用區域之一截面之一俯視圖(x、z軸)。在此實施例中，浮動接觸件102放置於閘極終端10與p注射器區島101之間。浮動接觸件102使用金屬互連件128連接至p注射器島101。浮動接觸件102及p注射器島101兩者皆由源極連接場板130覆蓋。區129係源極接觸件與場板金屬130之間的一通孔連接。
圖27繪示本發明之一進一步實施例之一橫截面之一示意圖。此實施例不包括AlGaN層1上之一浮動接觸件。此實施例包括一浮動p型摻雜區119，視情況具有一浮動金屬接觸件118。在此實施例中，p摻雜區可充當一場環以致力於減小閘極終端之汲極邊緣處之電場峰值(參見圖20、圖21中之電場峰值)。此場環對減小閘極結構處之場峰值之效應可比更普遍使用金屬作為場板更為有效。藉由在一給定關斷狀態偏壓(例如，100 V至200 V)下達成所觀察電場峰值之一減小及結構中之靜電位之一更有利分佈，可減小動態導通電阻效應。
圖28展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中p摻雜區119包括在第三維度上分離之島而非p型摻雜區之一連續條帶。與圖27中繪示之實施例相比，此實施例可藉由達成一較低靜態接通狀態電阻而係更有利的，此係因為p摻雜區正下方之2DEG之區可具有一較低電子濃度。在關斷狀態條件下在p摻雜島區(沿著x軸)之間產生之一空乏區可保護閘極終端之邊緣以免曝露至一高電場。
圖28進一步展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。
圖29繪示本發明之一進一步實施例之一橫截面之一示意圖。此實施例類似於圖27中之實施例，但包括一浮動p型摻雜區121之一第二列及一第二金屬接觸件131。
圖30展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中第二p摻雜區121包括在第三維度上分離之島而非p型摻雜區之一連續條帶。
圖30進一步展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)。
圖31繪示本發明之一進一步實施例之一橫截面之一示意圖。此實施例類似於圖29中之實施例，但含有p型摻雜區123之一第三列及一第三金屬接觸件122。
圖32展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中第二p摻雜區121包括在第三維度上分離之島而非p型摻雜區之一連續條帶。
在圖32中繪示之實例中： -  第一列中之p型摻雜島區沿著x軸之分離被標記為距離(a)。距離(a)亦表示閘極終端之邊緣與p摻雜島之第一列之間沿著z軸之分離。 -  第二列中之p型摻雜島區沿著x軸之分離被標記為距離(b)。距離(b)亦表示p摻雜島之第一列之邊緣與p摻雜島之第二列之間沿著z軸之分離。 -  第三列中之p摻雜島區沿著x軸之分離被標記為(c)。距離(c)亦表示p摻雜島之第二列之邊緣與p摻雜島之第三列之間沿著z軸之分離。
在此實例中，(c)＞(b)＞(a)。此等維度可為一重要設計參數，其在關斷狀態條件下對裝置中之靜電位進行塑形且因此可在不同裝置設計中最佳化。
圖33繪示本發明之一進一步實施例之一橫截面之一示意圖。在此實施例中，浮動金屬接觸件連接至浮動金屬場板127之電位。在其他實施例中，浮動金屬接觸件118、131、122可連接至源極電位、閘極電位或其他浮動金屬場板之電位。
圖34繪示本發明之一進一步實施例之一橫截面之一示意圖。在此實施例中，p摻雜場板結構118、119、127及浮動金屬接觸件102/p注射器區101在相同裝置中組合使用。此設計可導致在如圖22之實例中展示之高關斷狀態偏壓電壓條件下抑制結構中存在之兩個電場峰值。此組合設計可進一步改良裝置之動態導通電阻效能。
除圖34中之實施例之外，本文中提出之p摻雜場板結構119、121、123及浮動p注射器結構101、102之其他組合亦在本發明之範疇內。可實施在本發明中(在不同實施例中)揭示之不同結構之此等組合以針對廣泛範圍之關斷狀態應力進一步減小動態接通狀態電阻之效應。
一般言之，在本發明中，第一導電類型係指p型導電性且第二導電類型通常係指n型導電性。然而，將理解，導電類型可容易地反轉。熟習此項技術者將理解，在前述描述及隨附發明申請專利範圍中，參考一裝置之概念圖解(諸如展示標準橫截面透視圖之彼等及隨附圖式中展示之彼等)做出諸如「頂部」、「上方」、「重疊」、「下方」、「橫向」等之位置術語。此等術語為便於參考而使用而不旨在具有限制性質。因此，此等術語應被理解為指代處於如隨附圖式中展示之一定向時之一裝置。
儘管已鑑於如上文闡述之較佳實施例描述本發明，然應理解，此等實施例僅係闡釋性且發明申請專利範圍不限於該等實施例。熟習此項技術者將能夠鑑於本發明做出修改及替代，其等被認為落入隨附發明申請專利之範疇內。本說明書中揭示或繪示之各特徵可併入本發明中，無論是單獨還是以與本文中揭示或繪示之任何其他特徵之任何適當組合。
熟習此項技術者將想到許多其他有效替代方案。將理解，本發明不限於所描述實施例，而涵蓋落入本發明之精神及範疇內之全部修改。
1:AlGaN層/第三區/區 2:GaN層/第二區 3:過渡層 4:矽基板 5:基板電極/基板終端 6:二氧化矽鈍化/區域/鈍化層 7:表面鈍化/表面鈍化介電質 8:源極電極/源極終端/低電壓源極終端 9:汲極電極/汲極終端/第二接觸件/汲極金屬/汲極接觸層 10:閘極電極/閘極終端/閘極控制終端/閘極 11:pGaN層/pGaN區/p型區/閘極終端/高度p摻雜III-V族半導體/pGaN閘極/第四區 26:閘極墊金屬 27:源極墊金屬 28:汲極墊金屬 29:作用區域 30:第二作用區域 80:外部驅動器 90:額外電極 101:p注射器區/pGaN電洞注射層 102:浮動接觸件(電極/電洞轉換器) 103:浮動金屬互連件 104:歐姆接觸件/浮動接觸件 105:金屬通孔 106:金屬接觸件 107:在汲極電極9與歐姆接觸件104之間處於零偏壓之二維電子氣(2DEG)連接 108:浮動接觸件/金屬化軌跡(電子/電洞轉換器)/連續金屬化層 109:浮動接觸件(電子/電洞轉換器) 110:鈍化層/鈍化/金屬間介電質 111:鈍化層/鈍化/金屬間介電質 112:浮動金屬互連件/金屬化層 113:歐姆接觸件/浮動接觸件 114:額外p區/第二浮動區 115:強二維電子氣(2DEG)電連接 116:弱二維電子氣(2DEG)電連接 117:注射器控制電極 118:浮動金屬接觸件/p摻雜場板結構 119:p摻雜區/p摻雜場板結構 120:經捕獲負電荷區 121:p摻雜區/p摻雜場板結構 122:浮動金屬接觸件/第三金屬接觸件 123:p摻雜區/p摻雜場板結構 125:金屬互連件 126:金屬接觸件 127:金屬場板/p摻雜場板結構/浮動金屬場板 128:金屬互連件 129:金屬通孔/區 130:金屬場板/源極連接場板 131:浮動金屬接觸件/第二金屬接觸件 132:額外p區
從隨附圖式將更完整地理解本發明，然而，此不應被視為將本發明限於所展示之特定實施例，而是僅用於說明及理解。 圖1示意性地展示先前技術中之一pGaN HEMT之作用區域中之橫截面； 圖2示意性地展示具有由一外部驅動器驅動之一額外電洞注射器電極之一pGaN HEMT之作用區域中之橫截面； 圖3繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部； 圖4A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中全部電極皆處於零偏壓； 圖4B繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中汲極終端經偏壓至一適度高電壓(例如，標稱崩潰之約60%)； 圖4C繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中汲極終端經偏壓至一高電壓(例如，高於標稱崩潰)； 圖4D繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中閘極及汲極終端經偏壓至一低正電壓，即，裝置處於接通狀態條件； 圖5A繪示根據本發明之一項實施例之本發明之一電路示意圖，其中全部電極皆處於零偏壓； 圖5B繪示根據本發明之一項實施例之本發明之一電路示意圖，其中汲極終端經偏壓至一高電壓(例如，高於標稱崩潰)； 圖6A繪示本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區放置於漂移區外部； 圖6B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖6B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖6C展示圖6B中之結構之一變體之一俯視圖及橫截面； 圖7展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於漂移區外部；圖7展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖8繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區內部； 圖9A繪示本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區放置於漂移區內部； 圖9B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖9B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖10展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於汲極電極指狀物金屬化下方；圖10展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖11展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於汲極電極指狀物金屬化下方；圖11展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖12展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個p注射器區放置於漂移區內部且至少一個浮動接觸件放置於汲極電極指狀物金屬化下方；圖12展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖13展示本發明之作用區域之一截面之一俯視圖(x、z軸)，其中至少一個浮動接觸件放置於漂移區內部且至少一個p注射器區放置於汲極電極指狀物金屬化下方；圖13展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖14展示本發明之一指叉式裝置佈局實施例之一俯視圖(x、z軸)； 圖15A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部； 圖15B繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部； 圖16A繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部； 圖16B繪示根據本發明之一項實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區外部； 圖17展示本發明之一指叉式裝置佈局實施例之一俯視圖(x、z軸)； 圖18繪示根據本發明之第二態樣之一橫截面二極體之一示意圖，其中p注射器區放置於漂移區外部； 圖19繪示展示在一關斷狀態應力週期之後的一Si上GaN HEMT之接通狀態電阻之一典型增加之一圖表； 圖20繪示針對100 V之一關斷狀態汲極電壓偏壓觀察到之電場峰值之一技術電腦輔助設計(TCAD)結果； 圖21繪示針對400 V之一關斷狀態汲極電壓偏壓觀察到之電場峰值之一技術電腦輔助設計(TCAD)結果； 圖22繪示針對600 V之一關斷狀態汲極電壓偏壓觀察到之電場峰值之一技術電腦輔助設計(TCAD)結果； 圖23繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區內部且閘極終端與浮動接觸層之間的距離相較於圖8中繪示之實施例減小； 圖24A繪示根據本發明之一進一步實施例之本發明之作用區域之一截面之一三維示意圖，其中至少一個p注射器區放置於漂移區內部，且閘極終端與浮動接觸層之間的距離相較於圖9A中繪示之實施例減小； 圖24B展示本發明之作用區域之相同截面之一俯視圖(x、z軸)；圖24B展示沿著俯視圖中展示之切割線之本發明之作用區域之一橫截面之一示意圖(x、y軸)； 圖25A繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區內部且閘極終端與浮動接觸層之間的距離相較於圖8及圖23中繪示之實施例減小，且其中浮動歐姆接觸件及p注射器區放置於處於源極電位之場板下方； 圖25B繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中p注射器區放置於漂移區內部且閘極終端與浮動接觸層之間的距離相較於圖8及圖23中繪示之實施例減小，且其中一額外p區放置於浮動接觸層與汲極終端之間； 圖26A繪示根據本發明之一進一步實施例之本發明之作用區域之一橫截面之一示意圖，其中浮動接觸層及p注射器區沿著閘極-汲極軸分離且使用金屬互連件連接； 圖26B展示根據本發明之一進一步實施例之作用區域之一截面之一俯視圖(x、z軸)，其中浮動接觸件放置於閘極終端與p注射器區島之間； 圖27繪示本發明之一進一步實施例之一橫截面之一示意圖，其包括一浮動p型摻雜區，視情況具有一浮動金屬接觸件； 圖28繪示根據本發明之一實施例之作用區域之一截面之一俯視圖(x、z軸)，其中浮動p摻雜區包括在第三維度上分離之島，且進一步展示沿著俯視圖中展示之一切割線之作用區域之一橫截面之一示意圖； 圖29繪示本發明之一進一步實施例之一橫截面之一示意圖，其包括一浮動p型摻雜區之一第二列及一第二金屬接觸件； 圖30繪示根據本發明之一實施例之作用區域之一截面之一俯視圖(x、z軸)，其中第二浮動p摻雜區包括在第三維度上分離之島； 圖31繪示本發明之一進一步實施例之一橫截面之一示意圖，其包括一浮動p型摻雜區之一第三列及一第三金屬接觸件； 圖32繪示根據本發明之一實施例之作用區域之一截面之一俯視圖(x、z軸)，其中第三浮動p摻雜區包括在第三維度上分離之島； 圖33繪示本發明之一進一步實施例之一橫截面之一示意圖，其中浮動金屬接觸件連接至一浮動金屬場板之電位； 圖34繪示本發明之一進一步實施例之一橫截面之一示意圖，其中p摻雜場板結構及浮動金屬接觸件/p注射器區在相同裝置中組合使用。
1:AlGaN層/第三區/區
2:GaN層/第二區
3:過渡層
4:矽基板
5:基板電極/基板終端
6:二氧化矽鈍化/區域/鈍化層
7:表面鈍化/表面鈍化介電質
8:源極電極/源極終端/低電壓源極終端
9:汲極電極/汲極終端/第二接觸件/汲極金屬/汲極接觸層
10:閘極電極/閘極終端/閘極控制終端/閘極
11:pGaN層/pGaN區/p型區/閘極終端/高度p摻雜III-V族半導體/pGaN閘極/第四區
101:p注射器區/pGaN電洞注射層
102:浮動接觸件(電極/電洞轉換器)

Claims (39)

  1. 一種基於III族氮化物半導體之異質接面裝置，其包括： 一基板； 一III族氮化物半導體區，其定位於該基板上方，其中該III族氮化物半導體區包括包含至少一種二維載氣之一異質接面； 一第一終端，其可操作地連接至該III族氮化物半導體區； 一第二終端，其可操作地連接至該III族氮化物半導體區且與該第一終端橫向間隔； 一閘極結構，其定位於該III族氮化物半導體區上面且在該第一終端及該第二終端之間橫向間隔，該閘極結構係一第一導電類型； 一控制閘極終端，其可操作地連接至該閘極結構，其中施加至該控制閘極終端之一電位調變及控制流動通過該第一終端與該第二終端之間的該二維載氣之一電流，該至少一種二維載氣係一第二導電類型；及 該第一導電類型之至少一個浮動結構，其定位於該III族氮化物半導體區上方且與該第二終端橫向間隔。
  2. 如請求項1之基於III族氮化物半導體之異質接面裝置，其中該至少一個浮動結構包括與該第二終端橫向間隔之該第一導電類型之載子之至少一個注射器；且 一浮動接觸層定位於該二維載氣上方且可操作地連接至該至少一個注射器及該III族氮化物半導體區，其中該浮動接觸層與該第二終端橫向間隔。
  3. 如請求項2之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器與該第二終端之間的一橫向間隔小於該至少一個注射器與該第一終端之間的一橫向間隔。
  4. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一種二維載氣之至少一個部分存在於該第二終端與該浮動接觸層之間，其中該至少一種二維載氣之該至少一個部分經組態以在該第二終端與該浮動接觸層之間提供由該第二導電類型之載子製成之一導電路徑。
  5. 如請求項4之基於III族氮化物半導體之異質接面裝置，其中在操作中，在施加於該第二終端上之一電位大於該第一終端上之一電位之後，該至少一種二維載氣類型之該至少一個部分部分空乏或完全空乏。
  6. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中： 該至少一種二維載氣之一或多者係一二維電子氣(2DEG)；及/或 該第一終端係一源極終端；及/或 該第二終端係一汲極終端；及/或 該第一導電類型之載子之該至少一個注射器之各者係電洞之一p注射器。
  7. 如請求項6之基於III族氮化物半導體之異質接面裝置，其中該浮動接觸層經組態以將電子轉換為電洞，以便充當一電子轉電洞轉換器。
  8. 如請求項6之基於III族氮化物半導體之異質接面裝置，其中該裝置經組態使得由該至少一個p注射器注射之該等電洞之一電流實質上等於經由該一或多個2DEG之一部分在該汲極終端與該浮動接觸件之間之一電子電流。
  9. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該浮動接觸層及該第一終端及該第二終端之各者經組態以電連接至該至少一種二維載氣之至少一部分。
  10. 如請求項9之基於III族氮化物半導體之異質接面裝置，其中該浮動接觸層與該至少一種二維載氣及該至少一個注射器之一或多者進行一歐姆接觸或一肖特基接觸。
  11. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該浮動接觸層包括未可操作地連接至任何電極或終端之至少一個經隔離金屬層。
  12. 如請求項1至3中任一項之基於III族氮化物半導體之異質接面裝置，其中在使用中，當相對於該第一終端將一關斷狀態電壓施加至該第二終端時或在該第二終端之電壓升高時之暫態期間，發生該第一導電類型之載子之一注射。
  13. 如請求項1至3中任一項之基於III族氮化物半導體之異質接面裝置，其中在該裝置之一接通狀態期間發生該第一導電類型之載子之一注射。
  14. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器及該浮動接觸層至該III族氮化物半導體區之操作性連接之至少一者在該第一終端與該第二終端之間橫向間隔。
  15. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器及該浮動接觸層至該III族氮化物半導體區之該操作性連接之至少一者在該第一終端與該第二終端之間的一區外部橫向間隔。
  16. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該裝置包括一第三維度上之複數個注射器島，其中該複數個注射器島(i)全部連接至一單一浮動接觸層，或(ii)各連接至複數個單一浮動接觸層之至少一者。
  17. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其進一步包括在該第二終端與該浮動接觸層之該接觸件之間橫向間隔之一第二浮動p型區。
  18. 如請求項1至3中任一項之基於III族氮化物半導體之異質接面裝置，其中該第一終端與該控制閘極終端可操作地連接。
  19. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中一溝槽或一凹槽經提供用於該第一終端及該第二終端以及該浮動接觸層之一或多者之金屬化，使得在該第一終端及該第二終端以及該浮動接觸層之該一或多者與該至少一種二維載氣之其等各自部分之間建立一直接連接。
  20. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器凹陷於該III族氮化物半導體區之表面下方。
  21. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器、該浮動接觸層及該浮動接觸層至該III族氮化物半導體區之該操作性接觸與該第二終端之間的該至少一種二維載氣之一部分係在該裝置之一第二作用區域中，其中該裝置之該第二作用區域與包括該第一終端及該第二終端之該裝置之一第一作用區域隔離； 視情況，其中(i)該第二作用區域中之該至少一種二維載氣之該部分與該第一作用區域中之該至少一種二維載氣接觸或係其之一延續，或(ii)該第二作用區域中之該至少一種二維載氣之該部分與該第一作用區域中之該至少一種二維載氣隔離或以其他方式分離。
  22. 如請求項2或3之基於III族氮化物半導體之異質接面裝置，其中該至少一個注射器、該浮動接觸層及該浮動接觸層至該III族氮化物半導體區之該操作性接觸與該第二終端之間的該至少一種二維載氣之一部分之一或多者定位於一汲極墊下方。
  23. 如請求項1之基於III族氮化物半導體之異質接面裝置，其中該至少一個浮動結構在該第二終端與該控制閘極終端之間，且其中該至少一個浮動結構與該控制閘極終端之間的一橫向間隔小於該至少一個浮動結構與該第二終端之間的一橫向間隔。
  24. 如請求項23之基於III族氮化物半導體之異質接面裝置，其中該至少一個浮動結構經組態以當相對於該第一終端將一高電壓施加至該第二終端時減小該閘極結構周圍之一電場峰值。
  25. 如請求項23或24之基於III族氮化物半導體之異質接面裝置，其進一步包括連接至該至少一個浮動結構之一浮動金屬層。
  26. 如請求項23或24之基於III族氮化物半導體之異質接面裝置，其中該至少一個浮動結構連接在一場板下方，其中該場板： 連接至該第一終端或該控制閘極終端；或 該場板係浮動的而未與一終端連接。
  27. 如請求項23或24之基於III族氮化物半導體之異質接面裝置，其進一步包括在該閘極終端與該第二終端之間橫向間隔之複數個浮動結構，其中該等浮動結構與該閘極終端之間的一橫向間隔小於該等浮動結構與該第二終端之間的一橫向間隔。
  28. 如請求項23或24之基於III族氮化物半導體之異質接面裝置，其進一步包括定位於一第三維度上之該第一導電類型之複數個浮動島。
  29. 如請求項28之基於III族氮化物半導體之異質接面裝置，其進一步包括一浮動接觸層，其中不存在該浮動接觸層與該III族氮化物半導體區之間的一連接。
  30. 如請求項28之基於III族氮化物半導體之異質接面裝置，其中該等浮動島之間的一間距經選擇以減小一靜態接通狀態電阻之一增加且保護該閘極結構抵抗高電場。
  31. 如請求項28之基於III族氮化物半導體之異質接面裝置，其中該複數個浮動島全部連接至一單一浮動金屬層。
  32. 如請求項28之基於III族氮化物半導體之異質接面裝置，其中該複數個浮動島中之該等浮動島配置成列，其中各列島連接至一不同浮動金屬層。
  33. 如請求項32之基於III族氮化物半導體之異質接面裝置，其中該等浮動島之間的一間距隨列而變化。
  34. 如請求項32之基於III族氮化物半導體之異質接面裝置，其包括浮動島之一第一列及浮動島之一第二列，其中該第二列中之浮動島之間的一間距不同於該第一列中之浮動島之間的一間距。
  35. 如請求項33之基於III族氮化物半導體之異質接面裝置，其中該等浮動島之間的該間距針對最靠近該閘極結構之一列最小。
  36. 一種製造一基於III族氮化物半導體之異質接面裝置之方法，該方法包括： 形成一基板； 形成定位於該基板上方之一III族氮化物半導體區，其中該III族氮化物半導體區包括包含至少一種二維載氣之一異質接面； 形成可操作地連接至該III族氮化物半導體區之一第一終端； 形成在一第一維度上與該第一終端橫向間隔且可操作地連接至該III族氮化物半導體區之一第二終端； 在一閘極結構上形成一閘極終端，該閘極結構定位於該III族氮化物半導體區上面；及 形成在該III族氮化物半導體區上方且與該第二終端橫向間隔之第一導電類型之至少一個浮動結構。
  37. 如請求項36之製造一基於III族氮化物半導體之異質接面裝置之方法，其中形成該至少一個浮動結構包括形成與該第二終端橫向間隔之一第一導電類型之載子之至少一個注射器；且 其中該方法進一步包括在該至少一種二維載氣上方形成一浮動接觸層，其中該浮動接觸層可操作地連接至該III族氮化物半導體區且與該第二終端橫向間隔；及 形成該至少一個該注射器與該浮動接觸層之間的至少一個操作性連接。
  38. 如請求項36之製造一基於III族氮化物半導體之異質接面裝置之方法，其包括在該第二終端與該控制閘極終端之間形成該至少一個浮動結構，其中該至少一個浮動結構與該閘極終端之間的一橫向間隔小於該第一導電類型之該至少一個浮動結構與該第二終端之間的一橫向間隔。
  39. 一種基於III族氮化物半導體之異質接面裝置，其包括： 一基板； 一III族氮化物半導體區，其定位於該基板上方，其中該III族氮化物半導體區包括包含至少一種二維載氣之一異質接面； 一第一終端，其可操作地連接至該III族氮化物半導體區且與該至少一種二維載氣形成一肖特基或一歐姆接觸； 一第二終端，其可操作地連接至該III族氮化物半導體區且與該第一終端橫向間隔，從而與該至少一種二維載氣形成一肖特基或一歐姆接觸； 一第一導電類型之載子之至少一個注射器，其與該第二終端橫向間隔；及 一浮動接觸層，其定位於該二維載氣上方且可操作地連接至該至少一個注射器及該III族氮化物半導體區，其中該二維載氣係一第二導電類型。
TW110101279A 2020-01-13 2021-01-13 三五族半導體裝置 TW202141789A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/740,996 US11211481B2 (en) 2020-01-13 2020-01-13 III-V semiconductor device
US16/740,996 2020-01-13

Publications (1)

Publication Number Publication Date
TW202141789A true TW202141789A (zh) 2021-11-01

Family

ID=74186704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101279A TW202141789A (zh) 2020-01-13 2021-01-13 三五族半導體裝置

Country Status (5)

Country Link
US (1) US11211481B2 (zh)
EP (1) EP4073848A1 (zh)
CN (1) CN115280512A (zh)
TW (1) TW202141789A (zh)
WO (1) WO2021144297A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
EP4135051A1 (en) * 2021-08-10 2023-02-15 Infineon Technologies Austria AG Lateral iii/v heterostructure field effect transistor
CN115863420A (zh) * 2021-09-24 2023-03-28 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US11888027B2 (en) * 2021-12-22 2024-01-30 Texas Instruments Incorporated Monolithic integration of high and low-side GaN FETs with screening back gating effect

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236811B1 (ko) 2006-03-10 2013-02-25 페어차일드코리아반도체 주식회사 질화물계 반도체 소자 및 그 제조방법
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
US8921893B2 (en) 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP7075128B2 (ja) 2018-04-23 2022-05-25 ナヴィタス セミコンダクター インコーポレイテッド 改良された終端構造を有する窒化ガリウムトランジスタ

Also Published As

Publication number Publication date
WO2021144297A1 (en) 2021-07-22
US11211481B2 (en) 2021-12-28
US20210217882A1 (en) 2021-07-15
EP4073848A1 (en) 2022-10-19
CN115280512A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US8928003B2 (en) Nitride semiconductor device
US10204998B2 (en) Heterostructure device
KR100850026B1 (ko) Ⅲ-질화물 전류 제어 디바이스와 그 제조방법
US8552471B2 (en) Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
US9171937B2 (en) Monolithically integrated vertical JFET and Schottky diode
US11081578B2 (en) III-V depletion mode semiconductor device
JP5546099B2 (ja) 高電圧ＧａＮトランジスタ
KR101562879B1 (ko) 반도체 장치
US7498618B2 (en) Nitride semiconductor device
US11658236B2 (en) III-V semiconductor device with integrated power transistor and start-up circuit
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
EP1705714B1 (en) Field effect transistor and method of manufacturing the same
CN108028273B (zh) 半导体装置和制造半导体装置的方法
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
US11211481B2 (en) III-V semiconductor device
US20100207164A1 (en) Field effect transistor
JP7411790B2 (ja) 窒化ガリウムデバイス及びその駆動回路
US20140252370A1 (en) Nitride semiconductor device and method of manufacturing the same
WO2017014032A1 (en) Semiconductor device and method for making a semiconductor device
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
US20120280281A1 (en) Gallium nitride or other group iii/v-based schottky diodes with improved operating characteristics
CN113257899A (zh) 具有在栅极结构中的掺杂的半导体区的高电子迁移率晶体管
US20230117946A1 (en) Iii-v semiconductor device
JP5549081B2 (ja) 半導体装置及びその製造方法
CN113497137A (zh) 一种半导体器件及其制备方法