CN115280512A - Iii-v族半导体器件 - Google Patents

Iii-v族半导体器件 Download PDF

Info

Publication number
CN115280512A
CN115280512A CN202180020545.7A CN202180020545A CN115280512A CN 115280512 A CN115280512 A CN 115280512A CN 202180020545 A CN202180020545 A CN 202180020545A CN 115280512 A CN115280512 A CN 115280512A
Authority
CN
China
Prior art keywords
terminal
nitride semiconductor
floating
group iii
injector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180020545.7A
Other languages
English (en)
Inventor
弗洛林·乌德雷亚
洛伊佐斯·埃夫蒂米乌
焦尔贾·隆戈巴尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Gallium Nitride Device Co ltd
Original Assignee
Cambridge Gallium Nitride Device Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Gallium Nitride Device Co ltd filed Critical Cambridge Gallium Nitride Device Co ltd
Publication of CN115280512A publication Critical patent/CN115280512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种异质结器件，包括：衬底(4)；III族氮化物半导体区，纵向地位于衬底上方或之上并且包括具有二维载流子气的异质结；横向地间隔开的第一端子(8)和第二端子(9)，操作性地连接到半导体；第一导电类型的栅极结构(1)，位于半导体区上方或纵向地之上，并横向间隔开地设在在第一端子和第二端子之间；控制栅极端子(10)，操作性地连接到栅极结构，施加到控制栅极端子的电位调制和控制端子之间的通过载流子气的电流，载流子气是第二导电类型；第一导电类型的载流子注入器(101)，与第二端子横向地间隔开；以及浮置接触层(102)，位于载流子气之上并与第二端子横向地间隔开，并且操作性地连接到注入器和半导体区。

Description

III-V族半导体器件
技术领域
本公开涉及半导体器件。特别地，但不排他地，本公开涉及异质结构AlGaN/GaN高电子迁移率晶体管或整流器。
背景技术
氮化镓(GaN)是一种宽带隙材料，其特性使其成为需要固态器件的多个应用领域(例如，射频电子、光电子、电力电子)的合适的候选材料。
GaN技术允许具有高电子迁移率和高饱和速度的晶体管的设计。GaN的这些特性使其成为高功率和高温微波应用(例如，雷达和蜂窝通信系统)的良好候选。随着系统在用户和所需容量的扩展，对增加其工作频率和功率的兴趣也相应地增加。更高频率的信号可以携带更多信息(带宽)，并允许具有非常高增益的更小天线。
此外，具有宽带隙的GaN提供了发射更高频率的光的潜力，例如，电磁光谱中的绿色、蓝色、紫色和紫外线部分。
在过去的十年中，氮化镓(GaN)越来越被认为是一种非常有前途的用于功率器件领域的材料。应用领域包括便携式消费电子产品、太阳能逆变器、电动汽车和电源。材料的宽带隙(Eg＝3.39eV)导致高临界电场(Ec＝3.3MV/cm)，这可以导向具有更短的漂移区的器件的设计，因而如果与具有相同击穿电压的硅基器件相比，导通状态电阻更低。
氮化铝镓(AlGaN)/GaN异质结构的使用还允许在异质界面处形成二维电子气(2DEG)，其中载流子可以达到非常高的迁移率(μ＝2000cm2/(Vs))值。除此之外，存在于AlGaN/GaN异质结构的压电极化电荷导致2DEG层中的高电子密度(例如，1x1013cm-2)。这些特性允许具有极具竞争力的性能参数的高电子迁移率晶体管(HEMT)和肖特基势垒二极管的开发。大量研究集中在使用AlGaN/GaN异质结构的功率器件的开发上。
然而，已经发现固有地存在于AlGaN/GaN异质界面的2DEG在先前的高压应力下是不稳定的并且会失去电子电荷。这种现象称为动态Ron或电流崩溃。当器件在截止状态中处于高压应力下时(高压漏极端子相对于源极端子存在高电位，并且栅极电压处于低于阈值电压的电位以确保器件截止)，2DEG中的部分电子会因在GaN块体中、过渡层(即被放置在衬底和GaN缓冲层之间的层)或在器件表面处的陷阱中的俘获机制而丢失。在钝化层中靠近栅极(控制端子)的热载流子注入也可能起到作用，尽管这不被认为是对动态Ron现象的主要贡献。这种从2DEG层到周围陷阱的电荷损失导致导通状态期间电导率的随后降低，从而导通状态电阻增加。在切换期间或当器件在实际系统中运行时也可以看到效果。
在栅极附近的热载流子注入和在GaN块体中、过渡层(即被放置在衬底和GaN缓冲层之间的层)或在器件表面处的电子的俘获效应，不仅导致2DEG层电导率的损失，而且还与阈值电压的偏移有关。在较高电场下，俘获和热载流子注入明显更加突出。电场的峰值之一发生在栅极结构边缘的漏极侧。
金属场板的使用在降低电场峰值方面也只是部分地成功。同时，如果场板向漏极端子的延伸过长，会减小容纳场的漂移区的有效距离，导致击穿电压的损失。
缓解导通状态电阻增加的另一种方法是在截止状态或导通状态操作期间注入空穴，以钝化块体或表面陷阱，并防止或减缓在2DEG层(在块体中或在表面处)附近的电子俘获。
因此，当截止状态应力先验存在时，有两种可能的方法来减少或最小化导通状态电阻动态增加的影响：(i)设计器件以减少结构中的场峰，特别是栅极结构周围的场峰，以减少或最小化来自2DEG和/或热载流子注入的电子俘获效应，以及(ii)和/或将空穴注入块体，并主动钝化块体或表面陷阱。
有几种理论描述了注入空穴的影响。一种可能的机制是，通过将高场从2DEG附近移向衬底，注入的空穴改变了从2DEG到衬底的电场分布。结果，2DEG暴露在较低的电场中，这减慢了2DEG附近的电子俘获机制，如D.Pagano等人在【“通过来自p-GaN栅极的空穴注入抑制GaN高电子迁移率晶体管(HEMT)中的衬底耦合”，Appl.Phys.Lett.115，203502(2019年)，https://doi.org/10.1063/1.5121637】所示出。请注意，在存在注入空穴的情况下，2DEG在截止状态期间仍会在高电压下耗尽，并且在非常高的电压(接近标称击穿)下，整个2DEG都会耗尽，但是电场的峰值会从2DEG移向衬底。
IKOSHI等人的US 2011/0215379 A1专利申请描述了一种被放置在半导体表面的p-型注入器，连接到具有与漏极几乎相同的电位的空穴注入器电极。专利描述了空穴注入器通过金属化连接到漏极电极的实施例。其他实施例均基于放置在p注入器区上的硬连线注入电极，描述了将p型注入器区被放置在漂移区内部、在栅极和高压端子(漏极)之间或者漂移区之外，靠近高压端子(漏极)。
KINZER等人的US 2019/0326427 A1专利申请描述了一种被放置在栅极和漏极端子之间的p型注入器，其不直接电接触漏极电极，而是与其电容连接。P注入器可以经由流过介电层(充当电容器的电介质)的位移电流注入空穴。器件仅在瞬态期间注入空穴，而不是在导通或截止条件下的稳态下注入空穴。注入量还受到瞬态dV/dt电流和介电层电容的限制。
当p注入器连接到电极时，如IKOSHI等人的US 2011/0215379 A1专利申请中所描述的，它导致在器件中出现不期望的截止状态垂直泄漏和横向泄漏。在非常高的截止状态电压下尤其如此。已知垂直泄漏存在于高电压下，并且在总泄漏电流中占主导地位。通常，这种横向HEMT的击穿不是由雪崩条件引起的，而是由高泄漏电流引起的，尤其是在高温下。空穴电流的存在会增加垂直泄漏电流，特别是对于高截止状态电压。
另一方面，通过电容连接p注入器，如KINZER等人在US 2019/0326427 A1中所描述的，器件只能在快速瞬态条件下注入空穴，并且电流受电容值的限制。因此，注入的空穴电流可能不足以钝化电荷，除非使用非常大的电容注入器区，这会增加成本并导致整体性能的下降。
图1示意性地示出现有技术中pGaN HEMT的有源区域的横截面。在一段时间的截止状态应力之后，由于电子在GaN 2块体、过渡层3(即被放置在衬底和GaN缓冲层之间的层)或在器件表面处(通常是区1和6之间的界面)中的陷阱中的电子的俘获，观察到动态Ron(或电流崩溃)现象。当器件受到先前的高电压截止状态应力时，对于高于阈值电压和漏极电位的给定的栅极电位，动态Ron通过电流减小来表现。
【K.J.陈等人，“硅基氮化镓功率技术：器件和应用”，载于《IEEE电子器件汇刊》，第64卷，第3期，第779-795页，2017年3月。】
【M.J.Uren等人，“用于抑制碳掺杂AlGaN/GaN HEMT中的动态Ron的“漏电介质”模型”，载于《IEEE电子器件汇刊》，第64卷，第7期，第2826-2834页，2017年7月。】
发明内容
图2示意性地示出pGaN HEMT的有源区域中的横截面，其中附加电极(在器件表面处的第四端子)连接到p型注入器。与漏极相比，此电极可以连接到不同的电位。通过电极的电位和电流可以由外部电路(可以是驱动器的一部分)提供，外部电路可以控制其操作以补偿动态Ron。控制序列可以预先确定(例如，在截止状态中以一定漏极电压导通)，或者可以具有来自电路的反馈，该电路在一定条件下估计Ron，并确定Ron是否退化并因此将电流注入到空穴注入器电极。
虽然以上描述的配置可以解决动态Ron，但使用四端子器件和通过附加电路控制p注入器电极可能会使晶体管的驱动电路复杂化，因此从系统角度来看吸引力较小。
本公开的一个目的是提供一种具有不同结构/配置设置的p型注入器，其在稳态中和在漏极端子的高压瞬变期间都作为空穴注入器操作，但它不是硬连线的或物理地连线到外部空穴注入器电极。目的是防止在施加先前的高压应力条件时在导通状态下耗尽2DEG，但限制和/或防止在较大的截止状态漏极电压下注入空穴，否则这可能会显著地增加泄漏电流和/或限制截止状态下允许的最大电压(相当于击穿电压)。
本公开的另一目的是提供一层或几层p型浮置结构，以减少或最小化栅极结构周围的电场。P型浮置结构的这些层可以通过保持浮置的金属层彼此接触，而不连接到端子。这种p型浮置结构可以作为第三维度中的不连续区提供。它们可选地可以通过连续的浮置金属层连接。这种p型浮置结构也可以与金属场板结合使用，以增强对栅极结构免受高电场的保护。
在此公开了一种III族氮化物半导体基异质结器件，包括衬底；III族氮化物半导体区，纵向位于衬底上方或之上，其中，III族氮化物半导体区包括异质结，异质结包括至少一种二维载流子气；第一端子，操作性地连接到III族氮化物半导体区；第二端子，操作性地连接到III族氮化物半导体区，并与第一端子横向地间隔开；栅极结构，位于III族氮化物半导体区上方或纵向之上，并且横向间隔开地设在第一端子和第二端子之间，栅极结构是第一导电类型；控制栅极端子，操作性地连接到栅极结构，其中施加到控制栅极端子的电位调制和控制第一端子和第二端子之间流过的二维载流子气的电流，至少一种二维载流子气是第二导电类型；以及第一导电类型的至少一个浮置结构，位于III族氮化物半导体区之上并与第二端子横向地间隔开。
在所附权利要求中阐述了各方面和优选特征。
如本文所描述的浮置结构可以包括高掺杂的III-V族半导体区、浮置接触层、载流子的注入器、电子空穴转换器、浮置岛状物和/或场环中的一个或多个。
通常，对纵向和横向位置和/或距离的引用分别是对纵向和横向维度中的位置和距离的引用。如本文所描述的，在器件的导通状态和/或截止状态操作期间，浮置接触层不被电连接到外部电极或者被外部偏置。
本领域技术人员将理解，与第二端子横向地间隔开的至少一个浮置结构包括位于第二端子与控制栅极端子之间的至少一个浮置结构，和/或远离第二端子和远离控制栅极端子的至少一个浮置结构。
可选地，至少一个注入器与第二端子之间的横向间隔可以小于至少一个注入器与第一端子之间的横向间隔。换言之，一个或多个注入器可以在横向维度上定位在比靠近第一端子更靠近第二端子，或者以其他方式定位在靠近第二端子或者在第二端子附近。
可替代地，一个或多个注入器可以在横向维度上定位在比靠近第二端子更靠近第一端子，或者以其他方式定位在接近第一端子或栅极端子，或者在第一端子或栅极端子附近。这在动态Ron应力被表明在施加到端子的相对低的电压截止状态应力(例如，100到200V)具有最大影响的情况下尤其有利。在这种情况下，空穴的注入在较低的截止状态电压下被触发，从而保护器件免受2DEG耗尽。
通过将浮置接触部放置在更靠近第一端子或栅极端子的位置，阻挡能力可能会受到影响。可以采用几种解决方案来减少或最小化这种影响。可选地，浮置接触部可以被放置在连接到栅极端子或第一端子的金属场板的下方。可替代地，第一导电类型的载流子的至少一个注入器可以在横向维度上定位在浮置接触部附近以及浮置接触部和第二端子之间，以促进耗尽区(在阻挡模式中)在注入层之外朝向第二端子的延伸。
一个或多个p型层，与用于栅极端子或空穴注入器的那些类似，可以横向地定位在浮置接触部和第二端子之间，以促进耗尽区(在阻挡模式下)在注入器层之外朝向第二端子的延伸。这样的p型层可以浮置并且不连接到任何端子或浮置接触部。p型层可以包括p型掺杂的GaN或AlGaN。p型层可以在第三维度中连续或不连续(垂直于横向和垂直维度)。在p型层形成不连续层的情况下，这些层之间在第三维度中的间距应该足够小，以确保它们之间在比击穿电压显著低的电压下完全耗尽，但又足够大，不会影响静态导通状态电阻。
本领域技术人员将理解，本文所使用的术语“间距”是指特征之间的间隔。术语“间距”和“间隔”在本文中可互换使用。
在此还公开了一种III族氮化物半导体基异质结器件，包括：衬底；III族氮化物半导体区，形成在衬底之上，其中，III族氮化物半导体区包括异质结，该异质结包括第一导电类型的至少一种二维载流子气；第一端子，操作性地连接到III族氮化物半导体区；第二端子，操作性地连接到III族氮化物半导体区并与第一端子横向地间隔开；栅极结构，具有被放置在III族氮化物半导体区上方的控制栅极端子，并且横向间隔开地设在第一端子和第二端子之间，其中施加到控制端子的电位调制和控制流过第一端与第二端之间的二维载流子气的电流；浮置接触层，操作性地连接到III族氮化物半导体区，被放置在二维载流子气上方并与第二端子横向地间隔开；第二导电类型的载流子的至少一个注入器，被放置在第二端子附近，并与第二端子横向地间隔开，其中至少一个注入器电连接到浮置接触部。
可选地，第二导电类型的至少一种二维载流子气的至少一部分可以存在于第二端子和浮置接触部之间。至少一种二维载流子气的部分可以在第二端子和浮置接触层之间提供由第二导电类型的载流子构成的导电路径。换言之，此二维载流子气在存在时(即，当未耗尽时)在第二端子和(浮置接触层的)浮置接触部之间提供由第二导电类型的载流子构成的导电路径。
在一些实施例中，当在操作中时，至少一种二维载流子气类型的至少一部分可以在施加到第二端子的电位显著大于施加到第一端子的电位时至少部分地耗尽。换言之，如果施加的电位差足够高，则将第二端子的接触部连接到浮置接触层的接触部的二维载流子气部分可能被完全耗尽。
在一个实施例中，器件可以是高电子迁移率晶体管(HEMT)；至少一种二维载流子气中的一种或多种可以是二维电子气(2DEG)；第一端子可以是源极端子；第二端子可以是漏极端子。第二导电类型的至少一个载流子的注入器中的一个或多个可以是空穴注入器，也称为空穴的p注入器。2DEG被形成在异质结的界面处，例如，由两层组成，GaN和AlGaN。包括至少两种具有不同带隙的材料的其他异质结层是可能的。
p注入器可以由任何III族氮化物层形成，例如，氮化镓(GaN)材料或氮化铝镓(AlGAN)材料。p型掺杂剂可以是例如，镁，但是技术人员将理解，除了镁p型掺杂剂之外或者代替镁p型掺杂剂，可以使用其他p型掺杂剂。p注入器可以通过在该层的特定区域掺杂p掺杂剂而作为现有异质结(GaN或AlGaN)的一部分被形成在现有层之一内，或者可以通过沉积生长或再生长或形成作为附加III族氮化物层。p注入器可以例如，由在AlGaN层顶部选择性地生长的p型掺杂GaN材料制成。
在一些实施例中，浮置接触层、第一端子和第二端子中的一个或多个可以被配置为操作性地连接到至少一种二维载流子气的至少一部分。可选地，到二维载流子气的这些操作性连接中的一些或全部可以是电连接。
栅极结构可以由p型区(凹陷或非凹陷、生长或再生长)形成，如现有技术p-栅极HEMT中已知的，并通过欧姆或肖特基金属化连接到栅极端子。有利地，在实施例中，可以用正阈值电压实现常关HEMT。p型掺杂剂可以是例如，镁，但是技术人员将理解除了镁p型掺杂剂之外或者代替镁p型掺杂剂，可以使用其他p型掺杂剂。
栅极结构可以包括p型栅极，并且到浮置接触层的p注入器的电接触本质上可以与由栅极控制端子与p型栅极形成的电接触类似。p型栅极区可以在与p注入器区相同的工艺步骤中被制造或被形成。可替代地，p型栅极区和p注入器区可以在单独的工艺步骤中被形成。在具有多个p型栅极区和/或多个p注入器区的实施例中，这些区域中的任何一个或所有可以在相同或单独的工艺步骤中被形成。
可替代地，栅极结构可以由其上置有栅极端子的凹陷或非凹陷绝缘层制成或形成。这是已知的现有MISFET(金属绝缘FET)。MISFET可以是常关或常通晶体管。
可替代地，栅极结构可以由直接被放置在III族氮化物区上的肖特基金属制成。在这种情况下，具有负阈值电压的常通晶体管(也称为耗尽型晶体管)被形成。
通过操作性地连接到III族氮化物区，第一端子、第二端子和浮置接触层与2DEG层或2DEG的部分形成电接触。如现有技术中已知的，第一端子和第二端子与2DEG的接触优选地是欧姆的。浮置接触层可以与被放置在下方的二维载流子气制造欧姆接触，以及，或者可替代地，与空穴注入器进行欧姆接触。可替代地，对于放置在下方的二维载流子气和空穴注入器中的一个或两者，肖特基接触也是可以的。
因此，在进一步的实施例中，浮置接触层可以具有或者是与至少一种二维载流子气和至少一个注入器中的一个或多个接触的欧姆接触或肖特基接触。换言之，浮置接触层可以与被放置在下方的二维载流子气进行欧姆接触和/或与空穴注入器进行欧姆接触。可替代地或除此欧姆接触之外，浮置接触层可以与被放置在下方的二维载流子气和/或空穴注入器形成肖特基接触。
浮置接触层可以包括至少一个不与任何电极或端子操作性地连接的隔离金属层。更一般地，浮置接触层可以是隔离金属层或分裂成几个不连接到任何其他电极或端子的隔离金属层。一个或多个隔离金属层可以在与工艺中的一个或多个其他金属层——例如，用于源极、漏极或栅极端子的那些——相同的工艺步骤中被制造或被形成。可替代地，可以在单独的工艺步骤中制造或形成任何或所有隔离金属层。
可替代地，浮置接触层可以由非常薄的、非常导电的层制成，例如，金属硅化物或其他与金属类似的材料。
浮置接触层与2DEG的接触可以与源极或漏极与2DEG的接触类似。这种接触可以在相同的工艺步骤中建立，并使用与源极和漏极相同的掩模。例如，在一些实施例中，可以提供沟槽或凹槽，以用于第一端子和第二端子以及浮置接触层中的一个或多个的金属化，从而在第一端子和第二端子与浮置接触层中的一个或多个以及至少一种二维载流子气的部分之间建立直接连接。
与浮置接触层的p注入器的接触可以与由p型栅极进行的接触类似(在p栅极HEMT的情况下)。这种接触可以在相同的工艺步骤中建立，并使用与p型栅极相同的掩模。
空穴的注入器不需要物理连接到任何空穴注入器电极(或漏极端子)，并且在一些实施例中可以仅电连接到也连接到部分2DEG的浮置接触层。2DEG中的一部分将第二端子(漏极)连接到浮置接触部。当第二端子(漏极)相对于第一端子正偏置时，由电子构成的电流从第二端子流过2DEG的将第二端子(漏极)连接到浮置接触部的部分。请注意，电子具有负电荷，并且实际的电子载流子以与电流相反的方向移动。浮置接触层(即未连接到任何外部电极的金属化区)将电子载流子转换为空穴载流子。换言之，由电子构成的电流现在转换为由空穴构成的相等或基本上相等的电流，其中p注入器充当空穴源(即空穴的提供者/注入器)。然后空穴被从p注入器区注入回III族氮化物区。这种注入在截止状态应力期间或在漏极电压升高的瞬态期间特别突出。然而，在非常高的栅极电压下，第二端子(漏极)和浮置接触部之间的2DEG部分会耗尽。结果，没有更多的电子流入浮置接触部，否则这些电子将转化为空穴并作为泄漏重新注入到结构中。结果是高压下的泄漏电流比在p注入器硬连线到空穴注入器电极(例如，漏极)的情况下的泄漏电流低。
浮置接触层(与p注入器结合)被配置为将来自2DEG的电子转换为来自p注入器的空穴，因此充当电子空穴转换器。在一些实施例中，这意味着由至少一个p注入器注入的空穴的电流大约、基本上或精确地等于漏极端子和浮置接触层之间的电子电流。漏极端子和浮置接触层之间的电子电流可以通过一种或多种2DEG中的一部分流动。通常，与2DEG和p注入器进行电和/或物理连接的浮置接触层可以用作电子空穴转换器。由p注入器(空穴的源)通过浮置电极转换器提供的空穴注入对于钝化III族氮化物区中的陷阱非常有效，或使耗尽区在截止状态应力期间远离被放置在源极和漏极之间的2DEG非常有效。因此，作为空穴注入的结果，器件不会受到或较少受到动态Ron(或电流崩溃)现象的影响。此外，由于浮置电极没有硬连线到任何外部电极或漏极端子，在非常高的电压下，浮置电极和漏极端子之间的2DEG部分可能会被强垂直电场(在相对于衬底在漏极上施加高电位期间产生)耗尽，并且空穴注入变得更弱并最终停止。这具有额外的益处，即在非常高的电压期间减少整体泄漏或增加器件的击穿(此处定义为最大结温下的泄漏何时达到最大可接受的泄漏电流)。
在一个实施例中，第一导电类型的载流子(空穴)的注入可以发生在相对于第一端子向第二端子施加截止状态电压时，或发生在第二端子的电压上升的瞬态期间。换言之，当提供高电压应力(第二端子上的高电压)时，空穴注入器可以在截止状态期间注入空穴。这是通过在充当载流子转换器的浮置接触金属的帮助下，将流过一部分2DEG的电子转换为空穴来完成的。可替代地或除此之外，第一导电类型的载流子的注入可以在器件的导通状态期间发生。这意味着除了截止状态下的空穴注入，或替代截止状态下的空穴注入，空穴注入可能发生在导通状态下。这可发生在第二端子(漏极)的电位比源极稍高时。然而，这种注入将受到限制，因为端子之间的电位差显著小于截止状态。然而，在经过一段时间的截止状态偏置后，被俘获的电子以及负电荷区在GaN缓冲器中持续存在的情况下，这种导通状态空穴注入可能很重要。随着第二端子上的电位随时间上升，空穴注入也可能发生在瞬态状态(即截止)期间。
空穴与电子的复合可以发生在2DEG中。穿过AlGaN层(例如，III族氮化物区的顶层)并最终穿过2DEG层以到达放置在2DEG层下方的陷阱的空穴热电子发射或隧穿、或空穴热电子发射和隧穿两者的组合可以产生。当2DEG层耗尽时，空穴的注入更强。当第二端子上的电位相对于第一端子上升时，2DEG会耗尽，并且在非常高的电位下完全耗尽。
可选地，至少一个注入器被凹入III族氮化物半导体区的表面的下方。一般来说，可以为p注入器提供凹陷，使得p注入器更靠近2DEG或在2DEG下方，以便更容易注入空穴。p注入器可以由GaN材料制成，其可以在进行凹陷后生长或再生长。
可选地，浮置接触层到III族氮化物半导体区的操作性连接可以横向间隔开地设在第一端子和第二端子之间。可替代地，浮置接触层到III族氮化物半导体区的操作性连接可以横向间隔开地设在在第一端子和第二端子之间的区之外。换言之，浮置接触层的实际接触部可以被放置在漂移区内或漂移区之外，在漏极附近。
除了上述之外或可替代地，至少一个注入器中的任何一个或所有注入器可以横向间隔开地设在第一端子和第二端子之间。可替代地或除此之外，至少一个注入器中的任何一个或所有注入器可以横向间隔开地设在第一端子和第二端子之间的区域之外。换言之，p注入器区可以被放置在漂移区内(横向间隔开地设在第一端子和第二端子之间)或漏极附近的漂移区之外(横向间隔开地设在第一端子和第二端子之间的区域之外)，在漏极附近。
p注入器和浮置接触部可以横向地插入在第一端子和第二端子之间的任何位置，或插入在第一端子和第二端子之间的区域之外但在第二端子的附近。当电场到达p注入器时，空穴的注入变得更高。在连接浮置接触层的接触部和漏极的2DEG部分在较高的电压下耗尽之前，p注入器下方的2DEG部分可能首先耗尽(或可能由于p-区而已经耗尽)。这有利于空穴的注入。这种空穴由电子空穴转换器(即浮置接触层)提供。转换为空穴的电子通过连接浮置接触层的接触部和漏极的2DEG部分提供。
将p注入器和浮置接触层横向地放置在第一端子和靠近第一端子的第二端子之间，在施加到漏极的较低电位下将允许空穴注入变得更强。几个这样的p注入器/浮置接触结构可以横向地被放置在第一端子和第二端子之间。一个或多个这样的p注入器/浮置接触结构被放置在漂移区内部的缺点是，在p注入器区的正下方，2DEG局部被衰弱，并且这可能会静态地增加器件的导通状态电阻。在第三维度中放置这种结构的岛状物有助于减轻这种影响。可替代地，这样的结构可以被放置在漏极金属化下方的漂移区之外(但是如本发明所述，不具有与漏极金属化的物理连接)。可替代地，为了减轻p注入器(或p注入器岛状物)被放置在源极和漏极之间的漂移区内部对源极和漏极之间的2DEG电荷强度的不利影响，n型区(生长或掺杂有n型掺杂剂)可以被放置在此类p岛状物下方，以增加p注入器或p注入器岛状物下方的2DEG的强度。可替代地，具有较高摩尔分数或较高厚度的AlGaN区可以在此类p注入器区下生长或再生长。AlGaN的摩尔分数越高或厚度越高，则区域中2DEG的强度越高。
在一些实施例中，器件可以包括在第三维度中的多个注入器岛状物，其中多个注入器岛状物或者(i)全部连接到单独浮置接触层，或者(ii)各自连接到多个单独浮置接触层中的至少一个。这意味着两个或更多个注入器中的每一个可以沿垂直于纵向和横向维度的轴(即第三维度的轴)彼此移位(或靠近/邻近)。在第三维度中的多个p注入器岛状物可以在漂移区内或漂移区外移位。在一些实施例中，一些或所有p注入器岛状物可以在横向维度上靠近或紧邻漏极端子，或者以其他方式比源极端子靠近漏极端子。这样的区域可以连接到多个浮置接触层或单独浮置接触层。
漏极端子和浮置接触层的接触部之间的2DEG部分可以紧邻漏极在漂移区内或漂移区之外，紧邻漏极。
在一些实施例中，浮置接触层和至少一种二维载流子气的在浮置接触层到III族氮化物半导体区的操作性接触与第二端子之间的载流子气部分在器件的第二有源区域中，其中器件的第二有源区域与包括第一和第二端子的器件的第一有源区域隔离；可选地，或者(i)第二有源区域中的至少一种二维载流子气的部分与第一有源区域中的至少一种二维载流子气接触、或是第一有源区域中的至少一种二维载流子气的延续，或者(ii)第二有源区域中的至少一种二维载流子气的部分与第一有源区域中的至少一种二维载流子气隔离、或以其他方式分离。换言之，一个或多个p注入器区可以被放置在器件的主有源区域之外，在其自身的隔离有源区域之内。在这种情况下，浮置接触层和漏极端子与浮置接触金属的接触部之间的2DEG部分中的一个或多个也可以被放置在主有源区域之外，在器件的另一、第二、隔离的有源区域中。这种隔离区域可以被放置例如在器件的边缘处，或者可替代地在漏极焊盘或端子的附近或者甚至正下方。
这意味着在浮置接触层的接触部和漏极之间形成的2DEG可以与在源极和漏极端子之间形成的2DEG接触或延续。可替代地，形成在浮置接触层的接触部和漏极之间的2DEG可以与形成在源极和漏极端子之间的2DEG分离、隔离或不直接接触。
在进一步实施例中，至少一个注入器、浮置接触层和至少一种二维载流子气中的在浮置接触层到III族氮化物半导体区的操作性接触与第二端子之间的部分中的一个或多个位于漏极焊盘下方。
在一个实施例中，一个或多个第二浮置p型区可以横向间隔开地设在第二端子和浮置接触层的接触部之间，或者在横向维度上被形成在第一端子和第二端子之间。第二浮置p型区可以横向地插入在漏极和浮置接触金属的接触部之间。此第二浮置区弱化了2DEG在漏极金属和浮置接触层的实际接触部之间的部分的电荷。当在漏极端子上存在非常高的电压时，这反过来将促进2DEG的这部分的耗尽。
可选地，第一端子和栅极控制端子可以被操作性地连接。换言之，第一端子和栅极控制端子可以被连接在一起。在这种情况下，二极管可以被形成。这种二极管可以是单独的器件或与HEMT单片集成。在这种情况下，根据本发明的p注入器将允许在二极管正向偏置时以及在先前在反向偏置期间暴露于高电压应力时减少或最小化电导率的导通状态损失。
根据此发明的以上描述的器件可以在低侧或高侧中操作。在高侧中，第一端子和第二端子两者都可以在升高的电位操作。根据此发明，基于与高侧器件串联的低侧器件的半桥可以被单片地集成。
根据本公开的第二方面，提供了一种III族氮化物半导体基异质结器件，包括：衬底；III族氮化物半导体区，位于衬底之上，其中，III族氮化物半导体区包括异质结，异质结包括至少一种二维载流子气；第一端子，操作性地连接到III族氮化物半导体区，并与至少一种二维载流子气形成肖特基或欧姆接触；第二端子，操作性地连接到III族氮化物半导体区，并与第一端子横向地间隔开，与至少一种二维载流子气形成肖特基或欧姆接触；与第二端子横向地间隔开的第一导电类型的载流子的至少一个注入器；以及浮置接触层，位于二维载流子气上方，并且操作性地连接到至少一个注入器和III族氮化物半导体区，其中，二维载流子气是第二导电类型。
进一步描述了一种III族氮化物半导体基异质结器件，包括：衬底；III族氮化物半导体区，形成在衬底之上，其中，III族氮化物半导体区包括异质结，异质结包括第一导电类型的至少一种二维载流子气；第一端子，操作性地连接到III族氮化物半导体区，并与至少一种二维载流子气形成肖特基或欧姆接触；第二端子，操作性地连接到与第一端子横向地间隔开的III族氮化物半导体区，与至少一种二维载流子气形成欧姆接触；浮置接触层，操作性地连接到被放置在二维载流子气之上并与第一端子横向地间隔开的III族氮化物半导体区，第二导电类型的载流子的注入器，被放置在第二端子附近，并与第二端子横向地间隔开，其中，至少一个注入器被电连接到浮置接触层。
在第二方面的实施例中，器件可以是二极管或高压二极管(当第一端子对2DEG形成肖特基时)或简单的电阻器。在这种情况下，根据本发明的p注入器可以允许在二极管正向偏置时以及在先前在反向偏置期间暴露于高电压应力时降低或最小化电导率的导通状态损失。
优选地，本发明任一方面中的起始衬底可以是硅。然而，可以使用将硅与与现有技术制造工艺兼容的另一种半导体材料结合的任何其他衬底。硅衬底的使用促进了蚀刻技术、低成本、高再现性以及支持该工艺的铸造厂的广泛可用性。替代衬底材料可包括蓝宝石、碳化硅(SiC)、氮化镓(GaN)和砷化镓(GaAs)。其他替代方案也是可能的。此外，本公开涵盖了在适合该目的的第一衬底上生长包括异质结(或异质结构)的III族氮化物半导体区然后在第二衬底上转移异质结构的可能性。第二衬底可以是任何前述衬底或不同的衬底(例如，聚二甲基硅氧烷、PDMS、柔性基材、金刚石)。在下文的实施例和附图中，硅作为衬底材料将用于说明的目的。
可以使用金属有机化学气相沉积(MOCVD)和分子束外延(MBE)生长技术中的任何一种来形成形成本公开中包括的任何异质结构的半导体层。其他替代生长技术也是可能的。
III族氮化物半导体区的异质结可以包括：第一III族氮化物半导体层，其具有形成在衬底之上的第一带隙；第二III族氮化物半导体层，其具有不同于第一带隙的第二带隙，设置在第一III族氮化物半导体层上；以及至少一种二维载流子气，形成在第一III族氮化物半导体层和第二III族氮化物半导体层之间的界面处以提供通道。
第一III族氮化物半导体层可以包括氮化镓(GaN)、氮化铝镓(AlGaN)和氮化铟铝镓(InAlGaN)中的任何一种；并且，第二III族氮化物半导体层可以包括氮化镓(GaN)、氮化铝镓(AlGaN)和氮化铟铝镓(InAlGaN)中的任何一种。p注入器可以包括氮化镓(GaN)、氮化铝镓(AlGaN)和氮化铟铝镓(InAlGaN)中的任何一种，并且可以掺杂有镁。
异质结构可以包括元素半导体(例如，Si、Ge)、来自III族和IV族的二元化合物(例如，GaAs)、或II族和VI族(例如，ZnS)、或III族和V族(例如，GaN)、二元合金半导体(例如，SiGe)、三元合金(例如，AlGaAs)、四元合金(例如，InGaAsP)或者甚至五元材料(例如，GaInPSbAs)。因此，可能的异质结构的一些示例如下：AlGaAs/GaAs、InGaP/GaAs、InP/InGaAs、InAlAs/InGaAs、SiGe/Si、AlGaAs/InGaAs、InAlAs/InGaAs和InAlN/GaN、AlGaN/GaN。优选地，异质结构将是包括二维电子气(2D载流子气)的AlGaN/GaN异质结构；这将在下文的实施例和附图中用于说明的目的。GaN和AlGaN技术允许设计具有高电子迁移率和高饱和速度的晶体管。
二维载流子气可以是二维电子气(2DEG)或二维空穴气(2DHG)。2DEG具有相当高的载流子迁移率，因此优于2DHG。
第一端子、第二端子和浮置接触层可以与III族氮化物半导体区接触。优选地，接触将在半导体的表面处并且与III族氮化物半导体区的第二III族氮化物半导体层物理接触。可替代地，可以提供沟槽或凹槽，使得第一端子、第二端子或浮置接触层中的任何一个的直接物理接触可以建立到它们各自的2DEG部分。这将有助于与2DEG层的这些部分进行更好的欧姆接触。如前所述，p注入器也可以凹陷，以便更好地注入主2DEG下的陷阱。
器件还可以包括形成在衬底和III族氮化物半导体区之间的过渡层。过渡层可以存在于异质结构和块体衬底之间，以减少或最小化晶格失配或适应异质结构中的机械应力。过渡层可以包括成核层。成核层可以由氮化铝(AlN)或任何其他合适的材料制成，并且可以被放置在衬底上。成核层可以形成由包括与异质结构器件的第一和第二半导体层相同的材料(例如，AlGaN或GaN材料)的不同子层制成的过渡层的第一子层。这有助于释放机械应力并适应衬底(例如，硅)和形成在顶部的异质结构之间的晶格失配。
在衬底是硅并且异质结构基于诸如GaN的III族氮化物化合物的本公开的实施例中，过渡层可以包括单层AlxGaN1-xN(x是化合物的铝摩尔分数)或任何AlxGaN1-xN/AlyGaN1-yN组合物(y是化合物的铝摩尔分数)创造的多层堆叠，也称为超晶格。
该器件可以是常断器件、常通器件(阈值电压为负)或二极管。
根据本公开的进一步方面，提供了一种制造III族氮化物半导体基异质结器件的方法，该方法包括：形成衬底；形成位于衬底之上的III族氮化物半导体区，其中，III族氮化物半导体区包括异质结，该异质结包括至少一种二维载流子气；形成操作性地连接到III族氮化物半导体区的第一端子；形成在第一维度上与第一端子横向地间隔开并且操作性地连接到III族氮化物半导体区的第二端子；在栅极结构上形成栅极端子，所述栅极结构位于III族氮化物半导体区上方；在至少一种二维载流子气上方形成浮置接触层，其中，浮置接触层操作性地连接到III族氮化物半导体区并横向地远离第二端子；形成与第二端子横向地间隔开的第一导电类型的载流子的至少一个注入器；以及在至少一个所述注入器和浮置接触层之间形成至少一个操作性连接。
进一步描述了一种制造III族氮化物半导体基异质结器件的方法，该方法包括：形成衬底；形成在衬底之上形成的III族氮化物半导体区，其中，III族氮化物半导体区包括异质结，该异质结包括至少一种第二导电类型的二维载流子气；形成操作性地连接到III族氮化物半导体区的第一端子；形成在第一维度上与第一端子横向地间隔开并且操作性地连接到III族氮化物半导体区的第二端子；在位于III族氮化物半导体区上方的栅极结构上形成栅极端子；形成操作性地连接到III族氮化物半导体区的浮置接触层，浮置接触层位于二维载流子气上方并与第二端子横向地间隔开；形成被放置在第二端子附近并与第二端子横向地间隔开的第二导电类型的载流子的注入器，其中，至少一个所述注入器电连接到浮置接触层。
可选地，栅极结构由p型材料形成，并且p注入器与栅极结构在同一工艺步骤中形成。
可选地，用于浮置接触层的一个或多个金属层可以在与工艺中的其他金属层之一相同的工艺步骤中完成，例如，用于第一端子、第二端子或栅极控制端子的那些金属层。
在此还描述了一种III族氮化物半导体基异质结器件，包括：衬底；III族氮化物半导体区，纵向位于衬底上方或之上，其中，III族氮化物半导体区包括异质结，该异质结包括至少一种二维载流子气；第一端子，操作性地连接到III族氮化物半导体区；第二端子，操作性地连接到III族氮化物半导体区并与第一端子横向地间隔开；栅极结构，位于III族氮化物半导体区上方或纵向之上并且横向间隔开地设在第一和第二端子之间，该栅极结构是第一导电类型；控制栅极端子，操作性地连接到栅极结构，其中，施加到控制栅极端子的电位调制和控制第一端子和第二端子之间的通过二维载流子气的电流，至少一种二维载流子气是第二导电类型；第一导电类型的至少一个其他浮置结构，在III族氮化物半导体区之上并且横向间隔开地设在栅极和第二端子之间，紧邻栅极端子。
在基于2DEG层的GaN HEMT器件中，第一导电类型的浮置结构为p型，并且其组成和尺寸可以与以上描述的p型注入器的相同。第一导电类型的浮置结构还可以进一步连接到浮置金属，如以上描述的p型注入器。然而，如果浮置p型结构不通过金属和接触层连接到2DEG，则它不会注入空穴，并且其唯一目的是以降低栅极结构周围的电场峰值的方式塑造电场。换言之，当用作场环而不用作空穴注入器时，2DEG和浮置接触部之间的连接被省略或不存在。
该器件可以包括在第三维度上彼此横向移位的多个第一导电类型的浮置结构。浮置结构可以是p型结构，并且多个浮置结构可以包括多个第一导电类型的浮置区，其中，所述多个注入器岛状物或者(i)全部连接到单个浮置金属层，或者(ii)有成排的这样的岛状物，每个岛状物连接到多个单个浮置金属层中的至少一个。这些岛状物屿之间的距离应该被优化。小距离可提供良好的电场保护。然而，在AlGaN层顶部存在p型结构往往会使直接位于这些区域下方的2DEG的导电性衰弱。因此，为了减少或最小化静态导通状态电阻的增加，岛状物之间的距离应该相对较高。岛状物之间的这种间距可能在0.2至5微米之间。岛状物在第三维度上的长度可以是0.4至20微米。在岛状物之间，不同行的岛状物可以具有不同的间距。例如，最靠近栅极端子的行可以具有最小的间距以保护栅极结构的漏极边缘。第二行和随后的行可以具有增加的间距以减轻静态导通状态电阻的增加。
该p型浮置岛状物状物可以沿着(或靠近/邻近)垂直于纵向和横向维度的轴(即第三维度的轴)彼此移位。在第三维度中的多个p型浮置岛状物状物可以在栅极结构附近的漂移区内移位。这样的区域可以连接到多个浮置金属层。现有的金属层，例如，用于栅极的金属层(但不连接到栅极)或用于源极的金属(但不连接到源极)可以用于此。
浮置p型层可以包括与用于栅极的p型结构或用于空穴注入器的p型结构相同的材料并且在相同的工艺步骤中形成。
可选地，浮置p型结构可以形成在源极或栅极金属场板下方，以提供对栅极结构的进一步保护。
可替代地，浮置p型结构可以形成在浮置金属结构下方。这种浮置金属结构可以可选地连接到浮置p型结构。
根据本公开的进一步方面，提供了一种制造III族氮化物半导体基异质结器件，该方法包括：形成衬底；形成位于衬底之上的III族氮化物半导体区，其中，III族氮化物半导体区包括异质结，该异质结包括至少一种二维载流子气；形成操作性地连接到III族氮化物半导体区的第一端子；形成操作性地连接到III族氮化物半导体区并与第一端子横向地间隔开的第二端子；在栅极结构上形成栅极端子，搜书栅极结构位于III族氮化物半导体区上方；形成第一导电类型的至少一个浮置接触层，浮置接触层在III族氮化物半导体区之上并横向间隔开地设在栅极和第二端子之间，紧邻栅极端子。
可选地，p型浮置结构由p型材料形成，并且与栅极结构在同一工艺步骤中形成。
可选地，用于连接至少一个浮置p型结构的一个或多个浮置金属层可以在与该工艺中的其他金属层之一相同的工艺步骤中形成，例如，用于形成第一端子、第二端子和/或栅极控制端子的那些金属。
附图说明
本公开将从附图中得到更全面的理解，然而，附图不应被视为将本公开限制于所示出的具体实施例，而仅用于解释和理解。
图1示意性地示出现有技术中pGaN HEMT的有源区域中的横截面；
图2示意性地示出pGaN HEMT的有源区域中的横截面，pGaN HEMT具有由外部驱动器驱动的附加的空穴注入器电极；
图3图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外；
图4A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中所有电极处于零偏置；
图4B图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中漏极端子被偏置到适度高电压(例如，标称击穿的大约60％)；
图4C图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中漏极端子被偏置到高电压(例如，标称击穿之上)；
图4D图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中栅极和漏极端子被偏置到低正电压，即器件处于导通状态；
图5A图示根据本公开的一个实施例所提出的公开的电路示意图，其中所有电极处于零偏置；
图5B图示根据本公开的一个实施例所提出的公开的电路示意图，其中漏极端子被偏置到高电压(例如，标称击穿之上)；
图6A图示所提出的公开的有源区域的一部分的三维示意图，其中至少一个p注入器区被放置在漂移区之外；
图6B示出所提出的公开的有源区域的相同部分的俯视图(x，z轴)。图6B示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图6C示出图6B中结构的变体的俯视图和横截面；
图7示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漂移区之外；图7示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图8图示根据本公开的进一步实施例的所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区内部；
图9A图示所提出的公开的有源区域的一部分的三维示意图，其中至少一个p注入器区被放置在漂移区内部；
图9B示出所提出的公开的有源区域的相同部分的俯视图(x，z轴)。图9B示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示的切割线的示意图；
图10示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漏极电极指状金属化的下面；图10示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图11示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漏极电极指状金属化的下面；图11示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图12示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漂移区内部并且至少一个浮置接触部被放置在漏极电极指状金属化的下面；图12示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图13示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个浮置接触部被放置在漂移区内部并且至少一个p注入器区被放置在漏极电极指状金属化的下面；图13示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示的切割线的示意图；
图14示出所提出的公开的交叉指型器件布局实施例的俯视图(x，z轴)；
图15A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外；
图15B图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外；
图16A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外；
图16B图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外；
图17示出所提出的公开的交叉指型器件布局实施例的俯视图(x，z轴)；
图18图示根据本发明第二方面的二极管的示意性横截面表示，其中p注入器区被放置在漂移区之外；
图19图示显示硅基氮化镓HEMT器件的导通状态电阻在截止状态应力一段时间后的典型增加的曲线图；
图20图示在100V的截止状态漏极电压偏置下观察到的电场峰值的技术计算机辅助设计(TCAD)结果；
图21图示在400V的截止状态漏极电压偏置下观察到的电场峰值的技术计算机辅助设计(TCAD)结果；
图22图示在600V的截止状态漏极电压偏置下观察到的电场峰值的技术计算机辅助设计(TCAD)结果；
图23图示根据本公开的进一步实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区内部，并且与图8中所图示的实施例相比，栅极端子和浮置接触层之间的距离被减少；
图24A图示根据本公开的进一步实施例所提出的公开的有源区域的一部分的三维示意图，其中至少一个p注入器区被放置在漂移区内部，并且与图9A中所图示的实施例相比，栅极端子和浮置接触层之间的距离被减少；
图24B示出所提出的公开的有源区域的相同部分的俯视图(x，z轴)；图24B示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图；
图25A图示根据本公开的进一步实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区内部，并且与图8和图23中所图示的实施例相比，栅极端子和浮置接触层之间的距离被减少，并且其中浮置欧姆接触和p注入器区被放置在源极电位处的场板之下；
图25B图示根据本公开的进一步实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区内部，并且与图8和图23中所图示的实施例相比，栅极端子和浮置接触层之间的距离被减少，并且其中附加的p区被放置在浮置接触层和漏极端子之间；
图26A图示根据本公开的进一步实施例所提出的公开的有源区域的横截面的示意图，其中浮置接触层和p注入器区沿栅-漏轴被分开并且与金属互连连接；
图26B示出根据本公开的进一步实施例的有源区域的一部分的俯视图(x，z轴)，其中浮置接触部被放置在栅极端子和p注入器区岛状物之间；
图27图示本发明的进一步实施例的横截面的示意图，实施例包括浮置p型掺杂区，可选地具有浮置金属接触部；
图28图示根据所提出的公开的实施例的有源区域的一部分的俯视图(x，z轴)，其中浮置p掺杂区包括在第三维度中分离的岛状物，并且进一步示出有源区域的横截面沿俯视图中所示出的切割线的示意图；
图29图示所提出的发明的进一步实施例的横截面的示意图，实施例包括第二行浮置p型掺杂区和第二金属接触部；
图30图示根据所提出的发明的进一步实施例的有源区域的一部分的俯视图(x，z轴)，其中第二浮置p掺杂区包括在第三维度中分离的岛状物；
图31图示所提出的发明的进一步实施例的横截面的示意图，实施例包括第三行浮置p型掺杂区和第三金属接触部；
图32图示根据所提出的公开的实施例的有源区域的截面的俯视图(x，z轴)，其中第三浮置p掺杂区包括在第三维度中分离的岛状物；
图33图示所提出的发明的进一步实施例的横截面的示意图，其中浮置金属接触部连接到浮置金属场板的电位；
图34图示所提出的发明的进一步实施例的横截面的示意图，其中p掺杂场板结构和浮置金属接触部/p注入器区被组合使用在相同的器件中。
具体实施方式
图3图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区101被放置在漂移区之外。在使用中，电流在半导体器件的有源区域中流动。在此实施例中，器件包括半导体(例如，硅)衬底4，衬底4在器件的底部限定主(水平)表面。衬底4下方有衬底端子5。器件包括在半导体衬底4的顶部上的过渡层3的第一区域。过渡层3包括作为中间步骤的III-V族半导体材料的组合以允许随后高质量的III-V族半导体材料区的生成。在过渡层3的顶部上存在第二区2。此第二区2是高质量的III-V族半导体(例如，GaN)并且包括几个层。含有摩尔分数的铝的III-V族半导体的第三区1形成在第二区2的顶部上。形成第三区1使得异质结构形成在第二区2和第三区1之间的界面处，导致二维电子气(2DEG)的形成。
高p掺杂的III-V族半导体的第四区被形成为11与第三区1接触。这在器件无偏置时具有降低2DEG载流子浓度的功能，并且在此实施例中是pGaN材料(优选地由GaN制成并掺杂有镁)。栅极控制端子10被配置在第四区11之上，以控制2DEG在第二区2和第三区1的界面处的载流子密度。高压漏极端子9被布置为与第三区1物理接触。高压漏极端子与2DEG形成欧姆接触。低压源极端子8也被布置为与第三区1物理接触并且也与2DEG形成欧姆接触。
表面钝化电介质7的第一部分形成在第四区11的顶部上并且在漏极端子9和源极端子8之间。可能在与第四区11相同的步骤中，优选地使用与pGaN栅极11相同的材料制成的p注入器区101也被形成为与第三区1接触。浮置接触层102被形成为与p注入器区101和第三区1两者接触。表面钝化电介质7的第二部分被形成在p注入器区101的顶部上，并且可与表面钝化电介质的第一部分分离或连接。起钝化层6作用的二氧化硅层或氮化物层或另一氧化物-氮化物层被形成在表面钝化电介质7以及源极端子8和漏极端子9上方。
空穴注入器101不被物理地连接到任何空穴注入器电极(或漏极端子9)，而仅被物理地(电地)连接到也连接2DEG中的一部分或部的浮置接触部102。2DEG中的一部分将第二端子(漏极)9连接到浮置接触部102。这在图4A中图示，图4A示出了存在于漏极端子和浮置接触部下面的区域中的2DEG。
图4A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图。在此配置中，所有电极(8、9和10)以及衬底端子5都处于零偏置。在浮置接触部102中没有偏置。
注意，此示例中的衬底端子5与源极端子8在相同的电位，即在两者之间可存在电连接，不是在封装级就是可能地在电路级。这在分立的硅基氮化镓或碳化硅基氮化镓器件中很常见。然而，蓝宝石基氮化镓或者例如在单片地集成的硅基氮化镓半桥的高侧上的器件的情况可能并非如此。
当漏极端子9相对于源极端子8被正偏置时，电流从漏极端子9流过2DEG的将漏极端子9连接到浮置接触层102的部分。如图4B中所图示，电流由从浮置接触层102到漏极端子9的电子的流动形成。
图4B图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图。在此配置中，漏极端子9被偏置到适度高电压(例如，标称击穿的约60％)。浮置接触层102(即未连接到任何外部电极的金属化区)将电子转换为空穴，然后空穴被从p注入器区101注入回III族氮化物区2。在此示例中，2DEG只能由电子形成，而p+注入器只是空穴的来源。金属(在浮置接触层上)可以提供电子和空穴两者，并将来自2DEG的电子电流转换为p注入器区中的空穴电流。此注入在截止状态应力期间或在漏极电压升高的瞬态期间尤其有利。
然而，在非常高的栅极电压，漏极端子9与浮置接触部102之间的2DEG部分被耗尽，如图4C所图示。图4C图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中漏极端子被偏置到高电压(例如，标称击穿之上)。结果，由电子制成的电流不再流入浮置接触层102以被转换为空穴并作为泄漏重新注入到结构中。因而，此实施例中的结果是在高压下的泄漏电流比在p注入器被硬连线到空穴注入器电极(例如，漏极9)的情况下的泄漏电流低。
空穴注入也可能发生在导通状态，因为漏极端子9的电位略微地高于源极8。此注入通常是有限的，因为端子之间的电位差明显地小于截止状态。然而，在俘获电子的情况下，此导通状态空穴注入可能是显著的，因此负电荷区120在一段时间的截止状态偏置之后持续存在于GaN缓冲器2中。此被图示在图4D中。
图4D图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图。栅极10和漏极端子9被偏置到低正电压，即器件处于导通状态。除此之外，如图4D所图示，一些程度的空穴注入通常从栅极电极10下面的pGaN区11发生。
在图5A中清楚地示出了在零偏置(或中等水平的截止状态偏置)在漏极端子9和浮置接触部102之间经由2DEG的良好的电连接115，图5A图示所提出的公开的电路示意图，其中所有电极在零偏置。
在图5B中清楚地示出了在高截止状态偏置在漏极端子9和浮置接触102之间经由2DEG的弱化的或不存在的电连接116。此图示了所提出的公开的电路示意图，其中漏极端子被偏置到高电压(例如，高于标称击穿)。
图6A图示所提出的公开的有源区域的一部分的三维示意图，其中再次至少一个p注入器区101被放置在漂移区之外。在此实施例中，浮置接触部104和p注入器区101被形成为在第三维度中的这种结构的岛状物。金属通孔105和浮置金属互连部103用于将浮置接触部104连接到p注入器区101。可以是与接触部104不同的金属化的接触部106被放置在p注入器上。在此图中，在漏极9和接触部104之间存在于零偏置的2DEG连接107。在此图中，浮置接触层由金属接触部103、104、105和106形成。
图6B示出所提出的公开(x，z轴)的有源区域的相同段的俯视图。图6B示出所提出的公开(x，y轴)的有源区域的横截面沿俯视图中所示出的切割线的示意图。
图5C示出图6B中的结构的变体的俯视图和横截面，其中浮置接触岛状物104和p注入器区101与漏极电极9的距离不相等。有利地，p注入器101和漏极电极9之间减小后的距离可以增加空穴注入机制的有效性。浮置接触部104之间增加后的距离可以导致在漏极电极9和浮置接触部104之间在高截止状态偏置的2DEG的更有效的耗尽。
图7示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区101被放置在漂移区之外。
图7示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。与图6类似，图7在第三维度中也包括p注入器区101的岛状物，然而连续的金属化层108。单个工艺步骤可以被用于形成浮置接触部和p注入器岛状物上的接触部101两者。
图8图示根据本公开的进一步实施例的所提出的公开的有源区域的横截面的示意图，其中p注入器区101被放置在漂移区内部。将p注入器101和浮置接触层102横向地放置在源极端子8和漏极端子9之间并更靠近源极端子8，将允许空穴注入在施加到漏极9的较低电位下变得更强。几个这样的p注入器/浮置接触结构可以被横向地放置源极端子8和漏极端子9之间。将一个或多个这样的p注入器/浮置接触结构放置在漂移区内部导致p注入器区下面的2DEG的减弱，其可能静态地增加器件的导通状态电阻。有利地，在第三维度中放置这种结构的岛状物减少了此影响。这样的实施例被图示在图9中。
图9A图示所提出的公开的有源区域的一部分的三维示意图，其中至少一个p注入器区101被放置在漂移区内部。在此实施例中，浮置接触部104被示出，从而在零偏置与2DEG良好的欧姆连接107。金属通孔105和浮置金属互连部103被用于将浮置接触部104连接到p注入器区101。可以是与接触部104不同的金属化的接触部106被放置在p注入器上。在此图中，浮置接触层由金属接触103、104、105和106形成。
图9B示出所提出的公开的有源区域的相同部分的俯视图(x，z轴)。图9B示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示的切割线的示意图。
图10示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漏极电极指状金属化的下面。图10示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示的切割线的示意图。在此实施例中，漏极电极9的金属化覆盖浮置接触部109和p注入器区101，它们再次被实施为第三维度中的岛状物。使用钝化层110将漏极电极9从这些岛状物电分离。
图11示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漏极电极指状金属化的下面。图11示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。在此实施例中，与图10的实施例类似，浮置接触部岛状物113和p注入器区101被放置在漏极电极9之下并使用钝化层111与它电分离。浮置接触部113和p注入器区101被使用金属化层112电连接。在此图中，浮置接触层由金属接触部112、113形成。
图12示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个p注入器区被放置在漂移区内部并且至少一个浮置接触部被放置在漏极电极指状金属化的下面。图12示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。在此实施例中，浮置接触部113被放置在漏极电极9之下，而p注入器区101被放置为漂移区内部的岛状物。浮置接触部113和p注入器101使用金属化层112被电连接并且使用钝化层111从漏极电极分离。有利地，将p注入器区放置在漂移区内部可以更有效地减少或消除动态Ron退化的现象。在此图中，浮置接触层由金属接触部112、113形成。
图13示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中至少一个浮置接触部被放置在漂移区内部并且至少一个p注入器区被放置在漏极电极指状物金属化的下面。图13示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示的切割线的示意图。在此实施例中，p注入器区101被放置在漏极电极9之下，而浮置接触部113被放置为漂移区内部的岛状物。浮置接触部113和p注入器101使用金属化层112被电连接，以及使用钝化层111与漏极电极分离。有利地，与浮置接触部被放置在漂移区之外的实施例相比，将浮置接触部放置在漂移区内部可以导致位于漏极接触部9和浮置接触部113之间的2DEG在更低的截止状态偏置电压实现耗尽。如果发现空穴注入电流对器件的截止状态漏电流有显著影响，这可以在较低的截止状态偏置下限制空穴注入电流。
图14示出所提出的公开的交叉指型器件布局实施例的俯视图(x，z轴)。在此实施例中，浮置接触部104、p注入器区101和它们之间的电连接、金属化层103都被放置在漂移区之外。所有先前描述的实施例都可以使用与图14中所示出的示例性布局类似的交叉指型布局的变体来实施。
图15A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区被放置在漂移区之外。在此实施例中，第二浮置p型区114可以横向地被插入在漏极9和浮置接触金属102的接触部之间。此第二浮置区114仅具有使2DEG在漏极金属9和浮置接触层102的实际的接触部之间的部分的电荷衰弱的作用。有利地，在操作中，当漏极端子9上存在非常高的电压时，这有利于2DEG的此部分的耗尽。p型区114可以与p型区11和p型区101不同(例如，在层厚度或掺杂浓度方面)或相同，因为每个区域的特征可以相应地被优化。
图15B图示与图15A类似的所提出的公开的有源区域的横截面的示意图，其中p型区114不是浮置的而是被连接到外部注入器控制电极117。电极117的偏置电压可以被用于调制它下面的2DEG中的载流子浓度，从而控制来自p注入器区101的空穴注入电流。通过电极117的电位和电流可以由外部电路(其可以是驱动器的一部分)，其可以控制它的操作以补偿动态Ron。控制序列可以被预先确定(例如，在截止状态中在一定的漏极电压被导通)，或者可以具有来自在一定条件下估计Ron的电路的反馈，并确定Ron是否退化并因此将电流注入到空穴注入器电极。
图16A图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区101被放置在漂移区之外。在此实施例中，为p注入器提供了凹槽，以便p注入器101更靠近2DEG，以便于空穴的注入更容易。
图16B图示根据本公开的一个实施例所提出的公开的有源区域的横截面的示意图，其中p注入器区101被放置在漂移区之外。在此实施例中，为p注入器提供了凹槽，以便p注入器101在2DEG下方，以便于空穴的注入更容易。
图17示出所提出的公开的交叉指型器件布局实施例的俯视图(x，z轴)。在此实施例中，p注入器区101被放置在器件29的主有源区域之外，在它自己的隔离的有源区域30内部。在此情况下，浮置接触层104和漏极端子与浮置接触金属的接触部之间的2DEG部分被放置在器件30的另一隔离的有源区域中的主有源区域29之外。这样的隔离区域可以被放置在器件的边缘或例如如所示出的漏极焊盘28附近。
图18示出根据本发明第二方面的二极管的示意性横截面。此图的特征与图3的那些大体相似，但是不包括第四区11或栅极控制端子10。在此示例中，电极8将是肖特基接触以产生肖特基二极管。有利地，当二极管被正向偏置时，特别是当二极管在反向偏置期间已经先前地被暴露于高压应力时，p注入器101的包括减少或最小化导电性的导通损失。以上描述的p注入器的替代实施例，特别是但不限于参照图5-11、13和14所描述的那些，也可以与根据本发明此方面的二极管结合使用。
可替代地，可以设计图3的栅极和源极端子被电连接的整流器(而不是图18中的肖特基阳极)。
图19图示显示硅基氮化镓HEMT器件的导通状态电阻在截止状态应力一段时间后的典型增加的曲线图，也就是本文描述为动态Ron的现象。曲线图X轴示出施加的截止状态应力，并且曲线图Y轴示出与施加任何截止状态应力之前测量的器件的导通状态电阻(也称为静态导通状态电阻)相比，导通状态电阻的百分比增加。如图19所图示，在相对低的截止状态电压(例如100V-200V)下，导通状态电阻的增加可能比在较高的截止状态电压(例如400V)下大。
以上所描述的效应可能与在栅极端子的边缘(栅极的漏极侧)观察到的电场峰值有关。图20、21和22图示在标准HEMT(图1)中在不同的截止状态漏极偏置电压下观察到的电场峰值的技术计算机辅助设计(TCAD)结果。器件的源极和栅极端子被偏置在零伏。电场的范数沿z维被绘制在出现2DEG的AlGaN/GaN界面的水平上。在图20中，截止状态漏极电压偏置为100V。在曲线图中观察到的电场峰值出现在栅极结构的边缘(在栅极的漏极侧)。在图21中，截止状态漏极电压偏置为400V。在曲线图中观察到的电场峰值再次出现在栅极结构的边缘(在栅极的漏极侧)。有趣的是，与在图20中观察到的峰值相比，在图21中的电场峰值被降低。其原因是2DEG的突然耗尽导致漂移区内部的电场的重新分布。这导致在漏极端子处出现较高的电场，并在栅极端子处出现较低的场峰值。在非常高的电压应力的存在下在栅极端子处的较低电场可能是相比于较高电压(400V)在较低电压(100V、200V)下观察到的动态Ron增加效应的原因。
在图22中，截止状态漏极电压偏置为600V。在此曲线图中，出现了第二电场峰值。电场峰值再次出现在栅极端子的边缘(在栅极的漏极侧)。在漏极端子(在漏极的栅极侧)第二峰值被观察到。
优化本发明中描述的器件可能是有用的，以便p注入器区101在100V-200V左右的截止状态偏置电压或在其他示例中动态Ron效应最严重的情况下开始发射大量空穴。观察到来自p注入器区101的大量空穴注入的截止状态电压可以通过减小p注入器区101和浮置接触层102与栅极端子10、11的分离来调整。栅极端子和浮置接触层102之间的间隔越小，则可以观察到来自p注入器区的空穴注入的截止状态电压越低。
与图8中的实施例相比，图23示出栅极端子11和浮置接触层102之间的距离被减小的示例。
额外地，与图8的器件相比，在图23的器件中，浮置接触层102和漏极接触层9之间的距离的对应的增加(其中图8、23中的栅-漏距离保持不变)可导致漏极端子9和浮置接触部102之间的2DEG部分在较低的截止状态偏置下会显著地耗尽。
图24A图示所提出的公开的有源区域的一部分的三维示意图，其中至少一个p注入器区101被放置在漂移区内部。此实施例与图9A中图示的实施例类似。然而，与图9A中的实施例相比，在此实施例中，栅极端子11和浮置接触层之间的距离被减少。
将浮置接触层104和p注入器区101形成为岛状物而不是连续的条带可以具有两个优点：
·对在本公开的前面的部分中提到的导通状态电阻的影响。
·可以使横向耗尽(沿z轴)从栅极端子延伸，通过岛状物之间的间隙，耗尽漏极端子9和浮置接触部104之间的2DEG 107，并在漏极端子9和浮置接触部104之间产生电位差。与漏极端子和浮置接触部之间的2DEG 107的垂直耗尽(沿y轴)相比，此效应可以在较低的截止状态偏置下减少来自p注入器区101的空穴注入。
图24B示出所提出的公开的有源区域的相同部分的俯视图(x，z轴)。图24B示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。
与图9A的器件相比，浮置接触层104和漏极接触层9之间的距离的增加(图9A、24A中的栅-漏距离保持不变)可导致漏极端子和浮置接触部之间的2DEG部分107在图24A的器件中在降低后的截止状态偏置下被耗尽。
在图25A中，与图8和图23中的实施例相比，栅极端子11和浮置接触层102之间的距离被进一步减小。在此实施例中，浮置欧姆接触和p注入器区101被放置在处于源极电位的场板之下。
在图25B中，附加的p区132被放置在浮置接触层102和漏极端子之间，以在需要限制来自p注入器区101的空穴注入电流/泄漏电流的截止状态下，使浮置接触层和漏极端子之间的2DEG层更容易耗尽。
在附加的实施例中，浮置接触层102和p注入器区101沿栅-漏轴分离并与金属互连125连接，如在图26A中所图示。在此实施例中，金属接触部126被放置在p注入器区101上。
类似地，在以p注入器区岛状物为特征的其他实施例中(例如图24A中所图示的实施例)，浮置接触部104和p注入器区101之间可能存在沿栅-漏轴(z轴)的分离。浮置金属互连部103可被用于连接区101和104。
在一些实施例中，浮置接触部102、104和栅极端子10之间的距离可小于p注入器区岛状物101和栅极端子10之间的距离。
在其他实施例中，p注入器区岛状物101和栅极端子10之间的距离可小于浮置接触部102、104和栅极端子10之间的距离。
在其他实施例中，浮置接触部102、104可被放置在栅极端子10和p注入器区岛状物101之间(沿z轴)。
在其他实施例中，p注入器区岛状物101可被放置在栅极端子10和浮置接触部102、104之间(沿z轴)。
此处描述的实施例的一个示例在图26B中图示。图26B示出有源区域的一部分的俯视图(x，z轴)。在此实施例中，浮置接触部102被放置在栅极端子10和p注入器区岛状物101之间。浮置接触部102使用金属互连128被连接到p注入器岛状物101。浮置接触部102和p注入器岛状物101两者被源极连接的场板130覆盖。区129是源极接触部和场板金属130之间的通孔连接。
图27图示所公开的本发明的进一步实施例的横截面的示意图。此实施例不包括在AlGaN层1上的浮置接触部。此实施例包括浮置p型掺杂区119，可选地具有浮置金属接触部118。p掺杂区在此实施例中可以用作场环，目的是降低栅极端子的漏极边缘的电场峰值(参见图20、21中的电场峰值)。此场环对降低栅极结构处的场峰值的影响可比较常见的使用金属作为场板有效。通过在给定的截止状态偏置(例如100V-200V)下实现观察到的电场峰值的降低和结构中更有利的静电势分布，动态Ron的影响可被降低。
图28示出所提出的公开的有源区域的一部分的俯视图(x、z轴)，其中p掺杂区119包括在第三维度中分离的岛状物，而不是p型掺杂区的连续条带。与图27所图示的实施例相比，此实施例通过实现较低的静态导通状态电阻可以更有利，因为p掺杂区正下方的2DEG区可以具有较低的电子浓度。在截止状态条件下，在p掺杂岛状物区(沿x轴)之间发展的耗尽区可以保护栅极端子的边缘不暴露于高电场。
图28进一步示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。
图29图示所提出的发明的进一步实施例的横截面的示意图。此实施例与图27中的实施例类似，但是包括第二行浮置p型掺杂区121和第二金属接触部131。
图30示出所提出的公开的有源区域的一部分的俯视图(x，z轴)，其中第二浮置p掺杂区121包括在第三维度中分离的岛状物，而不是p型掺杂区的连续条带。
图30进一步示出所提出的公开的有源区域的横截面(x，y轴)沿俯视图中所示出的切割线的示意图。
图31图示所提出的发明的进一步实施例的横截面的示意图。此实施例与图29中的实施例类似，但是包括第三行p型掺杂区123和第三金属接触部122。
图32示出所提出的公开的有源区域的截面的俯视图(x，z轴)，其中第二p掺杂区121包括在第三维度中分离的岛状物，而不是p型掺杂区的连续条带。
在图32所图示是示例中：
-第一行中p型掺杂岛状物区沿x轴的分离被标记为距离(a)。距离(a)也表示栅极端子的边缘与第一行p掺杂岛状物之间沿z轴的分离。
-第二行中p型掺杂岛状物区沿x轴的被标记为距离(b)。距离(b)也表示第一行p掺杂岛状物的边缘与第二行p掺杂岛状物的边缘之间沿z轴的分离。
-第三行中p掺杂岛状物区沿x轴的分离被标记为(c)。距离(c)也表示第二行p掺杂岛状物的边缘与第三行p掺杂岛状物的边缘之间沿z轴的分离。
在此示例中，(c)＞(b)＞(a)。这些尺寸可以是重要的设计参数，设计参数在截止状态条件下塑造器件中的静电势，并且因此可以在不同的器件设计中被优化。
图33图示所提出的发明的进一步实施例的横截面的示意图。在此实施例中，浮置金属接触部被连接到浮置金属场板127的电位。在其他实施例中，浮置金属接触部118、131、122可以被连接到源极电位、栅极电位或其他浮置金属场板的电位。
图34图示所提出的发明的进一步实施例的横截面的示意图。在此实施例中，p掺杂场板结构118、119、127和浮置金属接触部102/p注入器区101被组合使用在同一器件中。如图22的示例所示出，这种设计可以导致在高截止状态偏置电压条件下结构中存在的两个电场峰值的抑制。此组合设计可以进一步提高器件的动态Ron性能。
除了图34中的实施例之外，本文提出的p掺杂场板结构119、121、123和浮置p-注入结构101、102的其他组合也在本发明的范围内。本发明(在不同实施例中)中公开的不同结构的这种组合可以被实施，以进一步降低动态导通状态电阻对宽范围的截止状态应力的影响。
一般而言，在本发明中，第一导电类型是指p型导电，并且第二导电类型一般是指n型导电。然而，将理解，导电类型可以容易地被反转。本领域技术人员将理解，在前面的描述和所附权利要求中，诸如“顶部”、“上方”、“重叠”、“下方”、“横向”等位置术语参照器件的概念图示做出，诸如示出标准横截面透视图和附图中所示出的那些。这些术语被用于便于参考，但不具有限制性。因此，这些术语应理解为指代当处于如附图中所示出的方向时的器件。
尽管已经根据上述优选实施例描述了本公开，但是应当理解，这些实施例仅是说明性的，并且权利要求不限于那些实施例。鉴于本公开，本领域的技术人员将能够做出修改和替代，这些修改和替代被认为落入所附权利要求的范围内。本说明书中公开或说明的每个特征可以单独或与本文公开或说明的任何其他特征以任何适当的组合并入本公开中。
本领域技术人员将想到许多其他有效的替代方案。将理解，本公开不限于所描述的实施例，而是包括落入本公开的精神和范围内的所有修改。
附图标记列表
1-氮化铝镓层
2-氮化镓层
3-过渡层
4-硅衬底
5-衬底电极
6-二氧化硅钝化
7-表面钝化
8-源极电极
9-漏极电极
10-栅极电极
11-pGaN层
26-栅极焊盘金属
27-源极焊盘金属
28-漏极焊盘金属
29-有源区域
30-第二有源区域
80-外部驱动器
90-附加电极
101-p注入器区/pGaN空穴注入层
102-浮置接触部(电子/空穴转换器)
103-浮置金属互连
104-欧姆接触
105-金属通孔
106-金属接触部
107-漏极9与欧姆接触104之间在零偏置的2DEG连接
108-浮置接触部/金属化轨道(电子/空穴转换器)
109-浮置接触部(电子/空穴转换器)
110-钝化/金属间电介质
111-钝化/金属间电介质
112-浮置金属互连
113-欧姆接触
114-附加的p区
115-强2DEG电连接
116-弱2DEG电连接
117-注入器控制电极
118-浮置金属接触部
119-p掺杂区
120-被俘获的负电荷区
121-p掺杂区
122-浮置金属接触部
123-p掺杂区
125-金属互连
126-金属接触部
127-金属场板
128-金属互连
129-金属通孔
130-金属场板
131-浮置金属接触部
132-附加的p区。

Claims (39)

1.一种III族氮化物半导体基异质结器件，包括：
衬底；
III族氮化物半导体区，位于所述衬底之上，其中，所述III族氮化物半导体区包括异质结，所述异质结包括至少一种二维载流子气；
第一端子，操作性地连接到所述III族氮化物半导体区；
第二端子，操作性地连接到所述III族氮化物半导体区，并与所述第一端子横向地间隔开；
栅极结构，位于所述III族氮化物半导体区上方并横向间隔开地设在所述第一端子和所述第二端子之间，所述栅极结构是第一导电类型；
控制栅极端子，操作性地连接到所述栅极结构，其中，施加到所述控制栅极端子的电位调制和控制所述第一端子和所述第二端子之间的通过二维载流子气的电流，所述至少一种二维载流子气是第二导电类型；以及
所述第一导电类型的至少一个浮置结构，位于所述1II族氮化物半导体区之上并与所述第二端子横向地间隔开。
2.根据权利要求1所述的III族氮化物半导体基异质结器件，其中，所述至少一个浮置结构包括：
所述第一导电类型的载流子的至少一个注入器，与所述第二端子横向地间隔开；以及
浮置接触层，位于所述二维载流子气之上，并操作性地连接到所述至少一个注入器和所述III族氮化物半导体区，其中，所述浮置接触层与所述第二端子横向地间隔开。
3.根据权利要求2所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器和所述第二端子之间的横向间隔小于所述至少一个注入器和所述第一端子之间的横向间隔。
4.根据权利要求2或3所述的III族氮化物半导体基异质结器件，其中，所述至少一种二维载流子气中的至少一部分存在于所述第二端子和所述浮置接触层之间，其中所述至少一种二维载流子气中的所述至少一部分被配置为在所述第二端子和所述浮置接触层之间提供由所述第二导电类型的载流子组成的导电路径。
5.根据权利要求4所述的III族氮化物半导体基异质结器件，其中，在操作中，当在所述第二端子上施加比所述第一端子上的电位大的电位时，所述至少一种二维载流子气类型中的所述至少一部分部分地或完全地耗尽。
6.根据权利要求2至5中任一项所述的III族氮化物半导体基异质结器件，其中：
所述至少一种二维载流子气中的一种或多种为二维电子气2DEG；和/或
所述第一端子为源极端子；和/或
所述第二端子为漏极端子；和/或
所述第一导电类型的载流子的所述至少一个注入器中的每一个注入器是空穴p注入器。
7.根据权利要求6所述的III族氮化物半导体基异质结器件，其中，所述浮置接触层被配置为将电子转换为空穴，以便充当电子空穴转换器。
8.根据权利要求6或7所述的III族氮化物半导体基异质结器件，其中，所述器件被配置为使得：由所述至少一个p注入器注入的空穴电流基本上等于所述漏极端子和所述浮置接触层之间的经由所述一种或多种2DEG中的一部分的电子电流。
9.根据权利要求2至9中任一项所述的III族氮化物半导体基异质结器件，其中，所述浮置接触层以及所述第一端子和所述第二端子中的每一个被配置为被电连接到所述至少一种二维载流子气中的至少一部分。
10.根据权利要求9所述的III族氮化物半导体基异质结器件，其中，所述浮置接触层是与所述至少一种二维载流子气和所述至少一个注入器中的一个或多个接触的欧姆接触或肖特基接触。
11.根据权利要求2至10中任一项所述的III族氮化物半导体基异质结器件，其中，所述浮置接触层包括至少一个隔离金属层，所述至少一个隔离金属层不与任何电极或端子操作性地连接。
12.根据前述权利要求中任一项所述的III族氮化物半导体基异质结器件，其中，在使用中，所述第一导电类型的载流子的注入发生在相对于所述第一端子向所述第二端子施加截止状态电压时，或者发生在所述第二端子的电压上升的瞬态期间。
13.根据前述权利要求中任一项所述的III族氮化物半导体基异质结器件，其中，所述第一导电类型的载流子的注入发生在所述器件的导通状态期间。
14.根据权利要求2至13中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器以及所述浮置接触层与所述III族氮化物半导体区的操作性连接中的至少一个横向间隔开地设在所述第一端子和所述第二端子之间。
15.根据权利要求2至14中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器以及所述浮置接触层与所述III族氮化物半导体区的操作性连接中的至少一个横向间隔开地设在所述第一端子和所述第二端子之间的区域之外。
16.根据权利要求2至15中任一项所述的III族氮化物半导体基异质结器件，其中，所述器件包括在第三维度中的多个注入器岛状物，其中所述多个注入器岛状物(i)全部连接到单独浮置接触层，或(ii)各自连接到多个单独浮置接触层中的至少一个单独浮置接触层。
17.根据权利要求2至16中任一项所述的III族氮化物半导体基异质结器件，进一步包括：第二浮置p型区，横向间隔开地设在所述第二端子和所述浮置接触层的接触部之间横向地间隔开。
18.根据前述权利要求中任一项所述的III族氮化物半导体基异质结器件，其中，所述第一端子和所述控制栅极端子被操作性地连接。
19.根据权利要求2至17中任一项所述的III族氮化物半导体基异质结器件，其中，提供沟槽或凹槽，以用于所述第一端子和所述第二端子以及所述浮置接触层中的一个或多个的金属化，从而在所述第一端子和所述第二端子以及所述浮置接触层中的一个或多个与所述至少一种二维载流子气的相应部分之间建立直接连接。
20.根据权利要求2至19中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器被凹入所述III族氮化物半导体区的表面下方。
21.根据权利要求2至20中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器、所述浮置接触层、和所述至少一种二维载流子气在所述浮置接触层到所述III族氮化物半导体区的操作性接触与所述第二端子之间的载流子气部分在所述器件的第二有源区域中，其中所述器件的所述第二有源区域与所述器件的包括所述第一端子和所述第二端子在内的第一有源区域隔离；
可选地，其中，(i)所述第二有源区域中的所述至少一种二维载流子气的所述部分与所述第一有源区域中的所述至少一种二维载流子气接触，或者是所述第一有源区域中的所述至少一种二维载流子气的延续，或者(ii)所述第二有源区域中的所述至少一种二维载流子气的所述部分与所述第一有源区域中的所述至少一种二维载流子气隔离或以其他方式分离。
22.根据权利要求2至21中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个注入器、所述浮置接触层、和所述至少一种二维载流子气的在所述浮置接触层到所述III族氮化物半导体区的操作性接触与所述第二端子之间的部分中的一个或多个位于漏极焊盘下方。
23.根据权利要求1所述的III族氮化物半导体基异质结器件，其中，所述至少一个浮置结构在所述第二端子和所述控制栅极端子之间，并且其中，所述至少一个浮置结构和所述控制栅极端子之间的横向间隔小于所述至少一个浮置结构和所述第二端子之间的横向间隔。
24.根据权利要求23所述的III族氮化物半导体基异质结器件，其中，所述至少一个浮置结构被配置为：当相对于所述第一端子向所述第二端子施加高电压时，降低所述栅极结构周围的电场峰值。
25.根据权利要求23或24所述的III族氮化物半导体基异质结器件，进一步包括：浮置金属层，连接到所述至少一个浮置结构。
26.根据权利要求23至25中任一项所述的III族氮化物半导体基异质结器件，其中，所述至少一个浮置结构被连接在场板之下，其中所述场板：
被连接到所述第一端子或所述控制栅极端子；或者
所述场板浮置，而与端子没有连接。
27.根据权利要求23至26中任一项所述的III族氮化物半导体基异质结器件，进一步包括：多个浮置结构，横向间隔开地设在所述栅极端子和所述第二端子之间，其中，所述浮置结构和所述栅极端子之间的横向间隔小于所述浮置结构和所述第二端子之间的横向间隔。
28.根据权利要求23至27中任一项所述的III族氮化物半导体基异质结器件，进一步包括：第三维度中的所述第一导电类型的多个浮置岛状物。
29.根据权利要求28所述的III族氮化物半导体基异质结器件，进一步包括：浮置接触层，其中，所述浮置接触层和所述III族氮化物半导体区之间不存在连接。
30.根据权利要求28或29所述的III族氮化物半导体基异质结器件，其中，所述浮置岛状物之间的间距被选择以：减小静态导通状态电阻的增加并保护所述栅极结构免受高电场。
31.根据权利要求28至30中任一项所述的III族氮化物半导体基异质结器件，其中，所述多个浮置岛状物都连接到单个浮置金属层。
32.根据权利要求28至30中任一项所述的III族氮化物半导体基异质结器件，其中，所述多个浮置岛状物中的浮置岛状物被布置成行，其中每一行岛状物连接到不同浮置金属层。
33.根据权利要求32所述的III族氮化物半导体基异质结器件，其中，所述浮置岛状物之间的间距从一行到另一行是变化的。
34.根据权利要求32或33所述的III族氮化物半导体基异质结器件，包括第一行浮置岛状物和第二行浮置岛状物，其中，在所述第二行中的浮置岛状物之间的间距不同于在所述第一行中的浮置岛状物之间的间距。
35.根据权利要求33或34所述的III族氮化物半导体基异质结器件，其中，对于最靠近所述栅极结构的行，所述浮置岛状物之间的间距最小。
36.一种制造III族氮化物半导体基异质结器件的方法，所述方法包括：
形成衬底；
形成位于所述衬底之上的III族氮化物半导体区，其中，所述III族氮化物半导体区包括异质结，所述异质结包括至少一种二维载流子气；
形成第一端子，所述第一端子操作性地连接到所述III族氮化物半导体区；
形成第二端子，所述第二端子在第一维度上与所述第一端子横向地间隔开，并操作性地连接到所述III族氮化物半导体区；
在栅极结构上形成栅极端子，所述栅极结构位于所述III族氮化物半导体区上方；以及
形成第一导电类型的至少一个浮置结构，所述至少一个浮置结构在所述III族氮化物半导体区之上并且与所述第二端子横向地间隔开。
37.根据权利要求36所述的制造III族氮化物半导体基异质结器件的方法，其中，形成所述至少一个浮置结构包括：形成与所述第二端子横向地间隔开的第一导电类型的载流子的至少一个注入器；并且
其中，所述方法进一步包括：在所述至少一种二维载流子气之上形成浮置接触层，其中所述浮置接触层被操作性地连接到所述III族氮化物半导体区并与所述第二端子横向地间隔开；以及
在所述至少一个注入器和所述浮置接触层之间形成至少一个操作性连接。
38.根据权利要求36所述的制造III族氮化物半导体基异质结器件的方法，包括：在所述第二端子和所述控制栅极端子之间形成所述至少一个浮置结构，其中所述至少一个浮置结构和所述控制栅极端子之间的横向间隔小于所述所述第一导电类型的所述至少一个浮置结构和所述第二端子之间的横向间隔。
39.一种III族氮化物半导体基异质结器件，包括：
衬底；
III族氮化物半导体区，位于所述衬底之上，其中，所述III族氮化物半导体区包括异质结，所述异质结包括至少一种二维载流子气；
第一端子，操作性地连接到所述III族氮化物半导体区，并与所述至少一种二维载流子气形成肖特基或欧姆接触；
第二端子，操作性地连接到所述III族氮化物半导体区，并与所述第一端子横向地间隔开，从而与所述至少一种二维载流子气形成肖特基或欧姆接触；
第一导电类型的载流子的至少一个注入器，与所述第二端子横向地间隔开；以及
浮置接触层，位于所述二维载流子气之上，并操作性地连接到所述至少一个注入器和所述III族氮化物半导体区，其中，所述二维载流子气是第二导电类型。
CN202180020545.7A 2020-01-13 2021-01-13 Iii-v族半导体器件 Pending CN115280512A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/740,996 US11211481B2 (en) 2020-01-13 2020-01-13 III-V semiconductor device
US16/740,996 2020-01-13
PCT/EP2021/050561 WO2021144297A1 (en) 2020-01-13 2021-01-13 Iii-v semiconductor device

Publications (1)

Publication Number Publication Date
CN115280512A true CN115280512A (zh) 2022-11-01

Family

ID=74186704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180020545.7A Pending CN115280512A (zh) 2020-01-13 2021-01-13 Iii-v族半导体器件

Country Status (5)

Country Link
US (1) US11211481B2 (zh)
EP (1) EP4073848A1 (zh)
CN (1) CN115280512A (zh)
TW (1) TW202141789A (zh)
WO (1) WO2021144297A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
EP4135051A1 (en) * 2021-08-10 2023-02-15 Infineon Technologies Austria AG Lateral iii/v heterostructure field effect transistor
CN115863420A (zh) * 2021-09-24 2023-03-28 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US11888027B2 (en) 2021-12-22 2024-01-30 Texas Instruments Incorporated Monolithic integration of high and low-side GaN FETs with screening back gating effect

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236811B1 (ko) 2006-03-10 2013-02-25 페어차일드코리아반도체 주식회사 질화물계 반도체 소자 및 그 제조방법
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
US8921893B2 (en) 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
US10868165B2 (en) 2018-04-23 2020-12-15 Navitas Semiconductor Limited Transistor structure with depletion-mode and enhancement mode-devices

Also Published As

Publication number Publication date
US11211481B2 (en) 2021-12-28
US20210217882A1 (en) 2021-07-15
WO2021144297A1 (en) 2021-07-22
EP4073848A1 (en) 2022-10-19
TW202141789A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
US11121216B2 (en) III-nitride devices including a graded depleting layer
US11081578B2 (en) III-V depletion mode semiconductor device
KR100850026B1 (ko) Ⅲ-질화물 전류 제어 디바이스와 그 제조방법
US9831312B2 (en) Group III-V device structure having a selectively reduced impurity concentration
EP3008759B1 (en) Cascode structures with gan cap layers
US10204998B2 (en) Heterostructure device
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US8928003B2 (en) Nitride semiconductor device
CN108028273B (zh) 半导体装置和制造半导体装置的方法
EP2748855B1 (en) Field effect power transistors
US8669591B2 (en) E-mode HFET device
US10818786B1 (en) III-V semiconductor device with integrated protection functions
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US11211481B2 (en) III-V semiconductor device
CN110392929A (zh) 氮化镓晶体管
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
US20230117946A1 (en) Iii-v semiconductor device
US20210202728A1 (en) Enhancement-mode high-electron-mobility transistor
EP3405979B1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
US11335798B2 (en) Enhancement mode MISHEMT with GaN channel regrowth under a gate area
CN114649410A (zh) 沟槽型半导体器件及其制造方法
CN113497137A (zh) 一种半导体器件及其制备方法
US20220262945A1 (en) Semiconductor devices with class iv channel region and class iii-v drift region
Meneghesso et al. Smart Power Devices Nanotechnology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination