JP7411790B2 - 窒化ガリウムデバイス及びその駆動回路 - Google Patents

窒化ガリウムデバイス及びその駆動回路 Download PDF

Info

Publication number
JP7411790B2
JP7411790B2 JP2022521051A JP2022521051A JP7411790B2 JP 7411790 B2 JP7411790 B2 JP 7411790B2 JP 2022521051 A JP2022521051 A JP 2022521051A JP 2022521051 A JP2022521051 A JP 2022521051A JP 7411790 B2 JP7411790 B2 JP 7411790B2
Authority
JP
Japan
Prior art keywords
gate
gallium nitride
nitride device
gate metal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022521051A
Other languages
English (en)
Other versions
JP2022553146A (ja
Inventor
ホワーン，ボーニーン
ホウ，ジャオジュヨン
ジアーン，チイムオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2022553146A publication Critical patent/JP2022553146A/ja
Application granted granted Critical
Publication of JP7411790B2 publication Critical patent/JP7411790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Description

この出願は、半導体技術の分野に関し、特に、窒化ガリウムデバイス及びその駆動回路に関する。
電源プロダクトが高効率及び小型化のトレンドに向かって発展するにつれて、例えば窒化ガリウムなどの広い禁制帯の半導体材料に基づいて製造される電力スイッチなどの窒化ガリウムデバイスがますます注目を集めている。現在、窒化ガリウムデバイスは主に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）の横型ヘテロ構造に基づくデバイスを含んでおり、該ヘテロ構造の界面に、高い電子移動度の二次元電子ガス（two-dimensional electron gas，２ＤＥＧ）チャネルを自然形成することができる。一般に、ヘテロ構造の界面における２ＤＥＧは空乏化されることが困難であり、従って、ＡｌＧａＮ／ＧａＮヘテロ構造に基づく現在の窒化ガリウムデバイスは通常、ノーマリーオンデバイスである。
ノーマリーオン窒化ガリウムデバイスの導通を維持するためには安定な導通電流が必要とされ、デバイスをオフにするためには逆電圧をゲートに印加する必要がある。この特徴は、駆動回路の設計をしにくくするものであるとともに、デバイスの電力消費が比較的高くするものである。さらに、ノーマリーオン窒化ガリウムデバイスは、回路システム（例えば、電力変換回路システム）のフェイルセーフを殆ど保証することができない。一部の改良された窒化ガリウムデバイスはノーマリーオフの特徴を実現するものの、デバイス性能を改善することが望まれる。
この出願は、窒化ガリウムデバイス及びその駆動回路を提供する。当該窒化ガリウムデバイスは、ノーマリーオフデバイスであるとともに、駆動回路の設計をしやすくする。さらに、当該窒化ガリウムデバイスは、ゲートリーク電流が小さく且つ駆動損失が低く、従って、導通プロセスにおいて改善された電子正孔注入能力を持つ。
第１の態様によれば、この出願は、窒化ガリウムデバイスを提供し、当該窒化ガリウムデバイスは、基板と、該基板上に形成された窒化ガリウム（ＧａＮ）バッファ層と、該ＧａＮバッファ層上に形成された窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と、該ＡｌＧａＮバリア層上に形成されたソース、ドレイン、及びゲートと、を含む。該ゲートは、ＡｌＧａＮバリア層上に形成されたＰドープト窒化ガリウム（Ｐ－ＧａＮ）キャップ層と、該Ｐ－ＧａＮキャップ層上に形成された第１ゲートメタル及び第２ゲートメタルとを含む。第１ゲートメタルとＰ－ＧａＮキャップ層との間にショットキーコンタクトが形成され、第２ゲートメタルとＰ－ＧａＮキャップ層との間にオーミックコンタクトが形成される。
この出願で提供される窒化ガリウムデバイスは、ショットキーゲートとオーミックゲートとを有するハイブリッドゲート構造を持ち、導通プロセスにおけるゲートリーク電流を低減して駆動電力消費を低減させることができるだけでなく、導通中に大量の電子正孔をＡｌＧａＮバリア層に注入して動的抵抗を最適化することもでき、それによりデバイス信頼性を向上させる。
一実装において、第１ゲートメタル及び第２ゲートメタルは、ゲートのゲート幅方向に対して垂直な方向に沿って間隔を置いて、平行に配置される。
一実装において、ゲートは、複数の第１ゲートメタル及び複数の第２ゲートメタルを含む。
一実装において、複数の第１ゲートメタル及び複数の第２ゲートメタルは、ゲートのゲート幅方向に沿って、間隔を置いて交互に分散されて、デバイス駆動損失を低減させながら、ゲート幅方向に沿って窒化ガリウムデバイスの動的抵抗を均等に最適化し、それにより窒化ガリウムデバイスの信頼性を向上させる。
一実装において、複数の第２ゲートメタルは、ゲートのゲート幅方向に平行なＰ－ＧａＮキャップ層のエッジの近くにあってゲート幅方向に沿って延在した１つの縦方向ゲートメタルと、ゲート幅方向に沿って分散されて配置された複数の横方向ゲートメタルとを含む。各横方向ゲートメタルの一端が縦方向ゲートメタルに接続される。複数の第２ゲートメタルと、複数の横方向ゲートメタルとが、ゲート幅方向に沿って交互に分散される。
一実装において、窒化ガリウムデバイスは更に、ディプレッション型高電子移動度トランジスタ（ＨＥＭＴ）を含む。ディプレッション型ＨＥＭＴのソースが、第１ゲートメタルに結合され、ディプレッション型ＨＥＭＴのゲートが、当該窒化ガリウムデバイスのソースに結合され、ディプレッション型ＨＥＭＴのドレインが、第２ゲートメタルに結合される。ディプレッション型ＨＥＭＴは、窒化ガリウム駆動回路内の例えばゲート駆動抵抗及びスイッチなどのコンポーネントの機能を実装することができ、その結果、駆動回路内のコンポーネントを節減することができ、駆動回路を単純化する助けとなる。
第２の態様によれば、この出願は、ゲートドライバと、この出願の第１の態様及び第１の態様のいずれかの実装にて提供される窒化ガリウムデバイスと、を含む駆動回路を提供する。窒化ガリウムデバイスの第１ゲートメタル及び第２ゲートメタルが、ゲートドライバの信号出力端に結合され、第２ゲートメタルとゲートドライバの信号出力端との間にゲート駆動抵抗及びスイッチが直列に接続される。
一実装において、スイッチは、ゲートドライバの駆動信号の立ち上がりエッジが到着したとき、予め定められた時間の遅延後に開くように構成される。
一実装において、スイッチは、ゲートドライバの駆動信号の立ち下がりエッジが到着したときに閉じるように構成される。
、現在の窒化ガリウムデバイスの概略構造図である。 この出願の一実施形態に従った窒化ガリウムデバイスの概略構造図である。 ショットキーゲートを有する窒化ガリウムデバイスの概略構造図及び等価回路図である。 オーミックゲートを有する窒化ガリウムデバイスの概略構造図及び等価回路図である。 図２に示した窒化ガリウムデバイスの等価回路図である。 この出願の一実施形態に従った窒化ガリウムデバイスのゲートメタルのレイアウト方式の概略図である。 この出願の一実施形態に従った窒化ガリウムデバイスのゲートメタルの他のレイアウト方式の概略図である。 この出願の一実施形態に従った窒化ガリウムデバイスのゲートメタルの更なる他のレイアウト方式の概略図である。 この出願の一実施形態に従った駆動回路の概略図である。 この出願の一実施形態に従った駆動回路の駆動タイミングシーケンスの図である。 この出願の一実施形態に従った他の窒化ガリウムデバイスの概略構造図である。 この出願の一実施形態に従った窒化ガリウムデバイスの駆動ロジックの概略図である。
窒化ガリウム（ＧａＮ，gallium nitride）は、窒素とガリウムとの化合物であり、ＩＩＩ族（ホウ素族元素）とＶ族（窒素族元素）との直接バンドギャップ半導体である。現在最も一般的に使用されている半導体材料であるシリコンが１．１２ｅＶ（エレクトロンボルト）のバンドギャップを持つのに対し、窒化ガリウムは３．４ｅＶという広いバンドギャップを持つ。従って、窒化ガリウムは、ハイパワーの高速デバイスにおいてシリコンデバイスよりも良好な性能を持つ。
バンドギャップ（band gap又はenergy gap）は、エネルギーバンドギャップ（energy band gap）又は禁制帯の幅（width of forbidden band）とも呼ばれ、一般に、半導体又は絶縁体における価電子帯の頂部と伝導帯の底との間のエネルギー差を指す。直接バンドギャップ（direct band gaps）は、半導体材料における伝導帯の底での最小値と価電子帯の頂部での最大値がｋ空間において同じｋ値に対応するエネルギーバンド構造である。この構造を持つ半導体は直接遷移半導体（又は直接バンドギャップ半導体）と呼ばれる。
電源プロダクトが高効率及び小型化のトレンドに向かって発展するにつれて、例えば窒化ガリウムなどの広い禁制帯の半導体材料に基づいて製造される電力スイッチなどの窒化ガリウムデバイスがますます注目を集めている。図１に示すように、現在、窒化ガリウムデバイスは主に、例えば高電子移動度トランジスタ（high electron mobility transistor，ＨＥＭＴ）など、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）の横型ヘテロ構造に基づくデバイスを含んでいる。ＡｌＧａＮ／ＧａＮヘテロ構造の界面に、比較的高い電子移動度の二次元電子ガス ２ＤＥＧが存在する。従って、ＡｌＧａＮ／ＧａＮヘテロ構造の界面に、高い電子移動度を持つ２ＤＥＧチャネルを自然形成することができ、その結果、窒化ガリウムデバイスは、これら２つのデバイスが同じ導通抵抗を持つとき、半導体シリコンデバイスよりも小さいチップ面積を持つ。窒化ガリウムは広禁制帯半導体である。また、窒化ガリウムの動作温度は非常に高く、通常５００℃より上に達することができ、その結果、窒化ガリウムデバイスは高温条件で動作する能力を持つ。また、窒化ガリウムは、比較的高い破壊電界を持ち、その結果、窒化ガリウムデバイスは、比較的高いゲート－ドレイン破壊電圧を有し、高電圧条件で動作する能力を持つ。
窒化ガリウムは高極性半導体材料であるため、通常、ＡｌＧａＮ／ＧａＮの横型ヘテロ構造の界面に自然形成される高濃度の２ＤＥＧを空乏化させることは困難である。結果として、ＡｌＧａＮ／ＧａＮヘテロ構造に基づく窒化ガリウムデバイスは通常、ノーマリーオンデバイスである。ノーマリーオン窒化ガリウムデバイスの導通を維持するためには安定な導通電流が必要とされ、デバイスをオフにするためには逆電圧をゲートに印加する必要がある。この特徴は、駆動回路の設計をしにくくするものであるとともに、デバイスの電力消費が比較的高くするものである。さらに、ノーマリーオン窒化ガリウムデバイスは、回路システム（例えば、電力変換回路システム）のフェイルセーフを殆ど保証することができない。
この出願の一実施形態は窒化ガリウムデバイスを提供する。当該窒化ガリウムデバイスは、ノーマリーオフデバイスであるとともに、駆動回路の設計をしやすくする。さらに、当該窒化ガリウムデバイスは、ゲートリーク電流が小さく且つ駆動損失が低く、従って、導通プロセスにおいて高い電子正孔注入能力を持つ。
図２は、この出願の一実施形態に従った窒化ガリウムデバイスの概略構造図である。図２に示すように、窒化ガリウムデバイスは、基板（substrate）１００と、基板１００上に形成された窒化ガリウムＧａＮバッファ層（GaN buffer layer）２００と、ＧａＮバッファ層２００上に形成された窒化アルミニウムガリウムＡｌＧａＮバリア（AlGaN barrier）層３００と、ＡｌＧａＮバリア層３００上に形成されたソース（Ｇ）、ドレイン（Ｄ）、及びゲート（Ｇ）とを含む。ゲートＧは、ＡｌＧａＮバリア層３００上に形成されたＰドープト窒化ガリウムＰ－ＧａＮキャップ（P-GaN cap）層４００と、Ｐ－ＧａＮキャップ層４００上に形成された第１ゲートメタルＭ１及び第２ゲートメタルＭ２とを含む。第１ゲートメタルＭ１とＰ－ＧａＮキャップ層４００との間にショットキーコンタクトが形成され、第２ゲートメタルＭ２とＰ－ＧａＮキャップ層４００との間にオーミックコンタクトが形成される。
基板１００は、窒化ガリウムデバイスのベースボードとして使用され、例えばシリコンＳｉ、炭化シリコンＳｉＣ、又はサファイアＡｌ２Ｏ３などの材料で作製され得る。
オプションで、窒化ガリウムと基板１００の材料とは異なるため、通常、異なる格子定数及び熱膨張係数を持つ。基板１００上にＧａＮバッファ層２００を直接成長させると、例えばＧａＮバッファ層２００と基板１００との間の格子不整合及び熱的不整合などの問題に起因してエピタキシャル層クラックが発生することがあり、その結果、結晶品質が低下する。従って、エピタキシャル層クラックの発生を回避するために、基板１００上に先ず、専用の遷移層５００成長させ、次いで、遷移層５００上にＧａＮバッファ層２００を成長させることができる。
遷移層５００は、異なる材料の基板１００に基づいて異なる材料を用いて生成され得る。例えば、Ｓｉ基板が使用される場合、遷移層５００は、窒化アルミニウムガリウムＡｌＧａＮを用いて生成され得る。Ａｌ２Ｏ３基板が使用される場合、遷移層５００は、アンモニアＮＨ３によりＡｌ２Ｏ３を窒化させることによって生成される窒化アルミニウムＡｌＮ層を用いて生成され得る。
ショットキーコンタクトは、ゲートメタル（例えば、第１ゲートメタルＭ１）及び半導体材料（例えば、Ｐ－ＧａＮキャップ層４００）が互いに接触するときに境界面における半導体のエネルギーバンドの曲げを介して形成されるショットキーバリアである。
ショットキーコンタクトをしたゲートメタル及び半導体材料は、窒化ガリウムデバイスのショットキーゲートを構成し得る。図３は、ショットキーゲートを有する窒化ガリウムデバイスの概略構造図及び等価回路図である。図３に示すように、ＡｌＧａＮバリア層及びＧａＮバッファ層を含むＡｌＧａＮ／ＧａＮヘテロ構造の界面に２ＤＥＧチャネルが形成され、Ｐ－ＧａＮキャップ層が、Ｐ－ＧａＮキャップ層の下の２ＤＥＧチャネルを空乏化させることができ、その結果、当該デバイスはノーマリーオフである。しかしながら、当該デバイスのアクセス領域は依然として２ＤＥＧチャネルを維持する。アクセス領域とは、ショットキーゲートとソースとの間及びショットキーゲートとドレインとの間の２ＤＥＧチャネルが位置する領域である。従って、ショットキーゲートに特定の電圧が印加されると、ショットキーゲートの下の２ＤＥＧチャネルが再構築されてデバイスを導通させることができる。ショットキーゲートに印加される電圧の値は、窒化ガリウムデバイスの導通電圧（すなわち、閾値電圧）よりも大きい必要がある。
さらに、図３に示すように、ショットキーゲートは、背中合わせに置かれた一対のダイオードと等価であり、具体的には、ショットキー接合に相当する順方向に置かれたダイオードＤ１と、Ｐ－ＧａＮキャップ層に相当する逆方向に置かれたダイオードＤ２とを含み得る。この等価構造に基づいて、ショットキーゲートは窒化ガリウムデバイスのゲートリーク電流を低減させる助けとなり、それにより、デバイスの駆動電力消費を低減させる。しかしながら、ショットキーゲート構造を持つ窒化ガリウムデバイスが導通されるとき、電子正孔注入能力は標準的なものであり、良好な動的抵抗特性を得ることはできない。
オーミックコンタクトをしたゲートメタル及び半導体材料は、窒化ガリウムデバイスのオーミックゲートを構成し得る。図４は、オーミックゲートを有する窒化ガリウムデバイスの概略構造図及び等価回路図である。図４に示すように、オーミックゲートは順方向に置かれたダイオードＤ３と等価であり、その結果、オーミックゲートを有する窒化ガリウムデバイスは、導通中にＰ－ＧａＮキャップ層からＡｌＧａＮバリア層に大量の電子正孔を注入することができ、窒化ガリウムデバイスがオフにされるときに、電子トラップによって捕捉された電子を窒化ガリウムデバイスが解き放つ助けとなり、それにより窒化ガリウムデバイスの動的抵抗を最適化し、窒化ガリウムデバイスの信頼性を向上させる。しかしながら、オーミックコンタクトゲート構造を有する窒化ガリウムデバイスは、導通プロセスにおいて電流を連続的に維持する必要があり、駆動電力消費が比較的高い。
さらに、図２に示すように、この出願のこの実施形態で提供される窒化ガリウムデバイスによれば、第１ゲートメタルＭ１とＰ－ＧａＮキャップ層４００との間にショットキーコンタクトが形成され、且つ第２ゲートメタルＭ２とＰ－ＧａＮキャップ層４００との間にオーミックコンタクトが形成されて、ショットキーゲート（以下ではＭ１で表され得る）とオーミックゲート（以下ではＭ２で表され得る）とを含むハイブリッドゲート構造を形成する。ハイブリッドゲート構造は、ショットキーゲートのみを用いる窒化ガリウムデバイスでは導通中に大量の電子正孔をＡｌＧａＮバリア層３００に注入することができないという欠点を克服するとともに、オーミックゲートのみを用いる窒化ガリウムデバイスでは導通プロセスにおいて電流を連続的に維持する必要があって比較的高い駆動電力消費を生じさせるという欠点も克服する。分かることには、この出願で提供される窒化ガリウムデバイスは、導通プロセスにおけるゲートリーク電流を低減して駆動電力消費を低減させることができるだけでなく、導通中に大量の電子正孔をＡｌＧａＮバリア層３００に注入して動的抵抗を最適化することもでき、それによりデバイス信頼性を向上させる。
図５は、図２に示した窒化ガリウムデバイスの等価回路図である。図５に示すように、ハイブリッドゲート構造におけるショットキーゲートは、背中合わせに置かれた一対のダイオードと等価であり、具体的には、ショットキー接合に相当する順方向に置かれたダイオードＤ１と、Ｐ－ＧａＮキャップ層に相当する逆方向に置かれたダイオードＤ２とを含み得る。第１ゲートメタルＭ１がダイオードＤ２のカソードに結合され、ダイオードＤ２のアノードがダイオードＤ１のアノードに結合され、ダイオードＤ１のカソードが窒化ガリウムデバイスのソースＳに結合される。第２ゲートメタルＭ２は、等価的に、ｐＧａＮキャップ層４００の電位点Ｇ’に結合される。第２ゲートメタルＭ２及び電位点Ｇ’は更に、ダイオードＤ２のアノード及びダイオードＤ１のアノードに結合される。
この出願のこの実施形態において、１つ以上の第１ゲートメタルＭ１及び１つ以上の第２ゲートメタルＭ２がＰ－ＧａＮキャップ層４００上に配置され得る。当該窒化ガリウムデバイスは、第１ゲートメタルＭ１及び第２ゲートメタルＭ２の数量及びレイアウト方式、並びにＰ－ＧａＮキャップ層４００と第１ゲートメタルＭ１及び第２ゲートメタルＭ２の各々の間のコンタクト面積を変えることによって異なる特徴を持ち得る。
図６は、この出願の一実施形態に従った窒化ガリウムデバイスのゲートメタルのレイアウト方式の概略図である。図６に示すように、当該窒化ガリウムデバイスは、１つの第１ゲートメタルＭ１と１つの第２ゲートメタルＭ２とを含んでおり、第１ゲートメタルＭ１及び第２ゲートメタルＭ２は、ゲートのゲート幅方向に対して垂直な方向に沿って間隔を置いて、平行に配置されている。
ゲート幅方向に対して垂直な方向において、第１ゲートメタルＭ１は、ソースＳに近い側に配置されることができ、第２ゲートメタルＭ２は、ドレインＤに近い側に配置されることができ、あるいは、第１ゲートメタルＭ１がドレインＤに近い側に配置され、第２ゲートメタルＭ２がソースＳに近い側に配置されてもよい。
さらに、ゲート幅方向において、第１ゲートメタルＭ１及び第２ゲートメタルＭ２は、Ｐ－ＧａＮキャップ層４００の一端から他端まで延在し得る。従って、Ｐ－ＧａＮキャップ層４００は、ゲート幅方向の全体で第１ゲートメタルＭ１とショットキーコンタクトを形成することができ、その結果、ゲートがゲート幅方向全体で比較的低いリーク電流を持つことができ、それにより駆動損失を低減させる助けとなる。Ｐ－ＧａＮキャップ層４００は更に、ゲート幅方向の全体で第２ゲートメタルＭ２とのオーミックコンタクトを形成することができ、その結果、窒化ガリウムデバイスが導通されるときに、ゲート幅方向の全体でＡｌＧａＮバリア層３００に電子正孔を注入することができ、それにより窒化ガリウムデバイス全体としての動的抵抗を最適化し、窒化ガリウムデバイスの信頼性を向上させる。
図７は、この出願の一実施形態に従った窒化ガリウムデバイスのゲートメタルのレイアウト方式の概略図である。図７に示すように、当該窒化ガリウムデバイスは、複数の第１ゲートメタルＭ１及び複数の第２ゲートメタルＭ２を含み、複数の第１ゲートメタルＭ１及び複数の第２ゲートメタルＭ２は、ゲート幅方向に沿って一列に配列され、間隔を置いて交互に配置されている。斯くして、ゲート幅方向に沿って、ゲートの下に、低リーク電流領域（すなわち、第１ゲートメタルＭ１の下の領域）と電子正孔注入領域（すなわち、第２ゲートメタルＭ２の下の領域）とが交互に分散されて、デバイス駆動損失を低減させながら、ゲート幅方向に沿って窒化ガリウムデバイスの動的抵抗を均等に最適化し、それにより窒化ガリウムデバイスの信頼性を向上させる。
Ｐ－ＧａＮキャップ層４００と第１ゲートメタルＭ１を含むメタルゲートとの間のコンタクト面積、及びＰ－ＧａＮキャップ層４００と複数の第２ゲートメタルＭ２を含むメタルゲートとの間のコンタクト面積は同じであってもよいし、異なっていてもよい。当該窒化ガリウムデバイスは、メタルゲートとＰ－ＧａＮキャップ層４００との間のコンタクト面積を変えることによって異なる特徴を持ち得る。
例えば、限られたサイズのＰ－ＧａＮキャップ層４００の下で、第１ゲートメタルＭ１とＰ－ＧａＮキャップ層４００との間のコンタクト面積を大きくし、第２ゲートメタルＭ２とＰ－ＧａＮキャップ層４００との間のコンタクト面積を小さくすると、当該窒化ガリウムデバイスのゲートリーク電流が減じられ、これは、窒化ガリウムデバイスの駆動損失及び導通電圧を更に低減させることには資するが、窒化ガリウムデバイスが導通されるときにＡｌＧａＮバリア層３００に電子正孔を注入する能力を低下させる。
他の一例で、限られたサイズのＰ－ＧａＮキャップ層の下で、第１ゲートメタルＭ１とＰ－ＧａＮキャップ層４００との間のコンタクト面積を小さくし、第２ゲートメタルＭ２とＰ－ＧａＮキャップ層４００との間のコンタクト面積を大きくすると、当該窒化ガリウムデバイスは、導通中に、より多くの電子正孔をＡｌＧａＮバリア層３００に注入することができ、それにより窒化ガリウムデバイスの動的抵抗を更に最適化して窒化ガリウムデバイスの信頼性を改善するが、窒化ガリウムデバイスの駆動電力消費の更なる低減を制限する。
従って、この出願のこの実施形態に示すハイブリッドゲートを有する窒化ガリウムデバイスの構造に基づいて、当業者は、回路設計の実際の要求に基づいて、第１ゲートメタルＭ１及び第２の金属ゲートＭ２の数量及びレイアウト、並びにＰ－ＧａＮキャップ層４００と第１ゲートメタルＭ１及び第２ゲートメタルＭ２の各々との間のコンタクト面積を適切に設計し得る。これは、この出願のこの実施形態において特に限定されることではない。
例えば、当該窒化ガリウムデバイスが複数の第１ゲートメタルＭ１及び複数の第２ゲートメタルＭ２を含むとき、それら複数の第１ゲートメタルＭ１及び複数の第２ゲートメタルＭ２は更に、図８に示すレイアウトにあってもよい。複数の第２ゲートメタルＭ２は、１つの縦方向ゲートメタルＭ２１と、少なくとも１つの横方向ゲートメタルＭ２２とを含んでいる。縦方向ゲートメタルＭ２１は、ゲート幅方向に平行なＰ－ＧａＮキャップ層４００のエッジに近く、且つゲート幅方向に沿って延在している。上記少なくとも１つの横方向ゲートメタルＭ２２は、縦方向ゲートメタルＭ２１の同じ側に配置されるとともに、ゲート幅方向に沿って間隔を置いて分散されて配置されている。各横方向ゲートメタルＭ２２の一端が、縦方向ゲートメタルＭ２１に接続されている。ゲート幅方向に沿って第１ゲートメタルＭ１と複数の横方向ゲートメタルＭ２２とが交互に分散される形態を形成するように、横方向ゲートメタルＭ２２同士の間に複数の第１ゲートメタルＭ１が分散されている。
この出願の一実施形態は更に、ハイブリッドゲート構造を有する上述の窒化ガリウムデバイスのいずれかを駆動するように構成された駆動回路を提供する。図９は、駆動回路の概略図を示している。図９に示すように、当該駆動回路はゲートドライバ６００を含む。ゲートドライバ６００の出力端が、窒化ガリウムデバイスの第１ゲートメタルＭ１及び第２ゲートメタルＭ２に結合され、第２ゲートメタルＭ２とゲートドライバ６００の信号出力端との間に、ゲート駆動抵抗ＲＧ’及びスイッチＳＧ’が直列に接続される。
ゲートドライバ６００は、駆動信号ＶＧを生成するように構成される。駆動信号ＶＧは電圧信号とし得る。窒化ガリウムデバイスの導通及び遮断は、窒化ガリウムデバイスのゲートに異なる電圧の駆動信号ＶＧを出力することによって制御され得る。
この出願のこの実施形態において、ゲート駆動抵抗ＲＧ’は、駆動回路におけるゲート駆動リンギングを除去する機能を有する。具体的には、窒化ガリウムデバイスのゲートとドレインＤとの間及び窒化ガリウムデバイスのゲートとソースＳとの間には容量構造が存在し、窒化ガリウムデバイスのゲートループ内には不可避的に寄生インダクタンスが生成される。結果として、ゲートループは、ゲートドライバ６００の駆動信号ＶＧの励起の下で駆動リンギングを発生する。ゲートループにゲート駆動抵抗ＲＧ’が付加すると、駆動リンギングを除去することができる。
この出願のこの実施形態において、ゲート駆動抵抗ＲＧ’は更に、窒化ガリウムデバイスの導通／遮断速度を調整する機能を有する。具体的には、より小さいゲート駆動抵抗ＲＧ’は、窒化ガリウムデバイスのより高い導通／遮断速度を示し、より大きいゲート駆動抵抗ＲＧ’は、窒化ガリウムデバイスのより低い導通／遮断速度を示す。窒化ガリウムデバイスの高い／低い導通／遮断速度は、当該デバイスの損失及び干渉に関係する。当業者は、回路設計の実際の要求に基づいてゲート駆動抵抗ＲＧ’の大きさを高い確実性で選択し得る。これは、この出願のこの実施形態において特に限定されることではない。
図１０は、この出願の一実施形態に従った駆動回路の駆動タイミングシーケンスの図である。図１０に示すように、時点Ｔ０の前、駆動信号ＶＧが低電位にあるとき、スイッチＳＧ’が閉状態に設定され、窒化ガリウムデバイスが遮断され、ショットキーゲートＭ１及びオーミックゲートＭ２の電位は両方とも低電位である。時点Ｔ０にて、駆動信号ＶＧの立ち上がりエッジが到着したとき、スイッチＳＧ’はなおも閉状態に設定され、ショットキーゲートＭ１及びオーミックゲートＭ２の電位は高電位に反転され、その結果、窒化ガリウムデバイスが導通される。駆動タイミングシーケンスが、時点Ｔ０から予め設定された時間ｄｔだけ遅延して時点Ｔ１に到達すると、スイッチＳＧ’が開かれて駆動電流を減少させる。この場合、ショットキーゲートＭ１の電位は依然として高電位に維持され、オーミックゲートＭ２の下のｐＧａＮキャップ層の電位点Ｇ’も、ショットキーゲートＭ１の高電位によって高電位に維持されることができ、ゲートの下の２ＤＥＧの構築を維持し、それにより窒化ガリウムデバイスの導通状態を維持することができる。時点Ｔ２にて、駆動信号ＶＧの立ち下がりエッジが到着したとき、スイッチＳＧ’は再び閉じられ、ショットキーゲートＭ１及びオーミックゲートＭ２の電位は低電位に反転され戻し、その結果、窒化ガリウムデバイスは遮断される。
他の一実施形態では、図１０に示す駆動回路内のスイッチＳＧ’及びゲート駆動抵抗ＲＧ’の機能を窒化ガリウムデバイスに集積して、駆動回路内のスイッチＳＧ’及びゲート駆動抵抗ＲＧ’を節減し得る。
図１１は、スイッチＳＧ’とゲート駆動抵抗ＲＧ’の機能を集積した窒化ガリウムデバイスの概略構造図である。図１１に示すように、ディプレッション型高電子移動度トランジスタＨＥＭＴが窒化ガリウムデバイスに集積され、ディプレッション型ＨＥＭＴを用いることによってスイッチＳＧ’及びゲート駆動抵抗ＲＧ’の機能が実装される。具体的な集積方式は以下の通りである：第１ゲートメタルＭ１が、ディプレッション型ＨＥＭＴのソースに結合された後に、窒化ガリウムデバイスのゲートＧとして使用され、駆動信号に結合されるように構成される。ディプレッション型ＨＥＭＴのゲートｇが窒化ガリウムデバイスのソースＳに結合される。ディプレッション型ＨＥＭＴのドレインｄが、窒化ガリウムデバイスの第２ゲートメタルＭ２に結合される。
ディプレッション型ＨＥＭＴのソースｓに対するゲートｇの電圧ＶｇｓがＶｇｓ＝０を満足するとき、２ＤＥＧチャネルを形成することができ、ディプレッション型ＨＥＭＴが導通される。Ｖｇｓ＞０であるとき、比較的大きいゲート電流を生成することができる。Ｖｇｓ＜０であるとき、チャネルが狭くなり、ゲート電流が減少する。Ｖｇｓが特定の閾値電圧Ｖｐ（ピンチオフ電圧とも呼ばれる）まで更に低下すると、チャネルが消滅し、その結果、ディプレッション型ＨＥＭＴが遮断される。
この出願のこの実施形態において、窒化ガリウムデバイスを駆動することの難しさを低減させるためには、好ましくは、例えばＶｐ＝－２Ｖといった、比較的小さい絶対値の閾値電圧Ｖｐを持つ低電圧ディプレッション型ＨＥＭＴが使用される。図１１に示す窒化ガリウムデバイスの駆動ロジックを、以下にて具体的に説明する。
図１２に示すように、窒化ガリウムデバイスをオンにするプロセスにおいて、駆動信号ＶＧ＜｜Ｖｐ｜（Ｖｐの絶対値）であるとき、Ｖｇｓ＞Ｖｐであり、ディプレッション型ＨＥＭＴは導通状態にあり、オーミックゲートＭ２の電位は駆動信号ＶＧの電位と同じである。駆動信号ＶＧ≧｜Ｖｐ｜であるとき（ＶＧ＝６Ｖのとき）、Ｖｇｓ≦Ｖｐであり、ディプレッション型ＨＥＭＴは遮断状態にある。この場合、オーミックゲートＭ２の電位は、ディプレッション型ＨＥＭＴによって｜Ｖｐ｜にクランプされ、ショットキーゲートＭ１も、駆動信号ＶＧによって高電位に維持され、その結果、窒化ガリウムデバイスの２ＤＥＧの構築が維持され、それにより窒化ガリウムデバイスの導通状態が維持される。例えば駆動信号ＶＧ＝０Ｖのときなど、窒化ガリウムデバイスがオフにされた状態では、オーミックゲートＭ２の電位はゼロ電位に引き下げられる。
更に言及しておくべきことには、この出願のこの実施形態では、ディプレッション型ＨＥＭＴのサイズを変えることによって、ディプレッション型ＨＥＭＴのゲートｇのリーク電流特性及び閾値電圧Ｖｐを変化させて、オーミックゲートＭ２のクランプ電位を｜Ｖｐ｜を変えることができる。異なる｜Ｖｐ｜は、窒化ガリウムデバイスが異なるリーク電流レベル及び異なる電子正孔注入能力を持つことを可能にし得る。当業者は、回路設計の実際の要求に基づいてディプレッション型ＨＥＭＴのサイズを高い確実性で選択し得る。これは、この出願のこの実施形態において特に限定されることではない。
本発明の目的、技術的ソリューション、及び利益は、以上の特定の実施形態において更に詳細に説明されている。理解されるべきことには、以上の説明は、単に本発明の特定の実施形態に過ぎず、本発明の保護範囲を限定することを意図したものではない。本発明の精神及び原理の範囲内でなされる如何なる変更、均等置換、又は改良も、本発明の保護範囲に入るものである。

Claims (10)

  1. 基板と、
    前記基板上に形成された窒化ガリウム（ＧａＮ）バッファ層と、
    前記ＧａＮバッファ層上に形成された窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と、
    前記ＡｌＧａＮバリア層上に形成されたソース、ドレイン、及びゲートと、
    を有し、
    前記ゲートは、前記ＡｌＧａＮバリア層上に形成された１つのＰドープト窒化ガリウム（Ｐ－ＧａＮ）キャップ層と、該Ｐ－ＧａＮキャップ層上に形成された第１ゲートメタル及び第２ゲートメタルとを有し、前記第１ゲートメタルと前記Ｐ－ＧａＮキャップ層との間にショットキーコンタクトが形成され、前記第２ゲートメタルと前記Ｐ－ＧａＮキャップ層との間にオーミックコンタクトが形成され、前記第１ゲートメタルと前記第２ゲートメタルは互いに接触していない、
    窒化ガリウムデバイス。
  2. 前記第１ゲートメタル及び前記第２ゲートメタルは、前記ゲートのゲート幅方向に対して垂直な方向に沿って間隔を置いて、平行に配置されている、請求項１に記載の窒化ガリウムデバイス。
  3. 前記ゲートは、複数の第１ゲートメタル及び複数の第２ゲートメタルを有する、請求項１に記載の窒化ガリウムデバイス。
  4. 前記複数の第１ゲートメタル及び前記複数の第２ゲートメタルは、前記ゲートのゲート幅方向に沿って、間隔を置いて交互に分散されている、請求項３に記載の窒化ガリウムデバイス。
  5. 前記複数の第２ゲートメタルは、前記ゲートのゲート幅方向に平行な前記Ｐ－ＧａＮキャップ層のエッジの近くにあって前記ゲート幅方向に沿って延在した１つの縦方向ゲートメタルと、前記ゲート幅方向に沿って分散されて配置された複数の横方向ゲートメタルとを有し、各横方向ゲートメタルの一端が前記縦方向ゲートメタルに接続されている、請求項３に記載の窒化ガリウムデバイス。
  6. 前記複数の第１ゲートメタルと、前記複数の横方向ゲートメタルとが、前記ゲート幅方向に沿って交互に分散されている、請求項５に記載の窒化ガリウムデバイス。
  7. 当該窒化ガリウムデバイスは更に、ディプレッション型高電子移動度トランジスタ（ＨＥＭＴ）を有し、
    前記ディプレッション型ＨＥＭＴのソースが、前記第１ゲートメタルに結合され、
    前記ディプレッション型ＨＥＭＴのゲートが、当該窒化ガリウムデバイスの前記ソースに結合され、
    前記ディプレッション型ＨＥＭＴのドレインが、前記第２ゲートメタルに結合されている、
    請求項１乃至６のいずれか一項に記載の窒化ガリウムデバイス。
  8. ゲートドライバと、請求項１乃至６のいずれか一項に記載の窒化ガリウムデバイスとを有し、
    前記窒化ガリウムデバイスの前記第１ゲートメタル及び前記第２ゲートメタルが、前記ゲートドライバの信号出力端に結合され、前記第２ゲートメタルと前記ゲートドライバの前記信号出力端との間にゲート駆動抵抗及びスイッチが直列に接続される、
    駆動回路。
  9. 前記スイッチは、前記ゲートドライバの駆動信号の立ち上がりエッジが到着したとき、予め定められた時間の遅延後に開くように構成される、
    請求項８に記載の駆動回路。
  10. 前記スイッチは、前記ゲートドライバの駆動信号の立ち下がりエッジが到着したときに閉じるように構成される、請求項８に記載の駆動回路。
JP2022521051A 2020-04-20 2020-04-20 窒化ガリウムデバイス及びその駆動回路 Active JP7411790B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/085612 WO2021212268A1 (zh) 2020-04-20 2020-04-20 一种氮化镓器件及其驱动电路

Publications (2)

Publication Number Publication Date
JP2022553146A JP2022553146A (ja) 2022-12-22
JP7411790B2 true JP7411790B2 (ja) 2024-01-11

Family

ID=76162517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521051A Active JP7411790B2 (ja) 2020-04-20 2020-04-20 窒化ガリウムデバイス及びその駆動回路

Country Status (6)

Country Link
US (1) US11705494B2 (ja)
EP (1) EP3926689B1 (ja)
JP (1) JP7411790B2 (ja)
CN (1) CN112930602B (ja)
BR (1) BR112022007532A2 (ja)
WO (1) WO2021212268A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782588A (zh) * 2021-08-31 2021-12-10 东南大学 一种具有栅极高耐压低漏电的氮化镓功率器件
US20230343864A1 (en) * 2021-12-07 2023-10-26 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2023224092A1 (ja) * 2022-05-20 2023-11-23 ローム株式会社 窒化物半導体装置
CN115001470B (zh) * 2022-06-02 2023-07-21 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备
CN115188816A (zh) * 2022-06-14 2022-10-14 西安电子科技大学 三端电压控制器件及其制作方法
CN117080255B (zh) * 2023-10-17 2024-01-30 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
CN117276335B (zh) * 2023-11-20 2024-02-09 南京大学 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法
CN117374103B (zh) * 2023-12-07 2024-03-08 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191868A (ja) 2006-11-20 2013-09-26 Panasonic Corp 半導体装置
JP2015026629A (ja) 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP2017017071A (ja) 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置
WO2017051530A1 (ja) 2015-09-25 2017-03-30 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449083B1 (ko) * 2010-05-06 2014-10-13 엘에스산전 주식회사 스위칭 게이트 드라이브
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
CN103579326B (zh) * 2012-08-03 2016-12-21 电子科技大学 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
CN102810559A (zh) * 2012-08-21 2012-12-05 中山大学 一种兼具反向导通的异质结构场效应晶体管及其制作方法
CN106783960A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管
JP2018182247A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10879368B2 (en) * 2017-10-17 2020-12-29 Mitsubishi Electric Research Laboratories, Inc. Transistor with multi-metal gate
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN110648914B (zh) * 2019-09-05 2023-04-11 西交利物浦大学 一种提升氮化镓晶体管击穿电压的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191868A (ja) 2006-11-20 2013-09-26 Panasonic Corp 半導体装置
JP2015026629A (ja) 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP2017017071A (ja) 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置
WO2017051530A1 (ja) 2015-09-25 2017-03-30 パナソニックＩｐマネジメント株式会社 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kenji Shojima et al，Large Schottky barriers for Ni/p-GaN contacts，Appl. Phys. Lett.，米国，1999年04月05日，VOLUME 74, NUMBER 14，p1936-p1938

Also Published As

Publication number Publication date
EP3926689A4 (en) 2022-03-02
WO2021212268A1 (zh) 2021-10-28
BR112022007532A2 (pt) 2022-07-12
EP3926689B1 (en) 2023-03-01
US11705494B2 (en) 2023-07-18
CN112930602B (zh) 2022-12-06
CN112930602A (zh) 2021-06-08
EP3926689A1 (en) 2021-12-22
JP2022553146A (ja) 2022-12-22
US20220199795A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
JP7411790B2 (ja) 窒化ガリウムデバイス及びその駆動回路
US10204998B2 (en) Heterostructure device
US6914273B2 (en) GaN-type enhancement MOSFET using hetero structure
US9343562B2 (en) Dual-gated group III-V merged transistor
US9461034B2 (en) Composite group III-V and group IV transistor having a switched substrate
US6933544B2 (en) Power semiconductor device
US8203376B2 (en) Semiconductor device and method for driving the same
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US7821035B2 (en) ED inverter circuit and integrate circuit element including the same
US20080230784A1 (en) Cascode circuit employing a depletion-mode, GaN-based fet
EP1909316A1 (en) Transistor and method for operating same
US20110210337A1 (en) Monolithic integration of silicon and group III-V devices
US20130161698A1 (en) E-mode hfet device
US20140346570A1 (en) Semiconductor device
US20200287536A1 (en) Power semiconductor device with a series connection of two devices
KR20040086423A (ko) 전력 반도체소자
KR20140023611A (ko) 트랜지스터를 포함하는 전자소자 및 그 동작방법
TW202141789A (zh) 三五族半導體裝置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
Zhang et al. Study of AlGaN/GaN vertical superjunction HEMT for improvement of breakdown voltage and specific on-resistance
US9570597B2 (en) High electron mobility transistor
CN210897283U (zh) 一种半导体器件
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
KR20220028926A (ko) 단방향 전력 스위칭 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7411790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150