CN115188816A - 三端电压控制器件及其制作方法 - Google Patents
三端电压控制器件及其制作方法 Download PDFInfo
- Publication number
- CN115188816A CN115188816A CN202210671019.3A CN202210671019A CN115188816A CN 115188816 A CN115188816 A CN 115188816A CN 202210671019 A CN202210671019 A CN 202210671019A CN 115188816 A CN115188816 A CN 115188816A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- groove
- gallium nitride
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 49
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000861 blow drying Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种三端电压控制器件及其制作方法，涉及功率电子器件技术领域，包括：衬底；缓冲层，位于衬底的一侧；沟道层，位于缓冲层背离衬底的一侧，沟道层包括相对设置的第一凹槽和第二凹槽，第一凹槽和第二凹槽的开口方向朝向衬底指向沟道层的方向；势垒层，位于沟道层背离衬底的一侧；位于势垒层背离衬底的一侧还包括钝化层、P型氮化镓缓冲层和绝缘介质层，钝化层和绝缘介质层分别位于P型氮化镓缓冲层的两侧；栅电极，位于P型氮化镓缓冲层背离衬底的一侧；源电极和漏电极，分别位于第一凹槽和第二凹槽中；结场层，位于绝缘介质层背离衬底的一侧，且结场层位于P型氮化镓缓冲层与漏电极之间。本申请能够有效提高器件的耐压能力。
Description
技术领域
本发明属于功率电子器件技术领域，具体涉及一种三端电压控制器件及其制作方法。
背景技术
氮化镓基半导体器件具有高禁带宽度、高穿透电场强度、高电子扩散系数、高耐压和高耐温性能等优点，用其制作的三端电压控制器件(HEMT)具备良好的电源开关和耐压工作能力等特点，适合功率大的电子领域和微波射频领域；其中，采用AlGaN或GaN制作的高电子迁移率晶体管以其高阻断电压以及导通状态下优异的导电特性，有望成为未来开关功率晶体管的主要来源。
现有技术中，伴随着第三代半导体材料技术领域的发展，由氮化镓基半导体制成的三端电压控制器件愈来愈受到关注，广泛应用于通讯、雷达探测、航天航空、新能源车、快充等领域。但是，现有的三端电压控制器件中，击穿电压难以满足需求、导通电阻过大等问题也未得到解决。
因此，亟需改善三端电压控制器件的结构，降低导通电阻。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种三端电压控制器件及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本申请提供一种三端电压控制器件及其制作方法，包括：
衬底；
缓冲层，位于衬底的一侧；
沟道层，位于缓冲层背离衬底的一侧，沟道层包括相对设置的第一凹槽和第二凹槽，第一凹槽和第二凹槽的开口方向朝向衬底指向沟道层的方向；
势垒层，位于沟道层背离衬底的一侧；位于势垒层背离衬底的一侧还包括钝化层、P型氮化镓缓冲层和绝缘介质层，钝化层和绝缘介质层分别位于P型氮化镓缓冲层的两侧；
栅电极，位于P型氮化镓缓冲层背离衬底的一侧；
源电极和漏电极，分别位于第一凹槽和第二凹槽中；
结场层，位于绝缘介质层背离衬底的一侧，且结场层位于P型氮化镓缓冲层与漏电极之间。
可选地，结场层与P型氮化镓缓冲层之间设置有P漂移区，结场层与漏电极之间设置有N漂移区。
第二方面，本申请还提供一种三端电压控制器件的制作方法，三端电压控制器件包括：
衬底；
缓冲层，位于衬底的一侧；
沟道层，位于缓冲层背离衬底的一侧，沟道层包括相对设置的第一凹槽和第二凹槽，第一凹槽和第二凹槽的开口方向朝向衬底指向沟道层的方向；
势垒层，位于沟道层背离衬底的一侧；位于势垒层背离衬底的一侧还包括钝化层、P型氮化镓缓冲层和绝缘介质层，钝化层和绝缘介质层分别位于P型氮化镓缓冲层的两侧；
栅电极，位于P型氮化镓缓冲层背离衬底的一侧；
源电极和漏电极，分别位于第一凹槽和第二凹槽中；
结场层，位于绝缘介质层背离衬底的一侧，且结场层位于P型氮化镓缓冲层与漏电极之间；
该制作方法包括：
提供衬底；
在衬底上淀积缓冲层；
在缓冲层上依次淀积沟道层和势垒层，且在沟道层和势垒层上制作第一凹槽和第二凹槽；
在第一凹槽和第二凹槽内分别制备源电极或漏电极；
在势垒层上制备绝缘介质层，且在绝缘介质层上制作第一开口和第二开口；
在第一开口内制备钝化层；
在绝缘介质层上制备结场层；
在第二开口内制备P型氮化镓缓冲层；
在P型氮化镓缓冲层上制备栅电极。
可选地，在制作绝缘介质层的过程中，在200℃下，以三甲基铝和水作为反应源，通过原子层淀积的方式生长绝缘介质层，其中，绝缘介质层的结构为三氧化二铝。
本发明的有益效果：
本发明提供的一种三端电压控制器件及其制作方法，通过引入结场层，且结场层位于P型氮化镓缓冲层与漏电极之间，能够提升三端电压控制器件的耐压能力，进一步改善三端电压控制器件表面的电场分布；其中，当结场层位于绝缘介质层表面时，使电场分布比传统的三端电压控制器件更均匀，导通电阻和击穿电压明显改善，进一步提高了器件的耐压能力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的三端电压控制器件的一种结构示意图；
图2是本发明实施例提供的三端电压控制器件的制作方法的一种流程图；
图3是本发明实施例提供的三端电压控制器件的制作方法的另一种流程图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1是本发明实施例提供的三端电压控制器件的一种结构示意图，本申请所提供的一种三端电压控制器件，包括：
衬底(1)；
缓冲层(2)，位于衬底(1)的一侧；
沟道层(3)，位于缓冲层(2)背离衬底(1)的一侧，沟道层(3)包括相对设置的第一凹槽和第二凹槽，第一凹槽和第二凹槽的开口方向朝向衬底(1)指向沟道层(3)的方向；
势垒层(4)，位于沟道层(3)背离衬底(1)的一侧；位于势垒层(4)背离衬底(1)的一侧还包括钝化层(10)、P型氮化镓缓冲层(9)和绝缘介质层(5)，钝化层(10)和绝缘介质层(5)分别位于P型氮化镓缓冲层(9)的两侧；
栅电极(11)，位于P型氮化镓缓冲层(9)背离衬底(1)的一侧；
源电极(7)和漏电极(8)，分别位于第一凹槽和第二凹槽中；
结场层(6)，位于绝缘介质层(5)背离衬底(1)的一侧，且结场层(6)位于P型氮化镓缓冲层(9)与漏电极(8)之间。
具体而言，请继续参考图1所示，本实施例中提供一种新型场板结构的氮化镓三端电压控制器件，通过引入新型场板层，且将场板层设置与P型氮化镓缓冲层(9)与漏电极(8)之间，能够提高三端电压控制器件的击穿电压，并且改善表面电场分布。
相关技术中，在功率半导体中，通常PN结面采用曲面，由于曲面结处的电场较大，导致器件容易在这些地方击穿；现有技术中，为了提高器件的击穿电压，通常改变器件边缘表面的形貌，从而调节和控制器件在表面或界面的电场分布，常见的改变边缘形貌的方法有台面刻蚀和圆片磨斜角；但是，击穿电压还没有达到其理论水平。
有鉴于此，请继续参考图1所示，本实施例中提供的三端电压控制器件，依次包括衬底(1)、缓冲层(2)、沟道层(3)和势垒层(4)，在势垒层(4)上设置的钝化层(10)、P型氮化镓缓冲层(9)和绝缘介质层(5)，在P型氮化镓缓冲层(9)上设置的栅电极(11)，在绝缘介质层(5)上设置的结场层(6)，以及在沟道层(3)的第一凹槽和第二凹槽内分别设置的源电极(7)或漏电极(8)；可选地，衬底(1)采用硅胶衬底(1)，同质外延减少外延层生长时产生的缺陷与位错厚度为1μm，缓冲层(2)的材质为AlxGaN，沟道层(3)的材质为GaN，势垒层(4)的材质为AlGaN，结场层(6)的材质为Al0.25Ga0.75N，源电极(7)和漏电极(8)采用Ti或Al金属，栅电极(11)采用TiN或Ti或Al或TiN金属；其中，源电极(7)和漏电极(8)采用欧姆接触，栅电极(11)采用肖特基接触；本实施例中提供的一种新型三端电压控制器件，具有高击穿电压，低导通电阻的特性。
在本申请的一种可选的实施例中，结场层(6)与P型氮化镓缓冲层(9)之间设置有P漂移区，结场层(6)与漏电极(8)之间设置有N漂移区。
具体而言，本实施例中，P漂移区和N漂移区分别为结场层(6)的一部分，其中，N漂移区和P漂移区具有电荷补偿作用，能够降低导通电阻阻值，提升三端电压控制器件的击穿电压，改善表面电场分布。
基于同一发明构思，请参见图2，图2是本发明实施例提供的三端电压控制器件的制作方法的一种流程图，本申请还提供一种三端电压控制器件的制作方法，应用于本申请上述实施例提供的三端电压控制器件，其中，三端电压控制器的具体内容可以参考上述实施例，在此不再重复描述；本实施例中提供的三端电压控制器的制作方法包括：
S101、提供衬底(1)；
S102、在衬底(1)上淀积缓冲层(2)；
S103、在缓冲层(2)上依次淀积沟道层(3)和势垒层(4)，且在沟道层(3)和势垒层(4)上制作第一凹槽和第二凹槽；
S104、在第一凹槽和第二凹槽内分别制备源电极(7)或漏电极(8)；
S105、在势垒层(4)上制备绝缘介质层(5)，且在绝缘介质层(5)上制作第一开口和第二开口；
S106、在第一开口内制备钝化层(10)；
S107、在绝缘介质层(5)上制备结场层(6)；
S108、在第二开口内制备P型氮化镓缓冲层(9)；
S109、在P型氮化镓缓冲层(9)上制备栅电极(11)。
具体而言，请参见图3，图3是本发明实施例提供的三端电压控制器件的制作方法的另一种流程图，本实施例中的三端电压控制器件的制作流程包括：
选取硅衬底(1)；
将硅衬底(1)放置于设备生长室中，采用气相外延生长(MOCVD)技术在AlN形核层上淀积厚度为700nm、Al的成分为73％的衬底(1)；采用MOCVD加工工艺，铝源采用三甲基铝(TMAL)，镓源采用三羟基镓，氮源采用氨气(NH3)，生长厚度为700nm，铝组分为73％的缓冲层(2)。
在缓冲层(2)上采用MOCVD技术淀积厚度为800nm的沟道层(3)(GaN)，继续采用MOCVD技术在AlN插入层上方淀积厚度为22nm的Al0.2GaN势垒层(4)；并在沟道层(3)和势垒层(4)上制作第一凹槽和第二凹槽。
需要说明的是，沟道层(3)与势垒层(4)的详细制作过程为：采用光刻工艺选定刻蚀台面的区域，刻蚀AlGaN势垒层(4)，深度为200nm，所选工艺条件为：CHF3-72sccm、SF6-12sscm、AR-5sccm，压强为20mToor，射频功率为100W；再刻蚀GaN沟道层(3)，深度为150nm，所选工艺条件为：Cl2-10sccm、BCl3-25sccm，射频功率为300W，垂直功率为100W，压强为10mToor。
采用离子束沉积技术在沟道层(3)上淀积金属材料Ti或Al，厚度范围为40nm～200nm；并在甲苯溶液中超音波脱离至金属材料掉下来，使用正胶剥离液水浴以75℃加热10min，再分别使用丙酮和异丙醇各清洗5min，再使用丙酮和异丙醇各清洗3min，再使用去离子水冲洗，再使用N2吹干，然后再采用快速热退火技术对源电极(7)和漏电极(8)进行退火，热退火技术的温度为800℃，时间为30s。
在势垒层(4)上，在200℃下，以三甲基铝(TMAL)和水(H2O)作为反应源，通过原子层淀积(Atomic Layer Deposition，ALD)方式生长30nm的Al2O3作为P型氮化镓缓冲层(9)和结场层(6)的介质。
在势垒层(4)上，采用光刻工艺选定刻蚀绝缘介质层(5)区域，刻蚀绝缘介质层(5)，深度为30nm，所选工艺条件为：CHF3-72sccm、SF6-12sscm、AR-5sccm，压强为20mToor。
在绝缘介质层(5)上，漏电极(8)左侧，通过Mg掺杂形成P型AlGaN，通过Si掺杂形成N型AlGaN，形成结场板(JFP)。
在绝缘介质层(5)上，采用光刻工艺选定刻蚀绝缘介质层(5)区域，刻蚀绝缘介质层(5)，深度为30nm，所选工艺条件为：CHF3-72sccm、SF6-12sscm、AR-5sccm，压强20mToor；使用MOCVD技术在势垒层(4)(AlGaN)上淀积氮化镓层，并用Mg+离子注入形成P型氮化镓缓冲层(9)，掺杂浓度大于109cm-3，厚度为7nm。
在P型氮化镓缓冲层(9)上，用光刻工艺选定栅电极(11)接触区域，使用MA6光刻机曝光，曝光时间1.9s，显影时间42s，后烘110℃，2min，利用磁控溅射技术生长TiN或Ti或Al或TiN，厚度为100nm或20nm或250nm或300nm。再使用丙酮剥离至金属脱落，使用正胶剥离液水浴75℃加热10min，再丙酮和异丙醇清洗各5min，再使用丙酮和异丙醇清洗3min，去离子水冲洗，然后使用N2吹干。
本实施例以上的制作方法，通过引入结场层(6)，且结场层(6)位于P型氮化镓缓冲层(9)与漏电极(8)之间，能够提升三端电压控制器件的耐压能力，进一步改善三端电压控制器件表面的电场分布；其中，当结场层(6)位于绝缘介质层(5)表面时，使电场分布比传统的三端电压控制器件更均匀，导通电阻和击穿电压明显改善，进一步提高了器件的耐压能力。
在本申请的一种可选的实施例中，在制作绝缘介质层(5)的过程中，在200℃下，以三甲基铝和水作为反应源，通过原子层淀积的方式生长绝缘介质层(5)，其中，绝缘介质层(5)的结构为三氧化二铝。
本发明提供的一种三端电压控制器件及其制作方法，通过引入结场层，且结场层位于P型氮化镓缓冲层与漏电极之间，能够提升三端电压控制器件的耐压能力，进一步改善三端电压控制器件表面的电场分布；其中，当结场层位于绝缘介质层表面时，使电场分布比传统的三端电压控制器件更均匀，导通电阻和击穿电压明显改善，进一步提高了器件的耐压能力。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (4)
1.一种三端电压控制器件，其特征在于，包括：
衬底；
缓冲层，位于所述衬底的一侧；
沟道层，位于所述缓冲层背离所述衬底的一侧，所述沟道层包括相对设置的第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的开口方向朝向所述衬底指向所述沟道层的方向；
势垒层，位于所述沟道层背离所述衬底的一侧；位于所述势垒层背离所述衬底的一侧还包括钝化层、P型氮化镓缓冲层和绝缘介质层，所述钝化层和所述绝缘介质层分别位于所述P型氮化镓缓冲层的两侧；
栅电极，位于所述P型氮化镓缓冲层背离所述衬底的一侧；
源电极和漏电极，分别位于所述第一凹槽和所述第二凹槽中；
结场层，位于所述绝缘介质层背离所述衬底的一侧，且所述结场层位于所述P型氮化镓缓冲层与所述漏电极之间。
2.根据权利要求1所述的三端电压控制器件，其特征在于，所述结场层与所述P型氮化镓缓冲层之间设置有P漂移区，所述结场层与所述漏电极之间设置有N漂移区。
3.一种三端电压控制器件的制作方法，其特征在于，所述三端电压控制器件包括：
衬底；
缓冲层，位于所述衬底的一侧；
沟道层，位于所述缓冲层背离所述衬底的一侧，所述沟道层包括相对设置的第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的开口方向朝向所述衬底指向所述沟道层的方向；
势垒层，位于所述沟道层背离所述衬底的一侧；位于所述势垒层背离所述衬底的一侧还包括钝化层、P型氮化镓缓冲层和绝缘介质层，所述钝化层和所述绝缘介质层分别位于所述P型氮化镓缓冲层的两侧；
栅电极，位于所述P型氮化镓缓冲层背离所述衬底的一侧；
源电极和漏电极，分别位于所述第一凹槽和所述第二凹槽中；
结场层，位于所述绝缘介质层背离所述衬底的一侧，且所述结场层位于所述P型氮化镓缓冲层与所述漏电极之间；
该制作方法包括：
提供所述衬底；
在所述衬底上淀积所述缓冲层；
在所述缓冲层上依次淀积所述沟道层和所述势垒层，且在所述沟道层和所述势垒层上制作所述第一凹槽和所述第二凹槽；
在所述第一凹槽和所述第二凹槽内分别制备所述源电极或所述漏电极；
在所述势垒层上制备所述绝缘介质层，且在所述绝缘介质层上制作第一开口和第二开口；
在所述第一开口内制备所述钝化层；
在所述绝缘介质层上制备所述结场层；
在所述第二开口内制备所述P型氮化镓缓冲层；
在所述P型氮化镓缓冲层上制备所述栅电极。
4.根据权利要求3所述的三端电压控制器件的制作方法，其特征在于，在制作所述绝缘介质层的过程中，在200℃下，以三甲基铝和水作为反应源，通过原子层淀积的方式生长所述绝缘介质层，其中，所述绝缘介质层的结构为三氧化二铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210671019.3A CN115188816A (zh) | 2022-06-14 | 2022-06-14 | 三端电压控制器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210671019.3A CN115188816A (zh) | 2022-06-14 | 2022-06-14 | 三端电压控制器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115188816A true CN115188816A (zh) | 2022-10-14 |
Family
ID=83514296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210671019.3A Pending CN115188816A (zh) | 2022-06-14 | 2022-06-14 | 三端电压控制器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115188816A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268890A (zh) * | 2013-05-28 | 2013-08-28 | 电子科技大学 | 一种具有结型场板的功率ldmos器件 |
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
| CN213519980U (zh) * | 2020-09-27 | 2021-06-22 | 上海芯导电子科技股份有限公司 | 一种氮化镓晶体管结构 |
| CN113380877A (zh) * | 2021-06-10 | 2021-09-10 | 四川美阔电子科技有限公司 | 一种双结型场板的功率器件 |
| WO2021212268A1 (zh) * | 2020-04-20 | 2021-10-28 | 华为技术有限公司 | 一种氮化镓器件及其驱动电路 |
-
2022
- 2022-06-14 CN CN202210671019.3A patent/CN115188816A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268890A (zh) * | 2013-05-28 | 2013-08-28 | 电子科技大学 | 一种具有结型场板的功率ldmos器件 |
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
| WO2021212268A1 (zh) * | 2020-04-20 | 2021-10-28 | 华为技术有限公司 | 一种氮化镓器件及其驱动电路 |
| CN213519980U (zh) * | 2020-09-27 | 2021-06-22 | 上海芯导电子科技股份有限公司 | 一种氮化镓晶体管结构 |
| CN113380877A (zh) * | 2021-06-10 | 2021-09-10 | 四川美阔电子科技有限公司 | 一种双结型场板的功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hu et al. | Materials and processing issues in vertical GaN power electronics | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| US20240105829A1 (en) | Group iii-nitride high-electron mobility transistors with buried p-type layers and process for making the same | |
| US20090026556A1 (en) | Nitride semiconductor device and method for producing nitride semiconductor device | |
| CN102629624A (zh) | 基于GaN的MIS栅增强型HEMT器件及制作方法 | |
| US8035131B2 (en) | Method for forming a nitride semiconductor laminated structure and method for manufacturing a nitride semiconductor element | |
| JP2011187623A (ja) | 半導体素子、および半導体素子の製造方法 | |
| CN104701359A (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN104659082B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN109545852B (zh) | 非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN210092091U (zh) | 一种辅助掺杂实现常关型GaN HEMT器件 | |
| KR20110067512A (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| US10840334B2 (en) | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| JP2023041688A (ja) | 埋込みｐ型層を有する第ＩＩＩ族窒化物高電子移動度トランジスタおよびその作製プロセス | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN115188816A (zh) | 三端电压控制器件及其制作方法 | |
| CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 | |
| CN115172458A (zh) | 三端电压控制器件及其制作方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN117727756B (zh) | 一种适用于高频应用的耐高压GaN HEMT及制备方法 | |
| CN115207117A (zh) | 一种氮化镓hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |