CN112930602B - 一种氮化镓器件及其驱动电路 - Google Patents

一种氮化镓器件及其驱动电路 Download PDF

Info

Publication number
CN112930602B
CN112930602B CN202080005528.1A CN202080005528A CN112930602B CN 112930602 B CN112930602 B CN 112930602B CN 202080005528 A CN202080005528 A CN 202080005528A CN 112930602 B CN112930602 B CN 112930602B
Authority
CN
China
Prior art keywords
gate
gallium nitride
gan
metal
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080005528.1A
Other languages
English (en)
Other versions
CN112930602A (zh
Inventor
黄伯宁
侯召政
蒋其梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112930602A publication Critical patent/CN112930602A/zh
Application granted granted Critical
Publication of CN112930602B publication Critical patent/CN112930602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种氮化镓器件及其驱动电路。其中，该氮化镓器件包括：衬底(100)；形成在衬底(100)之上的氮化镓GaN缓冲层(200)；形成在GaN缓冲层(200)之上的铝氮化镓AlGaN势垒层(300)；以及，形成在AlGaN势垒层(300)之上的源极(S)、漏极(D)和栅极；其中，栅极包括形成在AlGaN势垒层(300)之上的P型掺杂氮化镓P‑GaN盖层(400)，以及形成在P‑GaN盖层(400)之上的第一栅极金属(M1)和第二栅极金属(M2)，第一栅极金属(M1)与P‑GaN盖层(400)之间形成肖特基接触，第二栅极金属(M2)与P‑GaN盖层(400)之间形成欧姆接触。氮化镓器件为常闭型器件，有利于驱动电路的设计；并且，氮化镓器件具备由肖特基栅极和欧姆栅极共同构成的混合栅极结构，因此既能够减小导通过程中的栅极漏电，从而降低驱动功耗，又能够在导通时向AlGaN势垒层大量注入空穴，优化动态电阻，从而提高器件可靠性。

Description

一种氮化镓器件及其驱动电路
技术领域
本申请涉及半导体技术领域，尤其涉及一种氮化镓器件及其驱动电路。
背景技术
随着电源类产品朝着高效率和小型化的趋势发展，以宽禁带半导体材料氮化镓为基础制备的功率开关等氮化镓器件越来越受到关注。目前，氮化镓器件主要包含基于铝镓氮/氮化镓(AlGaN/GaN)的横向异质结构的器件，该异质结构能够在其界面天然形成高电子迁移率的二维电子气(two-dimensional electron gas，2DEG)沟道。一般来说，异质结构界面的2DEG在通常情况下很难被耗尽，使得目前基于AlGaN/GaN异质结构的氮化镓器件通常为常开型器件。
常开型的氮化镓器件需要一个稳定的导通电流来保持它的导通，并且必须要在栅极加上一个反向电压，才能使器件关断，这种特性不利于驱动电路的设计，并且器件功耗较高；另外，常开型的氮化镓器件也难以保证电路系统(例如电源转换电路系统)的失效安全。一些增强型的氮化镓器件虽然实现了常闭特性，但是器件性能却有待提高。
发明内容
本申请提供了一种氮化镓器件及其驱动电路。其中，该氮化镓器件为常关型器件，有利于驱动电路的设计，并且栅极漏电小，驱动损耗小，在导通过程中注入空穴的能力也得到了提高。
第一方面，本申请提供了一种氮化镓器件，包括：衬底；形成在衬底之上的氮化镓GaN缓冲层；形成在GaN缓冲层之上的铝氮化镓AlGaN势垒层；以及，形成在AlGaN势垒层之上的源极、漏极和栅极；其中，栅极包括形成在AlGaN势垒层之上的P型掺杂氮化镓P-GaN盖层，以及形成在P-GaN盖层之上的第一栅极金属和第二栅极金属，第一栅极金属与P-GaN盖层之间形成肖特基接触，第二栅极金属与P-GaN盖层之间形成欧姆接触。
本申请提供的氮化镓器件，具备由肖特基栅极和欧姆栅极共同构成的混合栅极结构，因此既能够减小导通过程中的栅极漏电，从而降低驱动功耗，又能够在导通时向AlGaN势垒层大量注入空穴，优化动态电阻，从而提高器件可靠性。
在一种实现方式中，第一栅极金属和第二栅极金属沿着垂直于栅极的栅宽方向间隔并列设置。
在一种实现方式中，栅极包括多个第一栅极金属和多个第二栅极金属。
在一种实现方式中，多个第一栅极金属和多个第二栅极金属沿着栅极的栅宽方向间隔交替分布，从而在降低器件驱动损耗的同时，沿着栅宽方向均匀地优化氮化镓器件的动态电阻，提高氮化镓器件的可靠性。
在一种实现方式中，多个第一栅极金属包括一个靠近P-GaN盖层的平行于栅极的栅宽方向的边缘，并且沿着栅宽方向延伸的纵向栅极金属，以及，沿着栅宽方向分布设置的多个横向栅极金属，每个横向栅极金属的一端与纵向栅极金属连接；多个第二栅极金属沿着栅宽方向与多个横向栅极金属交替分布。
在一种实现方式中，该氮化镓器件还包括：耗尽型高电子迁移率晶体管HEMT；其中，耗尽型HEMT的源极耦合至第一栅极金属；耗尽型HEMT的栅极耦合至氮化镓器件的源极；耗尽型HEMT的漏极耦合至第二栅极金属。耗尽型HEMT可以实现氮化镓驱动电路中的栅极驱动电阻和开关等器件的功能，从而可以在驱动电路中省去上述器件，有利于简化驱动电路。
第二方面，本申请提供了一种驱动电路，包括：栅极驱动器和本申请第一方面及其任意实现方式提供的氮化镓器件；其中，氮化镓器件的第一栅极金属和第二栅极金属耦合至栅极驱动器的信号输出端；第二栅极金属与栅极驱动器的信号输出端之间串联有栅极驱动电阻和开关。
在一种实现方式中，开关用于在栅极驱动器的驱动信号的上升沿到来时，延迟预设时长之后断开。
在一种实现方式中，开关用于在栅极驱动器的驱动信号的下降沿到来时闭合。
附图说明
图1是目前的一种氮化镓器件的结构示意图；
图2是本申请实施例提供的一种氮化镓器件的结构示意图；
图3示出了具有肖特基栅极的氮化镓器件的结构示意图和等效电路图；
图4示出了具有欧姆基栅极的氮化镓器件的结构示意图和等效电路图；
图5是图2示出的氮化镓器件的等效电路图；
图6是本申请实施例提供的氮化镓器件的栅极金属的布局方式示意图；
图7是本申请实施例提供的氮化镓器件的栅极金属的另一种布局方式示意图；
图8是本申请实施例提供的氮化镓器件的栅极金属的又一种布局方式示意图；
图9是本申请实施例提供的驱动电路的示意图；
图10是本申请实施例提供的驱动电路的驱动时序图；
图11是本申请实施例提供的另一种氮化镓器件的结构示意图；
图12是本申请实施例提供的一种氮化镓器件的驱动逻辑示意图。
具体实施方式
氮化镓(GaN、gallium nitride)是氮和镓的化合物，是一种III族(硼族元素)和V族(氮族元素)的直接能隙的半导体，氮化镓的能隙很宽，为3.4eV(电子伏特)，而现今最常用的半导体材料硅的能隙为1.12eV，因此氮化镓在高功率和高速器件中具有比硅器件更好的性能。
能隙(band gap或energy gap)：也称作能带隙(energy band gap)、禁带宽度(width of forbidden band)，泛指半导体或绝缘体的价带顶端至传导带底端的能量差距。其中，直接能隙(direct band gaps)是指半导体材料的传导带底的极小值和价带顶的极大值在k空间内对应同一个k值的能带结构，具有这种结构的半导体称为直接跃迁型半导体(或称直接能隙半导体)。
随着电源类产品朝着高效率和小型化的趋势发展，以宽禁带半导体材料氮化镓为基础制备的功率开关等氮化镓器件越来越受到关注。如图1所示，目前，氮化镓器件主要包含基于铝镓氮/氮化镓(AlGaN/GaN)的横向异质结构的器件，例如：高电子迁移率晶体晶体管(high electron mobility transistor，HEMT)。AlGaN/GaN异质结构在其界面具有较高的二维电子气2DEG，因此可以天然地在其界面形成高电子迁移率的2DEG沟道，使得氮化镓器件与半导体硅器件相比在具备相同导通电阻的情况下拥有更小的芯片面积。氮化镓属于宽禁带半导体，其工作温度也很高，通常可以达到500℃以上，使得氮化镓器件具备高温条件下的工作能力。氮化镓还具有较高的击穿电场，使得氮化镓器件具有较高的栅极-漏极击穿电压，具备高压条件下的工作能力。
由于氮化镓是一种强极性半导体材料，因此在AlGaN/GaN的横向异质结构的界面自然形成的高浓度的2DEG通常情况下很难被耗尽，这就导致了基于AlGaN/GaN异质结构的氮化镓器件通常为常开型器件。常开型的氮化镓器件需要一个稳定的导通电流来保持它的导通，并且必须要在栅极加上一个反向电压，才能使器件关断，这种特性不利于驱动电路的设计，并且器件功耗较高；另外，常开型的氮化镓器件也难以保证电路系统(例如电源转换电路系统)的失效安全。
本申请实施例提供了一种氮化镓器件，该氮化镓器件为常关型器件，有利于驱动电路的设计，并且栅极漏电小，驱动损耗小，在导通过程中注入空穴的能力强。
图2是本申请实施例提供的一种氮化镓器件的结构示意图。如图2所示，该氮化镓器件包括：衬底(substrate)100；形成在衬底100之上的氮化镓GaN缓冲层(GaN bufferlayer)200；形成在GaN缓冲层200之上的铝氮化镓AlGaN势垒层(AlGaN barrier)300；以及，形成在AlGaN势垒层300之上的源极source(G)、漏极drain(D)和栅极gate(G)；其中，栅极G包括形成在AlGaN势垒层300之上的P型掺杂氮化镓P-GaN盖层(P-GaN gap)400，以及形成在P-GaN盖层400之上的第一栅极金属M1和第二栅极金属M2；其中，第一栅极金属M1与P-GaN盖层400之间形成肖特基schottky接触，第二栅极金属M2与P-GaN盖层400之间形成欧姆ohmic接触。
其中，衬底100作为该氮化镓器件的基板，可以使用硅Si、碳化硅SiC或者蓝宝石Al2O3等材料制成。
可选的，由于氮化镓和衬底100的材料不同，通常具有不同的晶格常数和热膨胀系数，如果直接在衬底100上生长GaN缓冲层200，GaN缓冲层200和衬底100间可能会由于晶格不匹配和热失配等问题而产生外延层裂纹，导致晶体质量下降。因此，为了避免外延层裂纹的产生，可以首先在衬底100生长出专有的过渡层500，然后在过渡层500生长出GaN缓冲层200。
根据衬底100材料的不同，过渡层500可以使用不同的材料生成。例如，当采用Si衬底时，过渡层500可以使用氮化铝镓AlGaN生成；当采用Al2O3衬底时，过渡层500可以是氨气NH3氮化Al2O3而产生的氮化铝AlN层生成。
其中，肖特基接触是指栅极金属(例如第一栅极金属M1)和半导体材料(例如P-GaN盖层400)相接触的时候，在交界面处半导体的能带弯曲，形成肖特基势垒。
肖特基接触的栅极金属和半导体材料可以构成氮化镓器件的肖特基栅极。图3示出了具有肖特基栅极的氮化镓器件的结构示意图和等效电路图。如图3所示，由AlGaN势垒层和GaN缓冲层构成的AlGaN/GaN异质结构在其界面形成2DEG沟道，P-GaN盖层可以耗尽其下方的2DEG沟道，使器件常闭。但是，器件的接入区域依然保持有2DEG沟道，其中，接入区域是指2DEG沟道位于肖特基栅极和源极之间以及肖特基栅极和漏极之间的区域。因此，当在肖特基栅极施加一定的电压时，肖特基栅极下方的2DEG沟道就可以重新建立，使器件导通，其中，在肖特基栅极施加的电压值需要大于氮化镓器件的导通电压(即阈值电压)。
进一步如图3所示，肖特基栅极可以等效成一对背对背设置的二极管，具体包括一个由肖特基结等效的正向设置的二极管D1和一个由P-GaN盖层等效的反向设置的二极管D2。基于这种等效结构，肖特基栅极有利于减少氮化镓器件的栅极漏电，从而降低器件的驱动功耗。然而，具有肖特基栅极结构的氮化镓器件在导通时，注入空穴的能力一般，不能得到良好的动态电阻特性。
欧姆接触的栅极金属和半导体材料可以构成氮化镓器件的欧姆栅极。图4示出了具有欧姆基栅极的氮化镓器件的结构示意图和等效电路图。如图4所示，欧姆栅极可以等效成一个正向设置的二极管D3，使得具有欧姆栅极的氮化镓器件能够在导通时从P-GaN盖层向AlGaN势垒层大量注入空穴，有利于氮化镓器件在关断时释放被电子陷阱俘获的电子，从而优化氮化镓器件的动态电阻，提高氮化镓器件的可靠性。然而，具有欧姆接触栅极结构的氮化镓器件在导通过程中需要持续的维持电流，驱动功耗较高。
进一步如图2所示，本申请实施例提供的氮化镓器件，第一栅极金属M1与P-GaN盖层400之间形成肖特基接触，第二栅极金属M2与P-GaN盖层400之间形成欧姆接触，形成了由肖特基栅极(下文中可以用M1表示)和欧姆栅极(下文中可以用M2表示)共同构成的混合栅极结构。该混合栅极结构克服了采用单一肖特基栅极的氮化镓器件在导通时无法向AlGaN势垒层300大量注入空穴的缺点，也克服了采用单一欧姆栅极的氮化镓器件在导通过程中需要持续的维持电流，导致驱动功耗较高的缺点。由此可见，本申请实施例提供的氮化镓器件，既能够减小导通过程中的栅极漏电，从而降低驱动功耗，又能够在导通时向AlGaN势垒层300大量注入空穴，优化动态电阻，从而提高器件可靠性。
图5是图2示出的氮化镓器件的等效电路图。如图5所示，混合栅极结构中的肖特基栅极可以等效成一对背对背设置的二极管，具体包括一个由肖特基结等效的正向设置的二极管D1和一个由P-GaN盖层400等效的反向设置的二极管D2。其中，第一栅极金属M1与二极管D2的阴极耦合，二极管D2的阳极与二极管D1的阳极耦合，二极管D1的阴极与氮化镓器件的源极S耦合；第二栅极金属M2等效耦合至pGaN盖层400的电位点G’；第二栅极金属M2和电位点G’还与二极管D2的阳极和与二极管D1的阳极耦合。
本申请实施例中，P-GaN盖层400之上可以设置一个或者多个第一栅极金属M1，以及，一个或者多个第二栅极金属M2。通过改变第一栅极金属M1和第二栅极金属M2的数量、布局方式以及与P-GaN盖层400的接触面积，可以使氮化镓器件具有不同的特性。
图6是本申请实施例提供的氮化镓器件的栅极金属的布局方式示意图。如图6所示，该氮化镓器件包括一个第一栅极金属M1和一个第二栅极金属M2，并且第一栅极金属M1和第二栅极金属M2沿着垂直于栅极的栅宽方向间隔并列设置。
其中，在垂直于栅宽方向，第一栅极金属M1可以设置在靠近源极S的一侧，第二栅极金属M2可以设置在靠近漏极D的一侧，或者，第一栅极金属M1可以设置在靠近漏极D的一侧，第二栅极金属M2可以设置在靠近源极S的一侧，本申请实施例不做具体限定。
另外，在栅宽方向，第一栅极金属M1和第二栅极金属M2可以从P-GaN盖层400的一端延伸到另一端。由此，P-GaN盖层400在整个栅宽方向上都能够与第一栅极金属M1形成肖特基接触，从而使得栅极在整个栅宽方向上都能具有较低的漏电，有利于降低驱动损耗；P-GaN盖层400在整个栅宽方向上还能够与第二栅极金属M2形成欧姆接触，从使氮化镓器件在导通时，AlGaN势垒层300在整个栅宽方向上都能够被注入空穴，从而整体上优化氮化镓器件的动态电阻，提高氮化镓器件的可靠性。
图7是本申请实施例提供的氮化镓器件的栅极金属的另一种布局方式示意图。如图7所示，该氮化镓器件包括多个第一栅极金属M1和多个第二栅极金属M2，并且上述多个第一栅极金属M1和多个第二栅极金属M2沿着栅宽方向排列成一排，并且间隔交替分布。使得栅极下方的低漏电区域(即第一栅极金属M1下方的区域)和注入空穴区域(即第二栅极金属M2下方的区域)沿着栅宽方向交替分布，从而在降低器件驱动损耗的同时，沿着栅宽方向均匀地优化氮化镓器件的动态电阻，提高氮化镓器件的可靠性。
其中，包括第一栅极金属M1和多个第二栅极金属M2在内的每个金属栅极与P-GaN盖层400的接触面积可以相同也可以不同，通过改变金属栅极与P-GaN盖层400的接触面积可以使氮化镓器件具有不同的特性。
例如，在有限的P-GaN盖层400尺寸下，当增大第一栅极金属M1与P-GaN盖层400的接触面积，并且减小第二栅极金属M2与P-GaN盖层400的接触面积时，氮化镓器件的栅极漏电会减弱，有利于进一步降低氮化镓器件驱动损耗和导通电压，但是会降低氮化镓器件在导通时向AlGaN势垒层300注入空穴的能力。
又例如，在有限的P-GaN盖层尺寸下，当减小第一栅极金属M1与P-GaN盖层400的接触面积，并且增大第二栅极金属M2与P-GaN盖层400的接触面积时，氮化镓器件可以在导通时向AlGaN势垒层300注入更多的空穴，从而进一步优化氮化镓器件的动态电阻，提高氮化镓器件的可靠性，但是会限制氮化镓器件驱动功耗的进一步降低。
因此，本领域技术人员在本申请实施例示出的具有混合栅极的氮化镓器件的结构基础上，可以根据电路设计的实际需求合理地设计第一栅极金属M1和第二金属栅极M2的数量、布局以及与P-GaN盖层400的接触面积，本申请实施例对此不作具体限定。
示例地，当氮化镓器件包括多个第一栅极金属M1和多个第二栅极金属M2时，多个第一栅极金属M1和多个第二栅极金属M2还可以被布局成如图8所示的方式。其中，多个第二栅极金属M2包括一个纵向栅极金属M21和至少一个横向栅极金属M22。上述纵向栅极金属M21靠近P-GaN盖层400的平行于栅宽方向的边缘，并且沿着栅宽方向延伸。上述至少一个横向栅极金属M22位于纵向栅极金属M21的同一侧。并且沿着栅宽方向间隔分布设置，每个横向栅极金属M22的一端与纵向栅极金属M21连接。多个第一栅极金属M2分布在横向栅极金属M22之间，形成第一栅极金属M1沿着栅宽方向与多个横向栅极金属M22交替分布的形态。
本申请实施例还提供了一种驱动电路，用于驱动上述任意具有混合栅极结构的氮化镓器件。图9示该驱动电路的示意图。如图9所示，该驱动电路包括栅极驱动器600，栅极驱动器600的输出端与氮化镓器件的第一栅极金属M1和第二栅极金属M2耦合，其中，第二栅极金属M2与栅极驱动器600的信号输出端之间串联有栅极驱动电阻RG’和开关SG’。
其中，栅极驱动器600用于产生驱动信号VG，该驱动信号VG可以是一个电压信号，通过不同电压的驱动信号VG输出到氮化镓器件的栅极，可以控制氮化镓器件的导通和关断。
本申请实施例中，栅极驱动RG’电阻在驱动电路中具有消除栅极振荡的作用，具体来说，由于氮化镓器件的栅极和漏极D之间、栅极和源极S之间均为容性结构，因此氮化镓器件的栅极回路会不可避免的产生寄生电感，导致栅极回路在栅极驱动器600的驱动信号VG的激励下会产生振荡，如果在栅极回路中增加一个栅极驱动电阻RG’，就能够消除这个振荡。
本申请实施例中，栅极驱动电阻RG’还具备调节氮化镓器件的通断速度的作用。具体来说，栅极驱动电阻RG’越小，氮化镓器件的通断速度越快，栅极驱动电阻RG’越大，氮化镓器件的通断速度越慢。氮化镓器件的通断速度越快慢涉及到器件的损耗和干扰问题，本领域技术人员可以根据电路设计的实际需求合理选取栅极驱动电阻RG’的大小，本申请实施例对此不作具体限定。
图10是本申请实施例提供的驱动电路的驱动时序图。如图10所示，在T0时刻之前，当驱动信号VG位于低电位时，开关SG’设置为闭合状态，氮化镓器件关断，肖特基栅极M1和欧姆栅极M2的电位均为低电位。在T0时刻，当驱动信号VG的上升沿来临时，开关SG’依然设置为闭合状态，肖特基栅极M1和欧姆栅极M2的电位翻转到高电位，使得氮化镓器件导通。当驱动时序从T0时刻延时一个预设时长dt到达T1时刻时，将开关SG’关断，以降低驱动电流，此时，肖特基栅极M1的电位依然保持为高电位，同时欧姆栅极M2下方的pGaN盖层的电位点G’也能够由肖特基栅极M1的高电位维持在高电位，使栅极下方的2DEG保持建立，从而维持氮化镓器件的导通状态。在T2时刻，当驱动信号VG的下降沿来临时，开关SG’重新闭合，肖特基栅极M1和欧姆栅极M2的电位翻转回低电位，使氮化镓器件关断。
在另一个实施例中，图10所示的驱动电路中的开关SG’和栅极驱动电阻RG’的功能可以被集成到氮化镓器件中，从而在驱动电路中省去开关SG’和栅极驱动电阻RG’。
图11是集成了开关SG’和栅极驱动电阻RG’功能的氮化镓器件的结构示意图。如图11所示，氮化镓器件中集成了一个耗尽型高电子迁移率晶体管HEMT，通过耗尽型HEMT实现开关SG’和栅极驱动电阻RG’的功能。具体的集成方式为：第一栅极金属M1和耗尽型HEMT的源极s耦合后作为氮化镓器件的栅极G，用于耦合至驱动信号；耗尽型HEMT的栅极g耦合至氮化镓器件的源极S；耗尽型HEMT的漏极d耦合至氮化镓器件的第二栅极金属M2。
其中，耗尽型HEMT在其栅极g相对于源极s的电压Vgs＝0时，能够形成2DEG沟道，使耗尽型HEMT导通；当Vgs>0时，能够产生较大的栅极电流；当Vgs<0时，沟道变窄，栅极电流减小；当Vgs进一步减小到一定阈值电压Vp(也称夹断电压)时，沟道消失，使耗尽型HEMT关断。
本申请实施例中优选采用阈值电压Vp的绝对值较小的低压耗尽型HEMT，例如Vp＝-2V，以氮化镓器件的降低驱动难度。下面对图11所示的氮化镓器件的驱动逻辑进行具体说明。
如图12所示，在氮化镓器件开启的过程中，当驱动信号VG<|Vp|(Vp的绝对值)时，Vgs>Vp，耗尽型HEMT为导通状态，欧姆栅极M2的电位与驱动信号VG的电位相同；当驱动信号VG≥|Vp|时(VG＝6V时)，Vgs≤Vp，耗尽型HEMT为关断状态，此时，欧姆栅极M2的电位由耗尽型HEMT钳位在|Vp|，而肖特基栅极M1也由驱动信号VG保持在高电位，使得氮化镓器件的2DEG保持建立，从而维持氮化镓器件的导通状态。在氮化镓器件关闭的状态中，例如驱动信号VG＝0V时，欧姆栅极M2的电位会拉低到0电位。
需要补充说明的是，本申请实施例中，通过变化耗尽型HEMT的尺寸，能够改变其栅极g的漏电特性和阈值电压Vp，从而改变欧姆栅极M2被钳位后的电位|Vp|，不同的|Vp|可以使得氮化镓器件的具备不同的漏电水平和不同的注入空穴的能力。本领域技术人员可以根据电路设计的实际需求合理选取耗尽型HEMT的尺寸大小，本申请实施例对此不作具体限定。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (9)

1.一种氮化镓器件，其特征在于，包括：
衬底；
形成在所述衬底之上的氮化镓GaN缓冲层；
形成在所述GaN缓冲层之上的铝氮化镓AlGaN势垒层；
以及，形成在所述AlGaN势垒层之上的源极、漏极和栅极；
其中，所述栅极包括形成在所述AlGaN势垒层之上的P型掺杂氮化镓P-GaN盖层，以及形成在所述P-GaN盖层之上的第一栅极金属和第二栅极金属，所述第一栅极金属与所述P-GaN盖层之间形成肖特基接触，所述第二栅极金属与所述P-GaN盖层之间形成欧姆接触，所述第一栅极金属和所述第二栅极金属沿着垂直于所述栅极的栅宽方向间隔并列设置。
2.根据权利要求1所述的氮化镓器件，其特征在于，所述栅极包括多个第一栅极金属和多个第二栅极金属。
3.根据权利要求2所述的氮化镓器件，其特征在于，所述多个第一栅极金属和所述多个第二栅极金属沿着所述栅极的栅宽方向间隔交替分布。
4.根据权利要求2所述的氮化镓器件，其特征在于，所述多个第二栅极金属包括一个靠近所述P-GaN盖层的平行于所述栅极的栅宽方向的边缘、并且沿着栅宽方向延伸的纵向栅极金属，以及，沿着栅宽方向分布设置的多个横向栅极金属，每个所述横向栅极金属的一端与所述纵向栅极金属连接。
5.根据权利要求4所述的氮化镓器件，其特征在于，多个所述第一栅极金属沿着栅宽方向与所述多个横向栅极金属交替分布。
6.根据权利要求1-5任一项所述的氮化镓器件，其特征在于，还包括：耗尽型高电子迁移率晶体管HEMT；其中，
所述耗尽型HEMT的源极耦合至所述第一栅极金属；
所述耗尽型HEMT的栅极耦合至所述氮化镓器件的源极；
所述耗尽型HEMT的漏极耦合至所述第二栅极金属。
7.一种驱动电路，其特征在于，
包括：栅极驱动器和权利要求1-6任一项所述的氮化镓器件；其中，
所述氮化镓器件的第一栅极金属和第二栅极金属耦合至所述栅极驱动器的信号输出端；所述第二栅极金属与所述栅极驱动器的信号输出端之间串联有栅极驱动电阻和开关。
8.根据权利要求7所述的驱动电路，其特征在于，
所述开关用于在所述栅极驱动器的驱动信号的上升沿到来时，延迟预设时长之后断开。
9.根据权利要求7所述的驱动电路，其特征在于，
所述开关用于在所述栅极驱动器的驱动信号的下降沿到来时闭合。
CN202080005528.1A 2020-04-20 2020-04-20 一种氮化镓器件及其驱动电路 Active CN112930602B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/085612 WO2021212268A1 (zh) 2020-04-20 2020-04-20 一种氮化镓器件及其驱动电路

Publications (2)

Publication Number Publication Date
CN112930602A CN112930602A (zh) 2021-06-08
CN112930602B true CN112930602B (zh) 2022-12-06

Family

ID=76162517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005528.1A Active CN112930602B (zh) 2020-04-20 2020-04-20 一种氮化镓器件及其驱动电路

Country Status (6)

Country Link
US (1) US11705494B2 (zh)
EP (1) EP3926689B1 (zh)
JP (1) JP7411790B2 (zh)
CN (1) CN112930602B (zh)
BR (1) BR112022007532A2 (zh)
WO (1) WO2021212268A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782588A (zh) * 2021-08-31 2021-12-10 东南大学 一种具有栅极高耐压低漏电的氮化镓功率器件
CN117616581A (zh) * 2021-12-07 2024-02-27 英诺赛科(苏州)半导体有限公司 氮化物基半导体装置及其制造方法
WO2023224092A1 (ja) * 2022-05-20 2023-11-23 ローム株式会社 窒化物半導体装置
CN115001470B (zh) * 2022-06-02 2023-07-21 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备
CN115188816A (zh) * 2022-06-14 2022-10-14 西安电子科技大学 三端电压控制器件及其制作方法
CN117080255B (zh) * 2023-10-17 2024-01-30 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
CN117276335B (zh) * 2023-11-20 2024-02-09 南京大学 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法
CN117374103B (zh) * 2023-12-07 2024-03-08 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552230B2 (ja) * 2006-11-20 2014-07-16 パナソニック株式会社 半導体装置及びその駆動方法
KR101449083B1 (ko) * 2010-05-06 2014-10-13 엘에스산전 주식회사 스위칭 게이트 드라이브
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
CN103579326B (zh) * 2012-08-03 2016-12-21 电子科技大学 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
CN102810559A (zh) * 2012-08-21 2012-12-05 中山大学 一种兼具反向导通的异质结构场效应晶体管及其制作方法
JP6222174B2 (ja) 2015-06-26 2017-11-01 トヨタ自動車株式会社 窒化物半導体装置
WO2017051530A1 (ja) 2015-09-25 2017-03-30 パナソニックＩｐマネジメント株式会社 半導体装置
CN106783960A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管
JP2018182247A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10879368B2 (en) * 2017-10-17 2020-12-29 Mitsubishi Electric Research Laboratories, Inc. Transistor with multi-metal gate
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN110648914B (zh) * 2019-09-05 2023-04-11 西交利物浦大学 一种提升氮化镓晶体管击穿电压的方法

Also Published As

Publication number Publication date
JP7411790B2 (ja) 2024-01-11
EP3926689A4 (en) 2022-03-02
WO2021212268A1 (zh) 2021-10-28
JP2022553146A (ja) 2022-12-22
CN112930602A (zh) 2021-06-08
US20220199795A1 (en) 2022-06-23
US11705494B2 (en) 2023-07-18
EP3926689B1 (en) 2023-03-01
BR112022007532A2 (pt) 2022-07-12
EP3926689A1 (en) 2021-12-22

Similar Documents

Publication Publication Date Title
CN112930602B (zh) 一种氮化镓器件及其驱动电路
US6933544B2 (en) Power semiconductor device
US6914273B2 (en) GaN-type enhancement MOSFET using hetero structure
KR100573720B1 (ko) 전력 반도체소자
US8264003B2 (en) Merged cascode transistor
EP1909316A1 (en) Transistor and method for operating same
GB2564482A (en) A power semiconductor device with a double gate structure
US8772836B2 (en) Semiconductor device
US20120292665A1 (en) High performance multigate transistor
US20200287536A1 (en) Power semiconductor device with a series connection of two devices
JP2005244072A (ja) 半導体装置
EP2140497A2 (en) Cascode circuit employing a depletion-mode, gan-based fet
JPWO2010021099A1 (ja) 電界効果トランジスタ
CN102013437A (zh) 半导体器件及其制造方法
KR20140023611A (ko) 트랜지스터를 포함하는 전자소자 및 그 동작방법
CN108807510B (zh) 一种逆阻型氮化镓高电子迁移率晶体管
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
KR101672396B1 (ko) 4원계 질화물 전력반도체소자 및 이의 제조 방법
CN210897283U (zh) 一种半导体器件
KR100857683B1 (ko) 질화물 반도체 소자 및 그 제조방법
US9570597B2 (en) High electron mobility transistor
JP2012069662A (ja) 電界効果トランジスタ
CN112382631B (zh) 基于栅极保护的级联电路及级联器件
CN212085010U (zh) 半导体结构
Bai et al. A novel trench-gated vertical GaN transistor with dual-current-aperture by electric-field engineering for high breakdown voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant