KR20140023611A - 트랜지스터를 포함하는 전자소자 및 그 동작방법 - Google Patents

트랜지스터를 포함하는 전자소자 및 그 동작방법 Download PDF

Info

Publication number
KR20140023611A
KR20140023611A KR1020120089672A KR20120089672A KR20140023611A KR 20140023611 A KR20140023611 A KR 20140023611A KR 1020120089672 A KR1020120089672 A KR 1020120089672A KR 20120089672 A KR20120089672 A KR 20120089672A KR 20140023611 A KR20140023611 A KR 20140023611A
Authority
KR
South Korea
Prior art keywords
transistor
diode
gate
electronic device
semiconductor layer
Prior art date
Application number
KR1020120089672A
Other languages
English (en)
Other versions
KR101922117B1 (ko
Inventor
전우철
박기열
박영환
신재광
오재준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120089672A priority Critical patent/KR101922117B1/ko
Priority to US13/789,884 priority patent/US9306544B2/en
Publication of KR20140023611A publication Critical patent/KR20140023611A/ko
Application granted granted Critical
Publication of KR101922117B1 publication Critical patent/KR101922117B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

트랜지스터를 포함하는 전자소자 및 그 동작방법에 관해 개시되어 있다. 개시된 전자소자는 제1 트랜지스터, 제2 트랜지스터, 상기 제1 트랜지스터의 게이트에 정전압(constant voltage)을 인가하기 위한 정전압 인가 수단 및 상기 제2 트랜지스터에 스위칭 신호를 인가하기 위한 스위칭 수단을 포함할 수 있다. 상기 제1 트랜지스터는 노멀리-온(normally-on) 특성을 가질 수 있다. 상기 제2 트랜지스터는 노멀리-오프(normally-off) 특성을 가질 수 있다. 상기 제1 트랜지스터는 HEMT(high electron mobility transistor)일 수 있다. 상기 제2 트랜지스터는 FET(field-effect transistor)일 수 있다. 상기 정전압 인가 수단은 상기 제1 트랜지스터의 게이트에 연결된 다이오드 및 상기 다이오드에 연결된 정전류원을 포함할 수 있다.

Description

트랜지스터를 포함하는 전자소자 및 그 동작방법{Electronic device including transistor and method of operating the same}
트랜지스터를 포함하는 전자소자 및 그 동작방법에 관한 것이다.
다양한 전력 변환 시스템에는 온/오프(ON/OFF) 스위칭을 통해 전류의 흐름을 제어하는 소자, 즉, 파워소자(power device)가 요구된다. 전력 변환 시스템에서 파워소자의 효율이 전체 시스템의 효율을 좌우할 수 있다.
현재 상용화되고 있는 파워소자는 실리콘(Si)을 기반으로 하는 파워 MOSFET(metal-oxide-semiconductor field-effect transistor)이나 IGBT(insulated gate bipolar transistor)가 대부분이다. 그러나 실리콘의 물성 한계와 제조공정의 한계 등으로 인해, 실리콘을 기반으로 하는 파워소자의 효율을 증가시키는 것이 어려워지고 있다. 이러한 한계를 극복하기 위해, Ⅲ-Ⅴ족 계열의 화합물 반도체를 파워소자에 적용하여 변환 효율을 높이려는 연구/개발이 진행되고 있다. 이와 관련해서, 화합물 반도체의 이종접합(heterojunction) 구조를 이용하는 고전자이동도 트랜지스터(high electron mobility transistor)(이하, HEMT)가 주목받고 있다.
그러나 HEMT는 일반적으로 노멀리-온(normally-on) 특성을 갖기 때문에, 전력 소모가 크고, HEMT를 적용한 전자소자의 특성을 개선/조절하기가 용이하지 않은 단점이 있다.
HEMT와 같은 트랜지스터를 포함하는 것으로, 우수한 성능 및 동작 특성을 갖는 전자소자를 제공한다.
HEMT와 같은 트랜지스터를 포함하는 것으로, 온-저항(on-resistance)을 낮출 수 있는 전자소자를 제공한다.
상기 전자소자의 동작방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 노멀리-온(normally-on) 특성을 갖는 제1 트랜지스터; 상기 제1 트랜지스터에 연결된 것으로, 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터; 상기 제1 트랜지스터의 게이트에 정전압(constant voltage)을 인가하기 위한 정전압 인가 수단; 및 상기 제2 트랜지스터에 스위칭 신호를 인가하기 위한 스위칭 수단;을 포함하는 전자소자가 제공된다.
상기 제1 트랜지스터는 HEMT(high electron mobility transistor)일 수 있다.
상기 제1 트랜지스터는 질화물 기반의 HEMT일 수 있다.
상기 질화물은 질화갈륨계 물질일 수 있다.
상기 제2 트랜지스터는 FET(field-effect transistor)일 수 있다.
상기 제2 트랜지스터는 MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다.
상기 제2 트랜지스터는 실리콘(Si) 기반의 MOSFET일 수 있다.
상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드(cascode) 타입으로 연결될 수 있다.
상기 정전압 인가 수단은 상기 제1 트랜지스터의 게이트에 연결된 정전류원; 및 상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 다이오드;를 포함할 수 있다.
상기 다이오드의 애노드는 상기 제1 트랜지스터의 게이트에 연결될 수 있고, 상기 다이오드의 캐소드는 상기 제2 트랜지스터의 소오스에 연결될 수 있다.
상기 다이오드는 쇼트키 다이오드(Schottky diode)일 수 있다.
상기 다이오드는 상기 제1 트랜지스터의 반도체물질과 동일한 반도체물질을 포함할 수 있다.
상기 다이오드는 질화갈륨계 물질을 포함할 수 있다.
상기 다이오드와 상기 제1 트랜지스터는 동일한 기판에 형성될 수 있다.
상기 제1 트랜지스터는 상기 기판 상에 제1 반도체물질로 형성된 제1 반도체층; 상기 제1 반도체층의 제1 영역 상에 구비되고 상기 제1 반도체층에 2DEG(2-dimensional electron gas)를 유발하는 제2 반도체물질로 형성된 제2 반도체층; 상기 제2 반도체층 상에 구비된 상기 게이트; 및 상기 게이트 양측에 구비된 소오스 및 드레인;을 포함할 수 있다.
상기 다이오드는 상기 제1 반도체층의 제2 영역 상에 상기 제2 반도체물질로 형성된 제3 반도체층; 상기 제3 반도체층과 쇼트키 콘택을 형성하는 애노드; 및 상기 애노드와 이격된 캐소드;를 포함할 수 있다.
상기 정전압 인가 수단은 상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 복수의 다이오드를 포함할 수 있다.
상기 전자소자는 반도체 소자부 및 구동 회로부를 포함할 수 있다.
상기 반도체 소자부는 상기 제1 및 제2 트랜지스터를 포함할 수 있고, 상기 구동 회로부는 상기 정전압 인가 수단의 적어도 일부 및 상기 스위칭 수단을 포함할 수 있다.
상기 정전압 인가 수단은 정전류원 및 다이오드를 포함할 수 있고, 이 경우, 상기 정전류원은 상기 구동 회로부에 구비될 수 있고, 상기 다이오드는 상기 반도체 소자부에 구비될 수 있다. 또는, 상기 정전류원과 다이오드는 모두 상기 구동 회로부에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 전자소자를 포함하는 파워소자(power device)가 제공된다.
본 발명의 다른 측면에 따르면, 노멀리-온(normally-on) 특성을 갖는 고전자이동도 트랜지스터(HEMT); 상기 HEMT에 연결된 것으로, 노멀리-오프(normally-off) 특성을 갖는 전계효과 트랜지스터(FET); 상기 HEMT의 게이트에 연결된 다이오드; 상기 다이오드에 연결된 정전류원; 및 상기 FET에 스위칭 신호를 인가하는 스위칭 수단;을 포함하는 전자소자가 제공된다.
상기 HEMT는 질화갈륨계 물질을 포함할 수 있다.
상기 다이오드는 질화갈륨계 물질을 포함할 수 있다.
상기 HEMT와 상기 다이오드는 동일한 기판에 구비될 수 있다.
상기 FET은 실리콘(Si) 기반의 MOSFET일 수 있다.
상기 HEMT와 상기 FET은 캐스코드(cascode) 타입으로 연결될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 전자소자를 포함하는 파워소자(power device)가 제공된다.
본 발명의 다른 측면에 따르면, 노멀리-온(normally-on) 특성을 갖는 제1 트랜지스터 및 상기 제1 트랜지스터에 연결된 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터를 포함하는 전자소자의 동작방법에 있어서, 상기 제1 트랜지스터의 게이트에 정전압을 인가하여 상기 제1 트랜지스터의 게이트와 소오스 사이의 전압을 높여주는 단계; 및 상기 제1 트랜지스터의 게이트에 상기 정전압을 인가한 상태에서, 상기 제2 트랜지스터에 스위칭 신호를 인가하는 단계;를 포함하는 전자소자의 동작방법이 제공된다.
상기 전자소자는 상기 제1 트랜지스터의 게이트에 연결된 정전류원 및 상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 다이오드를 더 포함할 수 있고, 상기 정전류원과 상기 다이오드를 이용해서 상기 제1 트랜지스터의 게이트에 상기 정전압을 인가할 수 있다.
상기 다이오드의 애노드는 상기 제1 트랜지스터의 게이트에 연결될 수 있고, 상기 다이오드의 캐소드는 상기 제2 트랜지스터의 소오스에 연결될 수 있다.
상기 다이오드는 쇼트키 다이오드일 수 있다.
상기 제1 트랜지스터는 HEMT(high electron mobility transistor)일 수 있다.
상기 제2 트랜지스터는 FET(field-effect transistor)일 수 있다.
상기 제2 트랜지스터는 MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다.
상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드(cascode) 타입으로 연결될 수 있다.
우수한 성능 및 동작 특성을 갖는 전자소자를 구현할 수 있다.
온-저항(on-resistance)이 낮은 전자소자를 구현할 수 있다.
HEMT와 같은 트랜지스터를 포함하는 캐스코드(cascode) 소자의 온-저항(on-resistance)을 낮추어, 그 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전자소자를 보여주는 회로도이다.
도 2a 및 도 2b는 도 1의 전자소자의 동작방법을 설명하기 위한 회로도이다.
도 3은 도 1의 전자소자에서 제1 트랜지스터와 다이오드의 적층구조를 예시적으로 보여주는 단면도이다.
도 4는 도 1의 전자소자에서 제1 트랜지스터와 다이오드의 적층구조를 예시적으로 보여주는 단면도이다.
도 5는 도 1의 정전류원(constant current source)의 구성을 예시적으로 보여주는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 전자소자를 보여주는 회로도이다.
이하, 본 발명의 실시예에 따른 전자소자 및 그 동작방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 전자소자(100)를 보여주는 회로도이다.
도 1을 참조하면, 제1 트랜지스터(TR1) 및 이에 연결된 제2 트랜지스터(TR2)가 구비될 수 있다. 제1 트랜지스터(TR1)는 노멀리-온(normally-on) 특성을 가질 수 있다. 제1 트랜지스터(TR1)가 노멀리-온(normally-on) 특성을 갖는다는 것은 제1 트랜지스터(TR1)가 공핍 모드(depletion mode)(D-mode) 트랜지스터라는 것을 의미할 수 있다. 제1 트랜지스터(TR1)는 고전자이동도 트랜지스터(high electron mobility transistor)(HEMT)일 수 있다. 예컨대, 제1 트랜지스터(TR1)는 질화물 기반의 HEMT일 수 있다. 상기 질화물은 질화갈륨계 물질일 수 있다. 즉, 제1 트랜지스터(TR1)는 GaN 기반의 HEMT일 수 있다. 이 경우, 제1 트랜지스터(TR1)의 항복전압(breakdown voltage)(Vbd)은 수백 볼트(V), 예컨대, 약 700V 이상일 수 있고, 드레인전류(Ids)는 약 10A 이상일 수 있다. 그러나, 상기 항복전압(Vbd) 및 드레인전류(Ids)는 예시적인 것이고 달라질 수 있다.
제2 트랜지스터(TR2)는 노멀리-오프(normally-off) 특성을 가질 수 있다. 제2 트랜지스터(TR2)가 노멀리-오프(normally-off) 특성을 갖는다는 것은 제2 트랜지스터(TR2)가 증가 모드(enhancement mode)(E-mode) 트랜지스터라는 것을 의미할 수 있다. 제2 트랜지스터(TR2)는 전계효과 트랜지스터(fied-effect transistor)(FET)일 수 있다. 예컨대, 제2 트랜지스터(TR2)는 MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다. 구체적인 예로, 제2 트랜지스터(TR2)는 실리콘(Si)을 기반으로 하는 파워(power) MOSFET일 수 있다. 이 경우, 제2 트랜지스터(TR2)의 항복전압(Vbd)은 약 50V 이하, 예컨대, 20∼30V 정도일 수 있고, 드레인전류(Ids)는 약 10A 이상일 수 있으며, 온-저항(on-resistance)(Ron)은 약 10mΩ 이하일 수 있다. 그러나, 상기 항복전압(Vbd), 드레인전류(Ids) 및 온-저항(Ron)은 예시적인 것이고 달라질 수 있다.
노멀리-온(normally-on) 특성을 갖는 제1 트랜지스터(TR1)에 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터(TR2)를 연결함으로써, 제1 트랜지스터(TR1)를 노멀리-오프(normally-off) 소자와 같이 사용할 수 있다. 다시 말해, 제1 트랜지스터(TR1)는 노멀리-온(normally-on) 특성을 갖지만, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)를 연결한 소자(CD1)는 제2 트랜지스터(TR2)에 의해 노멀리-오프(normally-off) 특성을 가질 수 있다. HEMT(예컨대, TR1)의 단점인 노멀리-온(normally-on) 문제를 보완하기 위해 노멀리-오프(normally-off) 특성을 갖는 FET(MOSFET)(예컨대, TR2)을 연결함으로써, 상기 HEMT를 노멀리-오프(normally-off) 소자와 같이 사용할 수 있다.
제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)는 캐스코드(cascode) 타입으로 연결될 수 있다. 제1 트랜지스터(TR1)의 소오스, 드레인, 게이트를 각각 S1, D1, G1이라고 하고, 제2 트랜지스터(TR2)의 소오스, 드레인, 게이트를 각각 S2, D2, G2라고 하면, 제1 트랜지스터(TR1)의 소오스(S1)에 제2 트랜지스터(TR2)의 드레인(D2)이 연결될 수 있다. 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)이 캐스코드(cascode) 타입으로 연결된 경우, 이들이 연결된 소자(CD1)는 "캐스코드 소자"라고 할 수 있다. 이하에서는, 소자(CD1)를 캐소코드 소자(CD1)라 한다.
제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)가 연결된 소자, 즉, 캐스코드 소자(CD1)는 하나의 트랜지스터와 같이 동작할 수 있다. 이때, 캐스코드 소자(CD1)의 소오스, 드레인, 게이트는 각각 S2, D1, G2 일 수 있다. 즉, 제2 트랜지스터(TR2)의 소오스(S2), 제1 트랜지스터(TR1)의 드레인(D1) 및 제2 트랜지스터(TR2)의 게이트(G2)가 각각 캐스코드 소자(CD1)의 소오스, 드레인, 게이트로 사용될 수 있다. 편의상, 캐스코드 소자(CD1)의 소오스, 드레인, 게이트를 각각 S, D, G로 표시한다. 캐스코드 소자(CD1)의 소오스(S), 드레인(D), 게이트(G)는 각각 제2 트랜지스터(TR2)의 소오스(S2), 제1 트랜지스터(TR1)의 드레인(D1), 제2 트랜지스터(TR2)의 게이트(G2)에 대응될 수 있다.
제2 트랜지스터(TR2)가 턴-온(turn-on) 되면, 캐스코드 소자(CD1)가 턴-온(turn-on) 된 것으로 볼 수 있다. 왜냐하면, 제1 트랜지스터(TR1)는 노멀리-온(normally-on) 특성을 갖기 때문에, 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터(TR2)에 의해 캐스코드 소자(CD1)의 온/오프가 결정되기 때문이다. 따라서, 캐스코드 소자(CD1)의 문턱전압은 제2 트랜지스터(TR2)에 의해 결정될 수 있다. 다시 말해, 캐스코드 소자(CD1)의 문턱전압은 제2 트랜지스터(TR2)의 문턱전압과 동일하거나 거의 유사할 수 있다. 제2 트랜지스터(TR2)가 턴-온(turn-on) 되고, 제1 트랜지스터(TR1)의 드레인(D1)과 제2 트랜지스터(TR2)의 소오스(S2) 사이에 소정의 전압이 인가되면, 드레인(D1)으로부터 소오스(S2)로 소정의 전류가 흐를 수 있다. 문턱전압이 아닌 다른 특성, 예컨대, 내전압 특성이나 역방향 특성 등은 주로 제1 트랜지스터(TR1)에 의해 결정될 수 있다. 제1 트랜지스터(TR1)가 HEMT인 경우, 우수한 내전압 특성 및 역방향 특성을 확보할 수 있다.
본 실시예의 전자소자(100)는 제1 트랜지스터(TR1)의 게이트(G1)에 정전압(constant voltage)을 인가하기 위한 "정전압 인가 수단"을 더 포함할 수 있다. 상기 정전압 인가 수단은, 예컨대, 정전류원(constant current source)(CCS1) 및 다이오드(DD1)를 포함할 수 있다. 정전류원(CCS1)은 제1 트랜지스터(TR1)의 게이트(G1)에 연결될 수 있고, 다이오드(DD1)는 정전류원(CCS1)과 제1 트랜지스터(TR1)의 게이트(G1) 사이에 연결될 수 있다. 제1 트랜지스터(TR1)의 게이트(G1)에 다이오드(DD1)가 연결되고, 다이오드(DD1) 및 제1 트랜지스터(TR1)의 게이트(G1)에 정전류원(CCS1)이 연결된 것으로 볼 수도 있다. 이때, 다이오드(DD1)의 애노드(A1)는 제1 트랜지스터(TR1)의 게이트(G1)에 연결될 수 있다. 다이오드(DD1)의 캐소드(C1)는 제2 트랜지스터(TR2)의 소오스(S2)에 연결될 수 있다.
정전류원(CCS1) 및 다이오드(DD1)에 의해 제1 트랜지스터(TR1)의 게이트(G1)에 "정전압"이 인가될 수 있다. 상기 정전압은 다이오드(DD1)의 턴-온 전압에 대응될 수 있다. 정전류원(CCS1)으로 다이오드(DD1)에 소정의 정전류를 인가하면, 다이오드(DD1)가 턴-온 되면서 제1 트랜지스터(TR1)의 게이트(G1)에 다이오드(DD1)의 턴-온 전압에 해당하는 정전압이 인가될 수 있다. 상기 턴-온 전압은 다이오드(DD1)의 순방향 전압 강하에 대응될 수 있으므로, 제1 트랜지스터(TR1)의 게이트(G1)에 상기 순방향 전압 강하에 대응하는 정전압이 인가된다고 할 수 있다. 다이오드(DD1)의 턴-온 전압(또는, 순방향 전압 강하)은, 예컨대, 1∼2V 정도 또는 1∼1.5V 정도일 수 있으므로, 제1 트랜지스터(TR1)의 게이트(G1)에 1∼2V 정도 또는 1∼1.5V 정도의 전압(상기 정전압)이 일정하게 인가될 수 있다. 따라서, 제1 트랜지스터(TR1)의 게이트(G1)-소오스(S1) 간 전압, 즉, Vgs는 상기 정전압만큼 증가할 수 있다. 결과적으로, 캐스코드 소자(CD1)의 턴-온 시, 제1 트랜지스터(TR1)의 Vgs가 크기 때문에, 제1 트랜지스터(TR1)의 온-저항(on-resistance)이 낮아질 수 있고, 이로 인해, 캐스코드 소자(CD1)의 성능 및 동작 특성이 개선될 수 있다.
만약, 상기 정전압 인가 수단, 즉, 정전류원(CCS1) 및 다이오드(DD1)를 사용하지 않는다면, 캐스코드 소자(CD1)의 턴-온 시, 제1 트랜지스터(TR1)의 Vgs는 0V에 가까운 음(-)의 값을 갖기 때문에, 제1 트랜지스터(TR1)의 온-저항(on-resistance)이 증가하고, 그로 인해, 캐스코드 소자(CD1)의 성능 및 동작 특성이 열화될 수 있다.
다이오드(DD1)는, 예컨대, 쇼트키 다이오드(Schottky diode), 즉, 쇼트키 베리어 다이오드(Schottky barrier diode)(SBD)일 수 있다. 이 경우, 다이오드(DD1)는 소정의 반도체층 및 상기 반도체층과 쇼트키 콘택을 형성하는 전극(애노드)을 포함할 수 있다. 다이오드(DD1)의 상기 반도체층은 제1 트랜지스터(TR1)의 반도체 물질과 동일한 물질을 포함할 수 있다. 예컨대, 다이오드(DD1)는 질화물 기반의 반도체층을 포함할 수 있다. 여기서, 상기 질화물은 질화갈륨계 물질일 수 있다. 이러한 다이오드(DD1)는 제1 트랜지스터(TR1)와 동일한 기판에 형성될 수 있다. 즉, 소정 기판에 제1 트랜지스터(TR1)를 형성하면서, 그와 함께 다이오드(DD1)를 형성할 수 있다. 이 경우, 다이오드(DD1)와 제1 트랜지스터(TR1)를 단일 칩(single chip)(SC1)으로 구성할 수 있고, 다이오드(DD1)의 형성에 따른 추가적인 공정 부담이 적을 수 있다. 그러나, 경우에 따라서는, 다이오드(DD1)과 제1 트랜지스터(TR1)를 서로 다른 기판에 형성할 수도 있다.
다이오드(DD1)는 사이즈가 작고 턴-온에 필요한 전류가 작기 때문에, 전체 소자, 즉, 전자소자(100)의 전력 소모에는 거의 영향을 주지 않을 수 있다. 특히, 다이오드(DD1)가 질화갈륨계 쇼트키 다이오드인 경우, 턴-온에 필요한 전류가 약 1mA 이하로 작기 때문에, 정전류원(CCS1)으로부터 다이오드(DD1)를 턴-온(turn-on) 하기 위한 전류를 지속적으로 인가하더라도, 전체적인 전력 소모량에는 거의 영향을 주지 않을 수 있다.
전자소자(100)는 제2 트랜지스터(TR2)에 스위칭 신호(switching signal)를 인가하기 위한 스위칭 수단(SW1)을 더 포함할 수 있다. 스위칭 수단(SW1)은 제2 트랜지스터(TR2)의 게이트(G2)에 연결될 수 있다. 스위칭 수단(SW1)을 이용해서 제2 트랜지스터(TR2)의 게이트(G2)에 소정의 스위칭 신호(예컨대, 펄스 형태의 전압 신호)를 인가할 수 있고, 제2 트랜지스터(TR2)를 턴-온(또는 턴-오프) 할 수 있다. 제2 트랜지스터(TR2)를 턴-온(또는 턴-오프) 함으로써, 캐스코드 소자(CD1)를 턴-온(또는 턴-오프) 할 수 있다. 스위칭 수단(SW1)의 구성은 잘 알려진 바, 이에 대한 자세한 설명은 생략한다.
도 1의 전자소자(100)는 반도체 소자부(P10)와 이를 구동하기 위한 구동 회로부(P20)를 포함한다고 할 수 있다. 반도체 소자부(P10)는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 포함할 수 있다. 또한, 반도체 소자부(P10)는 다이오드(DD1)도 포함할 수 있다. 구동 회로부(P20)는 정전류원(CCS1) 및 스위칭 수단(SW1)을 포함할 수 있다. 그러나 다른 실시예의 경우, 다이오드(DD1)는 반도체 소자부(P10)가 아닌 구동 회로부(P20) 내에 구비될 수도 있다. 정전류원(CCS1)과 다이오드(DD1)가 상기 "정전압 인가 수단"을 구성한다고 할 때, 상기 정전압 인가 수단의 일부(즉, 정전류원(CCS1))는 구동 회로부(P20)에 구비될 수 있고, 다른 일부(즉, 다이오드(DD1))는 반도체 소자부(P10)에 구비될 수 있다. 또는, 상기 정전압 인가 수단 전체(즉, CCS1 + DD1)가 구동 회로부(P20)에 구비될 수도 있다. 구동 회로부(P20)는 드라이버 IC(driver integrated circuit)라고 할 수 있다.
도 2a 및 도 2b는 도 1의 전자소자(100)의 동작방법을 설명하기 위한 회로도이다.
도 2a를 참조하면, 제1 트랜지스터(TR1)의 게이트(G1)에 소정의 정전압(V1)을 인가할 수 있다. 상기 정전압(V1)은 정전류원(CCS1) 및 다이오드(DD1)에 의해 인가될 수 있다. 정전류원(CCS1)으로부터 다이오드(DD1)에 소정의 정전류(I1)를 인가하면, 다이오드(DD1)가 턴-온 되면서, 다이오드(DD1)의 턴-온 전압(또는 순방향 전압 강하)에 대응하는 정전압(V1)이 제1 트랜지스터(TR1)의 게이트(G1)에 인가될 수 있다.
도 2b를 참조하면, 제1 트랜지스터(TR1)의 게이트(G1)에 정전압(V1)이 인가된 상태에서, 스위칭 수단(SW1)을 사용해서 제2 트랜지스터(TR1)를 턴-온 할 수 있다. 이때, 제1 트랜지스터(TR1)의 드레인(D1)과 제2 트랜지스터(TR2)의 소오스(S2) 사이에 소정의 전압이 인가되면, 드레인(D1)으로부터 제1 및 제2 트랜지스터(TR1, TR2)를 통해 소오스(S2)로 소정의 전류(I10)가 흐를 수 있다. 앞서 설명한 바와 같이, 제1 트랜지스터(TR1)의 게이트(G1)에 정전압(V1)이 인가된 경우, 제1 트랜지스터(TR1)의 게이트(G1)-소오스(S1) 간 전압, 즉, Vgs가 상기 정전압(V1) 만큼 증가할 수 있고, 결과적으로, 제1 트랜지스터(TR1)의 온-저항(on-resistance)이 낮아질 수 있다. 예컨대, 상기 Vgs는 0V에 가까운 음(-)의 값에서 1∼2V 정도 또는 그 이상의 양(+)의 값으로 증가할 수 있고, 그만큼, 제1 트랜지스터(TR1)의 온-저항(on-resistance)이 낮아질 수 있다. 따라서, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)로 구성된 소자(즉, 도 1의 캐스코드 소자(CD1))의 성능 및 동작 특성이 개선될 수 있다.
도 3은 도 1의 전자소자(100)에서 제1 트랜지스터(TR1)와 다이오드(DD1)의 적층구조를 예시적으로 보여주는 단면도이다.
도 3을 참조하면, 기판(SUB10) 상에 제1 반도체물질을 포함하는 제1 반도체층(SL10)이 구비될 수 있다. 기판(SUB10)은, 예컨대, 사파이어(sapphire), Si, SiC, GaN 등으로 구성될 수 있다. 그러나 기판(SUB10)의 종류는 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 제1 반도체층(SL10)은 Ⅲ-Ⅴ족 계열의 화합물 반도체(상기 제1 반도체물질)를 포함할 수 있다. 예컨대, 제1 반도체층(SL10)은 질화갈륨계 물질(ex, GaN)을 포함할 수 있다. 이 경우, 제1 반도체층(SL10)은 미도핑된(undoped) GaN층일 수 있지만, 경우에 따라서는, 소정의 불순물이 도핑된 GaN층일 수도 있다. 도시하지는 않았지만, 기판(SUB10)과 제1 반도체층(SL10) 사이에 소정의 버퍼층(buffer layer)을 더 구비시킬 수 있다. 상기 버퍼층은 기판(SUB10)과 제1 반도체층(SL10) 사이의 격자상수 및 열팽창계수 차이를 완화시켜 제1 반도체층(SL10)의 결정성 저하를 방지하기 위해 구비시킬 수 있다. 상기 버퍼층은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로, 상기 버퍼층은 AlN, GaN, AlGaN, InGaN, AlInN, AlGaInN 등으로 구성된 다양한 물질 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1 반도체층(SL10)의 제1 영역 상에 제2 반도체물질을 포함하는 제2 반도체층(SL20)이 구비될 수 있다. 제2 반도체층(SL20)은 제1 반도체층(SL10) 내에 2DEG(2-dimensional electron gas)를 유발하는 물질층일 수 있다. 즉, 제2 반도체층(SL20)은 제1 반도체층(SL10)에 2DEG를 유발하는 물질(상기 제2 반도체물질)로 형성될 수 있다. 2DEG는 제1 반도체층(SL10)과 제2 반도체층(SL20)의 계면 아래의 제1 반도체층(SL10) 내에 형성될 수 있다. 제2 반도체층(SL20)은 제1 반도체층(SL10)과 분극 특성 및/또는 에너지 밴드갭(bandgap) 및/또는 격자상수가 다른 물질(상기 제2 반도체물질)을 포함할 수 있다. 제2 반도체층(SL20)은 제1 반도체층(SL10)보다 분극률 및/또는 에너지 밴드갭이 큰 물질을 포함할 수 있다. 예컨대, 제2 반도체층(SL20)은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로, 제2 반도체층(SL20)은 AlGaN, AlInN, InGaN, AlN, AlInGaN 등으로 구성된 다양한 물질 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 제2 반도체층(SL20)은 미도핑된(undoped) 층일 수 있지만, 소정의 불순물이 도핑된 층일 수도 있다. 제2 반도체층(SL20)의 두께는 수십 ㎚ 이하일 수 있다. 예컨대, 제2 반도체층(SL20)의 두께는 약 50㎚ 이하일 수 있다.
제2 반도체층(SL20) 상에 게이트전극(G10)이 구비될 수 있다. 게이트전극(G10)과 이격된 소오스전극(S10) 및 드레인전극(D10)이 구비될 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 2DEG와 전기적으로 연결될 수 있다. 소오스전극(S10)이 드레인전극(D10)보다 게이트전극(G10)에 더 가깝게 위치할 수 있다. 다시 말해, 소오스전극(S10)과 게이트전극(G10) 사이의 거리는 드레인전극(D10)과 게이트전극(G10) 사이의 거리보다 짧을 수 있다. 그러나 이는 예시적인 것이고, 소오스전극(S10) 및 드레인전극(D10)과 게이트전극(G10) 사이의 상대적인 거리는 달라질 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 제2 반도체층(SL20)과 접촉하면서 제1 반도체층(SL10)까지 연장된 구조를 가질 수 있다. 즉, 소오스전극(S10) 및 드레인전극(D10)은 제2 반도체층(SL20) 및 제1 반도체층(SL10)과 접촉할 수 있다. 또한, 소오스전극(S10) 및 드레인전극(D10)은 제1 반도체층(SL10) 내부까지 연장될 수도 있다. 이 경우, 소오스전극(S10) 및 드레인전극(D10)은 2DEG와 직접 접촉할 수 있다.
제1 반도체층(SL10), 제2 반도체층(SL20), 게이트전극(G10), 소오스전극(S10) 및 드레인전극(D10)은 제1 트랜지스터(TR10)를 구성할 수 있다. 제1 트랜지스터(TR10)는 도 1의 제1 트랜지스터(TR1)에 대응될 수 있다.
제1 반도체층(SL10)의 제2 영역에 제3 반도체층(SL30)이 구비될 수 있다. 제3 반도체층(SL30)은 제2 반도체층(SL20)과 동일한 물질로 구성될 수 있다. 따라서, 제3 반도체층(SL30)과 접한 제1 반도체층(SL10) 내에 2DEG가 형성될 수 있다. 제3 반도체층(SL30)에 접촉된 애노드(A10)가 구비될 수 있다. 애노드(A10)는 제3 반도체층(SL30) 상에 구비될 수 있고, 제3 반도체층(SL30)과 쇼트키 콘택을 형성할 수 있다. 애노드(A10)는 게이트전극(G10)과 동일한 물질로 형성될 수 있지만, 경우에 따라, 그렇지 않을 수도 있다. 애노드(A10)와 이격된 캐소드(C10)가 구비될 수 있다. 캐소드(C10)는 제3 반도체층(SL30)과 접촉될 수 있다. 캐소드(C10)는 제3 반도체층(SL30)과 접촉하면서, 그 아래의 제1 반도체층(SL10)에 접촉할 수 있다. 캐소드(C10)는 소오스전극(S10) 및 드레인전극(D10)과 동일한 물질로 형성될 수 있지만, 그렇지 않을 수도 있다.
제3 반도체층(SL30), 애노드(A10) 및 캐소드(C10)는 다이오드(DD10)를 구성할 수 있다. 다이오드(DD10)는 도 1의 다이오드(DD1)에 대응될 수 있다. 다이오드(DD1)의 애노드(A10)는 제1 트랜지스터(TR10)의 게이트전극(G10)에 연결될 수 있다.
제1 트랜지스터(TR10)에 연결된 제2 트랜지스터(TR20)가 구비될 수 있다. 제2 트랜지스터(TR20)는 도 1에서 설명한 제2 트랜지스터(TR2)와 동일할 수 있다. 즉, 제2 트랜지스터(TR20)는 노멀리-오프(normally-off) 특성을 갖는 증가 모드(enhancement mode)(E-mode) 트랜지스터일 수 있다. 제2 트랜지스터(TR20)는 전계효과 트랜지스터(fied-effect transistor)(FET), 예컨대, MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다. 구체적인 예로, 제2 트랜지스터(TR20)는 실리콘(Si)을 기반으로 하는 파워(power) MOSFET일 수 있다. 이러한 제2 트랜지스터(TR20)는 기판(SUB10)과 다른 기판에 형성되어 패키지(package) 단계에서 제1 트랜지스터(TR10)와 연결될 수 있다.
제1 트랜지스터(TR10)의 게이트전극(G10)에 연결된 정전류원(CCS10)이 구비될 수 있다. 정전류원(CCS10)은 다이오드(DD10)의 애노드(A10)에 연결될 수 있다. 이러한 정전류원(CCS10)은 도 1의 정전류원(CCS1)에 대응될 수 있다.
도 3의 적층구조는 예시적인 것이고, 이는 다양하게 변형될 수 있다. 일례로, 도 3의 게이트전극(G10)과 제2 반도체층(SL20) 사이에 게이트절연층이 더 구비될 수 있다. 그 예가 도 4에 도시되어 있다.
도 4를 참조하면, 제1 트랜지스터(TR10')는 게이트전극(G10)과 제2 반도체층(SL10) 사이에 구비된 게이트절연층(GI10)을 더 포함할 수 있다. 게이트절연층(GI10)은, 예컨대, Al2O3, SiOx, SixNy, Sc2O3, AlN, Ga2O3, Gd2O3, AlxGa2 (1-x)O3, MgO 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 여기서 개시하지 않았더라도 일반적인 트랜지스터에서 사용하는 게이트절연층 물질이면 어느 것이든 게이트절연층(GI10) 물질로 적용될 수 있다. 본 실시예의 제1 트랜지스터(TR10')는 MIS(metal-insulator-semiconductor) 타입의 HEMT라고 할 수 있다.
도 3 및 도 4에서는 제1 트랜지스터(TR10, TR10')와 다이오드(DD10)가 동일한 기판(SUB10)에 구비된 경우에 대해서 도시하고 설명하였지만, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 경우에 따라서는, 제1 트랜지스터(TR10, TR10')와 다이오드(DD10)를 서로 다른 기판에 형성할 수도 있다. 그러나 도 3 및 도 4에서와 같이, 제1 트랜지스터(TR10, TR10')와 다이오드(DD10)를 동일한 기판(SUB10)에 형성할 경우, 공정 부담이 줄어들고, 생산성이 향상될 수 있다.
이하에서는, 도 1의 정전류원(CCS1)의 구성에 대해서 보다 구체적으로 설명한다. 도 1의 정전류원(CCS1)은 다양한 전자회로에서 정전류를 발생하는데 사용되는 장치, 즉, 정전류 발생기와 동일하거나 유사한 구성을 가질 수 있다. 정전류원(CCS1)은 매우 다양한 구성을 가질 수 있다.
도 5는 도 1의 정전류원(CCS1)이 가질 수 있는 구성의 일례를 보여주는 회로도이다. 도 5에는 정전류원(CCS1)의 구성 및 정전류원(CCS1)과 제1 및 제2 트랜지스터(TR1, TR2)의 연결 관계가 예시적으로 도시되어 있다.
도 5를 참조하면, 정전류원(CCS1)은 전압발생기(VG1)와 적어도 하나의 트랜지스터, 예컨대, 두 개의 트랜지스터(TR3, TR4)를 포함할 수 있다. 이하에서는, 두 개의 트랜지스터(TR3, TR4) 중 하나를 제3 트랜지스터(TR3)라 하고, 다른 하나를 제4 트랜지스터(TR4)라 한다. 제3 트랜지스터(TR3)의 드레인(D3)은 전압발생기(VG1)에 연결될 수 있고, 제3 트랜지스터(TR3)의 소오스(S3)는 제1 트랜지스터(TR1)의 게이트(G1) 및 다이오드(DD1)에 연결될 수 있다. 제3 트랜지스터(TR3)의 게이트(G3)는 제4 트랜지스터(TR4)의 드레인(D4)에 연결될 수 있다. 제4 트랜지스터(TR4)의 소오스(S4)는 접지될 수 있다. 정전류원(CCS1)은 저항(resistor)(R1)을 더 포함할 수 있다. 저항(R1)의 제1 단부(E1)는 다이오드(DD1)의 캐소드(C1)에 연결될 수 있다. 저항(R1)의 제2 단부(E2)는 접지될 수 있다. 저항(R1)의 제2 단부(E2)는 제2 트랜지스터(TR2)의 소오스(S2)에 연결될 수 있다. 따라서, 다이오드(DD1)의 캐소드(C1)는 저항(R1)을 통해서 제2 트랜지스터(TR2)의 소오스(S2)에 연결된 것으로 볼 수 있다. 제4 트랜지스터(TR4)의 게이트(G4)는 저항(R1)의 제1 단부(E1)에 연결될 수 있다. 제3 트랜지스터(TR3)의 게이트(G3) 및 제4 트랜지스터(TR4)의 드레인(D4)에 연결된 컨트롤러(controller)(CT1)가 더 구비될 수 있다. 컨트롤러(CT1)는 제3 트랜지스터(TR3)의 게이트(G3)에 인가되는 신호(전압)를 조절하는 역할을 할 수 있다. 경우에 따라, 컨트롤러(CT1)는 전압발생기(VG1)와 연결될 수도 있다.
전압발생기(VG1)로부터 제3 트랜지스터(TR3)의 드레인(D3)에 전압을 인가함으로써, 제3 트랜지스터(TR3)를 통해 다이오드(DD1)로 전류를 인가할 수 있다. 이때, 컨트롤러(CT1)는 저항(R1)에 인가되는 전압을 센싱(sensing)하여 제3 트랜지스터(TR3)의 게이트(G3)에 인가되는 전압을 조절할 수 있다. 그 결과, 제3 트랜지스터(TR3)를 통해 다이오드(DD1)에 인가되는 전류는 일정하게 유지될 수 있다. 즉, 제3 트랜지스터(TR3)를 통해 다이오드(DD1)에 "정전류"가 인가될 수 있다.
도 5에 도시된 정전류원(CCS1)의 구성은 예시적인 것에 불과하고, 이 구성은 다양하게 변형될 수 있다.
또한, 이상에서 설명한 전자소자(100)의 구성은 다양하게 변형될 수 있다. 일례로, 도 1에서 제1 트랜지스터(TR1)의 게이트(G1)에 복수의 다이오드가 연결될 수 있다. 그 예가 도 6에 도시되어 있다.
도 6을 참조하면, 전자소자(100A)는 제1 트랜지스터(TR1)의 게이트(G1)에 연결된 복수의 다이오드(DD1, DD2)를 포함할 수 있다. 복수의 다이오드(DD1, DD2)는 게이트(G1)에 직렬로 연결될 수 있다. 여기서는, 두 개의 다이오드(DD1, DD2)가 연결된 경우를 도시하였지만, 세 개 이상의 다이오드를 사용할 수도 있다. 본 실시예와 같이, 두 개의 다이오드(DD1, DD2)를 사용한 경우의 전압 강하 효과는 하나의 다이오드를 사용한 경우(도 1)의 두 배에 해당하기 때문에, 게이트(G1)에 인가되는 정전압은 증가할 수 있다. 따라서, 제1 트랜지스터(TR1)의 온-저항(on-resistance)이 더욱 낮아질 수 있고, 전자소자(100A)의 성능 및 동작 특성은 더욱 향상될 수 있다. 두 개의 다이오드(DD1, DD2)를 사용한다는 점을 제외하면, 도 6의 구성은 도 1과 동일할 수 있다.
전술한 본 발명의 실시예에 따른 전자소자는, 예컨대, 파워소자(power device)에 적용될 수 있다. 이 경우, 노멀리-오프(normally-off) 특성을 가지면서, 온-저항(on-resistance)이 낮고, 우수한 동작 특성을 갖는 파워소자를 구현할 수 있다. 그러나 본 발명의 실시예에 따른 전자소자의 적용 분야는 파워소자에 한정되지 않고, 다양하게 변화될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 6에서 "정전압 인가 수단"은 정전류원(CCS1, CCS10) 및 다이오드(DD1, DD2, DD10)의 조합이 아닌 다른 구성을 가질 수 있음을 알 수 있을 것이다. 또한, 제1 트랜지스터(TR1, TR10, TR10'), 제2 트랜지스터(TR2, TR20) 및 다이오드(DD1, DD2, DD10)의 구조 및 구성 물질도 다양하게 변화될 수 있음을 알 수 있을 것이다. 그리고, 도 2a 및 도 2b를 참조하여 설명한 동작방법도 변화될 수 있음을 알 수 있을 것이다. 부가해서, 당업자라면 본 발명의 사상(idea)은 파워소자가 아닌 다른 소자에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
A1, A10 : 애노드 C1, C10 : 캐소드
CCS1, CCS10 : 정전류원 CD1 : 캐스코드 소자
CT1 : 컨트롤러 D1∼D4, D10 : 드레인
DD1, DD2, DD10 : 다이오드 E1 : 제1 단부
E2 : 제2 단부 G1∼G4, G10 : 게이트
GI10 : 게이트절연층 I1, I10 : 전류
P10 : 반도체 소자부 P20 : 구동 회로부
S1∼S4, S10 : 소오스 SC1 : 단일 칩
SL10 : 제1 반도체층 SL20 : 제2 반도체층
SL30 : 제3 반도체층 SUB10 : 기판
SW1 : 스위칭 수단 TR1, TR10, TR10' : 제1 트랜지스터
TR2, TR20 : 제2 트랜지스터 TR3 : 제3 트랜지스터
TR4 : 제4 트랜지스터 V1 : 전압
VG1 : 전압발생기 100, 100A : 전자소자

Claims (32)

  1. 노멀리-온(normally-on) 특성을 갖는 제1 트랜지스터;
    상기 제1 트랜지스터에 연결된 것으로, 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트에 정전압(constant voltage)을 인가하기 위한 정전압 인가 수단; 및
    상기 제2 트랜지스터에 스위칭 신호를 인가하기 위한 스위칭 수단;을 포함하는 전자소자.
  2. 제 1 항에 있어서,
    상기 제1 트랜지스터는 HEMT(high electron mobility transistor)인 전자소자.
  3. 제 2 항에 있어서,
    상기 제1 트랜지스터는 질화물 기반의 HEMT인 전자소자.
  4. 제 3 항에 있어서,
    상기 질화물은 질화갈륨계 물질인 전자소자.
  5. 제 1 내지 4 항 중 어느 한 항에 있어서,
    상기 제2 트랜지스터는 MOSFET(metal-oxide-semiconductor field-effect transistor)인 전자소자.
  6. 제 5 항에 있어서,
    상기 제2 트랜지스터는 실리콘(Si) 기반의 MOSFET인 전자소자.
  7. 제 1 항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드(cascode) 타입으로 연결된 전자소자.
  8. 제 1 항에 있어서, 상기 정전압 인가 수단은,
    상기 제1 트랜지스터의 게이트에 연결된 정전류원; 및
    상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 다이오드;를 포함하는 전자소자.
  9. 제 8 항에 있어서,
    상기 다이오드의 애노드는 상기 제1 트랜지스터의 게이트에 연결되고,
    상기 다이오드의 캐소드는 상기 제2 트랜지스터의 소오스에 연결된 전자소자.
  10. 제 8 항에 있어서,
    상기 다이오드는 쇼트키 다이오드(Schottky diode)인 전자소자.
  11. 제 8 항에 있어서,
    상기 다이오드는 상기 제1 트랜지스터의 반도체물질과 동일한 반도체물질을 포함하는 전자소자.
  12. 제 8 항에 있어서,
    상기 다이오드는 질화갈륨계 물질을 포함하는 전자소자.
  13. 제 8 항에 있어서,
    상기 다이오드와 상기 제1 트랜지스터는 동일한 기판에 형성된 전자소자.
  14. 제 13 항에 있어서,
    상기 제1 트랜지스터는 상기 기판 상에 제1 반도체물질로 형성된 제1 반도체층; 상기 제1 반도체층의 제1 영역 상에 구비되고 상기 제1 반도체층에 2DEG(2-dimensional electron gas)를 유발하는 제2 반도체물질로 형성된 제2 반도체층; 상기 제2 반도체층 상에 구비된 상기 게이트; 및 상기 게이트 양측에 구비된 소오스 및 드레인;을 포함하고,
    상기 다이오드는 상기 제1 반도체층의 제2 영역 상에 상기 제2 반도체물질로 형성된 제3 반도체층; 상기 제3 반도체층과 쇼트키 콘택을 형성하는 애노드; 및 상기 애노드와 이격된 캐소드;를 포함하는 전자소자.
  15. 제 8 항에 있어서,
    상기 정전압 인가 수단은 상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 복수의 다이오드를 포함하는 전자소자.
  16. 제 1 항에 있어서,
    상기 전자소자는 반도체 소자부 및 구동 회로부를 포함하고,
    상기 반도체 소자부는 상기 제1 및 제2 트랜지스터를 포함하고,
    상기 구동 회로부는 상기 정전압 인가 수단의 적어도 일부 및 상기 스위칭 수단을 포함하는 전자소자.
  17. 제 16 항에 있어서,
    상기 정전압 인가 수단은 정전류원 및 다이오드를 포함하고,
    상기 정전류원은 상기 구동 회로부에 구비되고,
    상기 다이오드는 상기 반도체 소자부에 구비된 전자소자.
  18. 제 16 항에 있어서,
    상기 정전압 인가 수단은 정전류원 및 다이오드를 포함하고,
    상기 정전류원 및 다이오드는 상기 구동 회로부에 구비된 전자소자.
  19. 청구항 1에 기재된 전자소자를 포함하는 파워소자.
  20. 노멀리-온(normally-on) 특성을 갖는 고전자이동도 트랜지스터(HEMT);
    상기 HEMT에 연결된 것으로, 노멀리-오프(normally-off) 특성을 갖는 전계효과 트랜지스터(FET);
    상기 HEMT의 게이트에 연결된 다이오드;
    상기 다이오드에 연결된 정전류원; 및
    상기 FET에 스위칭 신호를 인가하는 스위칭 수단;을 포함하는 전자소자.
  21. 제 20 항에 있어서,
    상기 HEMT는 질화갈륨계 물질을 포함하는 전자소자.
  22. 제 20 항에 있어서,
    상기 다이오드는 질화갈륨계 물질을 포함하는 전자소자.
  23. 제 20 항에 있어서,
    상기 HEMT와 상기 다이오드는 동일한 기판에 구비된 전자소자.
  24. 제 20 항에 있어서,
    상기 FET은 실리콘(Si) 기반의 MOSFET인 전자소자.
  25. 제 20 항에 있어서,
    상기 HEMT와 상기 FET은 캐스코드(cascode) 타입으로 연결된 전자소자.
  26. 노멀리-온(normally-on) 특성을 갖는 제1 트랜지스터 및 상기 제1 트랜지스터에 연결된 노멀리-오프(normally-off) 특성을 갖는 제2 트랜지스터를 포함하는 전자소자의 동작방법에 있어서,
    상기 제1 트랜지스터의 게이트에 정전압을 인가하여 상기 제1 트랜지스터의 게이트와 소오스 사이의 전압을 높여주는 단계; 및
    상기 제1 트랜지스터의 게이트에 상기 정전압을 인가한 상태에서, 상기 제2 트랜지스터에 스위칭 신호를 인가하는 단계;를 포함하는 전자소자의 동작방법.
  27. 제 26 항에 있어서,
    상기 전자소자는 상기 제1 트랜지스터의 게이트에 연결된 정전류원 및 상기 정전류원과 상기 제1 트랜지스터의 게이트 사이에 연결된 다이오드를 더 포함하고,
    상기 정전류원과 상기 다이오드를 이용해서 상기 제1 트랜지스터의 게이트에 상기 정전압을 인가하는 전자소자의 동작방법.
  28. 제 27 항에 있어서,
    상기 다이오드의 애노드는 상기 제1 트랜지스터의 게이트에 연결되고,
    상기 다이오드의 캐소드는 상기 제2 트랜지스터의 소오스에 연결된 전자소자의 동작방법.
  29. 제 27 항에 있어서,
    상기 다이오드는 쇼트키 다이오드인 전자소자의 동작방법.
  30. 제 26 항에 있어서,
    상기 제1 트랜지스터는 HEMT(high electron mobility transistor)인 전자소자의 동작방법.
  31. 제 26 항에 있어서,
    상기 제2 트랜지스터는 MOSFET(metal-oxide-semiconductor field-effect transistor)인 전자소자의 동작방법.
  32. 제 26 항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드(cascode) 타입으로 연결된 전자소자의 동작방법.
KR1020120089672A 2012-08-16 2012-08-16 트랜지스터를 포함하는 전자소자 및 그 동작방법 KR101922117B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120089672A KR101922117B1 (ko) 2012-08-16 2012-08-16 트랜지스터를 포함하는 전자소자 및 그 동작방법
US13/789,884 US9306544B2 (en) 2012-08-16 2013-03-08 Electronic device including transistor and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089672A KR101922117B1 (ko) 2012-08-16 2012-08-16 트랜지스터를 포함하는 전자소자 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20140023611A true KR20140023611A (ko) 2014-02-27
KR101922117B1 KR101922117B1 (ko) 2018-11-26

Family

ID=50099638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089672A KR101922117B1 (ko) 2012-08-16 2012-08-16 트랜지스터를 포함하는 전자소자 및 그 동작방법

Country Status (2)

Country Link
US (1) US9306544B2 (ko)
KR (1) KR101922117B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084405A (ko) * 2016-01-11 2017-07-20 한국전자통신연구원 캐스코드 스위치 회로
KR20200037089A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 캐스코드 ｈｅｍｔ 디바이스

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824845B (zh) * 2012-11-19 2017-08-29 台达电子工业股份有限公司 半导体装置
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
CN105684136A (zh) * 2013-11-26 2016-06-15 夏普株式会社 半导体器件
US20150371987A1 (en) 2014-06-23 2015-12-24 International Rectifier Corporation Group III-V HEMT Having a Diode Controlled Substrate
JP6055799B2 (ja) 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
US9559683B2 (en) 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9467061B2 (en) * 2014-08-29 2016-10-11 Infineon Technologies Austria Ag System and method for driving a transistor
US9479159B2 (en) 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US10361456B2 (en) 2014-09-26 2019-07-23 Samsung Electronics Co., Ltd. Electrolyte, method of preparing the electrolyte, and secondary battery including the electrolyte
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9947654B2 (en) 2016-09-08 2018-04-17 Semiconductor Components Industries, Llc Electronic device including a transistor and a field electrode
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium
US20220165726A1 (en) * 2020-11-26 2022-05-26 Innolux Corporation Electronic device
TWI765731B (zh) * 2021-06-02 2022-05-21 新唐科技股份有限公司 半導體裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185258B (it) * 1985-07-16 1987-11-04 Sgs Microelettronica Spa Elemento di pilotaggio per carichi induttivi
US6177057B1 (en) * 1999-02-09 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Process for preparing bulk cubic gallium nitride
JP2001251846A (ja) * 2000-03-03 2001-09-14 Tokin Corp 電力用半導体装置
KR100590763B1 (ko) 2003-12-03 2006-06-15 한국전자통신연구원 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법
JP5135686B2 (ja) 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5415668B2 (ja) 2006-08-24 2014-02-12 日本碍子株式会社 半導体素子
JP5358882B2 (ja) 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8084783B2 (en) 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
TW201110344A (en) 2009-09-04 2011-03-16 Univ Nat Chiao Tung GaN transistor with nitrogen-rich tungsten nitride Schottky gate contact and method of forming the same
US8981380B2 (en) 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
JP2012054440A (ja) * 2010-09-02 2012-03-15 Sanken Electric Co Ltd 半導体装置及びこれを用いた電気回路、電気回路の制御方法
JP5146555B2 (ja) * 2011-02-28 2013-02-20 株式会社デンソー スイッチング素子の駆動回路
US8766375B2 (en) * 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084405A (ko) * 2016-01-11 2017-07-20 한국전자통신연구원 캐스코드 스위치 회로
KR20200037089A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 캐스코드 ｈｅｍｔ 디바이스

Also Published As

Publication number Publication date
US20140049296A1 (en) 2014-02-20
KR101922117B1 (ko) 2018-11-26
US9306544B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
KR101922117B1 (ko) 트랜지스터를 포함하는 전자소자 및 그 동작방법
US8766275B2 (en) Composite semiconductor device
JP5130906B2 (ja) スイッチ装置
US9461034B2 (en) Composite group III-V and group IV transistor having a switched substrate
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US9406674B2 (en) Integrated III-nitride D-mode HFET with cascoded pair half bridge
US8203376B2 (en) Semiconductor device and method for driving the same
US9160326B2 (en) Gate protected semiconductor devices
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
US9310819B2 (en) Power converter including integrated driver providing overcurrent protection
US9799643B2 (en) Gate voltage control for III-nitride transistors
JP7411790B2 (ja) 窒化ガリウムデバイス及びその駆動回路
US20140346570A1 (en) Semiconductor device
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
JP2007180143A (ja) 窒化物半導体素子
US9754937B1 (en) Hybrid structure with separate controls
JP2007035905A (ja) 窒化物半導体素子
US10224426B2 (en) High-electron-mobility transistor devices
JP2009152479A (ja) 双方向スイッチ
EP2503692B1 (en) Composite Semiconductor Device with Higher Threshold Voltage
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
US20140021934A1 (en) Devices and components for power conversion circuits
US10003331B2 (en) Semiconductor device including normally-off type transistors and normally-on type transistor connected series
US9570597B2 (en) High electron mobility transistor
JP2013041976A (ja) 窒化物系半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant