JP6055799B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6055799B2
JP6055799B2 JP2014153463A JP2014153463A JP6055799B2 JP 6055799 B2 JP6055799 B2 JP 6055799B2 JP 2014153463 A JP2014153463 A JP 2014153463A JP 2014153463 A JP2014153463 A JP 2014153463A JP 6055799 B2 JP6055799 B2 JP 6055799B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
anode electrode
sbd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014153463A
Other languages
English (en)
Other versions
JP2016032011A (ja
Inventor
将一 兼近
将一 兼近
上田　博之
博之 上田
富田　英幹
英幹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014153463A priority Critical patent/JP6055799B2/ja
Priority to MX2015009178A priority patent/MX345827B/es
Priority to KR1020150104203A priority patent/KR101720422B1/ko
Priority to US14/806,749 priority patent/US9536873B2/en
Priority to MYPI2015702417A priority patent/MY182669A/en
Priority to SG10201505824YA priority patent/SG10201505824YA/en
Priority to CN201510446730.9A priority patent/CN105322008B/zh
Priority to TW104124385A priority patent/TWI550853B/zh
Priority to BR102015018072A priority patent/BR102015018072A2/pt
Priority to DE102015112350.9A priority patent/DE102015112350A1/de
Publication of JP2016032011A publication Critical patent/JP2016032011A/ja
Application granted granted Critical
Publication of JP6055799B2 publication Critical patent/JP6055799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書は、共通の窒化物半導体基板に、ノーマリオフ型の電界効果トランジスタと、ショットキーバリアダイオードを形成する技術を開示する。
特許文献１に、共通の窒化物半導体基板に、ヘテロ接合界面に沿って生じる２次元電子ガスをゲート電極の電位によって制御する電界効果トランジスタ（本明細書ではＨＥＭＴ（High Electron Mobility Transistor）という）と、ショットキーバリアダイオード（本明細書ではＳＢＤ（Schottky Barrier Diode）という）を形成する技術が開示されている。
ＨＥＭＴは、閾値電圧が負電位となってノーマリオンの特性となりやすい。非特許文献１は、使いやすいノーマリオフの特性を実現するために、ヘテロ接合界面とゲート電極の間にｐ型の窒化物半導体層を介在させる技術を開示している。
特許文献１では、ＳＢＤによってＨＥＭＴを保護する。共通の窒化物半導体基板にＨＥＭＴとＳＢＤを形成する技術を開示しているが、ｐ型層を利用してＨＥＭＴをノーマリオフ化するものでない。
非特許文献１は、ｐ型層を利用してノーマリオフ化したＨＥＭＴを開示しているが、ＳＢＤを併用しない。非特許文献１では、ダイオードによってＨＥＭＴを保護する必要のない回路を用いる。
本明細書では、共通の窒化物半導体基板に、ｐ型層を利用してノーマリオフ化したＨＥＭＴと、ＳＢＤを形成する技術を開示する。
特開２０１１−２０５０２９号公報
GaN Monolithic Inverter IC Using Normally-off Gate Injection Transistors with Planar Isolation on Si Substrate, Yasuhiro Uemoto et.al, IEDM09-165-168, 2009, IEEE
窒化物半導体の場合、アクセプタ不純物を注入することによってｐ型に変換することが難しい。ｐ型層を利用してノーマリオフ化したＨＥＭＴを製造する場合には、結晶成長の段階でｐ型層が結晶成長した積層基板を利用することになる。そのために、共通の窒化物半導体基板にｐ型層を利用してノーマリオフ化したＨＥＭＴとＳＢＤを形成する場合、ｐ型層を備えた積層基板を利用し、ＨＥＭＴのゲート構造を形成する範囲以外ではｐ型の窒化物半導体層をエッチングして除去する工程を経て製造する。すなわちＳＢＤの形成範囲では、ｐ型の窒化物半導体層がエッチングされてヘテロ接合界面を形成する窒化物半導体層が露出した状態からＳＢＤを製造する。
以下では、ゲート構造を形成する範囲外ではエッチングして除去してしまうｐ型の窒化物半導体層を窒化物半導体除去層といい、窒化物半導体除去層を除去した結果露出する窒化物半導体層を窒化物半導体残存層という。ＨＥＭＴ領域では、窒化物半導体残存層が電子供給層となる。
ＳＢＤの形成領域において窒化物半導体除去層が除去されて窒化物半導体残存層が露出している場合、その窒化物半導体残存層にショットキー接合するアノード電極とオーミック接合するカソード電極を形成すれば、ＳＢＤが得られるはずである。しかしながら、やってみても良好な整流特性を発揮するＳＢＤが得られない。
特許文献１に開示されているように、共通の窒化物半導体基板にＨＥＭＴとＳＢＤを形成することはできるが、ｐ型層を利用してＨＥＭＴをノーマリオフ化する技術を用いると、良好な整流特性を発揮するＳＢＤが得られなくなってしまう。非特許文献１では、ｐ型層を利用してＨＥＭＴをノーマリオフ化する技術を開示しているが、ダイオードを必要としない回路を利用することで、ｐ型層が結晶成長した積層基板を利用すると良好な整流特性を発揮するＳＢＤが得られないという問題に対処している。
本明細書では、共通の窒化物半導体基板に、ｐ型層を利用してノーマリオフ化したＨＥＭＴと、ＳＢＤを形成する技術を開示する。
ｐ型の窒化物半導体除去層をエッチングすることで露出した窒化物半導体残存層の表面にアノード電極とカソード電極を形成しても、良好な整流特性を発揮するＳＢＤが得られない原因を研究した。
その結果、窒化物半導体除去層をエッチングして窒化物半導体残存層が露出する際に、窒化物半導体残存層の露出面にエッチングダメージが加えられ、そのエッチングダメージによってアノード電極と窒化物半導体残存層がショットキー接合しないためであることが判明した。上記が判明した結果、エッチングダメージが加えられない技術、エッチングダメージが悪影響を与えない技術、あるいはエッチングダメージを修復する技術を採用すれば、窒化物半導体除去層をエッチングすることで露出した窒化物半導体残存層の表面にアノード電極とカソード電極を形成することで、良好な整流特性を発揮するＳＢＤが得られることが判明した。
上記が判明した結果、共通の窒化物半導体基板にノーマリオフ型のＨＥＭＴとＳＢＤが形成されている新規な半導体装置が開発された。その半導体装置は、下記の構成を備えている。
少なくともＨＥＭＴのゲート構造の形成範囲では、窒化物半導体基板が、第１窒化物半導体層と、第１窒化物半導体層の表面に結晶成長した第２窒化物半導体層と、第２窒化物半導体層の表面に結晶成長した第３窒化物半導体層の積層構造を備えている。
ＳＢＤのアノード電極の形成範囲の少なくとも一部では、窒化物半導体基板が、第１窒化物半導体層と第２窒化物半導体層の積層構造を備えている。すなわち、前記の一部範囲では第３窒化物半導体層が存在しない。ＳＢＤのアノード電極は、第２窒化物半導体層の表面に接触している。
上記において、第２窒化物半導体のバンドギャップは第１窒化物半導体のバンドギャップよりも大きく、第３窒化物半導体はｐ型である。また、少なくともＳＢＤのアノード電極に接触する範囲では、第２窒化物半導体層の表面が、第２窒化物半導体層とアノード電極がショットキー接合する表面に仕上げられている。
第２窒化物半導体層の表面がアノード電極にショットキー接合する表面に仕上げられていると、良好な整流特性を発揮するＳＢＤが得られる。共通の窒化物半導体基板に、ｐ型層を利用してノーマリオフ化したＨＥＭＴと、良好な整流特性を発揮するＳＢＤを形成した半導体装置が得られる。
例えば、少なくともアノード電極に接触する範囲では第２窒化物半導体層の表面にＡｌＯ膜が露出していると、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。
あるいは、第２窒化物半導体層を深部層と表面層で形成し、表面層のバンドギャップが深部層のバンドギャップよりも大きい関係におくことによっても、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。
ｐ型の第３窒化物半導体層をエッチングして第２窒化物半導体層を露出させた後に、その窒化物半導体基板を窒素を含むガス中で熱処理することによっても、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。
第３窒化物半導体層をエッチングして第２窒化物半導体層を露出させるときに、第２窒化物半導体層にエッチングダメージを与えにくいエッチング方法を採用することによっても、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。
アノード電極の形成範囲で第３窒化物半導体層を除去しなければ、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。例えば、第３窒化物半導体層の結晶成長時に、アノード電極の形成範囲では第３窒化物半導体層が結晶成長しないようにしておくことによって、第２窒化物半導体層の表面をアノード電極とショットキー接合する表面に仕上げることができる。
アノード電極の形成範囲の全域で第３窒化物半導体層が除去されていてもよいが、アノード電極の形成範囲の一部では、第２窒化物半導体層の表面に第３窒化物半導体層が積層されていてもよい。第３窒化物半導体層が存在せずにアノード電極と第２窒化物半導体層が直接に接触する範囲にある第２窒化物半導体層の表面が、アノード電極にショットキー接合する表面に仕上げられていれば、良好な整流特性を発揮するＳＢＤが得られる。一部の範囲に存在する第３窒化物半導体層は、ＳＢＤの耐圧特性を改善する。
本明細書は、共通の窒化物半導体基板にＨＥＭＴとＳＢＤが形成されている半導体装置の製造方法をも開示する。その製造方法は、第１窒化物半導体層の表面に第２窒化物半導体層を結晶成長させ、その第２窒化物半導体層の表面に第３窒化物半導体層を結晶成長させて窒化物半導体の積層基板を用意する工程と、ＳＢＤのアノード電極の形成範囲の少なくとも一部において、第３窒化物半導体層を除去して第２窒化物半導体層を露出させる除去工程と、前記した除去工程で露出した第２窒化物半導体層の露出面にＳＢＤのアノード電極を形成する工程を備えている。本製造方法は、前記した除去工程で露出する前記第２窒化物半導体層の露出面を、第２窒化物半導体層とアノード電極がショットキー接合する表面に仕上げる仕上げ工程を備えている。
前記仕上げ工程が付加されていると、良好な整流特性を発揮するＳＢＤを製造することか可能となる。
前記仕上げ工程に、種々の手法を用いることができる。
（１）例えば、Ａｌを含む窒化物半導体を第２窒化物半導体層に用い、第３窒化物半導体層をエッチングして第２窒化物半導体層を露出させる際に、その露出面を酸化させるガスを用いると、第２窒化物半導体層の露出面をアノード電極にショットキー接合する面に仕上げることができる。
（２）あるいは、バンドギャップが大きい表面層とバンドギャップが小さい深部層によって第２窒化物半導体層を構成し、第３窒化物半導体層をエッチングして表面層を露出させると、第２窒化物半導体層の露出面をアノード電極にショットキー接合する面に仕上げることができる。
（３）あるいは、除去工程で第２窒化物半導体層が露出した窒化物半導体基板を窒素を含むガス中で熱処理すると、その露出面をアノード電極にショットキー接合する面に回復することができる。
（４）あるいは、ＳＢＤのアノード電極の形成範囲の少なくとも一部において第３窒化物半導体層をウエットエッチングして第２窒化物半導体層を露出させてもよい。ウエットエッチングすると、第２窒化物半導体層の露出面に生じる損傷が少なく、その露出面にアノード電極を形成するとショットキー接合する表面が得られる。
本明細書に開示する技術によると、共通の窒化物半導体基板に、ｐ型層を利用してノーマリオフ化したＨＥＭＴと、良好な整流特性を発揮するＳＢＤを形成することが可能となる。
第１実施例の半導体装置の断面図。 第２実施例の半導体装置の断面図。 第２実施例の半導体装置の製造方法の第１段階を示す。 第２実施例の半導体装置の製造方法の第２段階を示す。 第２実施例の半導体装置の製造方法の第３段階を示す。 第２実施例の半導体装置の製造方法の第４段階を示す。 第３実施例の半導体装置の断面図。 第３実施例の半導体装置の製造方法の第１段階を示す。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。またいずれも、本出願の技術的範囲に含まれる。
（第１特徴）第２窒化物半導体層の表面に露出するＡｌＯ膜の膜厚が、アノード電極と第２窒化物半導体層の間にはショットキー接合を実現し、カソード電極と第２窒化物半導体層の間にはオーミック接合を実現する厚みに調整されている。
（第２特徴）電子走行層となる第１窒化物半導体層と、電子供給層となる第２窒化物半導体の深部層と、アノード電極と第２窒化物半導体をショットキー接合させる第２窒化物半導体の表面層（製造方法との関係では窒化物半導体残存層となる）と、ＨＥＭＴをノーマリオフ化する第３窒化物半導体層（製造方法との関係では窒化物半導体除去層となる）の全部が窒化物半導体で形成されている。
（第３特徴）バンドギャップの大小関係が、第１窒化物半導体層＜第２窒化物半導体の深部層＜第２窒化物半導体の表面層の関係にある。
（第４特徴）第２窒化物半導体の表面層の厚みは数ｎｍであり、アノード電極と第２窒化物半導体の深部層の間をショットキー接合とし、カソード電極と第２窒化物半導体層の間をオーミック接合とする。
（第５特徴）Ａｌを含む窒化物半導体を窒化物半導体残存層に利用し、窒化物半導体除去層をエッチングする際に（少なくともエッチングの終了に先立つ期間に）、酸素を含むエッチングガスを用いて窒化物半導体除去層をエッチングする。この技術によると、窒化物半導体除去層がエッチングされて除去されるとともに、その結果露出する窒化物半導体残存層の表面が酸化され、窒化物半導体残存層の表面にＡｌＯ膜が露出する。窒化物半導体残存層の表面にＡｌＯ膜が露出すると、エッチングダメージによる悪影響が解消し、ＡｌＯ膜の表面に金属膜を形成することで窒化物半導体残存層にショットキー接合するアノード電極を形成することができる。すなわち、仕事関数からショットキー接合すると計算できる金属を窒化物半導体残存層の表面に形成すると、計算通りに金属膜と窒化物半導体残存層がショットキー接合する結果を得ることができる。
（第６特徴）酸素を含むエッチングガスを用いて窒化物半導体除去層をエッチングするのに代えて、酸素を含まないエッチングガスを用いて窒化物半導体除去層をエッチングし、その結果露出した窒化物半導体残存層の表面を酸素プラズマに晒してもよい。酸素プラズマに晒すことで、窒化物半導体残存層の表面にＡｌＯ膜が露出する状態が得られる。
（第７特徴）窒化物半導体残存層の表面にＡｌＯ膜が露出する手法に代えて、ＡｌｘＧａ１−ｘＮの深部層とＡｌｚＧａｗＩｎ１−ｚ−ｗＮの表面層で窒化物半導体残存層を形成し、その表面層の表面にアノード電極を形成してもよい。ＡｌｚＧａｗＩｎ１−ｚ−ｗＮに代えて、その酸化物の層を用いてもよい。上記において、０＜ｘ＜１であり、０＜１−ｚ−ｗ＜１である。
（第８特徴）第７特徴の構造を得るためには、エピタキシャル成長の段階で、窒化物半導体残存層の深部層となるＡｌｘＧａ１−ｘＮ層を形成し、その上に窒化物半導体残存層の表面層となるＡｌｚＧａｗＩｎ１−ｚ−ｗＮ層を積層し、その上に窒化物半導体除去層となるｐ型の窒化物半導体層を積層した基板を形成する。ＨＥＭＴのゲート構造を形成する範囲では、ｐ型の窒化物半導体層を残存させる。その結果、ＨＥＭＴのゲート構造形成範囲では、ＡｌｚＧａｗＩｎ１−ｚ−ｗＮの表面層も残存する。ＳＢＤのアノード電極形成範囲では、ｐ型の窒化物半導体層を除去してＡｌｚＧａｗＩｎ１−ｚ−ｗＮの表面層を残存させる。その製造方法によると、ＡｌｘＧａ１−ｘＮの深部層とＡｌｚＧａｗＩｎ１−ｚ−ｗＮ（またはその酸化物）の表面層で窒化物半導体残存層を形成し、そのＡｌｚＧａｗＩｎ１−ｚ−ｗＮ（またはその酸化物）の表面にアノード電極を形成した構造を得ることができる。
一般に、バンドギャップが小さい深部層とバンドギャップが大きい表面層で窒化物半導体残存層を形成すると、窒化物半導体除去層をエッチングすることで露出した表面層の表面を、アノード電極にショットキー接合する表面に仕上げることができる。
（第９特徴）窒化物半導体除去層をエッチングして窒化物半導体残存層を露出させる際に、窒化物半導体残存層に与えるエッチングダメージが少ないエッチング方法を採用する。例えば、窒化物半導体除去層をエッチングして窒化物半導体残存層をエッチングしない方法を用いてウエットエッチングすると、窒化物半導体残存層にほとんどエッチングダメージを与えないようにしながら窒化物半導体除去層をエッチングすることができる。そうして露出した窒化物半導体除去層であれば、その表面にショットキー接合する金属膜を形成することができる。例えば特開２０１２−６００６６号公報に、電気化学プロセスを利用するウエットエッチング方法が開示されおり、その方法を利用することができる。
（第１０特徴）エッチングダメージが少ないエッチング方法を採用するのに代えて、エッチングダメージを修復する工程を加えてもよい。窒化物半導体残存層に加えられるエッチングダメージの多くは窒素原子が抜けてしまうことである。窒素欠陥が生じた窒化物半導体残存層の表面を、窒素を含むアンモニアガス等に晒して熱処理すると、窒素欠陥が修復される。その後にアノード電極を形成すると、ショットキー接合させることができる。
（第１１特徴）ゲート構造形成範囲ではｐ型の第３窒化物半導体層が結晶成長し、アノード電極形成範囲ではｐ型の第３窒化物半導体層が結晶成長していない窒化物半導体基板を用いる。アノード電極形成範囲ではエッチングする必要がないことから、第２窒化物半導体層の表面をアノード電極にショットキー接合する表面に維持することができる。
本明細書で開示する技術の特徴は、下記のように纏めることができる。
・共通の窒化物半導体基板にノーマリオフ型のＨＥＭＴとＳＢＤを形成する。
・その窒化物半導体基板は、第１窒化物半導体層と、第１窒化物半導体層の表面に結晶成長した第２窒化物半導体層（窒化物半導体残存層に対応する）と、第２窒化物半導体層の表面に結晶成長した第３窒化物半導体層（窒化物半導体除去層に対応する）の積層構造を備えている。
・第２窒化物半導体のバンドギャップは第１窒化物半導体のそれよりも大きい。
・第３窒化物半導体はｐ型である。
・ＨＥＭＴのゲート構造を形成する範囲以外では第３窒化物半導体層が存在しない。
ただし正確にいうと、ＳＢＤのアノード電極形成範囲の一部に、第３窒化物半導体層が存在していてもよい。
・第２窒化物半導体層の表面にＳＢＤのアノード電極が形成されている。
・第２窒化物半導体層の表面は、第２窒化物半導体層とアノード電極がショットキー接合する表面に仕上げられている。
従来の技術によると、第２窒化物半導体層の表面にエッチングダメージが加えられるために表面が荒れ、その表面にアノード電極を形成しても第２窒化物半導体層とアノード電極がショットキー接合しない。本技術では、その問題を解決するために、表面にアノード電極を形成すると第２窒化物半導体層とアノード電極がショットキー接合する表面を形成しておく。
（第１実施例）
図１に示すように、第１実施例の半導体装置では、同じ窒化物半導体基板２８に、ＨＥＭＴとＳＢＤが形成されている。ＨＥＭＴは範囲Ａに形成されており、ＳＢＤは範囲Ｂに形成されている。
本実施例の窒化物半導体基板２８は、基板２と、基板２の表面に結晶成長したバッファ層４と、バッファ層４の表面に結晶成長した第１窒化物半導体層６と、第１窒化物半導体層６の表面に結晶成長した第２窒化物半導体層８と、第２窒化物半導体層８の表面に結晶成長した第３窒化物半導体層１８の積層構造を備えている。
図１は、後記するゲート電極１６を形成する範囲以外では、第３窒化物半導体層１８をエッチングして除去した後を示しており、残存範囲１８ａのみを示している。
第１窒化物半導体層６は、ＨＥＭＴの電子走行層となる層であり、窒化物半導体の結晶で形成されている。第２窒化物半導体層８は、ＨＥＭＴの電子供給層となる層であり、窒化物半導体の結晶で形成されている。第１窒化物半導体層６のバンドギャップ＜第２窒化物半導体層８のバンドギャップの関係にあり、第１窒化物半導体層６のうちのヘテロ接合界面に沿った領域には２次元電子ガスが存在する。第３窒化物半導体層１８は、ｐ型の窒化物半導体の結晶で形成されており、後記するようにＨＥＭＴをノーマリオフの特性に調整する。
窒化物半導体基板２８の使命は、第１窒化物半導体層６と第２窒化物半導体層８のヘテロ接合を提供することにある。バッファ層４は、バッファ層４の表面に第１窒化物半導体層６が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板２は、基板２の表面にバッファ層４が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板２に窒化物半導体を利用する場合には、バッファ層４を省略することができる。バッファ層４を利用する場合には、基板２に窒化物半導体以外、たとえばＳｉ基板、ＳｉＣ基板、あるいはサファイヤ基板を用いることができる。
第３窒化物半導体層１８は、ｐ型であって、ヘテロ接合界面に空乏層を形成するものであればよく、必ずしも窒化物半導体でなくてもよい。ただし、第２窒化物半導体層８の表面に結晶成長することから、窒化物半導体の結晶層を用いるのが実際的である。
上記から明らかに、本明細書でいう窒化物半導体基板とは、第１窒化物半導体層６と第２窒化物半導体層８とｐ型の第３窒化物半導体層１８を提供する基板のことをいう。
本実施例では、基板２にＳｉ基板を用い、バッファ層４にＡｌＧａＮを用い、第１窒化物半導体層６にｉ型のＧａＮを用い、第２窒化物半導体層８にｉ型のＡｌｘＧａ１−ｘＮを用い、第３窒化物半導体層１８にｐ型のＡｌｙＧａ１−ｙＮを用いる。ＧａＮのバンドギャップ＜ＡｌｘＧａ１−ｘＮのバンドギャップである。０＜ｘ，ｙ≦１である。
図１に示されているように、後記するゲート電極１６を形成する範囲以外では、第３窒化物半導体層１８がエッチングによって除去されており、第２窒化物半導体層８の表面が露出している。ただし、第２窒化物半導体層８はＡｌを含んであり、その表面が酸化している。そのために、第２窒化物半導体層８の表面にはＡｌＯ膜１０が露出している。
ＨＥＭＴの形成範囲Ａでは、表面にＡｌＯ膜１０が露出している第２窒化物半導体層８の表面に、ソース電極１４とドレイン電極２０が形成されている。ソース電極１４とドレイン電極２０は、第２窒化物半導体層８の表面にオーミック接合する金属膜で形成されている。ソース電極１４とドレイン電極２０の間の位置、すなわち、ソース電極１４とドレイン電極２０を分断する位置では、ｐ型の第３窒化物半導体層の一部１８ａが残存しており、その表面にゲート電極１６が形成されている。
上記したように、第１窒化物半導体層６を構成しているＧａＮのバンドギャップ＜第２窒化物半導体層８を構成しているＡｌｘＧａ１−ｘＮのバンドギャップの関係にあり、第１窒化物半導体層６のヘテロ接合界面に沿った範囲に、２次元電子ガスが形成されている。
ヘテロ接合界面に対向する位置に、ｐ型の第３窒化物半導体層の一部１８ａが残存している。ｐ型の第３窒化物半導体層１８ａから第２窒化物半導体層８と第１窒化物半導体層６に向けて空乏層が広がる。ゲート電極１６に正電位を加えない状態では、ｐ型の第３窒化物半導体層１８ａを介してゲート電極１６に対向する範囲のヘテロ接合界面が空乏化し、ソース電極１４とドレイン電極２０の間を電子が移動できない。ソース電極１４とドレイン電極２０の間がオフとなる。ゲート電極１６に正電位を加えると、空乏層が消失し、ソース電極１４とドレイン電極２０の間が２次元電子ガスでつながれる。ソース電極１４とドレイン電極２０の間がオンとなる。上記から、範囲Ａでは、ノーマリオフ型のＨＥＭＴが得られることがわかる。電子が移動する第１窒化物半導体層６はｉ型であり、電子の移動を阻害する不純物が少ない。このＨＥＭＴは、オン抵抗が低い。
ＳＢＤの形成範囲Ｂでは、表面がＡｌＯ膜１０で被覆されている第２窒化物半導体層８の表面に、アノード電極２４とカソード電極２６が形成されている。カソード電極２６は、第２窒化物半導体層８の表面にオーミック接合する金属膜で形成されている。それに対して、アノード電極２４は、第２窒化物半導体層８の表面にショットキー接合する金属膜で形成されている。それによって良好な整流特性を有するＳＢＤが得られる。順方向の電流は、第１窒化物半導体層６のヘテロ接合界面に沿った位置を流れる。順方向の電圧降下は小さい。
上記では、ＦＥＴのソース電極１４はＡｌＯ膜１０を介して第２窒化物半導体層８に接触する。ＡｌＯ膜１０は抵抗が高く、ＡｌＯ膜１０が介在すると、ＨＥＭＴのオン抵抗が増大することが懸念させる。しかしながら、ＡｌＯ膜１０を薄くすると、オン抵抗の増大が問題とならないレベルにおさえることができる。そして、オン抵抗の増大を招かないほどにＡｌＯ膜１０の膜厚を薄くしても、アノード電極２４と第２窒化物半導体層８がショットキー接合する。ドレイン電極２０についても同様であり、ドレイン電極２０と第２窒化物半導体層８間の抵抗の増大を招かないほどにＡｌＯ膜１０を薄くすることができる。カソード電極２６についても同様であり、カソード電極２６と第２窒化物半導体層８間の抵抗の増大を招かないほどにＡｌＯ膜１０を薄くすることができる。それほどに薄くしても、ＡｌＯ膜１０によってアノード電極２４と第２窒化物半導体層８をショットキー接合させることができる。
なお、ソース電極１４，ドレイン電極２０，カソード電極２６の形成前に、ソース電極１４，ドレイン電極２０，カソード電極２６の形成範囲をエッチングしてＡｌＯ膜１０を除去しておいてもよい。フッ酸を利用するウエット加工または塩素ガスを利用するドライ加工によって、範囲を定めてＡｌＯ膜１０を除去することができる。
第２窒化物半導体層８の表面がＡｌＯ膜１０で被覆されていないと、第２窒化物半導体層８に対してショットキー接合する材料を利用してアノード電極２４を形成しても、良好な整流特性を発揮するショットキー接合が得られない。第３窒化物半導体層１８をエッチングして第２窒化物半導体層８の表面を露出する際に第２窒化物半導体層８の表面にエッチングダメージが加えられ、そのためにアノード電極２４が第２窒化物半導体層８にショットキー接合しない。第２窒化物半導体層８の表面にＡｌＯ膜１０が露出していると、エッチングダメージの影響がなくなり、アノード電極２４と第２窒化物半導体層８がショットキー接合する。
（第２実施例）
以下では、第１実施例と同じ部材には同じ参照番号を用いることで、重複説明を省略する。相違点のみを説明する。
図２に示すように、第２実施例の半導体装置では、アノード電極２４と第２窒化物半導体層８の接触部が相違する。この実施例では、アノード電極２４に接する位置でも、ｐ型の第３窒化物半導体層１８の一部１８ｂ，１８ｃを残存させる。すなわち、アノード電極２４と第２窒化物半導体層８の接触部の左右両側に、ｐ型の第３窒化物半導体層１８ｂ，１８ｃが存在する構造とする。
上記構造によると、ダイオードに逆方向の電圧が作用した場合に、ｐ型の第３窒化物半導体層１８ｂ，１８ｃから、アノード電極２４と第２窒化物半導体層８の接触部に空乏層が伸び、耐圧耐量が改善される。いわゆる、ＪＢＣ型のショットキーダイオード（Junction Barrier Controlled Schottky Diode）あるいは、フローティングジャンクション型のショットキーダイオードといわれる構造を実現することができる。
（第２実施例の半導体装置の製造方法）
図３の段階：窒化物半導体基板を用意する。これは、基板２の表面にバッファ層４がエピタキシャル成長し、バッファ層４の表面に第１窒化物半導体層６がエピタキシャル成長し、第１窒化物半導体層６の表面に第２窒化物半導体層８がエピタキシャル成長し、第２窒化物半導体層８の表面に第３窒化物半導体層１８がエピタキシャル成長した積層構造を備えている。窒化物半導体の場合、不純物を注入してｐ型に調整することが難しい。基板の形成段階で第３窒化物半導体層１８を形成すると、ｐ型の結晶層を成長させることができる。
図４の段階：ゲート電極１６の形成部に１８ａが残存し、アノード電極２４の形成部に１８ｂ，１８ｃが残存するようにパターニングされたマスクを第３窒化物半導体層１８の表面に形成して第３窒化物半導体層１８をドライエッチングして除去し、第２窒化物半導体層８の表面を露出させる。
ドライエッチングの際（少なくも第２窒化物半導体層８の表面が露出する直前の期間）には、酸素を含むガスを用いてドライエッチングする。すると、露出した第２窒化物半導体層８の表面が酸化し、その表面にＡｌＯ膜１０が形成される。第２窒化物半導体層８はｉ型のＡｌＧａＮで形成されており、そのＡｌが酸化してＡｌＯ膜１０が形成される。その後に、マスクを除去する。
上記に代え、酸素を含まないガスで第３窒化物半導体層１８をドライエッチングして第２窒化物半導体層８の表面を露出させてもよい。その場合は、その後に第２窒化物半導体層８の表面に酸素プラズマを照射する。それによっても、露出した第２窒化物半導体層８の表面にＡｌＯ膜１０が露出する状態を得ることができる。
図５の段階：素子分離用の絶縁領域２２を形成する。ここでは、絶縁領域２２とする範囲に、Ｆｅ，Ｚｎ，Ｃ，Ａｌ，Ａｒ，Ｎ，Ｂ，ＰまたはＡｓを注入する。絶縁領域２２は第２窒化物半導体層８を貫通して第１窒化物半導体層６に達する深さまで形成する。これによって、ＨＥＭＴ形成領域Ａと、ＳＢＤ形成領域Ｂが絶縁され、分離される。
図６の段階：表面にＡｌＯ膜１０が露出している第２窒化物半導体層８の表面に、ソース電極１４、ドレイン電極２０、アノード電極２４、カソード電極２６を形成する。アノード電極２４は、第２窒化物半導体層８のみならず、ｐ型の窒化物半導体層１８ｂ、１８ｃにも接触する。
また、ｐ型の窒化物半導体層１８ａの表面にゲート電極１６を形成する。
最後に、パッシベーション膜１２を形成する。以上によって、図２に示した構造が製造される。
なお、ソース電極１４，ドレイン電極２０，カソード電極２６の形成前に、ソース電極１４，ドレイン電極２０，カソード電極２６の形成範囲に存在するＡｌＯ膜１０を除去しておいてもよい。
（第３実施例）
図７を参照して第３実施例の半導体装置を説明する。本実施例の半導体装置は、図８に示すように、第２窒化物半導体の深部層８と第３窒化物半導体層１８の間に、第２窒化物半導体の表面層３０が結晶成長した基板を用いて製造する。すなわち、第２窒化物半導体の深部層８と表面層３０で、第２窒化物半導体層３２とする。
この実施例では、第１窒化物半導体６にＧａＮを用い、第２窒化物半導体の深部層８にｉ型のＡｌｘＧａ１−ｘＮを用い、第２窒化物半導体の表面層３０にＡｌｚＧａｗＩｎ１−ｚ−ｗＮを用い、第３窒化物半導体層１８にｐ型のＡｌｙＧａ１−ｙＮを用いる。それらのバンドギャップは、第１窒化物半導体６＜第２窒化物半導体の深部層８＜第２窒化物半導体の表面層３０の関係にある。第３窒化物半導体層１８のバンドギャップに関しては特に制約されない。本実施例では、第３窒化物半導体層１８のバンドギャップが、第２窒化物半導体の深部層８のそれにほぼ等しい。
本実施例では、図７に示すように、ｐ型の第３窒化物半導体層１８ａと第２窒化物半導体の深部層８の間に、第２窒化物半導体の表面層３０が介在する。第２窒化物半導体の表面層３０が介在しても、ｐ型の第３窒化物半導体層１８ａによってＨＥＭＴの閾値電圧をプラス側に向けて引き上げる効果は維持され、ＨＥＭＴをノーマリオフとすることができる。
また、アノード電極２４と第２窒化物半導体の深部層８の間に第２窒化物半導体の表面層３０が介在する。本実施例では、第３窒化物半導体層１８をエッチングして第２窒化物半導体の表面層３０の表面を露出させ、その表面にアノード電極２４を形成する。
前記したように、第３窒化物半導体層１８をエッチングして第２窒化物半導体の深部層８の表面を露出させると、その表面に形成したアノード電極２４がショットキー接合しない。それに対して、第３窒化物半導体層１８をエッチングして第２窒化物半導体の表面層３０の表面を露出させると、第２窒化物半導体の表面層３０の表面に形成したアノード電極２４がショットキー接合する。第２窒化物半導体の深部層８と第２窒化物半導体の表面層３０では、バンドギャップが相違することから、その差異が生じる。
本実施例では、ソース電極１４とドレイン電極２０とカソード電極２６が、第２窒化物半導体の表面層３０を貫通して第２窒化物半導体の深部層８の表面に直接にコンタクトする。
その構造を得るためには、ソース電極１４とドレイン電極２０とカソード電極２６の形成前に、それらの形成位置において第２窒化物半導体の表面層３０をエッチングして開口を形成し、その開口を貫通するようにソース電極１４とドレイン電極２０とカソード電極２６を形成すればよい。
第２窒化物半導体の表面層３０をエッチングして開口を形成する代わりに、第２窒化物半導体の表面層３０の表面にソース電極１４とドレイン電極２０とカソード電極２６を形成し、その後に熱処理してもよい。熱処理することで、ソース電極１４とドレイン電極２０とカソード電極２６を構成する金属が第２窒化物半導体の表面層３０内に拡散し、ソース電極１４とドレイン電極２０とカソード電極２６が第２窒化物半導体の深部層８とオーミック接触する結果を得ることができる。熱処理する場合、熱処理後にアノード電極２４を形成する。アノード電極２４は熱処理されないために、第２窒化物半導体の表面層３０を介して第２窒化物半導体の深部層８にショットキー接合する結果を得ることができる。
図７の構造に図２の構造を組み込んでもいい。すなわち、アノード電極２４の形成範囲の一部に、第３窒化物半導体層１８ｂ、１８ｃを残存させてもよい。この場合もアノード電極２４の形成範囲では第２窒化物半導体の表面層３０が一様に残存している。アノード電極２４の形成範囲の一部に第３窒化物半導体層１８ｂ、１８ｃが残存していると、リーク電流が抑制される。アノード電極２４の形成範囲に第２窒化物半導体の表面層３０が残存していると、ＳＢＤの順方向に電流が流れる場合の電圧降下が小さくなり、順方向電流が流れ始める時のアノード・カソード間電圧が低下する。損失の少ないＳＢＤとすることができない。なお、その場合、第３窒化物半導体層１８ｂ、１８ｃの表面にオーミック接触する電極を設け、第３窒化物半導体層１８ｂ、１８ｃの電位をアノード電極２４の電位に一致させておくことが好ましい。
（第４実施例）
第３窒化物半導体層１８をエッチングして第２窒化物半導体層８の表面を露出させる際に、第２窒化物半導体層８の表面にエッチングダメージが生じる。エッチングダメージの大部分は、窒化物半導体から窒素が抜けることである。そこで、第３窒化物半導体層１８が除去されて第２窒化物半導体層８の表面が露出した窒化物半導体基板をアンモニアガスに晒しながら熱処理する。すると、窒化物半導体に窒素が補給され、エッチングダメージが修復される。その後にアノード電極２４を形成すると、アノード電極２４と第２窒化物半導体層８がショットキー接合する。その場合は、ＡｌＯ膜が形成されるエッチング条件を採用しなくてもよい。
（第５実施例）
第３窒化物半導体１８をウエットエッチングして第２窒化物半導体層８を露出させてもよい。その場合は、第２窒化物半導体層８の表面にエッチングダメージが加わらない。ウエットエッチング後に露出した第２窒化物半導体層８の表面にアノード電極２４を形成すれば、アノード電極２４と第２窒化物半導体層８がショットキー接合する。
実施例では、第１窒化物半導体にＧａＮを用いているが、それ以外の窒化物半導体を用いてもよい。例えばＡｌＧａＮ等を用いることができる。第１窒化物半導体にＡｌＧａＮを用いた場合には、第２窒化物半導体にＡｌＩｎＧａＮ等を用いる。第１窒化物半導体のバンドギャップ＜第２窒化物半導体のバンドギャップの関係を満たす種々の組み合わせが存在する。
また、図１に示したゲート電極１６の形成範囲にのみ第３窒化物半導体層１８ａを結晶成長させてもよい。あるいは、図２に示した１８ａ，１８ｂ，１８ｃの範囲にのみ第３窒化物半導体層を形成してもよい。第２窒化物半導体層８の表面の局所的範囲をマスクで覆っておいて結晶成長することで、第３窒化物半導体層の結晶成長範囲を選択することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、ＡｌＯ膜にＧａが含まれていてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：基板
４：バッファ層
６：ｉ型のＧａＮ層（第１窒化物半導体層の実施例）
８：ｉ型のＡｌＧａＮ層（第２窒化物半導体層の実施例、窒化物半導体残存層の実施例）
１０：ＡｌＯ膜
１２：パッシベーション膜
１４：ソース電極
１６：ゲート電極
１８：ｐ型のＡｌＧａＮ層（第３窒化物半導体層の実施例、窒化物半導体除去層の実施例）
２０：ドレイン電極
２２：素子分離領域
２４：アノード電極
２６：カソード電極
２８：窒化物半導体基板
３０：ＡｌｚＧａｗＩｎ１−ｚ−ｗＮ（第２窒化物半導体の表面層の実施例）
３２：第２窒化物半導体層

Claims (4)

  1. 共通の窒化物半導体基板にＨＥＭＴとＳＢＤが形成されている半導体装置であり、
    少なくとも前記ＨＥＭＴのゲート構造の形成範囲では、前記窒化物半導体基板が、第１窒化物半導体層と、その第１窒化物半導体層の表面に結晶成長した第２窒化物半導体層と、その第２窒化物半導体層の表面に結晶成長した第３窒化物半導体層の積層構造を備えており、
    前記ＳＢＤのアノード電極の形成範囲の少なくとも一部では、前記窒化物半導体基板が、前記第１窒化物半導体層と前記第２窒化物半導体層の積層構造を備えており、
    前記アノード電極は、前記第２窒化物半導体層の上方に設けられており、
    前記第２窒化物半導体のバンドギャップは前記第１窒化物半導体のそれよりも大きく、
    前記第３窒化物半導体はｐ型であり、
    少なくとも前記アノード電極が設けられている範囲では、前記第２窒化物半導体層の表面にはＡｌを含む酸化膜が設けられており、前記アノード電極は、前記酸化膜の表面に設けられており、前記第２窒化物半導体層と前記アノード電極がショットキー接合することを特徴とする半導体装置。
  2. 前記Ａｌを含む酸化膜が、ＡｌＯ膜である、請求項１に記載の半導体装置。
  3. 前記アノード電極の形成範囲の一部では、前記第２窒化物半導体層の表面に前記第３窒化物半導体層が積層されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 共通の窒化物半導体基板にＨＥＭＴとＳＢＤが形成されている半導体装置の製造方法であり、
    第１窒化物半導体層の表面にＡｌを含む第２窒化物半導体層を結晶成長させ、その第２窒化物半導体層の表面に第３窒化物半導体層を結晶成長させて窒化物半導体の積層基板を用意する工程と、
    前記ＳＢＤのアノード電極の形成範囲の少なくとも一部において、前記第３窒化物半導体層を除去して前記第２窒化物半導体層を露出させる除去工程と、
    前記第２窒化物半導体の露出面を酸化させるガスを用いて、前記除去工程で露出する前記第２窒化物半導体層の露出面を酸化させ、前記第２窒化物半導体層の表面にＡｌを含む酸化膜を形成する仕上げ工程と、
    前記仕上げ工程後の前記Ａｌを含む酸化膜の表面に、前記アノード電極を形成する工程と、
    を備えており、
    前記第２窒化物半導体のバンドギャップは前記第１窒化物半導体のそれよりも大きく、
    前記第３窒化物半導体はｐ型であり、
    前記仕上げ工程と前記アノード電極を形成する工程の間に、前記Ａｌを含む酸化膜を完全に除去する工程を有さないことを特徴とする半導体装置の製造方法。
JP2014153463A 2014-07-29 2014-07-29 半導体装置とその製造方法 Active JP6055799B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2014153463A JP6055799B2 (ja) 2014-07-29 2014-07-29 半導体装置とその製造方法
MX2015009178A MX345827B (es) 2014-07-29 2015-07-16 Dispositivo semiconductor y método para fabricarlo.
KR1020150104203A KR101720422B1 (ko) 2014-07-29 2015-07-23 반도체 장치와 그 제조 방법
US14/806,749 US9536873B2 (en) 2014-07-29 2015-07-23 Semiconductor device and method of manufacturing the same
MYPI2015702417A MY182669A (en) 2014-07-29 2015-07-24 Semiconductor device and method of manufacturing the same
CN201510446730.9A CN105322008B (zh) 2014-07-29 2015-07-27 半导体器件及其制造方法
SG10201505824YA SG10201505824YA (en) 2014-07-29 2015-07-27 Semiconductor device and method of manufacturing the same
TW104124385A TWI550853B (zh) 2014-07-29 2015-07-28 半導體裝置及其製造方法
BR102015018072A BR102015018072A2 (pt) 2014-07-29 2015-07-29 dispositivo semicondutor e método de fabricação do mesmo
DE102015112350.9A DE102015112350A1 (de) 2014-07-29 2015-07-29 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153463A JP6055799B2 (ja) 2014-07-29 2014-07-29 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016032011A JP2016032011A (ja) 2016-03-07
JP6055799B2 true JP6055799B2 (ja) 2016-12-27

Family

ID=55079737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153463A Active JP6055799B2 (ja) 2014-07-29 2014-07-29 半導体装置とその製造方法

Country Status (10)

Country Link
US (1) US9536873B2 (ja)
JP (1) JP6055799B2 (ja)
KR (1) KR101720422B1 (ja)
CN (1) CN105322008B (ja)
BR (1) BR102015018072A2 (ja)
DE (1) DE102015112350A1 (ja)
MX (1) MX345827B (ja)
MY (1) MY182669A (ja)
SG (1) SG10201505824YA (ja)
TW (1) TWI550853B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182016B1 (ko) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP6299658B2 (ja) * 2015-04-22 2018-03-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
JP6263498B2 (ja) 2015-05-21 2018-01-17 株式会社豊田中央研究所 半導体装置とその製造方法
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
JP2018085456A (ja) 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
TWI623967B (zh) * 2017-08-25 2018-05-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10032938B1 (en) 2017-10-03 2018-07-24 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
WO2021217651A1 (en) * 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN112119505B (zh) * 2020-08-13 2023-03-17 英诺赛科（珠海）科技有限公司 半导体装置结构及其制造方法
EP4310918A1 (en) 2022-07-21 2024-01-24 Infineon Technologies Austria AG Semiconductor device and method of fabricating a semiconductor device
WO2024040563A1 (en) * 2022-08-26 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164926A (ja) * 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
JP5183913B2 (ja) 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5299208B2 (ja) * 2009-10-09 2013-09-25 住友電気工業株式会社 半導体装置およびその製造方法
JP5056883B2 (ja) 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
JP2012060066A (ja) 2010-09-13 2012-03-22 Toyota Motor Corp ＡｌＧａＮ酸化膜を有する半導体装置、及び、その製造方法
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
KR101882997B1 (ko) 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP2013232578A (ja) 2012-05-01 2013-11-14 Advanced Power Device Research Association ショットキーバリアダイオード
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101922117B1 (ko) 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법
JP5794241B2 (ja) 2013-02-06 2015-10-14 信越化学工業株式会社 マイクロ構造体用樹脂構造体の製造方法及びマイクロ構造体の製造方法
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor

Also Published As

Publication number Publication date
SG10201505824YA (en) 2016-02-26
JP2016032011A (ja) 2016-03-07
TW201613091A (en) 2016-04-01
MX2015009178A (es) 2016-04-28
US9536873B2 (en) 2017-01-03
DE102015112350A1 (de) 2016-02-04
BR102015018072A2 (pt) 2016-02-02
CN105322008A (zh) 2016-02-10
US20160035719A1 (en) 2016-02-04
MX345827B (es) 2017-02-17
KR20160014533A (ko) 2016-02-11
TWI550853B (zh) 2016-09-21
CN105322008B (zh) 2018-06-15
KR101720422B1 (ko) 2017-03-27
MY182669A (en) 2021-01-28

Similar Documents

Publication Publication Date Title
JP6055799B2 (ja) 半導体装置とその製造方法
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5906004B2 (ja) 電界効果トランジスタおよびその製造方法
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
TWI420664B (zh) 增強式高電子移動率電晶體及其製造方法
TW201413944A (zh) 半導體裝置及半導體裝置的製造方法
JP2009231508A (ja) 半導体装置
JP6244557B2 (ja) 窒化物半導体デバイス
JP7224300B2 (ja) 半導体装置
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2012178467A (ja) 化合物半導体装置及びその製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
US20160372587A1 (en) Semiconductor device and method of manufacturing the same
JP7052503B2 (ja) トランジスタの製造方法
JP5100002B2 (ja) 窒化物半導体装置
JP6331907B2 (ja) 半導体装置
JP2008153350A (ja) 半導体装置
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6311480B2 (ja) 化合物半導体装置及びその製造方法
JP5721782B2 (ja) 半導体装置
JP2011108712A (ja) 窒化物半導体装置
JP6536318B2 (ja) 半導体装置及びその製造方法
JP2015056413A (ja) 窒化物半導体装置
US9240474B2 (en) Enhanced GaN transistor and the forming method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6055799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250