JP7224300B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7224300B2
JP7224300B2 JP2019554227A JP2019554227A JP7224300B2 JP 7224300 B2 JP7224300 B2 JP 7224300B2 JP 2019554227 A JP2019554227 A JP 2019554227A JP 2019554227 A JP2019554227 A JP 2019554227A JP 7224300 B2 JP7224300 B2 JP 7224300B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
acceptor
semiconductor layer
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554227A
Other languages
English (en)
Other versions
JPWO2019098193A1 (ja
Inventor
岳利 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2019098193A1 publication Critical patent/JPWO2019098193A1/ja
Application granted granted Critical
Publication of JP7224300B2 publication Critical patent/JP7224300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置に関し、例えば、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１－x－yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ゲート電極は、絶縁膜を挟んで電子供給層に対向するように配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。
ノーマリーオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特許文献１または特許文献２において提案されている。
特許文献１では、ＡｌＧａＮ電子供給層にｐ型ＧａＮ層を積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮ層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。
特許文献２では、電子走行層上に、電子供給層と電子走行層との界面に連続する界面を有する酸化膜が形成されている。そして、ゲート電極は、酸化膜を挟んで電子走行層上に対向している。このような構成では、ゲート電極の直下に電子供給層が存在しないので、ゲート電極の直下に二次元電子ガスは形成されない。これにより、ノーマリーオフが達成される。酸化膜は、たとえば、電子供給層の一部を熱酸化することにより作成される。
特開２００６－３３９５６１号公報 特開２０１３－６５６１２号公報
窒化物半導体を用いたデバイスの課題として、電流コラプスがある。電流コラプスは、デバイスに大電流かつ高電圧のストレスを印可することで、チャネル抵抗が高くなり、ドレイン電流が減少する（オン抵抗が上昇する）現象である。
この発明の目的は、電流コラプスを抑制することができる半導体装置を提供することにある。
本発明の一実施形態では、基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、前記電子走行層は、前記電子供給層に接する伝導経路形成層と、アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、前記第１半導体領域のアクセプタ密度が、前記第２半導体領域のアクセプタ密度よりも大きい。
この構成では、電流コラプスによって低減したドレイン電流の回復量を大きくすることが可能となるので、電流コラプスを抑制することができる。
本発明の一実施形態では、基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、前記電子走行層は、前記電子供給層に接する伝導経路形成層と、アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、前記第１半導体領域のアクセプタ準位と価電子帯上端とのエネルギー差が、前記第２半導体領域のアクセプタ準位と価電子帯上端との間のエネルギー差よりも小さい。
この構成では、電流コラプスによって低減したドレイン電流の回復時間を短くすることが可能となるので、電流コラプスを抑制することができる。
本発明の一実施形態では、基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、前記電子走行層は、前記電子供給層に接する伝導経路形成層と、アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、前記第１半導体領域のアクセプタ密度が、前記第２半導体領域のアクセプタ密度よりも大きく、前記第１半導体領域のアクセプタ準位と価電子帯上端とのエネルギー差が、前記第２半導体領域のアクセプタ準位と価電子帯上端との間のエネルギー差よりも小さい。
この構成では、電流コラプスによって低減したドレイン電流の回復量を大きくすることが可能となるとともに、ドレイン電流の回復時間を短くすることが可能となるので、電流コラプスをより効果的に抑制することができる。
本発明の一実施形態では、前記第１半導体領域は前記基板上に配置されており、前記第２半導体領域は、前記第１半導体領域における前記基板とは反対側の表面上に形成されている。
本発明の一実施形態では、前記伝導経路形成層には、二次元電子ガスが形成される。
本発明の一実施形態では、前記第１半導体領域および第２半導体領域は、半絶縁性を有する半導体からなる。
本発明の一実施形態では、前記第１半導体領域には、ＭｇおよびＺｎのうちの少なくとも１つのアクセプタ型不純物がドーピングされており、前記第２半導体領域には、ＣおよびＦｅのうちの少なくとも１つのアクセプタ型不純物がドーピングされている。
本発明の一実施形態では、前記第１半導体領域および前記第２半導体領域は、それぞれ窒化物半導体からなり、前記電子供給層は、Ａｌを含む窒化物半導体からなる。
本発明の一実施形態では、前記電子供給層上に配置されたソース、ゲートおよびドレインをさらに含み、前記基板は、前記ソースと電気的に接続されている。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、この発明の一実施形態に係る半導体装置の構成を説明するための断面図である。 図２Ａは、前記半導体装置の製造工程の一例を示す断面図である。 図２Ｂは、図２Ａの次の工程を示す断面図である。 図２Ｃは、図２Ｂの次の工程を示す断面図である。 図２Ｄは、図２Ｃの次の工程を示す断面図である。 図２Ｅは、図２Ｄの次の工程を示す断面図である。 図２Ｆは、図２Ｅの次の工程を示す断面図である。 図２Ｇは、図２Ｆの次の工程を示す断面図である。 図３は、電流コラプスの半回復現象を確認するために使用した半導体装置の構成を示す断面図である。 図４は、実験結果を示すグラフである。 図５は、第１のシミュレーション対象の半導体装置の構成を示す模式図である。 図６は、シミュレーション結果を示すグラフである。 図７は、電子走行層の深さに対する伝導帯下端エネルギーＥＣの分布を示すグラフである。 図８は、電子走行層の深さに対する負電荷密度を示すグラフである。 図９は、第２のシミュレーション対象の半導体装置の構成を示す模式図である。 図１０は、シミュレーション結果を示すグラフである。 図１１は、基板側の第１窒化物半導体層の（ＮＴ－ＮＤ）が大きい場合の、電子走行層の深さに対する伝導帯下端エネルギーＥＣの分布を示すグラフである。 図１２は、基板側の第１窒化物半導体層の（ＮＴ－ＮＤ）が大きい場合の、電子走行層の深さに対する負電荷密度を示すグラフである。 図１３は、半導体装置の他の構成例を示す断面図である。 図１４は、図１の半導体装置において、バリアメタル膜が形成されていない構成例を示す断面図である。 図１５は、図１４のＡ部の具体的な形状を示す部分拡大断面図である。
図１は、この発明の一実施形態に係る半導体装置の構成を説明するための断面図である。
半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された窒化物半導体層からなる電子走行層４と、電子走行層４上にエピタキシャル成長された窒化物半導体層からなる電子供給層５と、電子供給層５上に形成されたゲート部６とを含む。ゲート部６は、電子供給層５上にエピタキシャル成長された窒化物半導体層６１と、窒化物半導体層６１上に形成されたゲート電極６２とを含む。
さらに、この半導体装置１は、電子供給層５およびゲート部６を覆うパッシベーション膜７と、パッシベーション膜７上に積層されたバリアメタル膜８とを含む。さらに、この半導体装置１は、パッシベーション膜７とバリアメタル膜８との積層膜に形成されたソース電極用コンタクト孔９ａおよびドレイン電極用コンタクト孔１０ａを貫通して電子供給層５にオーミック接触しているソース電極９およびドレイン電極１０とを含む。ソース電極９およびドレイン電極１０は、間隔を開けて配置されている。ソース電極９は、ゲート部６を覆うように形成されている。
基板２は、たとえば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、たとえば、１×１０１７ｃｍ－３～１×１０２０ｃｍ－３（より具体的には１×１０１８ｃｍ－３程度）の不純物濃度を有していてもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＧａＮ基板、低抵抗のＳｉＣ基板等であってもよい。基板２は、ソース電極９に電気的に接続されている。
バッファ層３は、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層３１と、この第１バッファ層３１の表面（基板２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層３２とから構成されている。第１バッファ層３１の膜厚は、例えば０．２μｍであり、第２バッファ層３２の膜厚は、例えば０．１２μｍである。バッファ層３は、たとえば、ＡｌＮの単膜から構成されていてもよい。
電子走行層４は、バッファ層３上に形成された高不純物濃度層Ａと、高不純物濃度層Ａ上に形成され、二次元電子ガス１５が形成される低不純物濃度層Ｂとからなる。低不純物濃度層Ｂの上面は、電子供給層５の下面に接している。以下において、低不純物濃度層Ｂを、伝導経路形成層または二次元電子ガス形成層という場合がある。
高不純物濃度層Ａは、アクセプタ不純物を多く含む半導体層であるのに対し、低不純物濃度層Ｂはアクセプタ不純物をほとんど含んでいない半導体層である。高不純物濃度層Ａでは、アクセプタ型不純物濃度が１×１０１７ｃｍ－３以上である。低不純物濃度層Ｂでは、アクセプタ型不純物濃度が１×１０１７ｃｍ－３未満である。
高不純物濃度層Ａは、この実施形態では、第１窒化物半導体層４１と、第１窒化物半導体層４１上にエピタキシャル成長された第２窒化物半導体層４２とからなる。低不純物濃度層Ｂは、この実施形態では、第２窒化物半導体層４２上にエピタキシャル成長された第３窒化物半導体層４３からなる。
この実施形態では、第１窒化物半導体層４１および第２窒化物半導体層４２は、それぞれ本発明のアクセプタ型不純物を含む半導体領域に相当する。そして、第２窒化物半導体層４２は、伝導経路形成層４３（低不純物濃度層Ｂ）に対して、第１窒化物半導体層４１よりも、近くに配置されている。したがって、この実施形態では、第１窒化物半導体層４１が、本発明の第１半導体領域に相当し、第２窒化物半導体層４２が、本発明の第２半導体領域に相当する。
第１窒化物半導体層４１は、この実施形態では、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは０．５μｍ～２．０μｍ程度である。アクセプタ型不純物は、例えば、Ｍｇ（マグネシウム）およびＺｎ（亜鉛）のうちの少なくとも１種類からなる。アクセプタ型不純物の濃度は、例えば、１×１０１８ｃｍ－３～１×１０２０ｃｍ－３程度である。
第２窒化物半導体層４２は、この実施形態では、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは１．０μｍ～２．０μｍ程度である。アクセプタ型不純物は、例えば、Ｃ（炭素）およびＦｅ（鉄）のうちの少なくとも１種類からなる。アクセプタ型不純物の濃度は、例えば、１×１０１７ｃｍ－３～１×１０１８ｃｍ－３程度である。
第３窒化物半導体層（伝導経路形成層）４３は、この実施形態では、アクセプタ型不純物が若干ドーピングされたＧａＮ層からなり、その厚さは０．１μｍ程度である。この実施形態では、アクセプタ型不純物は、例えば、Ｃ（炭素）である。この実施形態では、第３窒化物半導体層４３のアクセプタ型不純物の濃度は、例えば、１×１０１６ｃｍ－３程度である。
第１窒化物半導体層４１のアクセプタ密度ＮＴは、第２窒化物半導体層４２のアクセプタ密度ＮＴよりも大きいことが好ましい。言い換えれば、第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）よりも大きいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくすることができるからである。この理由の詳細については、後述する。
また、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）よりも小さいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。この理由の詳細については、後述する。
第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第２窒化物半導体層４２のそれよりも大きくかつ、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のそれよりも小さいことがより好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくことができると同時に、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。この理由の詳細については、後述する。
電子供給層５は、電子走行層４よりもバンドギャップの大きい窒化物半導体から構成されている。具体的には、電子供給層５は、電子走行層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、電子供給層５は、Ａｌｘ１Ｇａ１－ｘ１Ｎ層（０＜ｘ１＜１）からなり、その厚さは１０ｎｍ程度である。電子供給層５の膜厚は、１０ｎｍ以上２０ｎｍ以下であることが好ましい。
このように電子走行層４と電子供給層５とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、電子走行層４および電子供給層５の自発分極と、それらの間の格子不整合に起因するピエゾ分極とによって、電子走行層４と電子供給層５との界面における電子走行層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第３窒化物半導体層４３内には、電子走行層４と電子供給層５との界面に近い位置（たとえば界面から数Å程度の距離）に、二次元電子ガス（２ＤＥＧ）１５が広がっている。
ゲート部６の一部を構成する窒化物半導体層６１は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、窒化物半導体層６１は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは６０ｎｍ程度である。アクセプタ型不純物の濃度は、３×１０１７ｃｍ－３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｃ（炭素）等のＭｇ以外のアクセプタ型不純物であってもよい。窒化物半導体層６１は、ゲート部６の直下の領域において、電子走行層４と電子供給層５との界面に生じる二次元電子ガス１５を相殺するために設けられている。
ゲート電極６２は、窒化物半導体層６１に接するように形成されている。ゲート電極６２は、この実施形態では、ＴｉＮ層から構成されており、その厚さは１００ｎｍ程度である。ゲート電極６２は、ソース電極用コンタクト孔９ａ寄りに偏って配置されている。
パッシベーション膜７は、電子供給層５の表面（コンタクト孔９ａ，１０ａが臨んでいる領域を除く）および窒化物半導体層６１の側面ならびにゲート電極６２の側面および表面を覆っている。この実施形態では、パッシベーション膜７はＳｉＮ膜からなり、その厚さは１００ｎｍ程度である。
パッシベーション膜７上には、ゲート部６を覆うように、バリアメタル膜８が積層されている。この実施形態では、バリアメタル膜８はＴｉＮ膜からなり、その厚さは５０ｎｍ程度である。
ソース電極９およびドレイン電極１０は、たとえば、電子供給層５に接する下層と、下層に積層された中間層と、中間層に積層された上層とを有していてもよい。下層は厚さが２０ｎｍ程度のＴｉであってよく、中間層は２００ｎｍのＡｌであってよく、上層は厚さが５０ｎｍ程度のＴｉＮであってもよい。
この半導体装置１では、電子走行層４上にバンドギャップ（Ａｌ組成）の異なる電子供給層５が形成されてヘテロ接合が形成されている。これにより、電子走行層４と電子供給層５との界面付近の電子走行層４内に二次元電子ガス１５が形成され、この二次元電子ガス１５をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極６２は、ｐ型ＧａＮ層からなる窒化物半導体層６１を挟んで電子供給層５に対向している。ゲート電極６２の下方においては、ｐ型ＧａＮ層からなる窒化物半導体層６１に含まれるイオン化アクセプタによって、電子走行層４および電子供給層５のエネルギーレベルが引き上げられるため、ヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ順位よりも高くなる。したがって、ゲート電極６２（ゲート部６）の直下では、電子走行層４および電子供給層５の自発分極と、それらの格子不整合によるピエゾ分極とに起因する二次元電子ガス１５が形成されない。よって、ゲート電極６２にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１５によるチャネルはゲート電極６２の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極６２に適切なオン電圧（たとえば３Ｖ）を印加すると、ゲート電極６２の直下の電子走行層４内にチャネルが誘起され、ゲート電極６２の両側の二次元電子ガス１５が接続される。これにより、ソース－ドレイン間が導通する。
使用に際しては、たとえば、ソース電極９とドレイン電極１０との間に、ドレイン電極１０側が正となる所定の電圧（たとえば２００Ｖ～３００Ｖ）が印加される。その状態で、ゲート電極６２に対して、ソース電極９を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（３Ｖ）が印加される。
図２Ａ～図２Ｇは、前述の半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図２Ａに示すように、基板２上に、バッファ層３がエピタキシャル成長される。さらに、バッファ層３上に、電子走行層４を構成する第１窒化物半導体層４１、第２窒化物半導体層４２および第３窒化物半導体層４３が順にエピタキシャル成長される。さらに、第３窒化物半導体層４３上に、電子供給層５を構成する窒化物半導体層がエピタキシャル成長される。さらに、電子供給層５上に、窒化物半導体層６１がエピタキシャル成長される。
次に、図２Ｂに示すように、窒化物半導体層６１上にゲート電極膜２１が形成される。ゲート電極膜２１は、たとえば、ＴｉＮの金属膜からなる。
次に、図２Ｃに示すように、ゲート電極膜２１表面におけるゲート電極作成予定領域を覆うレジスト膜２２が形成される。そして、レジスト膜２２をマスクとして、ゲート電極膜２１および窒化物半導体層６１が選択的にエッチングされる。
これにより、ゲート電極膜２１がパターニングされてゲート電極６２が得られる。また、窒化物半導体層６１が、ゲート電極６２と同じパターンにパターニングされる。このようにして、電子供給層５上に、窒化物半導体層６１およびゲート電極６２からなるゲート部６が形成される。
次に、レジスト膜２２が除去される。この後、図２Ｄに示すように、露出した表面全域を覆うように、パッシベーション膜７が形成される。そして、パッシベーション膜７の表面にバリアメタル膜８が形成される。パッシベーション膜７は、たとえばＳｉＮ層からなる。バリアメタル膜８は、たとえばＴｉＮ層からなる。
次に、図２Ｅに示すように、パッシベーション膜７およびバリアメタル膜８に、ソース電極用コンタクト孔９ａおよびドレイン電極用コンタクト孔１０ａが形成される。
次に、図２Ｆに示すように、露出した表面全域を覆うようにソース・ドレイン電極膜２３が形成される。ソース・ドレイン電極膜２３は、下層としてのＴｉ層、中間層としてのＡｌ層および上層としてのＴｉＮ層を積層した積層金属膜からなり、各層を順に蒸着することによって形成される。
次に、図２Ｇに示すように、ソース・ドレイン電極膜２３およびバリアメタル膜８がエッチングによってパターニングされ、さらにアニール処理が施されることによって、電子供給層５にオーミック接触するソース電極９およびドレイン電極１０が形成される。こうして、図１に示すような構造の半導体装置１が得られる。
［１］第１実施例
第１実施例では、第１窒化物半導体層４１のアクセプタ型不純物は、Ｍｇ（マグネシウム）である。第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、５×１０１７ｃｍ－３である。第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．２ｅＶである。
これに対して、第２窒化物半導体層４２のアクセプタ型不純物は、Ｃ（炭素）である。第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３である。第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．９ｅＶである。
つまり、第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第２窒化物半導体層４２のそれよりも大きくかつ、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のそれよりも小さい。
［２］第２実施例
第２実施例では、第１窒化物半導体層４１のアクセプタ型不純物は、Ｚｎ（亜鉛）である。第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、５×１０１７ｃｍ－３である。第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．３ｅＶである。
これに対して、第２窒化物半導体層４２のアクセプタ型不純物は、Ｃ（炭素）である。第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３である。第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．９ｅＶである。
［３］第３実施例
第３実施例では、第１窒化物半導体層４１のアクセプタ型不純物は、Ｍｇ（マグネシウム）である。第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、５×１０１７ｃｍ－３である。第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．２ｅＶである。
これに対して、第２窒化物半導体層４２のアクセプタ型不純物は、Ｆｅ（鉄）である。第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３である。第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、２．８ｅＶである。
［４］第４実施例
第４実施例では、第１窒化物半導体層４１のアクセプタ型不純物は、Ｚｎ（亜鉛）である。第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、５×１０１７ｃｍ－３である。第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、０．３ｅＶである。
これに対して、第２窒化物半導体層４２のアクセプタ型不純物は、Ｆｅ（鉄）である。第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３である。第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）は、２．８ｅＶである。
第１～第４実施例では、電流コラプスによって低減したドレイン電流の回復量を大きくすることができると同時に、電流コラプスによって低減したドレイン電流の回復時間を短くすることができる。この理由については、後述する。
以下、第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）が第２窒化物半導体層４２のそれよりも大きいと、電流コラプスによって低減したドレイン電流の回復量を大きくできる理由について説明する。また、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のそれよりも小さいと、電流コラプスによって低減したドレイン電流の回復時間を短くすることができる理由について説明する。
図１に記載の半導体装置１を例にとって、電流コラプスが生じる原因について説明する。
ＧａＮからなる電子走行層４には、意図的ではないドナーが含まれている。電子走行層４がｎ型になると、ソース電極９とドレイン電極１０との間でリーク電流が流れてしまう。そこで、電子走行層４がｎ型にならないように、電子走行層４（特に、不純物高濃度層Ａ）には、正孔を与えるためのアクセプタ型不純物（深いアクセプタ）がドーピングされている。ドナーから放出された電子は、深いアクセプタに捕獲されているが、アクセプタ密度（トラップ密度）ＮＴは、ドナー密度ＮＤよりも大きいため、電子走行層４には電子が捕獲されていない深いアクセプタ（空席のアクセプタ）が存在する。つまり、電子走行層４（特に、不純物高濃度層Ａ）は、半絶縁性を有する。電子を捕獲している深いアクセプタは負に帯電する。
半導体装置１がオフのときには半導体装置１のドレインに正の電圧が印可される。半導体装置１がオンのときには、半導体装置１のドレインへの印可電圧は低くなる。半導体装置１のドレインに正の電圧が印可されると、電子走行層４のドレイン電極１０側において、電子が捕獲されていない深いアクセプタから正孔が価電子帯に放出される。つまり、正孔放出が発生する。言い換えれば、電子が捕獲されていない深いアクセプタに価電子帯からの電子が捕獲される。これにより、電子が捕獲されていなかった深いアクセプタも負に帯電するので、電子走行層４内の負電荷領域（負帯電領域）が拡大する。電子走行層４内に形成されている二次元電子ガスは負電荷領域と反発し合うため、電子走行層４内の負電荷領域が広がると、二次元電子ガスが減少する。これにより、チャネル抵抗が高くなるので、ドレイン電流が減少する。このような現象は、電流コラプスと呼ばれる。
正孔放出の時定数は、電子走行層４内のアクセプタ準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）が小さいほど小さくなる。正孔放出の時定数とは、電子走行層４に正の電圧が印可されてから正孔放出が起こるまでの時間をいう。例えば、アクセプタが炭素（Ｃ）である場合には、前記エネルギー差（ＥＴ－ＥＶ）は０．９ｅＶとなり、正孔放出の時定数は、１０００秒程度となる。
次に、電流コラプスの半回復現象について説明する。
図３に示すような半導体装置１０１を用いて、電流コラプスの半回復現象を確認するための実験を行なった。
この半導体装置１０１は、基板１０２と、基板１０２の表面に形成されたバッファ層１０３と、バッファ層１０３上にエピタキシャル成長された窒化物半導体層からなる電子走行層１０４と、電子走行層１０４上にピタキシャル成長された窒化物半導体層からなる電子供給層１０５とを含む。さらに、この半導体装置１０１は、電子供給層１０５上に形成されたソース電極１０９、ドレイン電極１１０および絶縁層１１１を含む。絶縁層１１１は、電子供給層１０５上のソース電極１０９およびドレイン電極１１０が形成されていない領域に形成されている。また、基板１０２の裏面には、基板電極１１２が形成されている。
基板１０２は、図１の基板２と同様に、Ｓｉ基板からなる。バッファ層１０３は、図１のバッファ層３と同様に、基板１０２の表面に接するＡｌＮ膜からなる第１バッファ層１３１と、この第１バッファ層１３１の表面（基板１０２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層１３２とから構成されている。
電子走行層１０４は、バッファ層１０３上にピタキシャル成長された第１窒化物半導体層１４１と、第１窒化物半導体層１４１上にピタキシャル成長された第２窒化物半導体層１４２からなる。第１窒化物半導体層１４１は、図１の高不純物濃度層Ａ（第１窒化物半導体層４１および第２窒化物半導体層４２）に対応している。第２窒化物半導体層１４２は、図１の低不純物濃度層Ｂ（第３窒化物半導体層４３）に対応している。
第１窒化物半導体層１４１は、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは０．９μｍ程度である。アクセプタ型不純物の濃度は、例えば、１×１０１８ｃｍ－３程度である。アクセプタ型不純物は、Ｃ（炭素）である。第２窒化物半導体層１４２は、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは０．１μｍ程度である。アクセプタ型不純物は、Ｃ（炭素）である。第２窒化物半導体層１４２のアクセプタ型不純物の濃度は、例えば、１×１０１６ｃｍ－３程度である。
電子供給層１０５は、図１の電子供給層５に対応している。電子供給層１０５は、ＡｌＧａＮからなり、その厚さは１０ｎｍ程度である。絶縁層１１１はＳｉＮからなる。
図１の半導体装置１では、半導体装置１がオフのときには半導体装置１のドレインに２００Ｖ～３００Ｖ程度の正電圧が印可される。この実験では、ソース電極１０９を基準電位（０Ｖ）として、ドレイン電極１１０に１Ｖの電圧を印可し、基板電極１１２に－２０Ｖの電圧を印可することにより、半導体装置１０１のドレインに正の高電圧が印可された状態と等価な状態をつくるようにしている。
具体的には、ソース電極１０９を基準電位（０Ｖ）として、ドレイン電極１１０に１Ｖの電圧を印可した状態で、１００ｓｅｃの間、基板電極１１２に０Ｖを印可した。この後、２０００ｓｅｃの間、基板電極１１２に－２０Ｖの電圧を印可した。この後、２０００ｓｅｃの間、基板電極１１２に０Ｖの電圧を印可した。そして、この間、ドレイン電極１１０に流れる電流（ドレイン電流）Ｉｄを測定した。
図４は、実験結果を示すグラフである。
実験開始時には、基板電極１１２への印可電圧Ｖｓｕｂは０Ｖであり、そのときのドレイン電流Ｉｄ（初期値Ｉｄｉｎ）は、０．０２４［Ａ］程度である。１００ｓｅｃ経過後に、基板電極１１２に－２０Ｖの電圧が印可されると、ドレイン電流Ｉｄは、急激に低下した後、緩やかに低下する。この例では、ドレイン電流Ｉｄは、０．００４［Ａ］程度まで低下する。２０００ｓｅｃ経過後に、基板電極１１２への印可電圧Ｖｓｕｂが０Ｖに戻されると、ドレイン電流Ｉｄは、０．０１０［Ａ］程度まで急激に上昇した後、緩やかに上昇する。そして、２０００ｓｅｃが経過したときには、ドレイン電流Ｉｄは、０．０１８［Ａ］程度となる。つまり、ドレイン電流Ｉｄは、最低値の０．００４［Ａ］程度から０．０１８［Ａ］程度には回復するが、初期値である０．０２４［Ａ］程度までは回復しないことがわかる。
基板電極１１２に－２０Ｖの電圧を印可する時間および基板電極１１２への印可電圧を０Ｖに戻した状態での時間を長く設定するために、シミュレーションによってドレイン電流の変化を測定した。
図５は、第１のシミュレーション対象の半導体装置２０１の構成を示す模式図である。
第１のシミュレーション対象の半導体装置２０１は、基板を有していないが図３の半導体装置１０１の構成と同様な構成を有している。第１のシミュレーション対象の半導体装置２０１は、電子走行層２０４と、電子走行層２０４上に形成された電子供給層２０５と、電子供給層２０５上に形成されたソース電極２０９と、電子供給層２０５上に形成されたドレイン電極２１０と、電子供給層２０５上に形成された絶縁層２１１と、電子走行層２０４の裏面に形成された基板電極２１２とを含む。
電子走行層２０４は、図３の電子走行層１０４に対応している。電子走行層２０４は、第１窒化物半導体層２４１と、第１窒化物半導体層２４１上に形成された第２窒化物半導体層２４２とからなる。第１窒化物半導体層２４１は、図３の第１窒化物半導体層１４１（図１の高不純物濃度層Ａ）に対応している。第２窒化物半導体層２４２は、図３の第２窒化物半導体層１４２（図１の低不純物濃度層Ｂ）に対応している。
第１窒化物半導体層２４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３に設定されている。また、第１窒化物半導体層２４１のアクセプタ準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）は、０．９ｅＶに設定されている。
このシミュレーションでは、ソース電極２０９を基準電位（０Ｖ）に設定し、ドレイン電極１１０への印可電圧を１Ｖに設定した。そして、１００００ｓｅｃの間、基板電極２１２に－２０Ｖの電圧を印可した後、１００００ｓｅｃの間、基板電極２１２に０Ｖの電圧を印可した。このときの、ドレイン電極に流れる電流（ドレイン電流）Ｉｄを演算した。
図６は、シミュレーション結果を示すグラフである。
図６から、１００００ｓｅｃの間、基板電極２１２に－２０Ｖの電圧印可後、基板電極２１２への印可電圧を０Ｖに戻してから、１００００ｓｅｃが経過しても、ドレイン電流Ｉｄは、初期値（Ｉｄｉｎ）まで回復しないことがわかる。このような現象は半回復現象と呼ばれる。また、第１窒化物半導体層２４１内のアクセプタのエネルギー準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）に応じた正孔放出の時定数でドレイン電流が減少し、その差（ＥＴ－ＥＶ）に応じた正孔放出の時定数でドレイン電流が半回復することが判明した。
以下、図５、図６、図７および図８を参照して、半回復現象のメカニズムについて説明する。
図７は、電子走行層２０４（図５参照）の深さ［μｍ］に対する伝導帯下端エネルギーＥＣ［ｅＶ］の分布を示すグラフである。電子走行層２０４の深さは、電子走行層２０４における電子供給層２０５側の表面からの距離によって表される。
図７の曲線Ｌ１は、基板電極２１２に－２０Ｖのバイアスを印可する前における電子走行層２０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。図７の曲線Ｌ２は、基板電極２１２への－２０Ｖのバイアスをオフした直後における電子走行層２０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。図７の曲線Ｌ３は、半回復後における電子走行層２０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。
図８は、電子走行層２０４の深さに対する負電荷密度を示すグラフである。図８の上段のグラフは、基板電極２１２への－２０Ｖのバイアスをオフした直後における電子走行層２０４の深さに対する負電荷密度を示している。図８の下段のグラフは半回復後における電子走行層２０４の深さに対する負電荷密度を示している。図８において、ｑは、素電荷密度である。
基板電極２１２への印可電圧を－２０Ｖとすると、電子走行層２０４の２ＤＥＧ側（電子供給層２０５側）に正バイアスが印可された状態となる。したがって、電子走行層２０４の２ＤＥＧ側で正孔放出が起こる。これにより、電子走行層２０４の２ＤＥＧ側に負電荷領域が形成されていく。これにより、ドレイン電流が減少していく。
この後、基板電極２１２への印可電圧が０Ｖに戻されると（基板電極２１２へのバイアスがオフされると）、その直後においては、電子走行層２０４の深さに対する伝導帯下端エネルギーＥＣは、図７の曲線Ｌ２に示すようになり、電子走行層２０４の深さに対する負電荷密度は、図８の上段のグラフに示すようになる。
つまり、基板電極２１２へのバイアスがオフされた直後においては、図８の上段のグラフに示すように、電子走行層２０４内の２ＤＥＧ側に負電荷領域が形成される。また、基板電極２１２へのバイアスがオフされた直後においては、図７の曲線Ｌ２に示すように、２ＤＥＧ側の負電荷領域の下端付近の伝導帯下端エネルギーＥＣが上昇する。伝導帯下端エネルギーＥＣが上昇した深さ位置を基準点とすると、電子走行層２０４の基板電極２１２側（以下、基板側という）に正バイアスが印可されたと同じ状態となる。これにより、電子走行層２０４の基板側で正孔放出が起こることになる。これにより、図８の下段のグラフに示すように、電子走行層２０４の基板側に負電荷領域が形成されていく。
また、電子走行層２０４の基板側から放出された正孔が、伝導帯下端エネルギーＥＣが上昇した深さ位置に向かって移動していく。つまり、電子走行層２０４の基板側から放出された正孔が電子走行層２０４の２ＤＥＧ側に移動していく。そうすると、電子走行層２０４の２ＤＥＧ側に形成されている負電荷領域内の負電荷が正孔によってキャンセルされる。これにより、図８の上段のグラフに示すように、電子走行層２０４の２ＤＥＧ側の負電荷領域が減少する。このようにして半回復現象が生じる。
半回復現象により、図８に示すように、電子走行層２０４内の２ＤＥＧ側に形成された負電荷領域は、２ＤＥＧ側と基板側に２分割されることになる。なお、半回復現象によって電子走行層２０４の負電荷の総量が変化することはない。
図９は、第２のシミュレーション対象の半導体装置３０１の構成を示す模式図である。
第２のシミュレーション対象の半導体装置３０１は、基板およびゲート部を有していないが、図１の半導体装置１の構成と同様な構成を有している。第２のシミュレーション対象の半導体装置３０１は、電子走行層３０４と、電子走行層３０４上に形成された電子供給層３０５と、電子供給層３０５上に形成されたソース電極３０９と、電子供給層３０５上に形成されたドレイン電極３１０と、電子供給層３０５上に形成された絶縁層３１１と、電子走行層３０４の裏面に形成された基板電極３１２とを含む。
電子走行層３０４は、図１の電子走行層４に対応している。電子走行層３０４は、第１窒化物半導体層３４１と、第１窒化物半導体層３４１上に形成された第２窒化物半導体層３４２と、第２窒化物半導体層３４２上に形成された第３窒化物半導体層３４３とからなる。第１窒化物半導体層３４１は、図１の第１窒化物半導体層４１に対応している。第２窒化物半導体層３４２は、図１の第２窒化物半導体層４２に対応している。第３窒化物半導体層３４３は、図１の第３窒化物半導体層４３に対応している。
つまり、第１窒化物半導体層３４１および第２窒化物半導体層３４２からなる半導体層は、図１の高不純物濃度層Ａに対応している。第３窒化物半導体層３４３は、図１の低不純物濃度層Ｂに対応している。
第２窒化物半導体層３４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）およびアクセプタ準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）は、それぞれ第１のシミュレーション対象の半導体装置２０１の第１窒化物半導体層１４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）と同じ値に設定されている。
つまり、第２窒化物半導体層３４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３に設定されている。第２窒化物半導体層３４２のアクセプタ準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）は、０．９ｅＶに設定されている。
第１窒化物半導体層３４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、４×１０１６ｃｍ－３または５×１０１７ｃｍ－３に設定可能である。また、第１窒化物半導体層３４１のアクセプタ準位ＥＴと価電子帯上端のエネルギー準位ＥＶとの差（ＥＴ－ＥＶ）は、０．３ｅＶまたは０．９ｅＶに設定可能である。
つまり、第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せとしては、次の４種類がある。
・第１の組合せ：（ＮＴ－ＮＤ）＝４×１０１６ｃｍ－３ ａｎｄ （ＥＴ－ＥＶ）＝０．９ｅＶ
・第２の組合せ：（ＮＴ－ＮＤ）＝４×１０１６ｃｍ－３ ａｎｄ （ＥＴ－ＥＶ）＝０．３ｅＶ
・第３の組合せ：（ＮＴ－ＮＤ）＝５×１０１７ｃｍ－３ ａｎｄ （ＥＴ－ＥＶ）＝０．９ｅＶ
・第４の組合せ：（ＮＴ－ＮＤ）＝５×１０１７ｃｍ－３ ａｎｄ （ＥＴ－ＥＶ）＝０．３ｅＶ
第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せ毎に、次のようなシミュレーションを行った。すなわち、ソース電極３０９を基準電位（０Ｖ）と設定し、ドレイン電極３１０への印可電圧を１Ｖに設定した。そして、１００００ｓｅｃの間、基板電極３１２に－２０Ｖの電圧を印可した後、１００００ｓｅｃの間、基板電極３１２に０Ｖの電圧を印可した。このときの、ドレイン電極に流れる電流（ドレイン電流）Ｉｄを演算した。
図１０は、シミュレーション結果を示すグラフである。
図１０において、グラフ線Ｓ１、Ｓ２、Ｓ３およびＳ４は、それぞれ第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せが、前記第１の組合せ、前記第２の組合せ、前記第３の組合せおよび前記第４の組合せである場合のドレイン電流Ｉｄの変化を示している。
１００００ｓｅｃの間、基板電極３１２に－２０Ｖの電圧を印可しているときのドレイン電流Ｉｄの変化は、第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の各組合せとも同様であった。これは、基板電極３１２に－２０Ｖの電圧を印可しているときには、第１および第２窒化物半導体層３４１、３４２のうち、２ＤＥＧ側の第２窒化物半導体層３４２の（ＥＴ－ＥＶ）に応じた正孔放出の時定数でドレイン電流Ｉｄが減少するからである。
基板電極３１２への印可電圧を０Ｖに戻してからのドレイン電流Ｉｄの変化（バイアスオフ後のドレイン電流Ｉｄの変化）は、第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せ毎に異なっている。具体的には、第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せが第１の組合せである場合には、バイアスオフ後のドレイン電流Ｉｄは緩やかに回復しかつ回復量も小さい。第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せが第２の組合せである場合には、バイアスオフ後のドレイン電流Ｉｄは瞬時に回復するが、回復量は小さい。
第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せが第３の組合せである場合には、バイアスオフ後のドレイン電流Ｉｄは緩やかに回復するが、回復量は大きい。第１窒化物半導体層３４１の（ＮＴ－ＮＤ）および（ＥＴ－ＥＶ）の組合せが第４の組合せである場合には、バイアスオフ後のドレイン電流Ｉｄは瞬時に回復し、回復量も大きい。
つまり、基板側の第１窒化物半導体層３４１の（ＥＴ－ＥＶ）が小さい場合（０．３ｅＶ）には、バイアスオフ後のドレイン電流Ｉｄの回復時間は短くなる。バイアスオフ直後においては、基板側の第１窒化物半導体層３４１に正孔放出が起こり、これにより、ドレイン電流Ｉｄが半回復する。基板側の第１窒化物半導体層３４１での正孔放出の時定数は、基板側の第１窒化物半導体層３４１の（ＥＴ－ＥＶ）が小さいほど小さくなる。したがって、基板側の第１窒化物半導体層３４１の（ＥＴ－ＥＶ）が小さい場合（０．３ｅＶ）には、バイアスオフ後のドレイン電流Ｉｄの回復時間は短くなる。
また、基板側の第１窒化物半導体層３４１の（ＮＴ－ＮＤ）が大きい場合（５×１０１７ｃｍ－３）には、ドレイン電流Ｉｄの回復量が大きくなる。これは、基板側の第１窒化物半導体層３４１の（ＮＴ－ＮＤ）が大きいほど、２ＤＥＧ側の第２窒化物半導体層３４２から、負電荷領域をより多く基板側の第１窒化物半導体層３４１に移動できるからである。
図１１は、基板側の第１窒化物半導体層３４１の（ＮＴ－ＮＤ）が大きい場合の、電子走行層３０４の深さ［μｍ］に対する伝導帯下端エネルギーＥＣ［ｅＶ］の分布を示すグラフである。電子走行層３０４の深さは、電子走行層３０４における電子供給層３０５側の表面からの距離によって表される。
図１１の曲線Ｌ１は、基板電極３１２に－２０Ｖのバイアスを印可する前における電子走行層３０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。曲線Ｌ２は、基板電極３１２への－２０Ｖのバイアスをオフした直後における電子走行層３０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。曲線Ｌ３は、半回復後における電子走行層３０４の深さに対する伝導帯下端エネルギーＥＣの分布を示している。
図１２は、基板側の第１窒化物半導体層３４１の（ＮＴ－ＮＤ）が大きい場合の、電子走行層３０４の深さに対する負電荷密度を示すグラフである。図１２の上段のグラフは、基板電極３１２への－２０Ｖのバイアスをオフした直後における電子走行層３０４の深さに対する負電荷密度を示している。図１２の下段のグラフは半回復後における電子走行層３０４の深さに対する負電荷密度を示している。
基板側の第１窒化物半導体層３４１の（ＮＴ－ＮＤ）が、２ＤＥＧ側の第２窒化物半導体層３４２の（ＮＴ－ＮＤ）よりも大きい場合には、バイアスオフ後の電子走行層３０４内の基板側での正孔放出量が多くなる。これにより、図１２に示すように、電子走行層３０４内の２ＤＥＧ側での負電荷領域が減少しやすくなるとともに、電子走行層３０４内の基板側に負電荷領域が形成されやすくなる。これにより、ドレイン電流の回復量が大きくなる。
図１３は、半導体装置の他の構成例を示す断面図である。
半導体装置４０１は、基板４０２と、基板４０２上に配置された窒化物半導体層からなる電子走行層４０４と、電子走行層４０４上に形成された窒化物半導体層からなる電子供給層４０５と、電子供給層４０５上に形成されたソース電極４０９、ドレイン電極４１０およびゲート電極４６２とを含む。
電子走行層４０４は、高不純物濃度層Ａと二次元電子ガスが形成される低不純物濃度層Ｂとを含む。高不純物濃度層Ａは、アクセプタ不純物を多く含む半導体層であるのに対し、低不純物濃度層Ｂはアクセプタ不純物をほとんど含んでいない半導体層である。
高不純物濃度層Ａは、第１窒化物半導体層（第２半導体領域）４４１と、第２窒化物半導体層（第１半導体領域）４４２とを含む。低不純物濃度層Ｂは、第３窒化物半導体層４４３からなる。
第１窒化物半導体層４４１は断面視凸形状であり、第１窒化物半導体層４４１の両側部には切欠部４４４が形成されている。この切欠部４４４により、第１窒化物半導体層４４１は、幅中央部の厚肉部４４１Ａと、両側部の薄肉部４４１Ｂとから構成されている。第１窒化物半導体層４４１の切欠部４４４内に、第２窒化物半導体層４４２が形成されている。第１窒化物半導体層４４１の両側部の切欠部４４４内にそれぞれ形成された第２窒化物半導体層４４２は、図示しない領域で繋がっている。
第１窒化物半導体層４４１の厚肉部４４１Ａ上に第３窒化物半導体層４４３が形成されている。第３窒化物半導体層４４３上に、電子供給層４０５が形成されている。ソース電極４０９は、電子供給層４０５の表面と一方側の第２窒化物半導体層４４２の表面に跨って形成されている。ドレイン電極４１０は、電子供給層４０５の表面における他方側の第２窒化物半導体層４４２寄りの位置に形成されている。ゲート電極４６２は、電子供給層４０５の表面上において、ソース電極４０９とドレイン電極４１０との間位置に形成されている。第１窒化物半導体層４４１、第２窒化物半導体層４４２および第３窒化物半導体層４４３は、アクセプタ型不純物がドーピングされたＧａＮ層からなる。
電子供給層４０５は、電子走行層４０４よりもバンドギャップの大きい窒化物半導体から構成されている。具体的には、電子供給層４０５は、電子走行層４０４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、電子供給層４０５は、ＡｌＧａＮ層からなる。
この実施形態では、第１窒化物半導体層４４１は、低不純物濃度層Ｂ（伝導経路形成層）に対して、第２窒化物半導体層４４２よりも近くに配置されている。したがって、この実施形態では、第１窒化物半導体層４４１は、本発明の第２半導体領域に相当し、第２窒化物半導体層４４２は本発明の第１半導体領域に相当する。
したがって、この実施形態では、第２窒化物半導体層４４２のアクセプタ密度ＮＴは、第１窒化物半導体層４４１のアクセプタ密度ＮＴよりも大きいことが好ましい。言い換えれば、第２窒化物半導体層４４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第１窒化物半導体層４４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）よりも大きいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくすることができるからである。
また、第２窒化物半導体層４４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第１窒化物半導体層４４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）よりも小さいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。
第２窒化物半導体層４４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第１窒化物半導体層４４１のそれよりも大きくかつ、第２窒化物半導体層４４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第１窒化物半導体層４４１のそれよりも小さいことがより好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくことができると同時に、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の図１の半導体装置１では、パッシベーション膜７上にバリアメタル膜８が形成されているが、バリアメタル膜８は形成されていなくてもよい。
図１４は、図１の半導体装置１において、バリアメタル膜８が形成されていない構成例を示す断面図である。図１５は、図１４のＡ部の具体的な形状を示す部分拡大断面図である。図１４において、前述の図１の各部に対応する部分には図１と同じ符号を付して示す。
図１４の半導体装置５０１は、バリアメタル膜が形成されていない点を除いて、図１の半導体装置１と同様な構成を有している。
この半導体装置５０１では、パッシベーション膜７とソース電極９との間およびパッシベーション膜７とドレイン電極１０との間に、バリアメタル膜は介在していない。
窒化物半導体層６１の横断面は、略台形である。ゲート電極６２の横断面は、略台形である。ゲート電極６２の横断面の両側面６２ａは、内方に向かって凸の湾曲面に形成されている。窒化物半導体層６１とゲート電極６２から構成されるゲート部６の横断面も略台形である。
パッシベーション膜７は、この実施形態では、電子供給層５およびゲート部６を覆う下層７１と、下層７１に積層された上層７２とから構成されている。下層７１は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法によって形成されたＳｉＮ層からなる。上層７２は、プラズマＣＶＤ法によって形成されたＳｉＮ層からなる。パッシベーション膜７におけるゲート電極６２を覆っている部分の上面の両側縁部７ａは、外方に向かって凸の湾曲面に形成されている。
この実施形態では、ソース電極９およびドレイン電極１０は、電子供給層に接する下層９１，１１と、下層９１に積層された上層９２，１２とからなる。下層９１，１１はＡｌ層からなる。上層９２．１２は、ＴｉＮ層からなる。
図１４の半導体装置５０１においても、図１の半導体装置１と同様に、第１窒化物半導体層４１のアクセプタ密度ＮＴは、第２窒化物半導体層４２のアクセプタ密度ＮＴよりも大きいことが好ましい。言い換えれば、第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第２窒化物半導体層４２のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）よりも大きいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくすることができるからである。
また、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）よりも小さいことが好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。
第１窒化物半導体層４１のアクセプタ密度ＮＴとドナー密度ＮＤとの差（ＮＴ－ＮＤ）は、第２窒化物半導体層４２のそれよりも大きくかつ、第１窒化物半導体層４１のアクセプタ準位ＥＴと価電子帯上端のエネルギーＥＶとの差（ＥＴ－ＥＶ）が、第２窒化物半導体層４２のそれよりも小さいことがより好ましい。この理由は、電流コラプスによって低減したドレイン電流の回復量を大きくことができると同時に、電流コラプスによって低減したドレイン電流の回復時間を短くすることができるからである。
また、前述した第１実施例、第２実施例、第３実施例および第４実施例は、図１４の半導体装置５０１の電子走行層４の実施例として適用することができる。
また、図１、図１３および図１４に示す半導体装置１、４０１、５０１では、図１基板２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
この出願は、２０１７年１１月２０日に日本国特許庁に提出された特願２０１７－２２２７８１号に対応しており、その出願の全開示はここに引用により組み込まれるものとする。
１、４０１，５０１ 半導体装置
２ 基板
３ バッファ層
３１ 第１バッファ層
３２ 第２バッファ層
４ 電子走行層
４１ 第１窒化物半導体層
４２ 第２窒化物半導体層
４３ 第３窒化物半導体層
５ 電子供給層
６ ゲート部
６１ 窒化物半導体層
６２ ゲート電極
７ パッシベーション膜
８ パリアメタル層
９ ソース電極
９ａ ソース電極用コンタクト孔
１０ ドレイン電極
１０ａ ドレイン電極用コンタクト孔
１５ 二次元電子ガス
２１ ゲート電極膜
２２ レジスト膜
２３ ソース・ドレイン電極膜
Ａ 高不純物濃度層
Ｂ 低不純物濃度層

Claims (9)

  1. 基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、
    前記電子走行層は、前記電子供給層に接する伝導経路形成層と、導電アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、
    前記第１半導体領域のアクセプタ密度が、前記第２半導体領域のアクセプタ密度よりも大きく、
    前記第１半導体領域には、ＭｇおよびＺｎのうちの少なくとも１種類の不純物がドーピングされており、
    前記第２半導体領域には、ＣおよびＦｅのうちの少なくとも１種類の不純物がドーピングされている、半導体装置。
  2. 基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、
    前記電子走行層は、前記電子供給層に接する伝導経路形成層と、アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、
    前記第１半導体領域のアクセプタ準位と価電子帯上端とのエネルギー差が、前記第２半導体領域のアクセプタ準位と価電子帯上端との間のエネルギー差よりも小さい、半導体装置。
  3. 基板と、前記基板上に配置された電子走行層と、前記電子走行層上に配置された電子供給層とを含む半導体装置において、
    前記電子走行層は、前記電子供給層に接する伝導経路形成層と、アクセプタ型不純物を含む第１半導体領域と、前記伝導経路形成層に対して前記第１半導体領域よりも近い位置に配置され、アクセプタ型不純物を含む第２半導体領域とを含んでおり、
    前記第１半導体領域のアクセプタ密度が、前記第２半導体領域のアクセプタ密度よりも大きく、前記第１半導体領域のアクセプタ準位と価電子帯上端とのエネルギー差が、前記第２半導体領域のアクセプタ準位と価電子帯上端との間のエネルギー差よりも小さい、半導体装置。
  4. 前記第１半導体領域には、ＭｇおよびＺｎのうちの少なくとも１種類の不純物がドーピングされており、
    前記第２半導体領域には、ＣおよびＦｅのうちの少なくとも１種類の不純物がドーピングされている、請求項２または３に記載の半導体装置。
  5. 前記第１半導体領域は前記基板上に配置されており、
    前記第２半導体領域は、前記第１半導体領域における前記基板とは反対側の表面上に形成されている、請求項１～４のいずれか一項に記載の半導体装置。
  6. 前記伝導経路形成層には、二次元電子ガスが形成される、請求項１～５のいずれか一項に記載の半導体装置。
  7. 前記第１半導体領域および第２半導体領域は、半絶縁性を有する半導体からなる、請求項１～６のいずれか一項に記載の半導体装置。
  8. 前記第１半導体領域および前記第２半導体領域は、それぞれ窒化物半導体からなり、
    前記電子供給層は、Ａｌを含む窒化物半導体からなる、請求項１～７のいずれか一項に記載の半導体装置。
  9. 前記電子供給層上に配置されたソース、ゲートおよびドレインをさらに含み、
    前記基板は、前記ソースと電気的に接続されている、請求項８に記載の半導体装置。
JP2019554227A 2017-11-20 2018-11-13 半導体装置 Active JP7224300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017222781 2017-11-20
JP2017222781 2017-11-20
PCT/JP2018/041985 WO2019098193A1 (ja) 2017-11-20 2018-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019098193A1 JPWO2019098193A1 (ja) 2020-11-19
JP7224300B2 true JP7224300B2 (ja) 2023-02-17

Family

ID=66539656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554227A Active JP7224300B2 (ja) 2017-11-20 2018-11-13 半導体装置

Country Status (5)

Country Link
US (2) US11316041B2 (ja)
JP (1) JP7224300B2 (ja)
CN (1) CN111373513B (ja)
DE (1) DE112018005908T5 (ja)
WO (1) WO2019098193A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817710A (zh) * 2018-12-29 2019-05-28 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
JP7398968B2 (ja) * 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
DE112021005668T5 (de) * 2020-11-26 2023-08-10 Rohm Co., Ltd. Nitrid-Halbleiterbauteil und dessen Herstellung
CN117121174A (zh) * 2021-04-08 2023-11-24 罗姆股份有限公司 氮化物半导体装置
WO2023276972A1 (ja) * 2021-07-01 2023-01-05 ローム株式会社 窒化物半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2013069772A (ja) 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法
JP2017037967A (ja) 2015-08-10 2017-02-16 ローム株式会社 窒化物半導体デバイス
JP2017073506A (ja) 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017174937A (ja) 2016-03-23 2017-09-28 株式会社東芝 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP5827529B2 (ja) 2011-09-15 2015-12-02 ローム株式会社 窒化物半導体装置およびその製造方法
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體
JP6993562B2 (ja) * 2017-07-13 2022-02-03 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP2013069772A (ja) 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法
JP2017037967A (ja) 2015-08-10 2017-02-16 ローム株式会社 窒化物半導体デバイス
JP2017073506A (ja) 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017174937A (ja) 2016-03-23 2017-09-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE112018005908T5 (de) 2020-07-30
US20200350428A1 (en) 2020-11-05
WO2019098193A1 (ja) 2019-05-23
CN111373513A (zh) 2020-07-03
US11316041B2 (en) 2022-04-26
US20220223725A1 (en) 2022-07-14
CN111373513B (zh) 2023-10-13
JPWO2019098193A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US11031399B2 (en) Semiconductor device and manufacturing method of the same
JP7224300B2 (ja) 半導体装置
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
JP7175727B2 (ja) 窒化物半導体装置
US20220209001A1 (en) Nitride semiconductor device and method for manufacturing same
JP7369725B2 (ja) 窒化物半導体装置
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2023156484A (ja) 窒化物半導体装置およびその製造方法
CN111527610A (zh) 半导体装置及其制造方法
JP2021190501A (ja) 窒化物半導体装置
JP2020080362A (ja) 窒化物半導体装置
JP2011066464A (ja) 電界効果トランジスタ
JP7308593B2 (ja) 窒化物半導体装置
JP2013239735A (ja) 電界効果トランジスタ
WO2021149599A1 (ja) 窒化物半導体装置の製造方法および窒化物半導体装置
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
JP5358901B2 (ja) 半導体装置
WO2023127520A1 (ja) 窒化物半導体装置およびその製造方法
WO2023162521A1 (ja) 窒化物半導体装置およびその製造方法
JP7398885B2 (ja) 窒化物半導体装置およびその製造方法
JP2023019807A (ja) 窒化物半導体装置およびその製造方法
JP6406136B2 (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150