CN111373513B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN111373513B CN111373513B CN201880074940.1A CN201880074940A CN111373513B CN 111373513 B CN111373513 B CN 111373513B CN 201880074940 A CN201880074940 A CN 201880074940A CN 111373513 B CN111373513 B CN 111373513B
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor layer
- semiconductor region
- electron transport
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 358
- 150000004767 nitrides Chemical class 0.000 claims abstract description 221
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000012535 impurity Substances 0.000 claims abstract description 84
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 19
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 239000000370 acceptor Substances 0.000 description 115
- 238000011084 recovery Methods 0.000 description 40
- 230000000694 effects Effects 0.000 description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 16
- 238000002161 passivation Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 15
- 238000004088 simulation Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 239000011777 magnesium Substances 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半导体装置(1)包括基板(2)、在基板(2)上配置的电子传输层(4)和在电子传输层(4)上配置的电子供给层(5)。电子传输层(4)包括与电子供给层(5)相接的传导通路形成层(43)、含有受主型杂质的第一半导体区域(第一氮化物半导体层)(41)和在相对于传导通路形成层(43)比第一半导体区域(41)更近的位置配置的含有受主型杂质的第二半导体区域(第二氮化物半导体层)(42)。第一半导体区域(41)的受主密度比第二半导体区域(42)的受主密度大。
Description
技术领域
本发明涉及半导体装置，例如，涉及由III族氮化物半导体(以下有时简称为“氮化物半导体”)形成的氮化物半导体装置。
背景技术
III族氮化物半导体是指III-V族半导体中使用氮作为V族元素的半导体。以氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)为代表例。一般可以表示为AlxInyGa1-x-yN(0≦x≦1，0≦y≦1，0≦x+y≦1)。
提案有使用这样的氮化物半导体的HEMT(High Electron Mobility Transistor；高电子迁移率晶体管)。这样的HEMT，例如，包括由GaN形成的电子传输层和在该电子传输层上由外延生长的AlGaN形成的电子供给层。以与电子供给层相接的方式形成一对源电极和漏电极，在它们之间配置栅电极。栅电极配置为与电子供给层相对而夹着绝缘膜。由于GaN和AlGaN之间的晶格不匹配而引起极化，因而在电子传输层内中从电子传输层与电子供给层的界面开始仅数的内侧位置会形成二维电子气。以该二维电子气为通道将源极和漏极之间连接起来。通过对栅电极施加控制电压，如果阻断二维电子气，则将源极和漏极之间阻断。在不对栅电极施加控制电压的状态下，由于源极和漏极之间会导通，因而成为常开型设备。
使用氮化物半导体的设备具有高耐压、高温动作、大电流密度、高速开关和低导通电阻这样的特征，因而正在研究对功率设备的应用。
但是，为了用作功率设备，需要是在零偏压时阻断电流的常关型设备，如上所述的HEMT就不适用于功率设备。
例如，在专利文献1或专利文献2中提案有用于实现常关型氮化物半导体HEMT的结构。
专利文献1中公开了如下构成：在AlGaN电子供给层上层叠p型GaN层，在其上配置栅电极，通过由上述p型GaN层扩大的空乏层来使通道消失，从而能实现常关。
专利文献2中，在电子传输层上形成具有与电子供给层和电子传输层的界面连续的界面的氧化膜。而且，栅电极夹着氧化膜与电子传输层上相对。通过这样的构成，在栅电极的正下方不存在电子供给层，因而在栅电极的正下方不会形成二维电子气。由此来实现常关。氧化膜，例如，通过对电子供给层的一部分进行热氧化来制作。
现有技术文献
专利文献
专利文献1：日本特开2006-339561号公报
专利文献2：日本特开2013-65612号公报
发明内容
发明要解决的课题
作为使用氮化物半导体的设备的课题，有电流崩塌效应。电流崩塌效应是指，由于对设备施加大电流且高电压的压力时，通道电阻变高，漏极电流减少(导通电阻上升)的现象。
本发明的目的在于提供一种能够抑制电流崩塌效应的半导体装置。
用于解决课题的方法
本发明的一实施方式是包括基板、在上述基板上配置的电子传输层和在上述电子传输层上配置的电子供给层的半导体装置，其中，上述电子传输层包括与上述电子供给层相接的传导通路形成层、含有受主型杂质的第一半导体区域、在相对于上述传导通路形成层比上述第一半导体区域更近的位置配置的、含有受主型杂质的第二半导体区域，上述第一半导体区域的受主密度大于上述第二半导体区域的受主密度。
在这样的构成中，由于能够增大因电流崩塌效应而降低的漏极电流的恢复量，因而能够抑制电流崩塌效应。
本发明的一实施方式是包括基板、在上述基板上配置的电子传输层和在上述电子传输层上配置的电子供给层的半导体装置，其中，上述电子传输层包括与上述电子供给层相接的传导通路形成层、含有受主型杂质的第一半导体区域和在相对于上述传导通路形成层比上述第一半导体区域更近的位置配置的、含有受主型杂质的第二半导体区域，上述第一半导体区域的受主能级与价带顶端的能量差比上述第二半导体区域的受主能级与价带顶端之间的能量差小。
在这样的构成中，由于能够缩短因电流崩塌效应而降低的漏极电流的恢复时间，因而能够抑制电流崩塌效应。
本发明的一实施方式是包括基板、在上述基板上配置的电子传输层和在上述电子传输层上配置的电子供给层的半导体装置，其中，上述电子传输层包括与上述电子供给层相接的传导通路形成层、含有受主型杂质的第一半导体区域和在相对于上述传导通路形成层比上述第一半导体区域更近的位置配置的、含有受主型杂质的第二半导体区域，上述第一半导体区域的受主密度大于上述第二半导体区域的受主密度，上述第一半导体区域的受主能级与价带顶端的能量差比上述第二半导体区域的受主能级与价带顶端之间的能量差小。
在这样的构成中，由于能够增大因电流崩塌效应而降低的漏极电流的恢复量，同时，缩短漏极电流的恢复时间，因而更有效地抑制电流崩塌效应。
本发明的一实施方式中，上述第一半导体区域配置在上述基板上，上述第二半导体区域形成在上述第一半导体区域的与上述基板相反侧的表面上。
本发明的一实施方式中，上述传导通路形成层中形成二维电子气。
本发明的一实施方式中，上述第一半导体区域和第二半导体区域由具有半绝缘性的半导体形成。
本发明的一实施方式中，上述第一半导体区域中掺杂Mg和Zn中的至少一种受主型杂质，上述第二半导体区域中掺杂C和Fe中的至少一种受主型杂质。
本发明的一实施方式中，上述第一半导体区域和上述第二半导体区域分别由氮化物半导体形成，上述电子供给层由含Al的氮化物半导体形成。
本发明的一实施方式中，进一步包括在上述电子供给层上配置的源极、栅极和漏极，上述基板与上述源极电连接。
本发明中的上述的或进一步其他的目的、特征和效果，参照附图并通过如下所述的实施方式的说明而更加明晰。
附图说明
[图1]图1是用于说明本发明的一实施方式涉及的半导体装置构成的截面图。
[图2A]图2A是显示上述半导体装置的制造工序一例的截面图。
[图2B]图2B是显示图2A的下一工序的截面图。
[图2C]图2C是显示图2B的下一工序的截面图。
[图2D]图2D是显示图2C的下一工序的截面图。
[图2E]图2E是显示图2D的下一工序的截面图。
[图2F]图2F是显示图2E的下一工序的截面图。
[图2G]图2G是显示图2F的下一工序的截面图。
[图3]图3是显示用于确认电流崩塌效应的半恢复现象的半导体装置构成的截面图。
[图4]图4是显示实验结果的座标图。
[图5]图5是显示第一模拟对象的半导体装置构成的模式图。
[图6]图6是显示模拟结果的座标图。
[图7]图7是显示相对于电子传输层的深度的导带底能量EC的分布的座标图。
[图8]图8是显示相对于电子传输层的深度的负电荷密度的座标图。
[图9]图9是显示第二模拟对象的半导体装置的构成的模式图。
[图10]图10是显示模拟结果的座标图。
[图11]图11是显示基板侧的第一氮化物半导体层的(NT﹣ND)大时，相对于电子传输层的深度的导带底能量EC的分布的座标图。
[图12]图12是显示基板侧的第一氮化物半导体层的(NT﹣ND)大时，相对于电子传输层的深度的负电荷密度的座标图。
[图13]图13是显示半导体装置的其他构成例的截面图。
[图14]图14是显示图1的半导体装置中没有形成阻挡金属膜的构成例的截面图。
[图15]图15是显示图14的A部的具体形状的部分放大截面图。
具体实施方式
图1是用于说明该发明的一实施方式涉及的半导体装置构成的截面图。
半导体装置1具有基板2、在基板2的表面形成的缓冲层3、由在缓冲层3上外延生长的氮化物半导体层形成的电子传输层4、由在电子传输层4上外延生长的氮化物半导体层形成的电子供给层5和在电子供给层5上形成的栅极部6。栅极部6包括在电子供给层5上外延生长的氮化物半导体层61和在氮化物半导体层61上形成的栅电极62。
进而，该半导体装置1具有覆盖电子供给层5和栅极部6的钝化膜7和在钝化膜7上层叠的阻挡金属膜8。进而，该半导体装置1包括贯通在钝化膜7和阻挡金属膜8的层叠膜上形成的源电极用接触孔9a和漏电极用接触孔10a且与电子供给层5欧姆接触的源电极9和漏电极10。源电极9与漏电极10分开间隔来配置。源电极9形成为覆盖栅极部6。
基板2，例如，可以是低电阻的硅基板。低电阻的硅基板，例如，可以具有1×1017cm-3～1×1020cm-3(更具体而言，1×1018cm-3左右)的杂质浓度。此外，基板2除了低电阻的硅基板之外，还可以是低电阻的GaN基板、低电阻的SiC基板等。基板2与源电极9电连接。
缓冲层3由多个氮化物半导体膜层叠而成的多层缓冲层构成。本实施方式中，缓冲层3由第一缓冲层31和第二缓冲层32构成，第一缓冲层31由与基板2的表面相接的AlN膜形成，第二缓冲层32由在该第一缓冲层31的表面(与基板2相反侧的表面)上层叠的AlGaN膜形成。第一缓冲层31的膜厚例如为0.2μm，第二缓冲层32的膜厚例如为0.12μm。缓冲层3例如也可以由AlN单膜构成。
电子传输层4由在缓冲层3上形成的高杂质浓度层A和在高杂质浓度层A上形成的且形成了二维电子气15的低杂质浓度层B形成。低杂质浓度层B的上表面与电子供给层5的下表面相接。在下文中，有时将低杂质浓度层B也称为传导通路形成层或二维电子气形成层。
高杂质浓度层A是含有较多受主杂质的半导体层，而与之相对，低杂质浓度层B是几乎不含有受主杂质的半导体层。高杂质浓度层A中，受主型杂质浓度为1×1017cm-3以上。低杂质浓度层B中，受主型杂质浓度小于1×1017cm-3。
本实施方式中，高杂质浓度层A由第一氮化物半导体层41和在第一氮化物半导体层41上外延生长的第二氮化物半导体层42形成。本实施方式中，低杂质浓度层B由在第二氮化物半导体层42上外延生长的第三氮化物半导体层43形成。
本实施方式中，第一氮化物半导体层41和第二氮化物半导体层42分别相当于本发明的含有受主型杂质的半导体区域。而且，第二氮化物半导体层42比第一氮化物半导体层41更靠近传导通路形成层43(低杂质浓度层B)来配置。因此，本实施方式中，第一氮化物半导体层41相当于本发明的第一半导体区域，第二氮化物半导体层42相当于本发明的第二半导体区域。
本实施方式中，第一氮化物半导体层41由掺杂了受主型杂质的GaN层形成，其厚度为0.5μm～2.0μm左右。受主型杂质，例如，由Mg(镁)和Zn(锌)中的至少1种形成。受主型杂质的浓度，例如，为1×1018cm-3～1×1020cm-3左右。
本实施方式中，第二氮化物半导体层42由掺杂了受主型杂质的GaN层形成，其厚度为1.0μm～2.0μm左右。受主型杂质，例如，由C(碳)和Fe(铁)中的至少1种形成。受主型杂质的浓度，例如，为1×1017cm-3～1×1018cm-3左右。
本实施方式中，第三氮化物半导体层(传导通路形成层)43由掺杂了少量受主型杂质的GaN层形成，其厚度为0.1μm左右。本实施方式中，受主型杂质，例如，为C(碳)。本实施方式中，第三氮化物半导体层43的受主型杂质的浓度，例如，为1×1016cm-3左右。
第一氮化物半导体层41的受主密度NT优选比第二氮化物半导体层42的受主密度NT大。换言之，第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)优选比第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)大。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量。后文中将详述其理由。
此外，第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)优选比第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)小。其理由是因为，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。后文中将详述其理由。
更优选第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)比第二氮化物半导体层42的(NT﹣ND)大，并且，第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)比第二氮化物半导体层42的(ET﹣EV)小。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量的同时，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。后文中将详述其理由。
电子供给层5由带隙比电子传输层4大的氮化物半导体构成。具体而言，电子供给层5由Al组成比电子传输层4高的氮化物半导体构成。氮化物半导体中，Al组成越高，则带隙变得越大。本实施方式中，电子供给层5由Alx1Ga1-x1N层(0＜x1＜1)形成，其厚度为10nm左右。电子供给层5的膜厚优选为10nm以上20nm以下。
这样的电子传输层4和电子供给层5由带隙(Al组成)不同的氮化物半导体形成，二者之间会产生晶格不匹配。而且，由于电子传输层4和电子供给层5的自发极化以及二者之间因晶格不匹配而引起的压电极化，在电子传输层4与电子供给层5的界面中的电子传输层4的传导带的能级变得比费米能级低。由此，在第三氮化物半导体层43内，在靠近电子传输层4和电子供给层5的界面的位置(例如从界面开始数程度的距离)，二维电子气(2DEG)15变宽。
构成栅极部6的一部分的氮化物半导体层61由掺杂了受主型杂质的氮化物半导体形成。本实施方式中，氮化物半导体层61由掺杂了受主型杂质的GaN层(p型GaN层)形成，其厚度为60nm左右。受主型杂质的浓度优选为3×1017cm-3以上。本实施方式中，受主型杂质是Mg(镁)。受主型杂质也可以是C(碳)等Mg之外的受主型杂质。设置氮化物半导体层61用来抵消在栅极部6的正下方区域中在电子传输层4和电子供给层5的界面产生的二维电子气15。
栅电极62形成为与氮化物半导体层61相接。本实施方式中，栅电极62由TiN层构成，其厚度为100nm左右。栅电极62朝向源电极用接触孔9a而错开配置。
钝化膜7覆盖电子供给层5的表面(不包括有接触孔9a,10a的区域)和氮化物半导体层61的侧面以及栅电极62的侧面和表面。本实施方式中，钝化膜7由SiN膜形成，其厚度为100nm左右。
在钝化膜7上层叠阻挡金属膜8以覆盖栅极部6。本实施方式中，阻挡金属膜8由TiN膜形成，其厚度为50nm左右。
源电极9和漏电极10，例如，还可以具有与电子供给层5相接的下层、在下层上层叠的中间层和在中间层上层叠的上层。下层可以是厚度为20nm左右的Ti，中间层可以是200nm的Al，上层可以是厚度为50nm左右的TiN。
该半导体装置1中，在电子传输层4上形成带隙(Al组成)不同的电子供给层5，从而形成异质结。由此，在电子传输层4和电子供给层5的界面附近的电子传输层4内形成二维电子气15，形成利用该二维电子气15作为通道的HEMT。栅电极62夹着由p型GaN层形成的氮化物半导体层61与电子供给层5相对。在栅电极62的下方，由于在由p型GaN层形成的氮化物半导体层61中所含的离子化受主而抬升了电子传输层4和电子供给层5的能级，因而异质结界面中的传导带的能级变得比费米能级高。因此，在栅电极62(栅极部6)的正下方，不会形成由产生电子传输层4和电子供给层5的自发极化以及因二者的晶格不匹配引起的压电极化而导致的二维电子气15。从而，在对栅电极62不施加偏压时(零偏压时)，由二维电子气15产生的通道在栅电极62的正下方被阻断。这样，实现了常关型的HEMT。如果对栅电极62施加适当的ON电压(例如3V)，则在栅电极62的正下方的电子传输层4内引发通道，连接栅电极62两侧的二维电子气15。由此，源极-漏极之间导通。
在使用时，例如，在源电极9和漏电极10之间施加使漏电极10侧为正的规定电压(例如200V～300V)。在该状态下，对于栅电极62，以源电极9为基准电位(0V)，施加OFF电压(0V)或ON电压(3V)。
图2A～图2G是用于说明上述半导体装置1的制造工序的一例的截面图，显示制造工序中的多个阶段中的截面结构。
首先，如图2A所示，在基板2上外延生长缓冲层3。进而，在缓冲层3上依次外延生长构成电子传输层4的第一氮化物半导体层41、第二氮化物半导体层42和第三氮化物半导体层43。进而，在第三氮化物半导体层43上外延生长构成电子供给层5的氮化物半导体层。进而，在电子供给层5上外延生长氮化物半导体层61。
接着，如图2B所示，在氮化物半导体层61上形成栅电极膜21。栅电极膜21，例如，由TiN的金属膜形成。
接着，如图2C所示，形成覆盖栅电极膜21表面的栅电极制作预定区域的抗蚀剂膜22。然后，以抗蚀剂膜22作为掩模，对栅电极膜21和氮化物半导体层61进行选择性蚀刻。
由此，将栅电极膜21图案化，得到栅电极62。此外，将氮化物半导体层61以与栅电极62相同的图案来图案化。这样，在电子供给层5上形成由氮化物半导体层61和栅电极62形成的栅极部6。
接着，除去抗蚀剂膜22。然后，如图2D所示，形成钝化膜7以覆盖露出的整个表面区域。然后，在钝化膜7的表面形成阻挡金属膜8る。钝化膜7例如由SiN层形成。阻挡金属膜8例如由TiN层形成。
接着，如图2E所示，在钝化膜7和阻挡金属膜8中形成源电极用接触孔9a和漏电极用接触孔10a。
接着，如图2F所示，形成源˙漏电极膜23以覆盖露出的整个表面区域。源˙漏电极膜23由作为下层的Ti层、作为中间层的Al层和作为上层的TiN层层叠的层叠金属膜形成，通过依次蒸镀各层来形成。
接着，如图2G所示，通过对源˙漏电极膜23和阻挡金属膜8进行蚀刻，从而图案化，进而通过实施退火处理而形成与电子供给层5欧姆接触的源电极9和漏电极10。这样，得到如图1所示结构的半导体装置1。
[1]第一实施例
第一实施例中，第一氮化物半导体层41的受主型杂质是Mg(镁)。第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)是5×1017cm-3。第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.2eV。
与此相对，第二氮化物半导体层42的受主型杂质是C(碳)。第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)是4×1016cm-3。第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.9eV。
即，第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)比第二氮化物半导体层42的(NT﹣ND)大，并且第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)比第二氮化物半导体层42的(ET﹣EV)小。
[2]第二实施例
第二实施例中，第一氮化物半导体层41的受主型杂质是Zn(锌)。第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)是5×1017cm-3。第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.3eV。
与此相对，第二氮化物半导体层42的受主型杂质是C(碳)。第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)是4×1016cm-3。第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.9eV。
[3]第三实施例
第三实施例中，第一氮化物半导体层41的受主型杂质是Mg(镁)。第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)是5×1017cm-3。第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.2eV。
与此相对，第二氮化物半导体层42的受主型杂质是Fe(铁)。第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)是4×1016cm-3。第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是2.8eV。
[4]第4实施例
第4实施例中，第一氮化物半导体层41的受主型杂质是Zn(锌)。第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)是5×1017cm-3。第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是0.3eV。
与之相对，第二氮化物半导体层42的受主型杂质是Fe(铁)。第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)是4×1016cm-3。第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)是2.8eV。
第一～第四实施例中，在能够增大因电流崩塌效应而降低的漏极电流的恢复量的同时，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。后文中将说明其理由。
以下，对于如果第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)比第二氮化物半导体层42的(NT﹣ND)大，则能增大因电流崩塌效应而降低的漏极电流的恢复量的理由进行说明。此外，对于如果第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)比第二氮化物半导体层42的(ET﹣EV)小，则能缩短因电流崩塌效应而降低的漏极电流的恢复时间的理由进行说明。
以图1中记载的半导体装置1为例，对于产生电流崩塌效应的原因进行说明。
在由GaN形成的电子传输层4中，含有非故意的施主。电子传输层4如果是n型，则在源电极9和漏电极10之间会流过漏电流。这里，为了不使电子传输层4成为n型，在电子传输层4(尤其是，杂质高浓度层A)中，掺杂用于给予空穴的受主型杂质(深的受主)。从施主释放出的电子虽被深的受主捕获，但由于受主密度(陷阱密度)NT比施主密度ND大，因而电子传输层4中仍存在未捕获电子的深的受主(空席的受主)。即，电子传输层4(尤其是，杂质高浓度层A)仍具有半绝缘性。捕获了电子的深的受主带负电。
在半导体装置1OFF时，在半导体装置1的漏极上施加正电压。在半导体装置1ON时，对半导体装置1的漏极施加的电压变低。如果对半导体装置1的漏极施加正电压，则在电子传输层4的漏电极10侧，由未捕获电子的深的受主将空穴释放到价带。即，产生空穴释放。换言之，在未捕获电子的深的受主中捕获来自价带的电子。由此，未捕获电子的深的受主也带负电，因而扩大电子传输层4内的负电荷区域(带负电区域)。由于在电子传输层4内形成的二维电子气与负电荷区域排斥，电子传输层4内的负电荷区域扩大，则减少二维电子气。由此，提高通道电阻，从而降低漏极电流。这样的现象被称为电流崩塌效应。
电子传输层4内的受主能级ET与价带顶端的能量EV的差(ET﹣EV)越小，则空穴释放的时间常数变得越小。空穴释放的时间常数是指，对电子传输层4施加正电压开始到引起空穴释放的时间。例如，受主为碳(C)时，上述能量差(ET﹣EV)变为0.9eV，空穴释放的时间常数为1000秒左右。
接着，对电流崩塌效应的半恢复现象进行说明。
使用如图3所示的半导体装置101，进行用于确认电流崩塌效应的半恢复现象的实验。
该半导体装置101包括基板102、在基板102的表面形成的缓冲层103、由在缓冲层103上外延生长的氮化物半导体层形成的电子传输层104和由在电子传输层104上外延生长的氮化物半导体层形成的电子供给层105。进而，该半导体装置101包括在电子供给层105上形成的源电极109、漏电极110和绝缘层111。绝缘层111形成在电子供给层105上的未形成源电极109和漏电极110的区域。此外，在基板102的背面，形成基板电极112。
基板102与图1的基板2同样地由Si基板形成。缓冲层103与图1的缓冲层3同样地由第一缓冲层131和第二缓冲层132构成，所述第一缓冲层131由与基板102的表面相接的AlN膜形成，所述第二缓冲层132由在该第一缓冲层131的表面(与基板102相反侧的表面)层叠的AlGaN膜形成。
电子传输层104由在缓冲层103上外延生长的第一氮化物半导体层141和在第一氮化物半导体层141上外延生长的第二氮化物半导体层142形成。第一氮化物半导体层141对应于图1的高杂质浓度层A(第一氮化物半导体层41和第二氮化物半导体层42)。第二氮化物半导体层142对应于图1的低杂质浓度层B(第三氮化物半导体层43)。
第一氮化物半导体层141由掺杂了受主型杂质的GaN层形成，其厚度为0.9μm左右。受主型杂质的浓度，例如，为1×1018cm-3左右。受主型杂质是C(碳)。第二氮化物半导体层142由掺杂了受主型杂质的GaN层形成，其厚度为0.1μm左右。受主型杂质是C(碳)。第二氮化物半导体层142的受主型杂质的浓度，例如，为1×1016cm-3左右。
电子供给层105对应于图1的电子供给层5。电子供给层105由AlGaN形成，其厚度为10nm左右。绝缘层111由SiN形成。
图1的半导体装置1中，半导体装置1在OFF时，对半导体装置1的漏极施加200V～300V左右的正电压。本实验中，以源电极109为基准电位(0V)，对漏电极110施加1V的电压，对基板电极112施加﹣20V的电压，由此，成为与对半导体装置101的漏极施加正的高电压的状态等价的状态。
具体而言，在以源电极109为基准电位(0V)对漏电极110施加1V的电压的状态下，以100sec的期间对基板电极112施加0V。然后，在2000sec期间，对基板电极112施加﹣20V的电压。然后，在2000sec期间对基板电极112施加0V的电压。并且，在此期间，测定流过漏电极110的电流(漏极电流)Id。
图4是显示实验结果的座标图。
实验开始时，对基板电极112的施加电压Vsub为0V，这时的漏极电流Id(初期值Idin)为0.024[A]左右。经过100sec，如果对基板电极112施加﹣20V的电压，则漏极电流Id急剧下降后缓慢降低。在本例中，漏极电流Id降低到0.004[A]左右。经过2000sec后，将对基板电极112的施加电压Vsub返回至0V，则漏极电流Id急剧上升至0.010[A]左右后缓慢上升。然后，在经过2000sec时，漏极电流Id达到0.018[A]左右。即，可知漏极电流Id从最低值的0.004[A]左右恢复到0.018[A]左右，但没有恢复到初期值的0.024[A]左右。
为了较长地设定对基板电极112施加﹣20V的电压的时间和对基板电极112的施加电压返回到0V的状态下的时间，通过模拟来测定漏极电流的变化。
图5是显示第一模拟对象的半导体装置201的构成的模式图。
第一模拟对象的半导体装置201不具有基板，但具有与图3的半导体装置101的构成同样的构成。第一模拟对象的半导体装置201包括电子传输层204、在电子传输层204上形成的电子供给层205、在电子供给层205上形成的源电极209、在电子供给层205上形成的漏电极210、在电子供给层205上形成的绝缘层211和在电子传输层204背面形成的基板电极212。
电子传输层204对应于图3的电子传输层104。电子传输层204由第一氮化物半导体层241和在第一氮化物半导体层241上形成的第二氮化物半导体层242形成。第一氮化物半导体层241对应于图3的第一氮化物半导体层141(图1的高杂质浓度层A)。第二氮化物半导体层242对应于图3的第二氮化物半导体层142(图1低杂质浓度层B)。
第一氮化物半导体层241的受主密度NT与施主密度ND的差(NT﹣ND)设定为4×1016cm-3。此外，第一氮化物半导体层241的受主能级ET与价带顶端的能量EV的差(ET﹣EV)设定为0.9eV。
本模拟中，将源电极209设定为基准电位(0V)，将对漏电极110的施加电压设定为1V。并且，在10000sec期间对基板电极212施加﹣20V的电压后，在10000sec期间对基板电极212施加0V的电压。推算这时的流过漏电极的电流(漏极电流)Id。
图6是显示模拟结果的座标图。
由图6可知，在10000sec期间对基板电极212施加﹣20V的电压后，从对基板电极212的施加电压返回至0V开始，即使经过10000sec，漏极电流Id也没有恢复至初期值(Idin)。这样的现象称为半恢复现象。此外，判明随着对应于第一氮化物半导体层241内的受主的能量能级ET与价带顶端的能量能级EV的差(ET﹣EV)的空穴释放的时间常数，漏极电流降低，随着对应于该差(ET﹣EV)的空穴释放的时间常数，漏极电流半恢复。
以下，参照图5、图6、图7和图8，对半恢复现象的机理进行说明。
图7是显示导带底能量EC[eV]的分布相对于电子传输层204(参照图5)的深度[μm]的座标图。电子传输层204的深度由从电子传输层204中的电子供给层205侧的表面开始的距离来表示。
图7的座标图L1表示在对基板电极212施加﹣20V的偏压前，相对于电子传输层204的深度的导带底能量EC的分布。图7的座标图L2表示在对基板电极212刚刚关闭(OFF)了﹣20V的偏压后，相对于电子传输层204的深度的导带底能量EC的分布。图7的座标图L3表示半恢复后的相对于电子传输层204的深度的导带底能量EC的分布。
图8是显示相对于电子传输层204的深度的负电荷密度的座标图。图8上段的座标图表示在对基板电极212刚刚关闭(OFF)了﹣20V的偏压后，相对于电子传输层204的深度的负电荷密度。图8下段的座标图表示在半恢复后的相对于电子传输层204的深度的负电荷密度。图8中q是元电荷密度。
如果对基板电极212的施加电压为﹣20V，就成为对电子传输层204的2DEG侧(电子供给层205侧)施加正偏压的状态。因此，在电子传输层204的2DEG侧引起空穴释放。由此，在电子传输层204的2DEG侧会形成负电荷区域。由此，漏极电流会降低。
然后，如果对基板电极212的施加电压返回到0V(对基板电极212的偏压为OFF)，在其刚刚之后，相对于电子传输层204的深度的导带底能量EC，如图7的座标图L2所示，相对于电子传输层204的深度的负电荷密度成为如图8的上段座标图所示那样。
即，在对基板电极212的偏压刚刚关闭(OFF)后，如图8的上段座标图所示，在电子传输层204内的2DEG侧形成负电荷区域。此外，在对基板电极212的偏压刚刚关闭(OFF)后，如图7的座标图L2所示，2DEG侧的负电荷区域的下端附近的导带底能量EC上升。如果以导带底能量EC上升后的深度位置为基准点，则成为与对电子传输层204的基板电极212侧(以下，称为基板侧)施加正偏压相同的状态。由此，在电子传输层204的基板侧引起空穴释放。由此，如图8的下段座标图所示，在电子传输层204的基板侧会形成负电荷区域。
此外，从电子传输层204的基板侧释放的空穴，会向着导带底能量EC上升后的深度位置移动。即，从电子传输层204的基板侧释放的空穴会向电子传输层204的2DEG侧移动。如果这样的话，在电子传输层204的2DEG侧形成的负电荷区域内的负电荷会被空穴捕获。由此，如图8的上段座标图所示，电子传输层204的2DEG侧的负电荷区域减少。这样就产生半恢复现象。
基于半恢复现象，如图8所示，在电子传输层204内的2DEG侧形成的负电荷区域被分割为2DEG侧和基板侧的2部分。需说明的是，不会因半恢复现象而对电子传输层204的负电荷总量产生变化。
图9是显示第二模拟对象的半导体装置301的构成的模式图。
第二模拟对象的半导体装置301不具有基板和栅极部，但具有与图1的半导体装置1的构成同样的构成。第二模拟对象的半导体装置301包括电子传输层304、在电子传输层304上形成的电子供给层305、在电子供给层305上形成的源电极309、在电子供给层305上形成的漏电极310、在电子供给层305上形成的绝缘层311和在电子传输层304的背面形成的基板电极312。
电子传输层304对应于图1的电子传输层4。电子传输层304由第一氮化物半导体层341、在第一氮化物半导体层341上形成的第二氮化物半导体层342和在第二氮化物半导体层342上形成的第三氮化物半导体层343形成。第一氮化物半导体层341对应于图1的第一氮化物半导体层41。第二氮化物半导体层342对应于图1的第二氮化物半导体层42。第三氮化物半导体层343对应于图1的第三氮化物半导体层43。
即，由第一氮化物半导体层341和第二氮化物半导体层342形成的半导体层对应于图1的高杂质浓度层A。第三氮化物半导体层343对应于图1的低杂质浓度层B。
第二氮化物半导体层342的受主密度NT与施主密度ND的差(NT﹣ND)和受主能级ET与价带顶端的能量EV的差(ET﹣EV)，分别设定为与第一模拟对象的半导体装置201的第一氮化物半导体层141的(NT﹣ND)和(ET﹣EV)相同的值。
即，第二氮化物半导体层342的受主密度NT与施主密度ND的差(NT﹣ND)设定为4×1016cm-3。第二氮化物半导体层342的受主能级ET与价带顶端的能量EV的差(ET﹣EV)设定为0.9eV。
第一氮化物半导体层341的受主密度NT与施主密度ND的差(NT﹣ND)可以设定为4×1016cm-3或5×1017cm-3。此外，第一氮化物半导体层341的受主能级ET与价带顶端的能量EV的差(ET﹣EV)可以设定为0.3eV或0.9eV。
即，作为第一氮化物半导体层341的(NT﹣ND)和(ET﹣EV)的组合有如下的4种。
·第一组合：(NT﹣ND)＝4×1016cm-3且(ET﹣EV)＝0.9eV
·第二组合：(NT﹣ND)＝4×1016cm-3且(ET﹣EV)＝0.3eV
·第三组合：(NT﹣ND)＝5×1017cm-3且(ET﹣EV)＝0.9eV
·第四组合：(NT﹣ND)＝5×1017cm-3且(ET﹣EV)＝0.3eV
对第一氮化物半导体层341的每种(NT﹣ND)和(ET﹣EV)的组合，进行如下的模拟。即，将源电极309设定为基准电位(0V)，将对漏电极310的施加电压设定为1V。而且，在10000sec期间对基板电极312施加﹣20V的电压后，在10000sec期间对基板电极312施加0V的电压。推算此时流过漏电极的电流(漏极电流)Id。
图10是显示模拟结果的座标图。
图10中，座标图线S1、S2、S3和S4分别表示第一氮化物半导体层341的(NT﹣ND)和(ET﹣EV)的组合为上述第一组合、上述第二组合、上述第三组合和上述第四组合时的漏极电流Id的变化。
在10000sec期间对基板电极312施加﹣20V的电压时的漏极电流Id的变化与第一氮化物半导体层341(NT﹣ND)和(ET﹣EV)的各组合相同。这是因为，在对基板电极312施加﹣20V的电压时，第一和第二氮化物半导体层341、342中，随着对应于2DEG侧的第二氮化物半导体层342的(ET﹣EV)的空穴释放的时间常数，漏极电流Id降低。
从对基板电极312的施加电压返回0V开始的漏极电流Id的变化(偏压OFF后的漏极电流Id的变化)，随着第一氮化物半导体层341的每种(NT﹣ND)和(ET﹣EV)组合而不同。具体而言，第一氮化物半导体层341(NT﹣ND)和(ET﹣EV)的组合为第一组合时，偏压OFF后的漏极电流Id缓慢恢复且恢复量小。第一氮化物半导体层341的(NT﹣ND)和(ET﹣EV)的组合为第二组合时，偏压OFF后的漏极电流Id瞬时恢复，但恢复量小。
第一氮化物半导体层341的(NT﹣ND)和(ET﹣EV)的组合为第三组合时，偏压OFF后的漏极电流Id缓慢恢复，但恢复量大。第一氮化物半导体层341的(NT﹣ND)和(ET﹣EV)的组合为第四组合时，偏压OFF后的漏极电流Id瞬时恢复且恢复量大。
即，在基板侧的第一氮化物半导体层341的(ET﹣EV)小的情况下(0.3eV)，偏压OFF后的漏极电流Id的恢复时间变短。偏压刚刚OFF后，基板侧的第一氮化物半导体层341产生空穴释放，由此，漏极电流Id半恢复。基板侧的第一氮化物半导体层341的空穴释放的时间常数随着基板侧的第一氮化物半导体层341的(ET﹣EV)越小而变小。因此，在基板侧的第一氮化物半导体层341的(ET﹣EV)小的情况下(0.3eV)，偏压OFF后的漏极电流Id的恢复时间变短。
此外，在基板侧的第一氮化物半导体层341的(NT﹣ND)大的情况下(5×1017cm-3)，漏极电流Id的恢复量变大。这是因为，基板侧的第一氮化物半导体层341的(NT﹣ND)越大，则负电荷区域更多地从2DEG侧的第二氮化物半导体层342向基板侧的第一氮化物半导体层341移动。
图11是显示在基板侧的第一氮化物半导体层341的(NT﹣ND)大的情况下，导带底能量EC[eV]的分布相对于电子传输层304的深度[μm]的座标图。电子传输层304的深度由从电子传输层304中的电子供给层305侧的表面开始的距离来表示。
图11的座标图L1显示在对基板电极312施加﹣20V的偏压前，相对于电子传输层304的深度的导带底能量EC的分布。座标图L2显示在对基板电极312刚刚关闭(OFF)﹣20V的偏压后，相对于电子传输层304的深度的导带底能量EC的分布。座标图L3显示半恢复后的相对于电子传输层304的深度的导带底能量EC的分布。
图12是显示在基板侧的第一氮化物半导体层341的(NT﹣ND)大的情况下，相对于电子传输层304的深度的负电荷密度的座标图。图12的上段座标图显示在对基板电极312刚刚关闭(OFF)﹣20V的偏压后，相对于电子传输层304的深度的负电荷密度。图12的下段座标图显示半恢复后的相对于电子传输层304的深度的负电荷密度。
基板侧的第一氮化物半导体层341的(NT﹣ND)比2DEG侧的第二氮化物半导体层342的(NT﹣ND)大时，偏压OFF后的电子传输层304内在基板侧的空穴释放量增多。由此，如图12所示，电子传输层304内的在2DEG侧的负电荷区域易于减小的同时，在电子传输层304内的基板侧易于形成负电荷区域。由此，能够增大漏极电流的恢复量。
图13是显示半导体装置的其他构成例的截面图。
半导体装置401包括基板402、在基板402上配置的由氮化物半导体层形成的电子传输层404、在电子传输层404上形成的由氮化物半导体层形成的电子供给层405以及在电子供给层405上形成的源电极409、漏电极410和栅电极462。
电子传输层404包括高杂质浓度层A和形成二维电子气的低杂质浓度层B。高杂质浓度层A是较多地含有受主杂质的半导体层，与此相对，低杂质浓度层B是几乎不含受主杂质的半导体层。
高杂质浓度层A包括第一氮化物半导体层(第二半导体区域)441和第二氮化物半导体层(第一半导体区域)442。低杂质浓度层B由第三氮化物半导体层443形成。
第一氮化物半导体层441在截面图中为凸形状，在第一氮化物半导体层441的两侧部形成缺口部444。通过该缺口部444，第一氮化物半导体层441由宽度中央部的厚壁部441A和两侧部的薄壁部441B构成。在第一氮化物半导体层441的缺口部444内形成第二氮化物半导体层442。在第一氮化物半导体层441的两侧部的缺口部444内分别形成的第二氮化物半导体层442，与未图示的区域相接。
在第一氮化物半导体层441的厚壁部441A上形成第三氮化物半导体层443。在第三氮化物半导体层443上形成电子供给层405。源电极409跨在电子供给层405的表面和一方侧的第二氮化物半导体层442的表面来形成。漏电极410在电子供给层405的表面靠近另一侧的第二氮化物半导体层442的位置形成。在电子供给层405的表面上，源电极409与漏电极410之间的位置形成栅电极462。第一氮化物半导体层441、第二氮化物半导体层442和第三氮化物半导体层443由掺杂了受主型杂质的GaN层形成。
电子供给层405由与电子传输层404相比带隙更大的氮化物半导体构成。具体而言，电子供给层405由与电子传输层404相比Al组成更高的氮化物半导体形成。氮化物半导体中，Al组成越高则带隙越大。本实施方式中，电子供给层405由AlGaN层形成。
本实施方式中，第一氮化物半导体层441配置为比第二氮化物半导体层442更靠近低杂质浓度层B(传导通路形成层)。因此，本实施方式中，第一氮化物半导体层441相当于本发明的第二半导体区域，第二氮化物半导体层442相当于本发明的第一半导体区域。
因此，本实施方式中，第二氮化物半导体层442的受主密度NT优选比第一氮化物半导体层441的受主密度NT大。换言之，第二氮化物半导体层442的受主密度NT与施主密度ND的差(NT﹣ND)优选比第一氮化物半导体层441的受主密度NT与施主密度ND的差(NT﹣ND)大。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量。
此外，第二氮化物半导体层442的受主能级ET与价带顶端的能量EV的差(ET﹣EV)优选比第一氮化物半导体层441的受主能级ET与价带顶端的能量EV的差(ET﹣EV)小。其理由是因为，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。
更优选为，第二氮化物半导体层442的受主密度NT与施主密度ND的差(NT﹣ND)比第一氮化物半导体层441的(NT﹣ND)大，并且，第二氮化物半导体层442的受主能级ET与价带顶端的能量EV的差(ET﹣EV)比第一氮化物半导体层441的(ET﹣EV)小。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量的同时，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。
以上，对本发明的实施方式进行了说明，但本发明进一步可以以其他方式来实施。例如，上述图1的半导体装置1中，在钝化膜7上形成了阻挡金属膜8，也可以不形成阻挡金属膜8。
图14是显示图1的半导体装置1中未形成阻挡金属膜8的构成例的截面图。图15是显示图14的A部的具体形状部分的放大截面图。图14中与上述图1的各部相对应的部分赋予与图1相同的符号。
图14的半导体装置501除了没有形成阻挡金属膜之外，具有与图1的半导体装置1同样的构成。
该半导体装置501中，在钝化膜7和源电极9之间以及钝化膜7和漏电极10之间，没有隔着阻挡金属膜。
氮化物半导体层61的横截面为大体梯形。栅电极62的横截面为大体梯形。栅电极62的横截面的两侧面62a形成为向着内侧凸出的弯曲面。由氮化物半导体层61与栅电极62构成的栅极部6的横截面也是大体梯形。
本实施方式中，钝化膜7由覆盖电子供给层5和栅极部6的下层71以及在下层71上层叠的上层72构成。下层71由通过LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)法形成的SiN层形成。上层72由通过等离子体CVD法形成的SiN层形成。钝化膜7中，覆盖栅电极62的部分的上表面的两侧缘部7a形成为向着外侧凸出的弯曲面。
本实施方式中，源电极9和漏电极10由与电子供给层相接的下层91,11以及在下层91上层叠的上层92,12形成。下层91,11由Al层形成。上层92,12由TiN层形成。
图14的半导体装置501中，与图1的半导体装置1同样地，第一氮化物半导体层41的受主密度NT也优选比第二氮化物半导体层42的受主密度NT大。换言之，第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)优选比第二氮化物半导体层42的受主密度NT与施主密度ND的差(NT﹣ND)大。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量。
此外，第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)优选比第二氮化物半导体层42的受主能级ET与价带顶端的能量EV的差(ET﹣EV)小。其理由是因为，能够缩短因电流崩塌效应而降低的漏极电流的恢复时间。
更优选为，第一氮化物半导体层41的受主密度NT与施主密度ND的差(NT﹣ND)比第二氮化物半导体层42的(NT﹣ND)大，并且，第一氮化物半导体层41的受主能级ET与价带顶端的能量EV的差(ET﹣EV)比第二氮化物半导体层42的(ET﹣EV)小。其理由是因为，能够增大因电流崩塌效应而降低的漏极电流的恢复量的同时，缩短因电流崩塌效应而降低的漏极电流的恢复时间。
此外，上述的第一实施例、第二实施例、第三实施例和第四实施例可以作为图14的半导体装置501的电子传输层4的实施例来适用。
此外，在图1、图13和图14所示的半导体装置1、401、501中，作为图1的基板2的材料例例示了硅，除此之外也可以使用蓝宝石基板、GaN基板等任意基板材料。
另外，在专利权利要求书的范围内记载的事项的范围，可以实施各种设计变更。
对于本发明实施方式进行了详细说明，但这些只不过是用于了解本发明的技术内容的具体例，本发明不应解释为限定于这些具体例，本发明的范围仅由附加的权利要求的范围来限定。
本申请对应于2017年11月20日向日本国特许厅提出的特愿2017-222781号，该申请的全部公开通过引用而引入。
符号说明
1、401，501：半导体装置
2：基板
3：缓冲层
31：第一缓冲层
32：第二缓冲层
4：电子传输层
41：第一氮化物半导体层
42：第二氮化物半导体层
43：第三氮化物半导体层
5：电子供给层
6：栅极部
61：氮化物半导体层
62：栅电极
7：钝化膜
8：阻挡金属层
9：源电极
9a：源电极用接触孔
10：漏电极
10a：漏电极用接触孔
15：二维电子气
21：栅电极膜
22：抗蚀剂膜
23：源˙漏电极膜23
A：高杂质浓度层
B：低杂质浓度层
Claims (8)
1.一种半导体装置，其是包括基板、在所述基板上配置的电子传输层和在所述电子传输层上配置的电子供给层的半导体装置，
所述电子传输层包括与所述电子供给层相接的传导通路形成层、含有受主型杂质的第一半导体区域、以及在相对于所述传导通路形成层比所述第一半导体区域更近的位置配置的含有受主型杂质的第二半导体区域，
所述第一半导体区域的受主能级与价带顶端的能量差比所述第二半导体区域的受主能级与价带顶端之间的能量差小。
2.一种半导体装置，其是包括基板、在所述基板上配置的电子传输层和在所述电子传输层上配置的电子供给层的半导体装置，
所述电子传输层包括与所述电子供给层相接的传导通路形成层、含有受主型杂质的第一半导体区域、以及在相对于所述传导通路形成层比所述第一半导体区域更近的位置配置的含有受主型杂质的第二半导体区域，
所述第一半导体区域的受主密度比所述第二半导体区域的受主密度大，所述第一半导体区域的受主能级与价带顶端的能量差比所述第二半导体区域的受主能级与价带顶端之间的能量差小。
3.如权利要求1或2所述的半导体装置，其中，
所述第一半导体区域配置在所述基板上，
所述第二半导体区域形成在所述第一半导体区域的与所述基板相反侧的表面上。
4.如权利要求1或2所述的半导体装置，其中，
在所述传导通路形成层中形成二维电子气。
5.如权利要求1或2所述的半导体装置，其中，
所述第一半导体区域和第二半导体区域由具有半绝缘性的半导体形成。
6.如权利要求1或2所述的半导体装置，其中，
所述第一半导体区域中掺杂Mg和Zn中的至少1种杂质，
所述第二半导体区域中掺杂C和Fe中的至少1种杂质。
7.如权利要求1或2所述的半导体装置，其中，
所述第一半导体区域和所述第二半导体区域分别由氮化物半导体形成，所述电子供给层由含有Al的氮化物半导体形成。
8.如权利要求1或2所述的半导体装置，其中，
进一步包括在所述电子供给层上配置的源极、栅极和漏极，
所述基板与所述源极电连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017222781 | 2017-11-20 | ||
| JP2017-222781 | 2017-11-20 | ||
| PCT/JP2018/041985 WO2019098193A1 (ja) | 2017-11-20 | 2018-11-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111373513A CN111373513A (zh) | 2020-07-03 |
| CN111373513B true CN111373513B (zh) | 2023-10-13 |
Family
ID=66539656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880074940.1A Active CN111373513B (zh) | 2017-11-20 | 2018-11-13 | 半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11316041B2 (zh) |
| JP (1) | JP7224300B2 (zh) |
| CN (1) | CN111373513B (zh) |
| DE (1) | DE112018005908T5 (zh) |
| WO (1) | WO2019098193A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817710A (zh) * | 2018-12-29 | 2019-05-28 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| JP7398968B2 (ja) * | 2020-01-20 | 2023-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE112021005668T5 (de) * | 2020-11-26 | 2023-08-10 | Rohm Co., Ltd. | Nitrid-Halbleiterbauteil und dessen Herstellung |
| US20220285499A1 (en) * | 2020-12-17 | 2022-09-08 | The United States Of America, As Represented By The Secretary Of The Navy | Quantum Structure Getter for Radiation Hardened Transistors |
| WO2022215583A1 (ja) * | 2021-04-08 | 2022-10-13 | ローム株式会社 | 窒化物半導体装置 |
| CN117546303A (zh) * | 2021-07-01 | 2024-02-09 | 罗姆股份有限公司 | 氮化物半导体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057158A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法 |
| JP4705412B2 (ja) | 2005-06-06 | 2011-06-22 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP2008205221A (ja) * | 2007-02-20 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体素子 |
| JP2008258419A (ja) | 2007-04-05 | 2008-10-23 | Toshiba Corp | 窒化物半導体素子 |
| JP5827529B2 (ja) | 2011-09-15 | 2015-12-02 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| JP5870574B2 (ja) * | 2011-09-21 | 2016-03-01 | 住友電気工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP5656930B2 (ja) * | 2012-07-05 | 2015-01-21 | 古河電気工業株式会社 | 窒化物系化合物半導体素子 |
| TWI546959B (zh) * | 2015-01-21 | 2016-08-21 | 國立交通大學 | 高速電晶體 |
| JP6671124B2 (ja) * | 2015-08-10 | 2020-03-25 | ローム株式会社 | 窒化物半導体デバイス |
| JP6767741B2 (ja) * | 2015-10-08 | 2020-10-14 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| JP6584987B2 (ja) * | 2016-03-23 | 2019-10-02 | 株式会社東芝 | 半導体装置 |
| JP6993562B2 (ja) * | 2017-07-13 | 2022-02-03 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
2018
- 2018-11-13 US US16/765,107 patent/US11316041B2/en active Active
- 2018-11-13 JP JP2019554227A patent/JP7224300B2/ja active Active
- 2018-11-13 DE DE112018005908.1T patent/DE112018005908T5/de active Pending
- 2018-11-13 CN CN201880074940.1A patent/CN111373513B/zh active Active
- 2018-11-13 WO PCT/JP2018/041985 patent/WO2019098193A1/ja active Application Filing
-
2022
- 2022-03-29 US US17/707,564 patent/US20220223725A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220223725A1 (en) | 2022-07-14 |
| CN111373513A (zh) | 2020-07-03 |
| US20200350428A1 (en) | 2020-11-05 |
| WO2019098193A1 (ja) | 2019-05-23 |
| US11316041B2 (en) | 2022-04-26 |
| JPWO2019098193A1 (ja) | 2020-11-19 |
| DE112018005908T5 (de) | 2020-07-30 |
| JP7224300B2 (ja) | 2023-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111373513B (zh) | 半导体装置 | |
| JP6767741B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| US11152499B2 (en) | Nitride semiconductor device and method for manufacturing same | |
| JP7113233B2 (ja) | 窒化物半導体装置 | |
| JP4705412B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5663000B2 (ja) | 逆拡散抑制構造 | |
| KR20130123321A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5841417B2 (ja) | 窒化物半導体ダイオード | |
| KR20150092708A (ko) | 반도체 장치 | |
| JP7369725B2 (ja) | 窒化物半導体装置 | |
| WO2009081584A1 (ja) | 半導体装置 | |
| US20220416072A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
| US20220209001A1 (en) | Nitride semiconductor device and method for manufacturing same | |
| US9680001B2 (en) | Nitride semiconductor device | |
| US8969917B2 (en) | Semiconductor device and method for manufacturing same | |
| CN111527610A (zh) | 半导体装置及其制造方法 | |
| JP2021190501A (ja) | 窒化物半導体装置 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| JP2011066464A (ja) | 電界効果トランジスタ | |
| JP7308593B2 (ja) | 窒化物半導体装置 | |
| JP2013239735A (ja) | 電界効果トランジスタ | |
| TWI815160B (zh) | 氮化物半導體裝置 | |
| JP2015156510A (ja) | 電界効果トランジスタ | |
| JP2009004421A (ja) | 半導体装置 | |
| Huang et al. | The Stability of High Voltage AlGaN/GaN HEMTs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |