JP6993562B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6993562B2
JP6993562B2 JP2017137262A JP2017137262A JP6993562B2 JP 6993562 B2 JP6993562 B2 JP 6993562B2 JP 2017137262 A JP2017137262 A JP 2017137262A JP 2017137262 A JP2017137262 A JP 2017137262A JP 6993562 B2 JP6993562 B2 JP 6993562B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
gan
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017137262A
Other languages
English (en)
Other versions
JP2019021704A (ja
Inventor
哲郎 石黒
敦史 山田
淳二 小谷
哲一 中村
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017137262A priority Critical patent/JP6993562B2/ja
Priority to US16/032,423 priority patent/US10992269B2/en
Publication of JP2019021704A publication Critical patent/JP2019021704A/ja
Application granted granted Critical
Publication of JP6993562B2 publication Critical patent/JP6993562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、窒化物材料特有の強い分極効果を利用して界面に高密度に発生させた二次元電子ガス（２ＤＥＧ）を走行キャリアとして用いる高出力高周波デバイスの開発が精力的に行われている。このような半導体デバイスの代表として、ＧａＮ－ＨＥＭＴ（GaN High Electron Mobility Transistor 高電子移動度トランジスタ）がある。
特表２０１０－５２５５７２号公報 特開２０１０－１２３７２５号公報
ＧａＮ－ＨＥＭＴは、走行キャリアである２ＤＥＧを電子走行層に高濃度に発生させることで高出力動作が可能な点に大きな特徴を有する。その一方で、高い電子密度のため、オフ動作時にゲート電極から基板に向かう方向に伸びる空乏層を回り込み、バッファ層を介してソース電極－ドレイン電極間に漏れ電流が流れる、所謂オフリークが生じ易く、高周波特性を劣化させてしまう。特に、高周波特性における重要な指標となる高いｆT（電流利得遮断周波数）を得るために、短ゲート化によりゲート容量の低減を図ろうとすると、オフリークは更に顕著となる。しかしながら、一般にデバイスの高出力化（高いキャリア密度）とオフリークの抑制とはトレードオフの関係にあり、これらを両立させることは困難であった。
本発明は、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
一つの態様では、化合物半導体装置は、ｐ型不純物を含有する第１化合物半導体層と、前記第１化合物半導体層の上方に設けられた、ＩｎＧａＮを含有する第２化合物半導体層と、前記第２化合物半導体層の上方に設けられた電子走行層と、前記電子走行層の上方に設けられた電子供給層とを備えており、前記ｐ型不純物は、前記第１化合物半導体層から前記電子走行層の表層まで拡散しており、前記第１化合物半導体層は、深さ方向の中途部位で最大値となる前記ｐ型不純物の濃度プロファイルを有し、前記電子走行層は、前記表層の下面から上面に向かうにつれて増加する前記ｐ型不純物の濃度プロファイルを有する。
一つの態様では、化合物半導体装置の製造方法は、ｐ型不純物を含有する第１化合物半導体層を形成する工程と、前記第１化合物半導体層の上方に、ＩｎＧａＮを含有する第２化合物半導体層を形成する工程と、前記第２化合物半導体層の上方に電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程とを備えており、前記ｐ型不純物は、前記第１化合物半導体層から前記電子走行層の表層まで拡散し、前記第１化合物半導体層は、深さ方向の中途部位で最大値となる前記ｐ型不純物の濃度プロファイルを有し、前記電子走行層は、前記表層の下面から上面に向かうにつれて増加する前記ｐ型不純物の濃度プロファイルを有する。
一つの側面では、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのバッファ層におけるＦｅの濃度プロファイルを示す特性図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのバッファ層、バックバリア層、電子走行層におけるＦｅの濃度プロファイルを示す特性図である。 第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるバンドプロファイルを、比較例との比較に基づいて示す特性図である。 第１の実施形態ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるＩd－Ｉg特性を、比較例との比較に基づいて示す特性図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 第２の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるバンドプロファイルを示す特性図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
［第１の実施形態］
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。図１～図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを構成する各層の厚みは正確には図示されていない。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板、ＺｎＯ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、初期層２ａ、第１化合物半導体層であるバッファ層２ｂ、第２化合物半導体層であるバックバリア層２ｃ、電子走行層２ｄ、及び電子供給層２ｅを有して構成される。電子走行層２ｄと電子供給層２ｅとの間に、ＡｌＮ、ＡｌＧａＮ等の薄いスペーサ層を設けても良い。電子供給層２ｅ上に、ｎ型ＧａＮのキャップ層を設けても良い。
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｄの電子供給層２ｅとの界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｄの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等、例えばＡｌＮを数ｎｍ～数百ｎｍ、例えば２０ｎｍ程度の厚みに成長する。これにより、初期層２ａが形成される。初期層２ａは、いわゆる核形成層であり、その上部に形成するＧａＮの電子走行層が高い結晶性（低転位・低欠陥密度）を得られるように成長温度、成長圧力、原料供給比（Ｖ／ＩＩＩ比）等の成長条件及び膜厚が設定される。
次に、初期層２ａ上に、例えばＧａＮ（以下、下層ＧａＮと言う。）を数百ｎｍ、例えば２００ｎｍ程度の厚みに成長する。成長温度は例えば１１００℃程度とする。本実施形態では、下層ＧａＮの成長中に、ｐ型（アクセプタ）不純物、例えばＦｅ，Ｍｇ，Ｃから選択された少なくとも１種を添加（ドーピング）する。ここでは、Ｆｅをドーピングする場合について説明する。ｐ型不純物のドーピングにより、電源がオフであるときの電流リーク、いわゆるオフリークが抑制される。Ｆｅのドーピング濃度（ピーク濃度）は、膜中の残留ドナー不純物を補償する１×１０16atoms／ｃｍ3程度～１×１０18atoms／ｃｍ3程度、例えば５×１０17atoms／ｃｍ3程度とする。
次に、例えばＧａＮ（以下、上層ＧａＮと言う。）を数百ｎｍ、例えば３００ｎｍ程度の厚みに成長する。本実施形態では、下層ＧａＮの成長に引き続き、Ｆｅのドーピングを停止して、下層ＧａＮ上に上層ＧａＮを成長する。下層ＧａＮは、最表面で十分な平坦性が得られるように、低Ｖ／ＩＩＩ比等の条件で成長する。下層ＧａＮ及び上層ＧａＮにより、バッファ層２ｂが形成される。
次に、バッファ層２ｂ上に、例えば８００℃程度の低温の成長温度で、例えばＩｎＧａＮを１ｎｍ程度～２ｎｍ程度、例えば１ｎｍ程度の厚みに成長する。成長温度が比較的低いことから、ＩｎＧａＮはバッファ層２ｂよりも炭素（Ｃ）濃度が高くなる。ＩｎＧａＮにおいて、Ｉｎ組成が高いほどバックバリア効果は強くなるが、ＩｎＧａＮにおける伝導帯ポテンシャル低下によるオフリークを生じさせることのないように、例えばＩｎ組成を５％程度～１５％程度の範囲内、例えば５％程度とする。以上により、バッファ層２ｂ上にＩｎＧａＮのバックバリア層２ｃが形成される。
次に、バックバリア層２ｃ上に、ｉ（インテンショナリ・アンドープ）－ＧａＮを例えば２００ｎｍ程度の厚みに成長する。これにより、チャネル層として機能する電子走行層２ｄが形成される。電子走行層２ｄは、高品質（低不純物濃度）が求められるため、成長圧力、成長温度、及びＶ／ＩＩＩ比をバッファ層２ｂの下層ＧａＮ及び上層ＧａＮの成長時よりも高くすることが望ましく、Ｃ濃度もバッファ層２ｂ及びバックバリア層２ｃよりも低い。
電子走行層２ｄは、低温、例えばバックバリア層２ｃのＩｎＧａＮの成長温度と同じ８００℃程度の成長温度で下層ＧａＮを成長し、引き続いて下層ＧａＮの成長温度よりも高温、例えば１１００℃程度の成長温度で上層ＧａＮを成長し、２層構造に形成しても良い。この場合、上層ＧａＮが実質的にチャネル層として機能し、上層ＧａＮの電子供給層２ｅとの界面近傍に２ＤＥＧが発生する。電子走行層を当該２層構造に形成することにより、バックバリア層２ｃのＩｎＧａＮから電子走行層２ｄのＧａＮへの成長条件の変更（高温化）に伴うバックバリア層２ｃのＩｎ抜けの発生が抑制される。
次に、電子走行層２ｄ上にＡｌＧａＮを例えば２０ｎｍ程度の厚みに成長する。これにより、電子走行層２ｄ上に電子供給層２ｅが形成される。
以上により、Ｓｉ基板１上に化合物半導体積層構造２が形成される。
化合物半導体積層構造２の各層の成長条件について、以下に示す。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＩｎＧａＮの成長条件としては、原料ガスとしてインジウムトリメチルアルミニウム（ＴＭＩ）ガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＧａＮを、Ｆｅをドーピングしながら成長する際には、フェロセン（Ｃｐ2Ｆ）を用いる。成長する化合物半導体層に応じて、Ｇａ源であるＴＭＧガス、Ｉｎ源であるＴＭＩガス、Ａｌ源であるＴＭＡガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ～１０ＬＭ程度とする。また、成長圧力は５０Torr～３００Torr程度、成長温度は８００℃程度～１２００℃程度とする。全ての原料は、マスフローコントローラ（ＭＦＣ）により流量制御されたキャリアガスによりＭＯＶＰＥの反応炉へ供給される。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌ（Ｔｉが下層、Ａｌが上層）、例えば蒸着法により、形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃～１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｅとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層２ｅ上にソース電極４及びドレイン電極５が形成される。
続いて、図２に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。レジストを化合物半導体積層構造２上に塗布し、フォトリソグラフィーにより加工して、電子供給層２ｅの形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕ（Ｎｉが下層、Ａｕが上層）を、例えば蒸着法により、形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層２ｅ上にゲート電極６が形成される。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について説明する。
図３は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのバッファ層におけるＦｅの濃度プロファイルを示す特性図である。図４は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのバッファ層、バックバリア層、電子走行層におけるＦｅの濃度プロファイルを示す特性図である。図３及び図４は、いずれもＳＩＭＳにより得られた濃度プロファイルである。
ＧａＮ－ＨＥＭＴにおいては、２ＤＥＧ濃度の減少を最小限に留めつつ、オフリークを抑制する構造として、Ｉｎ組成が低いＩｎＧａＮのバックバリア層を電子走行層の下方に挿入することが考えられる。しかしながら、ＩｎＧａＮのバックバリア層を用いるのみでは、却ってオフリークを増大させてしまう可能性があることが明らかになった。その理由は、主に結晶成長の難しいＩｎＧａＮ結晶の不完全性、具体的にはＩｎ組成の不均一性や、低温で形成するＩｎＧａＮにドナー不純物（酸素）が取り込み易いことによると考えられる。例えば後者の場合、ＩｎＧａＮ内に取り込まれた酸素はドナー準位を形成し、ＩｎＧａＮのフェルミレベルを伝導帯側にシフトさせる。その結果、ＩｎＧａＮ自体が伝導電子に対するリークパスとなり、オフリークを増大させる。前者の場合も同様に、Ｉｎ組成が設計値よりも高くなってしまうと、ＩｎＧａＮの伝導帯ポテンシャルが下がり、オフリークを増大させる。従って、高出力用途のＧａＮ－ＨＥＭＴにおいては、ＩｎＧａＮのバックバリア層のみでは、オフリークを抑制することは困難であり、高出力化とオフリークの抑制とを両立させることは極めて困難である。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＩｎＧａＮのバックバリア層と共に、バックバリア層下にｐ型不純物としてＦｅを含有するバッファ層を設ける。このバッファ層は、上記したように、Ｆｅをドーピングしながら成長した下層ＧａＮと、Ｆｅをドーピングしないで成長した上層ＧａＮとから構成される。図３に示すように、バッファ層を形成した後、下層ＧａＮ中のＦｅは、下層ＧａＮから上層ＧａＮに向かって拡散する性質を示す。
本実施形態では、上記の性質が効果的に機能する。即ち、拡散したＦｅがＩｎＧａＮのバックバリア層内のドナー（ｎ型）不純物による伝導帯ポテンシャル低下を抑制すると共に、バックバリア層が、Ｆｅが電子走行層５内の２ＤＥＧ領域まで拡散することを防止する機能を有する。図４に示すように、バックバリア層のＩｎＧａＮは低温で形成されるため、バックバリア層の電子走行層５との界面でＦｅの取り込み率（成長温度に依存し、温度が低いほど高い）が急増することが確認された。この取り込み率の急増によりＦｅが多く消費され、電子走行層へのＦｅの拡散がバックバリア層で抑止される。図４では、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの対比のため、バックバリア層を設けない場合に予想されるＦｅの濃度プロファイル（破線で示す）を付記する。本実施形態の当該場合と比較した電子走行層におけるＦｅ濃度の減少量を矢印Ａで示す。
図５は、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるバンドプロファイルを、比較例との比較に基づいて示す特性図である。このバンドプロファイルは、１Ｄのシミュレーションによりゲート電極における伝導帯ポテンシャルを計算したものである。比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、本実施形態においてバッファ層にＦｅがドーピングされておらず、ＩｎＧａＮのバックバリア層のみを有する。
本実施形態及び比較例の双方について、Ｉｎ組成が５％で厚みが１ｎｍのＩｎＧａＮバックバリア層上に、厚みが２００ｎｍのＧａＮ電子走行層が形成され、その上にＡｌ組成が２０％で厚みが２０ｎｍのＡｌＧａＮ電子供給層を形成した場合を想定している。本実施形態のバッファ層については、Ｆｅのドーピング濃度を３×１０17atoms／ｃｍ3とした厚みが３００ｎｍの下層ＧａＮを想定し、Ｆｅのアクセプタ準位は、価電子帯から１ｅＶであると設定している。図５の計算結果から明らかなように、本実施形態の方が比較例よりも基板側の伝導帯ポテンシャルの持ち上がりが大きく、バックバリア効果、即ちオフリークの抑制効果が増強されていることが確認される。
図６は、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるＩd－Ｉg特性を、比較例との比較に基づいて示す特性図であり、（ａ）が比較例、（ｂ）が本実施形態の結果である。比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、本実施形態においてバッファ層にＦｅがドーピングされておらず、ＩｎＧａＮのバックバリア層のみを有する。
図６の結果から、本実施形態の奏する以下の２つの特徴が確認される。第１の特徴は、バックバリア層とＦｅを含有するバッファ層とを併用することによるバックバリアの増強効果によって、図６（ｂ）の矢印Ａで示すように、オフリークが比較例との比較で約２桁減少していることである。第２の特徴は、ドレイン電流の飽和値が本実施形態と比較例とで略同等であることから、電子走行層へのＦｅの拡散による２ＤＥＧの減少が抑制されていることである。本実施形態では、高出力化とオフリークの抑制とを両立させることができる。
以上説明したように、本実施形態によれば、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
［第２の実施形態］
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、化合物半導体積層構造が若干異なる点で第１の実施形態と相違する。図７は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同じ構成部材等については、同符号を付して詳しい説明を省略する。
先ず、図７（ａ）に示すように、例えばＳｉ基板１上に化合物半導体積層構造１１を形成する。
化合物半導体積層構造１１は、初期層２ａ、バッファ層２ｂ、バックバリア層２ｃ、第３化合物半導体層である中間層１１ａ、第４化合物半導体層であるバックバリア層１１ｂ、電子走行層２ｄ、及び電子供給層２ｅを有して構成される。ここでは、中間層１１ａ及びバックバリア層１１ｂが順次積層された構造体を１層設ける場合を例示するが、当該構造体を複数層積層するようにしても良い。電子走行層２ｄと電子供給層２ｅとの間に、ＡｌＮ、ＡｌＧａＮ等の薄いスペーサ層を設けても良い。電子供給層２ｅ上に、ｎ型ＧａＮのキャップ層を設けても良い。
初期層２ａ、バッファ層２ｂ、及びバックバリア層２ｃは、第１の実施形態と同様に形成される。
引き続き、バックバリア層２ｃ上に、ｉ－ＧａＮを例えば２０ｎｍ～５０ｎｍ程度の厚みに成長し、ＧａＮの中間層１１ａを形成する。更に、中間層１１ａ上に、例えば８００℃程度の低温の成長温度で、ＩｎＧａＮを例えば１ｎｍ～３ｎｍ程度の厚みに成長する。ＩｎＧａＮにおいて、Ｉｎ組成が高いほどバックバリア効果は強くなるが、ＩｎＧａＮにおける伝導帯ポテンシャル低下によるオフリークを生じさせることのないように、例えばＩｎ組成を５％程度～１５％程度の範囲内、例えば５％程度とする。以上により、中間層１１ａ上にＩｎＧａＮのバックバリア層１１ｂが形成される。
次に、バックバリア層１１ｂ上に、第１の実施形態と同様に、電子走行層２ｄ及び電子供給層２ｅを形成する。
以上により、Ｓｉ基板１上に化合物半導体積層構造１１が形成される。化合物半導体積層構造１１では、２層のバックバリア層を有する構成とされている。バックバリア層２ｂと電子走行層２ｄとの間に、中間層１１ａ及びバックバリア層１１ｂの構造体を複数層積層することにより、バックバリア層を更なる多層に形成することができる。
続いて、第１の実施形態の図１（ｂ）と同様に、素子分離構造３を形成した後、図１（ｃ）と同様にソース電極４及びドレイン電極５を形成する。このときの様子を図７（ｂ）に示す。
続いて、第１の実施形態の図２と同様に、ゲート電極６を形成する。このときの様子を図７（ｃ）に示す。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について説明する。
図８は、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるバンドプロファイルを示す特性図である。このバンドプロファイルは、１Ｄのシミュレーションによりゲート電極における伝導帯ポテンシャルを計算したものである。図８では、バックバリア層が１層の場合（第１の実施形態）、バックバリア層が２層の場合、バックバリア層が５層の場合についてバンドプロファイルを示す。
図示のように、バックバリア層の積層数が増えるほど、バッファ層側のポテンシャルの持ち上がりが顕著となり、よりバックバリア効果が高まることが判る。原理的には、積層数が多いほどバッファ層側のポテンシャルが持ち上がり、バックバリア効果は強くなるところ、図８ではバックバリア層が２層の場合で最もポテンシャルが持ち上がり、最も優れたバックバリア効果を奏することが示されている。
バックバリア層のＩｎＧａＮと中間層のＧａＮとの間に形成される井戸型ポテンシャルが、バックバリア層の積層数の増加に伴って深くなり、２ＤＥＧに近い領域ほどフェルミレベルに近づく。即ち、バックバリア層のＩｎＧａＮ自体がリークパスとなってしまう傾向が見える。そのため、バックバリア層のＩｎ組成及びバッファ層におけるＦｅのドーピング濃度に対して、バックバリア層の積層数に実質的な上限が存在する。本実施形態の成長条件におけるバックバリア層の積層数の上限は、５層程度であると考えられる。
以上説明したように、本実施形態によれば、バックバリア効果が更に増強され、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以上、第１及び第２の実施形態について説明したが、これらの態様に限定されるものではない。例えば、第１及び第２の実施形態では、いわゆるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示したが、化合物半導体積層構造とゲート電極との間にゲート絶縁膜を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにも適用可能である。この場合、ゲート絶縁膜には種々の絶縁物を適用することができる。例えば、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図９は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１０は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１０では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
本実施形態では、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１～第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１～第４の実施形態では、電子走行層がｉ－ＧａＮ、電子供給層がＩｎＡｌＮで形成される。ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、ピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１～第４の実施形態では、電子走行層がｉ－ＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、高出力化とオフリークの抑制との双方を十分に達成することができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）ｐ型不純物を含有する第１化合物半導体層と、
前記第１化合物半導体層の上方に設けられた、ＩｎＧａＮを含有する第２化合物半導体層と、
前記第２化合物半導体層の上方に設けられた電子走行層と、
前記電子走行層の上方に設けられた電子供給層と
を備えたことを特徴とする化合物半導体装置。
（付記２）前記ｐ型不純物は、Ｆｅ，Ｍｇ，Ｃから選択された少なくとも１種であることを特徴とする請求項１に記載の化合物半導体装置。
（付記３）前記第１化合物半導体層は、前記ｐ型不純物の濃度が１×１０16atoms／ｃｍ3～１×１０18atoms／ｃｍ3の範囲内の値とされていることを特徴とする請求項１又は２に記載の化合物半導体装置。
（付記４）前記第２化合物半導体層は、ＩｎＧａＮのＩｎ組成が５％～１５％の範囲内の値とされていることを特徴とする請求項１～３のいずれか１項に記載の化合物半導体装置。
（付記５）前記第２化合物半導体層と前記電子走行層との間に、第３化合物半導体層とＩｎＧａＮを含有する第４化合物半導体層とが順次積層された構造体が少なくとも１層設けられていることを特徴とする請求項１～４のいずれか１項に記載の化合物半導体装置。
（付記６）前記電子走行層は、前記第２化合物半導体層よりもＣ濃度が低いことを特徴とする請求項１～５のいずれか１項に記載の化合物半導体装置。
（付記７）前記第２化合物半導体層は、前記第１化合物半導体層よりもＣ濃度が高いことを特徴とする請求項１～６のいずれか１項に記載の化合物半導体装置。
（付記８）ｐ型不純物を含有する第１化合物半導体層を形成する工程と、
前記第１化合物半導体層の上方に、ＩｎＧａＮを含有する第２化合物半導体層を形成する工程と、
前記第２化合物半導体層の上方に電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
（付記９）前記第１化合物半導体層を形成する工程では、前記ｐ型不純物を添加した下層部分を形成した後に、前記ｐ型不純物が非添加の上層部分を形成することを特徴とする請求項８に記載の化合物半導体装置の製造方法。
（付記１０）前記電子走行層を形成する工程では、第１温度で下層部分を形成した後に、前記第１温度よりも高い第２温度で上層部分を形成することを特徴とする請求項８又は９に記載の化合物半導体装置の製造方法。
（付記１１）前記ｐ型不純物は、Ｆｅ，Ｍｇ，Ｃから選択された少なくとも１種であることを特徴とする請求項８～１０のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１２）前記第１化合物半導体層は、前記ｐ型不純物の濃度が１×１０16atoms／ｃｍ3～１×１０18atoms／ｃｍ3の範囲内の値とされていることを特徴とする請求項８～１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記第２化合物半導体層は、ＩｎＧａＮのＩｎ組成が５％～１５％の範囲内の値とされていることを特徴とする請求項８～１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記第２化合物半導体層と前記電子走行層との間に、第３化合物半導体層とＩｎＧａＮを含有する第４化合物半導体層とが順次積層された構造体が少なくとも１層設けられていることを特徴とする請求項８～１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
ｐ型不純物を含有する第１化合物半導体層と、
前記第１化合物半導体層の上方に設けられた、ＩｎＧａＮを含有する第２化合物半導体層と、
前記第２化合物半導体層の上方に設けられた電子走行層と、
前記電子走行層の上方に設けられた電子供給層と
を備えたことを特徴とする電源回路。
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
ｐ型不純物を含有する第１化合物半導体層と、
前記第１化合物半導体層の上方に設けられた、ＩｎＧａＮを含有する第２化合物半導体層と、
前記第２化合物半導体層の上方に設けられた電子走行層と、
前記電子走行層の上方に設けられた電子供給層と
を備えたことを特徴とする高周波増幅器。
１ Ｓｉ基板
２，１１ 化合物半導体積層構造
２ａ 初期層
２ｂ バッファ層
２ｃ，１１ｂ バックバリア層
２ｄ 電子走行層
２ｅ 電子供給層
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ ゲート電極
１１ａ 中間層
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (11)

  1. ｐ型不純物を含有する第１化合物半導体層と、
    前記第１化合物半導体層の上方に設けられた、ＩｎＧａＮを含有する第２化合物半導体層と、
    前記第２化合物半導体層の上方に設けられた電子走行層と、
    前記電子走行層の上方に設けられた電子供給層と
    を備えており、
    前記ｐ型不純物は、前記第１化合物半導体層から前記電子走行層の表層まで拡散しており、
    前記第１化合物半導体層は、深さ方向の中途部位で最大値となる前記ｐ型不純物の濃度プロファイルを有し、
    前記電子走行層は、前記表層の下面から上面に向かうにつれて増加する前記ｐ型不純物の濃度プロファイルを有することを特徴とする化合物半導体装置。
  2. 前記ｐ型不純物は、Ｆｅ，Ｍｇ，Ｃから選択された少なくとも１種であることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１化合物半導体層は、前記ｐ型不純物の濃度が１×１０16atoms／ｃｍ3～１×１０18atoms／ｃｍ3の範囲内の値とされていることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第２化合物半導体層は、ＩｎＧａＮのＩｎ組成が５％～１５％の範囲内の値とされていることを特徴とする請求項１～３のいずれか１項に記載の化合物半導体装置。
  5. 前記電子走行層は、前記第２化合物半導体層よりもＣ濃度が低いことを特徴とする請求項１～４のいずれか１項に記載の化合物半導体装置。
  6. ｐ型不純物を含有する第１化合物半導体層を形成する工程と、
    前記第１化合物半導体層の上方に、ＩｎＧａＮを含有する第２化合物半導体層を形成する工程と、
    前記第２化合物半導体層の上方に電子走行層を形成する工程と、
    前記電子走行層の上方に電子供給層を形成する工程と
    を備えており、
    前記ｐ型不純物は、前記第１化合物半導体層から前記電子走行層の表層まで拡散し、
    前記第１化合物半導体層は、深さ方向の中途部位で最大値となる前記ｐ型不純物の濃度プロファイルを有し、
    前記電子走行層は、前記表層の下面から上面に向かうにつれて増加する前記ｐ型不純物の濃度プロファイルを有することを特徴とする化合物半導体装置の製造方法。
  7. 前記第１化合物半導体層を形成する工程では、前記ｐ型不純物を添加した下層部分を形成した後に、前記ｐ型不純物が非添加の上層部分を形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
  8. 前記電子走行層を形成する工程では、第１温度で下層部分を形成した後に、前記第１温度よりも高い第２温度で上層部分を形成することを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
  9. 前記ｐ型不純物は、Ｆｅ，Ｍｇ，Ｃから選択された少なくとも１種であることを特徴とする請求項６～８のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記第１化合物半導体層は、前記ｐ型不純物の濃度が１×１０16atoms／ｃｍ3～１×１０18atoms／ｃｍ3の範囲内の値とされていることを特徴とする請求項６～９のいずれか１項に記載の化合物半導体装置の製造方法。
  11. 前記第２化合物半導体層は、ＩｎＧａＮのＩｎ組成が５％～１５％の範囲内の値とされていることを特徴とする請求項６～１０のいずれか１項に記載の化合物半導体装置の製造方法。
JP2017137262A 2017-07-13 2017-07-13 化合物半導体装置及びその製造方法 Active JP6993562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017137262A JP6993562B2 (ja) 2017-07-13 2017-07-13 化合物半導体装置及びその製造方法
US16/032,423 US10992269B2 (en) 2017-07-13 2018-07-11 Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017137262A JP6993562B2 (ja) 2017-07-13 2017-07-13 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019021704A JP2019021704A (ja) 2019-02-07
JP6993562B2 true JP6993562B2 (ja) 2022-02-03

Family

ID=64999284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017137262A Active JP6993562B2 (ja) 2017-07-13 2017-07-13 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10992269B2 (ja)
JP (1) JP6993562B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316041B2 (en) * 2017-11-20 2022-04-26 Rohm Co., Ltd. Semiconductor device
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板
US20230054861A1 (en) 2020-02-17 2023-02-23 Mitsubishi Electric Corporation Epitaxial wafer, semiconductor device, and method for manufacturing epitaxial wafer
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
TWI741834B (zh) * 2020-10-15 2021-10-01 國立中山大學 氮化鎵高電子移動率電晶體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221100A (ja) 2006-02-17 2007-08-30 Cree Inc エネルギー障壁を有するへテロ接合トランジスタおよび関連する方法
JP2010525572A (ja) 2007-04-19 2010-07-22 レイセオン カンパニー キャリアの閉じ込めを改善するために複数の背面障壁層を有する半導体構造
JP2010239034A (ja) 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2014232805A (ja) 2013-05-29 2014-12-11 三菱電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221100A (ja) 2006-02-17 2007-08-30 Cree Inc エネルギー障壁を有するへテロ接合トランジスタおよび関連する方法
JP2010525572A (ja) 2007-04-19 2010-07-22 レイセオン カンパニー キャリアの閉じ込めを改善するために複数の背面障壁層を有する半導体構造
JP2010239034A (ja) 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2014232805A (ja) 2013-05-29 2014-12-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019021704A (ja) 2019-02-07
US20190020318A1 (en) 2019-01-17
US10992269B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
TWI559536B (zh) 化合物半導體裝置及其製造方法
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
JP2014072397A (ja) 化合物半導体装置及びその製造方法
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TW201413961A (zh) 化合物半導體裝置及其製造方法
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10847642B2 (en) Compound semiconductor device and fabrication method
US10622469B2 (en) Compound semiconductor device and method for manufacturing the same
JP2016213507A (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法
JP2015073034A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6993562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150