CN107768248A - GaN基增强型HEMT器件的制备方法 - Google Patents

GaN基增强型HEMT器件的制备方法 Download PDF

Info

Publication number
CN107768248A
CN107768248A CN201610693110.XA CN201610693110A CN107768248A CN 107768248 A CN107768248 A CN 107768248A CN 201610693110 A CN201610693110 A CN 201610693110A CN 107768248 A CN107768248 A CN 107768248A
Authority
CN
China
Prior art keywords
semiconductor
etching
layer
preparation
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610693110.XA
Other languages
English (en)
Inventor
周宇
钟耀宗
孙钱
冯美鑫
高宏伟
杨辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201610693110.XA priority Critical patent/CN107768248A/zh
Priority to PCT/CN2016/102697 priority patent/WO2018032601A1/zh
Publication of CN107768248A publication Critical patent/CN107768248A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基增强型HEMT的制备方法,包括:以含氧的刻蚀气体等对HEMT的外延结构中的选定区域进行刻蚀,使所述选定区域中的选定材料(例如含铝物质)与含氧物质反应,直至形成能将刻蚀面覆盖的耐刻蚀物质,从而阻止刻蚀试剂对外延结构的刻蚀,实现刻蚀的自动终止,同时获得所需HEMT器件结构。籍由本发明可以实现HEMT器件制备过程中的刻蚀操作的精确控制,确保器件电学特性,极大降低采用诸如p型栅技术、槽栅技术等制备增强型HEMT的难度,保证器件工艺的重复性、均匀性、稳定性,同时在刻蚀过程中,还可于刻蚀面上自然形成原位钝化层,从而有效消除由于后续钝化层沉积工艺而造成的表面损伤等问题,进而消除材料与器件电学特性恶化等问题。

Description

GaN基增强型HEMT器件的制备方法
技术领域
本发明涉及一种高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)的制备方法,特别涉及一种增强型GaN基HEMT器件的制备方法。
背景技术
相比于传统的硅基MOSFET,基于AGaN/GaN异质结的高电子迁移率晶体管(HighElectron Mobility Transistor,HEMT)具有低导通电阻、高击穿电压、高开关频率等独特优势,从而能够在各类电力转换系统中作为核心器件使用,在节能减耗方面有重要的应用前景,因此受到学术界、工业界的极大重视。然而,由于III族氮化物材料体系的极化效应,一般而言,基于AlGaN/GaN异质结的HEMT均是耗尽型(常开),该类型的器件应用于电路级系统中时,需要设计负极性栅极驱动电路,以实现对器件的开关控制,这极大增加了电路的复杂性与成本。此外,耗尽型器件在失效安全能力方面存在缺陷,无法真正实现商业化应用。因此,实现增强型(常开)HEMT成为亟待解决的问题。基于p型栅技术制备增强型HEMT是可行方案之一,即在传统HEMT外延结构基础上,在AlGaN势垒层(非故意掺杂n型)上外延生长p型层,从而在整个外延片范围内形成pn结,空间电荷区(主要分布于势垒层与沟道层中)对沟道处二维电子气进行有效耗尽。由于增强型HEMT仅要求栅极下方的电子被耗尽,在后续的芯片工艺过程中,需要外延片上对非栅极区域进行刻蚀,将耗尽的二维电子气重新恢复,如图1所示。此外,基于槽栅技术制备增强型HEMT则是另一种比较简单方案,即在传统HEMT外延结构基础上,在器件工艺中将栅极下方区域AlGaN势垒层刻蚀掉一部分,当势垒层减薄至一定程度时,栅极区域二维电子气被耗尽;而栅源、栅漏之间区域的二维电子气浓度则维持原有水平,如图2所示。
前述的p型栅技术、槽栅技术都需要进行选区刻蚀,且在刻蚀过程中,前者需要对非栅极的大面积区域进行刻蚀,后者则需要对栅极区域进行刻蚀。常规方法一般借助高铝组分刻蚀终止层(如AlN)以及GaN慢速刻蚀并通过刻蚀时间控制刻蚀深度,但仍无法精确控制刻蚀深度,从而导致过刻蚀(Over-etching)或者欠刻蚀(Under-etching)发生,最终导致器件电学性能变差。与此同时,刻蚀过程中所产生的大量表面缺陷态,将会严重影响器件在工作时的导通电阻、动态特性以及阈值电压稳定性。此外,采用慢速刻蚀工艺需要较长的刻蚀时间,故而对掩膜材料要求也较高。
发明内容
本发明的主要目的在于提供一种GaN基增强型HEMT器件的制备方法,以克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种GaN基增强型HEMT的制备方法,其包括:以含有选定物质的刻蚀试剂对所述HEMT的外延结构中的选定区域进行刻蚀,并使所述选定区域中的选定材料与所述选定物质反应,直至形成足以将刻蚀面覆盖的耐刻蚀物质,从而阻止所述刻蚀试剂对所述外延结构的刻蚀,实现刻蚀的自动终止,同时获得所需的HEMT器件结构。
进一步的,所述的制备方法包括:在以含有所述选定物质的刻蚀试剂对所述选定区域进行刻蚀的过程中,由所述足量的耐刻蚀物质在刻蚀面上聚集形成原位钝化层,从而实现刻蚀的自动终止。
进一步的,所述的制备方法包括:至少依据所述选定区域中选定物质的量和/或所需的刻蚀深度,而实时调整刻蚀参数,所述刻蚀参数包括所述刻蚀试剂的用量、所述刻蚀试剂中的选定物质的含量、刻蚀功率中的至少一种,以在实现刻蚀自动终止的同时,获得所需的HEMT器件结构。
优选的,所述刻蚀试剂选用刻蚀气体。
优选的,所述选定物质选自含氧物质,进一步优选为含氧气体,进一步优选为氧气或臭氧或二氧化碳、氧化氮等其他含氧气体,尤其优选为氧气。
优选的,所述选定材料选自含Al半导体材料。
在一些实施方案中,所述外延结构包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,在刻蚀自动终止时,至少于所述第二半导体内形成有对应于栅极的凹槽结构,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间。优选的,所述凹槽结构的内壁上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
在一些实施方案中,所述外延结构包括第一半导体、形成于第一半导体上的第二半导体和形成于第二半导体上的第三半导体,其中第一半导体与第二半导体配合形成异质结构,第三半导体具有与第二半导体不同的导电性,在刻蚀自动终止时,所述第三半导体内除对应于栅极下方的区域之外的区域均被刻蚀除去。优选的,所述第二半导体上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
较之现有技术,本发明提供的制备方法简单易操作,可实现刻蚀进程的精确控制,有效保障HEMT器件的电学特性,且工艺的重复性、均匀性、稳定性可靠,成本低廉,利于大规模实施。
附图说明
图1是现有技术中基于选区刻蚀技术制备p型栅增强型HEMT的示意图。
图2是现有技术中基于槽栅技术的增强型HEMT的示意图。
图3是本发明实施例1中一种基于p-GaN/AlGaN/GaN异质结的增强型HEMT的外延结构图。
图4是图3所示器件在完成p-GaN栅极刻蚀后的结构示意图。
图5是图4所示器件在完成有源区隔离后的结构示意图。
图6是图5所示器件在完成栅极金属沉积后的结构示意图。
图7是图6所示器件在完成钝化层沉积后的结构示意图。
图8是图7所示器件在完成钝化层刻蚀开窗后的结构示意图。
图9是图8所示器件在完成源漏欧姆接触、源场板制备后的结构示意图。
图10是图9所示器件在完成制作引线电极后的结构示意图。
图11是本发明实施例3中一种基于复合p型层的增强型HEMT的外延结构图。
图12是本发明实施例3中一种基于复合p型层的增强型HEMT在完成芯片工艺后的结构图。
图13是本发明实施例4中一种基于AlGaN/GaN异质结的HEMT外延结构图。
图14是图13所示器件在完成源、漏欧姆接触的制备后的结构图。
图15是图14所示器件在完成有源区隔离后的结构图。
图16是图15所示器件在完成钝化层沉积后的结构图。
图17是图16所示器件在完成栅极开窗后的结构图。
图18是图17所示器件在完成刻蚀槽栅后的结构图。
图19是图18所示器件在完成刻蚀槽栅后的结构图。
图20是图19所示器件在完成栅极金属沉积后的结构图。
图21是图20所示器件在完成源、漏欧姆接触开窗后的结构图。
图22是图21所示器件在完成引线电极制作后的结构图。
具体实施方式
如前所述,现有技术中借助高铝组分刻蚀终止层(如AlN等)以及GaN慢速刻蚀并通过刻蚀时间控制刻蚀深度的方式无法精确控制刻蚀深度,极易导致过刻蚀(Over-etching)或者欠刻蚀(Under-etching)发生,最终导致器件电学性能变差。与此同时,刻蚀过程中所产生的大量表面缺陷态,将会严重影响器件在工作时的导通电阻、动态特性以及阈值电压稳定性。此外,采用慢速刻蚀工艺需要较长的刻蚀时间,故而对掩膜材料要求也较高。
针对现有技术的前述缺陷,本案发明人经长期研究和大量实践,提出了本发明的技术方案,如下将予以解释说明。
本发明实施例提供的一种GaN基增强型HEMT的制备方法包括:以含有选定物质的刻蚀试剂对所述HEMT的外延结构中的选定区域进行刻蚀,并使所述选定区域中的选定材料与所述选定物质反应,直至形成足以将刻蚀面覆盖的耐刻蚀物质,从而阻止所述刻蚀试剂对所述外延结构的刻蚀,实现刻蚀的自动终止,同时获得所需的HEMT器件结构。
在一些较佳实施方案中,所述的制备方法包括:在以含有所述选定物质的刻蚀试剂对所述选定区域进行刻蚀的过程中,由所述足量的耐刻蚀物质在刻蚀面上聚集形成原位钝化层,从而实现刻蚀的自动终止。
进一步的,所述的制备方法包括:至少依据所述选定区域中选定物质的量和/或所需的刻蚀深度,而实时调整刻蚀参数,所述刻蚀参数包括所述刻蚀试剂的用量、所述刻蚀试剂中的选定物质的含量、刻蚀功率中的至少一种,以在实现刻蚀自动终止的同时,获得所需的HEMT器件结构。
较为优选的,所述刻蚀试剂选用刻蚀气体。
较为优选的,所述选定物质为氧气O2、臭氧O3、二氧化碳CO2、氧化氮(NOx)等含氧气体,优选为氧气。
较为优选的,所述刻蚀气体包含氯气、氮气、氩气、三氯化硼中的任意一种或两种以上的组合与氧气的混合气体。例如,所述刻蚀气体可选自氯气、氧气与氮气的混合气体,氯气、氧气与氩气的混合气体,氯气、三氯化硼、氧气与氮气的混合气体,或者,氯气、三氯化硼、氧气与氩气的混合气体。
较为优选的,所述选定材料选自含Al半导体材料。例如,所述选定材料至少可选自AlGaN、AlN、AlInGaN或AlInN。
在一些较为优选的具体实施方案中,利用包含氧气的刻蚀混合气体,通过氧气与HEMT外延结构中的AlGaN、AlN、AlInGaN、AlInN等材料发生化学反应,形成具有较强键能、耐刻蚀的(Al,Ga)-O化合物等(即前述的耐刻蚀物质,优选为氧化铝等),从而有效、可靠实现刻蚀终止,精确控制刻蚀深度。其中,通过对刻蚀混合气体流量、氧气含量等的调控,能够实现对不同铝组分外延层的选择性刻蚀,实现选择性刻蚀自动终止。
在一些实施方案中,所述的制备方法还可包括:将覆盖在刻蚀面上的所述耐刻蚀物质去除,或者,在覆盖在刻蚀面上的所述耐刻蚀物质上设置钝化层。更为具体的,在本发明中,可以将所述耐刻蚀物质去除后,在刻蚀面上覆设钝化层,或者,也可在覆盖在刻蚀面上的所述耐刻蚀物质上再设置钝化层,亦即,在原位钝化层上再覆设至少一钝化层,以更好的保障器件性能。
进一步的,本发明的技术方案不仅适于不含高铝组分刻蚀终止层的外延结构,同时也完全适用于含有AlN等刻蚀终止层的外延结构,且刻蚀终止效果会更好。其中刻蚀终止层可分布于HEMT外延结构中任何合适位置,例如势垒层与沟道层之间、p型层与势垒层之间,且不限于此。
在一些较为具体的实施方案中,所述外延结构包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,在刻蚀自动终止时,至少于所述第二半导体内形成有对应于栅极的凹槽结构,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间。
较为优选的,所述凹槽结构的内壁上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
进一步的,所述第二半导体上还形成有第三半导体,第三半导体具有与第二半导体相同的导电性,在刻蚀自动终止时,于所述第三半导体和第二半导体内形成有对应于栅极的所述凹槽结构。
在本发明中,前述的导电性是指半导体为n型或p型,而不应理解为其它含义。
进一步的,所述第一半导体与第二半导体之间还可分布有插入层,所述插入层包含或不含所述选定材料,所述凹槽结构的槽底面分布于所述第二半导体与插入层的界面处或者所述插入层内的设定深度处。
优选的,所述插入层的材质包括AlN。
在一些较为具体的实施方案中,所述外延结构包括第一半导体、形成于第一半导体上的第二半导体和形成于第二半导体上的第三半导体,其中第一半导体与第二半导体配合形成异质结构,第三半导体具有与第二半导体不同的导电性,在刻蚀自动终止时,所述第三半导体内除对应于栅极下方的区域之外的区域均被刻蚀除去。
优选的,所述第二半导体上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
其中,所述第一半导体和第二半导体具有相同导电性。例如,所述第一半导体和第二半导体可具有相同导电性,例如均为非故意掺杂n型。
其中,所述第三半导体为p型或n型。例如,若所述HEMT为基于凹槽栅的HEMT,则第三半导体可以为非故意掺杂n型;若所述HEMT为p型栅技术HEMT,则第三半导体可以为p型。
进一步的,所述第三半导体包括第一材料层和形成于所述第一材料层上的第二材料层,所述第二材料层不含所述选定材料,而第一材料层含有所述选定材料,在以刻蚀试剂刻蚀所述第三半导体的过程中,通过调整所述刻蚀试剂中选定物质的含量,依次实现对所述第二材料层和第一材料层的刻蚀,直至形成所述原位钝化层而使刻蚀的自动终止。例如,若需要刻蚀第二材料层p-GaN/第一材料层p-AlGaN,可以使用两种含氧量不同的刻蚀试剂或者只使用一种刻蚀试剂(其中氧含量可调),优选为后者,通过将氧含量调整至合适范围,使之能同时刻蚀第二材料层p-GaN/第一材料层p-AlGaN,但刻蚀不动第二半导体(第一材料层形成于第二半导体上)。
进一步的,所述第三半导体包括形成于所述第二半导体上的第一材料层和形成于所述第一材料层上的第二材料层,所述第一材料层不含所述选定材料,而第二材料层含有所述选定材料,在以刻蚀试剂刻蚀所述第三半导体的过程中,通过调整所述刻蚀试剂中选定物质的含量,依次实现对所述第二材料层和第一材料层的刻蚀,直至到达第一材料层与第二半导体的界面处或第二半导体内的设定深度处时,在所述第二半导体表面或所述第二半导体内形成原位钝化层,使刻蚀自动终止。
例如,在刻蚀时,先以第一刻蚀试剂对所述第二材料层进行刻蚀,之后以第二刻蚀试剂对第一材料层进行刻蚀,直至到达第一材料层与第二半导体的界面处或第二半导体内的设定深度处时,在所述第二半导体表面或所述第二半导体内形成原位钝化层,使刻蚀自动终止,所述第一刻蚀试剂不含所述选定物质,而所述第二刻蚀试剂含有所述选定物质,或者所述第一刻蚀试剂中选定物质的含量低于第二刻蚀试剂中选定物质的含量。当然,亦可以采用含氧量可调的一种刻蚀试剂,通过调整其中的氧含量,而达成与前述方案相同之效果。
其中,前述第一半导体的材质可包括GaN,但不限于此。
其中,前述第二半导体的材质可包括AlGaN、AlInN或AlInGaN,但不限于此。
进一步的,前述第三半导体与第二半导体之间或所述第二半导体与第一半导体之间还可分布有刻蚀终止层,所述刻蚀终止层包含有所述选定材料,刻蚀自动终止于所述刻蚀终止层表面或所述刻蚀终止层内的设定深度处。
优选的,前述刻蚀终止层的材质包括AlN,但不限于此。
其中,前述第三半导体的材质包括p-GaN、p-AlGaN、p-AlInN、p-InGaN或p-AlInGaN,但不限于此。
在一些较为具体的实施方案中,本发明的HEMT器件为基于p型栅的HEMT,其中p型半导体材料不仅仅限于p-GaN。本发明也可以适用于具有其他p型层的增强型HEMT,如p-AlGaN、p-AlInN、p-InGaN、p-AlInGaN及其复合结构等。若p型盖帽层中含Al,那么如果刻蚀过程中通入氧气,也会产生氧化层(Al,Ga)Ox(例如Al2O3),进而遏制进一步的刻蚀,所以可以采用p-AlGaN/p-GaN复合结构,先用不含氧气的气氛去刻蚀含Al的p型层,然后通入氧气刻蚀p-GaN层,刻蚀终止于p-GaN层下方的AlGaN势垒层。
其中,前述第一材料层的材质选自含Al半导体材料,优选自p-AlGaN、p-AlInN、p-InGaN或p-AlInGaN。
其中,前述第二材料层的材质选自不含Al的半导体材料,优选为p-GaN,但不限于此。
其中,前述HEMT的有源区结构包括AlGaN/AlN/GaN异质结、AlInN/AlN/GaN异质结或者AlInGaN/AlN/GaN异质结,但不限于此。
或者,前述HEMT的有源区结构包括双沟道异质结。
其中,前述HEMT的衬底材质包括硅、蓝宝石、碳化硅、氮化镓、氮化铝或石墨烯,但不限于此。
在一些较为具体的实施方案中,一种GaN基增强型HEMT的制备方法包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,并且所述第二半导体具有大于第一半导体的带隙,并且所述第二半导体包含含铝组分;
以含有氧气的刻蚀气体对第二半导体的选定区域进行刻蚀,并在当该选定区域内被刻蚀出凹槽结构时,于凹槽内壁上形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与含铝组分反应生成的耐刻蚀物质聚集形成,所述选定区域对应于栅极,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间;
以及,在所述外延结构上制作电极,获得所述HEMT。
在一些较为具体的实施方案中,一种GaN基增强型HEMT的制备方法包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体上形成有第三半导体;
在第三半导体上制作源极、漏极,
在所述第三半导体、源极和漏极上形成钝化层,之后在钝化层上对应于栅极的区域开设刻蚀窗口;
以含有氧气的刻蚀气体自所述刻蚀窗口处对所述外延结构进行刻蚀,并在当所述外延结构内被刻蚀出凹槽结构时,于凹槽内壁上形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与分布于第二半导体内或第二半导体与第一半导体之间的含铝物质反应生成的耐刻蚀物质聚集形成,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间;
在所述钝化层及所述凹槽结构的内壁上形成介质层,
以及,在所述外延结构上制作栅极。
在该具体实施方案中,所述第三半导体系作为盖帽层,其材质可以选自GaN等。
进一步的,所述的制备方法可以包括:
在第一半导体和第二半导体之间设置插入层,所述插入层包含含铝物质;
以含有氧气的刻蚀气体自所述刻蚀窗口处对所述外延结构进行刻蚀,直至形成所述凹槽结构,所述凹槽结构的槽底面分布于所述插入层表面或所述插入层内的设定深度处。在该实施方案的刻蚀过程中,还可对所述刻蚀气体中的氧气含量进行调整。
在一些较为具体的实施方案中,一种GaN基增强型HEMT的制备方法包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,所述第二半导体具有大于第一半导体的带隙,所述第二半导体上形成有第三半导体,所述第三半导体的导电性与所述第二半导体不同,所述第一半导体与第二半导体之间分布有含铝物质或第二半导体包含含铝物质;
以含有氧气的刻蚀气体对第三半导体的选定区域之外的区域进行刻蚀,当该选定区域之外的区域均被刻蚀除去时,于第三半导体和第二半导体之间或第二半导体表面形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与含铝组分反应生成的耐刻蚀物质聚集形成,所述选定区域对应于栅极;
以及,在所述外延结构上制作电极,获得所述HEMT。
进一步的,所述的制备方法还可以包括:
在第二半导体和第三半导体之间设置有刻蚀终止层,所述刻蚀终止层包含含铝物质;
以含有氧气的刻蚀气体自所述刻蚀窗口处对第三半导体的选定区域之外的区域进行刻蚀,当该选定区域之外的区域均被刻蚀除去时,于刻蚀终止层表面形成所述原位钝化层(此时原位钝化层分布于第三半导体和第二半导体之间)。在该实施方案的刻蚀过程中,也可对所述刻蚀气体中的氧气含量进行调整。
进一步的,所述的制备方法还可以包括:
在第三半导体上制作栅极,
以栅极作为掩模,以含有氧气的刻蚀气体对除第三半导体位于栅极下方的区域之外的区域进行刻蚀,直至形成所述原位钝化层,
之后于所述外延结构上制作源极和漏极。
进一步的,所述的制备方法还可以包括:在刻蚀自动终止后,于所述外延结构上形成钝化层,之后进行电极的制作。
在本发明的前述各实施方案中,可以采用PECVD、MOCVD、ALD等物理、化学方式制成所述HEMT外延结构中的各半导体层、钝化层、介质层,等等。
在本发明的前述各实施方案中,于HEMT器件的制备过程中还包含对有源区进行隔离,通过蒸镀、溅射等方式制备源极、漏极和栅极等操作,这些操作均可采用业界已知的方式实施。
在本发明的前述各实施方案中,所形成的HEMT器件中,源、漏极可与外延结构,例如其中的势垒层(一般为前述的第二半导体)或帽层(一般为前述的第三半导体)形成欧姆接触。
在本发明的前述各实施方案中,所形成的HEMT器件中,栅极可与外延结构,例如其中的势垒层(一般为前述的第二半导体)、p型层或帽层(一般为前述的第三半导体)形成肖特基接触或者欧姆接触,或者,也可在栅极与势垒层、p型层或帽层之间设置介质层(如氧化铝材质的)。
前述源、漏、栅极的材质可以是金属材质的,例如钨、镍、金等,但不限于此。
在本发明的前述各实施方案中,所形成的HEMT器件还可包含或包含场板结构。
在本发明的前述各实施方案中,所形成的HEMT器件的衬底材质可以包括硅、蓝宝石、碳化硅、氮化镓、氮化铝、石墨烯等,且不限于此。
本发明提供的HEMT制备工艺可以实现刻蚀自终止,在无需高铝组分刻蚀终止层且保证不降低刻蚀速率的前提下,同时能够实现刻蚀深度的精确控制,最大程度保证刻蚀区域的二维电子气不受到刻蚀工艺的影响,确保器件电学特性包括输出电流、动态特性阈值电压稳定性等,极大降低采用p型栅技术、槽栅技术制备增强型HEMT的实施难度,保证器件工艺的重复性、均匀性、稳定性。而且,籍由本发明的技术方案,还可在刻蚀工艺中,于半导体表面自然形成原位钝化层,该钝化层能够起到关键的保护作用,有效减小由于后续钝化层沉积工艺而造成的表面损伤等问题以及由此带来的材料与器件电学特性恶化(例如导通电阻变大、电流崩塌效应显著)等问题。
为了使本技术领域的技术人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
p型层刻蚀:在p型层刻蚀过程中,可以全程通入氧气;也可以根据实际需要,在某一段时间通入氧气。此外,p型层也可以是p-AlGaN/p-GaN复合层。据此,提出以下实施例1~实施例3:
实施例1
S1.MOCVD外延生长基于p-GaN/AlGaN/GaN异质结的增强型HEMT外延结构。其中,p型层p-GaN厚度为5~300nm,镁掺杂浓度范围为1018~1021/cm3量级;AlGaN势垒层Al组分x为10%~35%,厚度为5~25nm;AlN插入层约为1nm;GaN沟道层为50~200nm,HEMT外延结构如图3所示。
S2.p-GaN刻蚀。采用光刻胶AZ5214作掩膜,采用ICP(Inductive Coupled Plasma,电感耦合等离子体)刻蚀技术对p-GaN进行刻蚀,刻蚀混合气体为氯气/氧气/氮气,氯气流量10~100sccm,氧气流量为氯气流量的5%~80%,氮气流量为氯气流量的15%~75%,腔体压强10~100mTorr,RF功率10~100W,ICP功率300~2500W,生成氧化层(Al,Ga)Ox厚度约0.5~3nm。如图4所示。
S3.有源区隔离。采用N离子注入技术进行隔离,离子注入能量为150~400KeV离子注入,注入离子剂量1012~1014/cm2,注入深度为超过缓冲层50~250nm左右,如图5所示。
S4.栅极金属沉积。采用磁控溅射进行钨(W)金属沉积,厚度50~200nm,如图6所示。
S5.钝化层沉积。通过PECVD、ICP-CVD、LPCVD等介质层沉积技术,进行SiNx钝化层沉积,厚度50~500nm,如图7所示。
S6.钝化层刻蚀开窗。通过RIE(Reactive Ion Etch,反应离子刻蚀)对SiNx进行刻蚀,实现欧姆接触开窗,如图8所示。
S7.源漏欧姆接触、源场板制备。制备条件:金属Ti/Al/Ni/Au,厚度为20nm/130nm/50nm/150nm,退火条件为890℃,30s,氮气气氛,如图9所示。
S8.引线电极。制备条件:金属Ni/Au,厚度为50nm/400nm,如图10所示。
实施例2
S1.MOCVD外延生长基于p-GaN/AlGaN/GaN异质结的增强型HEMT外延结构。其中,p型层p-GaN厚度为5~300nm,镁掺杂浓度范围为1018~1021/cm3量级;AlGaN势垒层Al组分x为10%~35%,厚度为5~25nm;AlN插入层约为1nm;GaN沟道层为50~200nm,HEMT外延结构如图1所示。
S2.p-GaN刻蚀。采用光刻胶AZ5214作掩膜,采用ICP刻蚀技术对p-GaN进行刻蚀。首先,刻蚀混合气体采用氯气/三氯化硼对p-GaN进行较快速刻蚀,氯气流量10~100sccm,三氯化硼流量为20~250sccm,腔体压强10~100mTorr,RF功率10~100W,ICP功率300~2500W,刻蚀速率80~400nm/min。然后,将刻蚀气体切换成氯气/氧气/氮气,将剩余p-GaN刻蚀完全,氯气流量10~100sccm,氧气流量为氯气流量的5%~80%,氮气流量为氯气流量的15%~75%,腔体压强10~100mTorr,RF功率10~100W,ICP功率300~2500W,生成氧化层(Al,Ga)Ox厚度约0.5~3nm。
S3~S8:同实施例1中S3~S8。完成整个芯片工艺后的器件如图9所示。
实施例3
S1.MOCVD外延生长基于p-AlGaN/p-GaN/AlGaN/GaN异质结的增强型HEMT外延结构。其中,p型层p-AlGaN厚度为5~100nm,镁掺杂浓度范围为1018~1021/cm3量级,Al组分为10%~35%;p型层p-GaN厚度为5~300nm,镁掺杂浓度范围为1018~1021/cm3量级;AlGaN势垒层Al组分x为10%~35%,厚度为5~25nm;AlN插入层约为1nm;GaN沟道层为50~200nm,HEMT外延结构如图11所示。
S2.p-GaN刻蚀。采用光刻胶AZ5214作掩膜,采用ICP刻蚀技术对p-GaN进行刻蚀。首先,刻蚀混合气体采用氯气/三氯化硼/氧气,对p-AlGaN进行刻蚀,氯气流量10~100sccm,三氯化硼流量为20~250sccm,调控氧气流量使其为氯气流量的0%~5%,腔体压强10~100mTorr,RF功率10~100W,ICP功率300~2500W,刻蚀速率80~400nm/min。然后,将刻蚀气体切换成氯气/氧气/氮气,将剩余p-GaN刻蚀完全,氯气流量10~100sccm,氧气流量为氯气流量的5%~80%,氮气流量为氯气流量的15%~75%,腔体压强10~100mTorr,RF功率10~100W,ICP功率300~2500W,生成氧化层(Al,Ga)Ox厚度约0.5~3nm。
S3~S8:同实施例1中S3~S8。完成整个芯片工艺后的器件如图12所示。
在本发明中,对基于p型栅技术制备增强型HEMT而言,器件工艺流程不仅仅限于前述实施例1~3中所述工艺流程,也包括先栅工艺(Gate First,即栅金属与p-GaN通过自对准刻蚀形成)、先钝化工艺(Passivation First,即刻蚀p-GaN后,进行钝化层沉积)等。
槽栅刻蚀:在槽栅刻蚀过程中,通过对氧气含量的调控,实现对不同铝组分外延层的选择性刻蚀,实现选择性刻蚀终止。据此,提出以下实施例4:
实施例4
S1.MOCVD外延生长基于AlGaN/GaN异质结的HEMT外延结构。其中,AlGaN势垒层Al组分含量为10%~35%,厚度为10~35nm;AlN插入层厚度为1~2nm。GaN沟道层为50~200nm,HEMT外延结构如图13所示。
S2.源漏欧姆接触。采用电子束蒸发技术,制备条件:金属Ti/Al/Ni/Au,厚度为20nm/130nm/50nm/150nm。退火条件为800~890℃,30~50s,氮气气氛,如图14所示。
S3.有源区隔离。采用N离子注入技术进行隔离,离子注入能量为150~400KeV离子注入,注入离子剂量1012~1014/cm2,注入深度为超过缓冲层50~250nm左右,如图15所示。
S4.钝化层沉积。通过PECVD、ICP-CVD、LPCVD等介质层沉积技术,进行SiNx钝化层沉积,厚度50~500nm,如图16所示。
S5.栅极开窗。以光刻胶AZ5214为掩膜(1~2μm)通过RIE(Reactive Ion Etch,反应离子刻蚀)对SiNx进行刻蚀,实现栅极开窗,如图17所示。
S6.刻蚀槽栅。在“栅极开窗”的基础上,继续采用光刻胶AZ5214作掩膜,采用ICP刻蚀技术进行刻蚀。具体而言,刻蚀混合气体采用氯气/三氯化硼/氧气,对GaN帽层、AlGaN势垒层进行刻蚀并在AlN插入层实现刻蚀自终止,其中,氯气流量10~100sccm,三氯化硼流量为20~250sccm,调控氧气流量使其为氯气流量的0%~3%,腔体压强10~100mTorr,RF功率50~150W,ICP功率300~2500W,刻蚀速率80~400nm/min,生成氧化层(Al,Ga)Ox厚度约0.5~3nm,如图18所示。
S7.栅介质层沉积。除去光刻胶,通过ALD(Atom Layer Deposition,原子层沉积)技术,进行栅介质层Al2O3沉积,厚度为2~50nm,如图19所示。
S8.栅极金属沉积。采用电子束蒸发技术,制备条件:金属Ni/Au,厚度为50nm/250nm,如图20所示。
S9.源、漏欧姆接触开窗。以光刻胶AZ5214为掩膜(1~2μm),通过等离子体刻蚀(在本实施例中,含氯的等离子体刻蚀Al2O3,含氟的等离子体刻蚀SiNx),实现源、漏欧姆接触开窗,如图21所示。
S10.引线电极。制备条件:金属Ni/Au,厚度为50nm/400nm,如图21所示。
在本发明中,对基于槽栅技术制备增强型HEMT而言,器件工艺流程不仅仅限于前述实施例4中所述刻蚀自终止于AlN插入层的工艺流程,也可包括刻蚀终止于势垒层AlGaN的器件工艺流程。
本说明书中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (28)

1.一种GaN基增强型HEMT的制备方法,其特征在于包括:以含有选定物质的刻蚀试剂对所述HEMT的外延结构中的选定区域进行刻蚀,并使所述选定区域中的选定材料与所述选定物质反应,直至形成足以将刻蚀面覆盖的耐刻蚀物质,从而阻止所述刻蚀试剂对所述外延结构的刻蚀,实现刻蚀的自动终止,同时获得所需的HEMT器件结构。
2.根据权利要求1所述的制备方法,其特征在于包括:在以含有所述选定物质的刻蚀试剂对所述选定区域进行刻蚀的过程中,由所述足量的耐刻蚀物质在刻蚀面上聚集形成原位钝化层,从而实现刻蚀的自动终止。
3.根据权利要求1所述的制备方法,其特征在于包括:至少依据所述选定区域中选定材料的量和/或所需的刻蚀深度,而实时调整刻蚀参数,所述刻蚀参数包括所述刻蚀试剂的用量、所述刻蚀试剂中的选定物质的含量、刻蚀功率中的至少一种,以在实现刻蚀自动终止的同时,获得所需的HEMT器件结构。
4.根据权利要求1所述的制备方法,其特征在于:所述刻蚀试剂选用刻蚀气体。
5.根据权利要求1所述的制备方法,其特征在于:所述选定物质包括含氧物质,优选自含氧气体,优选自氧气、臭氧、二氧化碳或氧化氮,优选为氧气。
6.根据权利要求5所述的制备方法,其特征在于:所述刻蚀气体包含氯气、氮气、氩气、三氯化硼中的任意一种或两种以上的组合与氧气的混合气体。
7.根据权利要求6所述的制备方法,其特征在于:所述刻蚀气体包含氯气、氧气与氮气的混合气体,氯气、氧气与氩气的混合气体,氯气、三氯化硼、氧气与氮气的混合气体,或者,氯气、三氯化硼、氧气与氩气的混合气体。
8.根据权利要求1所述的制备方法,其特征在于:所述选定材料选自含Al半导体材料。优选自AlGaN、AlN、AlInGaN或AlInN。
9.根据权利要求1所述的制备方法,其特征在于还包括:将覆盖在刻蚀面上的所述耐刻蚀物质去除,或者,在覆盖在刻蚀面上的所述耐刻蚀物质上设置钝化层。
10.根据权利要求1所述的制备方法,其特征在于包括:所述外延结构包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,在刻蚀自动终止时,至少于所述第二半导体内形成有对应于栅极的凹槽结构,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间。优选的,所述凹槽结构的内壁上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
11.根据权利要求10所述的制备方法,其特征在于包括:所述第二半导体上还形成有第三半导体,第三半导体具有与第二半导体相同的导电性,在刻蚀自动终止时,于所述第三半导体和第二半导体内形成有对应于栅极的所述凹槽结构。
12.根据权利要求10或11所述的制备方法,其特征在于包括:所述第一半导体与第二半导体之间还分布有插入层,所述插入层包含或不含所述选定材料,所述凹槽结构的槽底面分布于所述第二半导体与插入层的界面处或者所述插入层内的设定深度处。优选的,所述插入层的材质包括AlN。
13.根据权利要求1所述的制备方法,其特征在于包括:所述外延结构包括第一半导体、形成于第一半导体上的第二半导体和形成于第二半导体上的第三半导体,其中第一半导体与第二半导体配合形成异质结构,第三半导体具有与第二半导体不同的导电性,在刻蚀自动终止时,所述第三半导体内除对应于栅极下方的区域之外的区域均被刻蚀除去。优选的,所述第二半导体上覆盖有由所述足量的耐刻蚀物质在刻蚀面上聚集形成的原位钝化层。
14.根据权利要求10、11、13中任一项所述的制备方法,其特征在于:所述第一半导体和第二半导体具有相同导电性。
15.根据权利要求11或13所述的制备方法,其特征在于:所述第三半导体为p型或n型。
16.根据权利要求13所述的制备方法,其特征在于:
所述第三半导体包括第一材料层和形成于所述第一材料层上的第二材料层,所述第二材料层不含所述选定材料,而第一材料层含有所述选定材料,在以刻蚀试剂刻蚀所述第三半导体的过程中,通过调整所述刻蚀试剂中选定物质的含量,依次实现对所述第二材料层和第一材料层的刻蚀,直至形成所述原位钝化层而使刻蚀的自动终止;
或者,所述第三半导体包括形成于所述第二半导体上的第一材料层和形成于所述第一材料层上的第二材料层,所述第一材料层不含所述选定材料,而第二材料层含有所述选定材料,在以刻蚀试剂刻蚀所述第三半导体的过程中,通过调整所述刻蚀试剂中选定物质的含量,依次实现对所述第二材料层和第一材料层的刻蚀,直至到达第一材料层与第二半导体的界面处或第二半导体内的设定深度处时,在所述第二半导体表面或所述第二半导体内形成原位钝化层,使刻蚀自动终止。
17.根据权利要求10、11、13中任一项所述的制备方法,其特征在于:所述第一半导体的材质包括GaN。和/或,所述第二半导体的材质包括AlGaN、AlInN或AlInGaN。
18.根据权利要求13或16所述的制备方法,其特征在于:所述第三半导体与第二半导体之间或所述第二半导体与第一半导体之间还分布有刻蚀终止层,所述刻蚀终止层包含有所述选 定材料,刻蚀自动终止于所述刻蚀终止层表面或所述刻蚀终止层内的设定深度处。优选的,所述刻蚀终止层的材质包括AlN。
19.根据权利要求11、13及16中任一项所述的制备方法,其特征在于:所述第三半导体的材质包括p-GaN、p-AlGaN、p-AlInN、p-InGaN或p-AlInGaN。
20.根据权利要求16所述的制备方法,其特征在于:所述第一材料层的材质选自含Al半导体材料,优选自p-AlGaN、p-AlInN、p-InGaN或p-AlInGaN。和/或,所述第二材料层的材质选自不含Al的半导体材料,优选为p-GaN。
21.根据权利要求1-11、13、16中任一项所述的制备方法,其特征在于:所述HEMT的有源区结构包括AlGaN/AlN/GaN异质结、AlInN/AlN/GaN异质结、AlInGaN/AlN/GaN异质结。或者,所述HEMT的有源区结构包括双沟道异质结。和/或,所述HEMT的衬底材质包括硅、蓝宝石、碳化硅、氮化镓、氮化铝或石墨烯。
22.一种GaN基增强型HEMT的制备方法,其特征在于包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,并且所述第二半导体具有大于第一半导体的带隙,并且所述第二半导体包含含铝组分;
以含有氧气的刻蚀气体对第二半导体的选定区域进行刻蚀,并在当该选定区域内被刻蚀出凹槽结构时,于凹槽内壁上形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与含铝组分反应生成的耐刻蚀物质聚集形成,所述选定区域对应于栅极,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间;
以及,在所述外延结构上制作电极,获得所述HEMT。
23.一种GaN基增强型HEMT的制备方法,其特征在于包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体上形成有第三半导体;
在第三半导体上制作源极、漏极,
在所述第三半导体、源极和漏极上形成钝化层,之后在钝化层上对应于栅极的区域开设刻蚀窗口;
以含有氧气的刻蚀气体自所述刻蚀窗口处对所述外延结构进行刻蚀,并在当所述外延结构内被刻蚀出凹槽结构时,于凹槽内壁上形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与分布于第二半导体内或第二半导体与第一半导体之间的含铝物质反应生成的耐刻蚀物质聚集形成,所述凹槽结构的槽底面分布于所述第二半导体内的设定深度处或所述第二半导体与第一半导体之间;
在所述钝化层及所述凹槽结构的内壁上形成介质层,
以及,在所述外延结构上制作栅极。
24.根据权利要求23所述的制备方法,其特征在于包括:
在第一半导体和第二半导体之间设置插入层,所述插入层包含含铝物质;
以含有氧气的刻蚀气体自所述刻蚀窗口处对所述外延结构进行刻蚀,并在刻蚀过程中调整或不调整所述刻蚀气体中的氧气含量,直至形成所述凹槽结构,所述凹槽结构的槽底面分布于所述插入层表面或所述插入层内的设定深度处。
25.一种GaN基增强型HEMT的制备方法,其特征在于包括:
提供HEMT的外延结构,所述外延结构包括包括主要由第一半导体和第二半导体配合形成的异质结构,所述第二半导体形成于第一半导体上,所述第二半导体具有大于第一半导体的带隙,所述第二半导体上形成有第三半导体,所述第三半导体的导电性与所述第二半导体不同,所述第一半导体与第二半导体之间分布有含铝物质或第二半导体包含含铝物质;
以含有氧气的刻蚀气体对第三半导体的选定区域之外的区域进行刻蚀,并在刻蚀过程中调整或不调整所述刻蚀气体中的氧气含量,当该选定区域之外的区域均被刻蚀除去时,于第三半导体和第二半导体之间或第二半导体表面形成原位钝化层,使刻蚀自动终止,所述原位钝化层主要由氧气与含铝组分反应生成的耐刻蚀物质聚集形成,所述选定区域对应于栅极;
以及,在所述外延结构上制作电极,获得所述HEMT。
26.根据权利要求25所述的制备方法,其特征在于包括:
在第二半导体和第三半导体之间设置有刻蚀终止层,所述刻蚀终止层包含含铝物质;
以含有氧气的刻蚀气体自所述刻蚀窗口处对第三半导体的选定区域之外的区域进行刻蚀,当该选定区域之外的区域均被刻蚀除去时,于刻蚀终止层表面形成所述原位钝化层。
27.根据权利要求25所述的制备方法,其特征在于包括:
在第三半导体上制作栅极,
以栅极作为掩模,以含有氧气的刻蚀气体对除第三半导体位于栅极下方的区域之外的区域进行刻蚀,直至形成所述原位钝化层,
之后于所述外延结构上制作源极和漏极。
28.根据权利要求25所述的制备方法,其特征在于包括:在刻蚀自动终止后,于所述外延结构上形成钝化层,之后进行电极的制作。
CN201610693110.XA 2016-08-19 2016-08-19 GaN基增强型HEMT器件的制备方法 Pending CN107768248A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610693110.XA CN107768248A (zh) 2016-08-19 2016-08-19 GaN基增强型HEMT器件的制备方法
PCT/CN2016/102697 WO2018032601A1 (zh) 2016-08-19 2016-10-20 GaN基增强型HEMT器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610693110.XA CN107768248A (zh) 2016-08-19 2016-08-19 GaN基增强型HEMT器件的制备方法

Publications (1)

Publication Number Publication Date
CN107768248A true CN107768248A (zh) 2018-03-06

Family

ID=61196272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610693110.XA Pending CN107768248A (zh) 2016-08-19 2016-08-19 GaN基增强型HEMT器件的制备方法

Country Status (2)

Country Link
CN (1) CN107768248A (zh)
WO (1) WO2018032601A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817710A (zh) * 2018-12-29 2019-05-28 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法
WO2022099636A1 (zh) * 2020-11-13 2022-05-19 苏州晶湛半导体有限公司 半导体结构的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887872A (zh) * 2019-03-29 2019-06-14 华南理工大学 用于制备凹槽栅增强型器件的精准刻蚀装置及其刻蚀方法
CN111653478B (zh) * 2020-03-13 2022-06-28 厦门市三安集成电路有限公司 一种制作增强型氮化镓功率器件的方法
CN113035938A (zh) * 2021-03-12 2021-06-25 浙江集迈科微电子有限公司 多栅GaN器件及制备方法
CN114220738B (zh) * 2021-12-22 2024-04-30 江苏第三代半导体研究院有限公司 一种GaN基半导体器件及其制备方法
CN114334650B (zh) * 2021-12-30 2024-04-16 桂林理工大学 一种p-GaN HEMT中的新结构
CN114361300A (zh) * 2022-01-05 2022-04-15 深圳市思坦科技有限公司 一种微发光二极管制备方法及微发光二极管

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN102832231A (zh) * 2011-06-16 2012-12-19 富士通株式会社 化合物半导体器件及其制造方法
CN103035672A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103915337A (zh) * 2013-01-09 2014-07-09 富士通半导体股份有限公司 半导体器件及其制造方法
CN104011867A (zh) * 2011-12-23 2014-08-27 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
CN104037221A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN105322008A (zh) * 2014-07-29 2016-02-10 株式会社丰田中央研究所 半导体器件及其制造方法
US20160204243A1 (en) * 2013-11-28 2016-07-14 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106549048A (zh) * 2015-09-16 2017-03-29 中国科学院苏州纳米技术与纳米仿生研究所 基于槽栅技术的iii族氮化物增强型hemt及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
CN103745922A (zh) * 2013-12-09 2014-04-23 中国电子科技集团公司第五十五研究所 GaN高电子迁移率晶体管复合介质绝缘栅的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN102832231A (zh) * 2011-06-16 2012-12-19 富士通株式会社 化合物半导体器件及其制造方法
CN103035672A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN104011867A (zh) * 2011-12-23 2014-08-27 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
CN103915337A (zh) * 2013-01-09 2014-07-09 富士通半导体股份有限公司 半导体器件及其制造方法
US20160204243A1 (en) * 2013-11-28 2016-07-14 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
CN104037221A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN105322008A (zh) * 2014-07-29 2016-02-10 株式会社丰田中央研究所 半导体器件及其制造方法
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106549048A (zh) * 2015-09-16 2017-03-29 中国科学院苏州纳米技术与纳米仿生研究所 基于槽栅技术的iii族氮化物增强型hemt及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817710A (zh) * 2018-12-29 2019-05-28 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法
WO2022099636A1 (zh) * 2020-11-13 2022-05-19 苏州晶湛半导体有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
WO2018032601A1 (zh) 2018-02-22

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN107768248A (zh) GaN基增强型HEMT器件的制备方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
US7939391B2 (en) III-Nitride devices with recessed gates
CN106783994B (zh) 一种抑制电流崩塌效应的增强型hemt器件及其制备方法
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
CN106486363A (zh) 基于p型层的III族氮化物增强型HEMT及其制备方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN102097483B (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN106549048A (zh) 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
CN110429132B (zh) 栅极结构、栅极结构的制造方法和增强型半导体器件
WO2017036025A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN114121655A (zh) 一种基于增强型器件的自终止刻蚀方法及器件
US9236441B2 (en) Nitride-based semiconductor device and method for manufacturing the same
US20230134698A1 (en) Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices
CN115588616B (zh) 一种增强型氮化镓高电子迁移率晶体管制造方法及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180306