CN103035672A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035672A
CN103035672A CN2012103135800A CN201210313580A CN103035672A CN 103035672 A CN103035672 A CN 103035672A CN 2012103135800 A CN2012103135800 A CN 2012103135800A CN 201210313580 A CN201210313580 A CN 201210313580A CN 103035672 A CN103035672 A CN 103035672A
Authority
CN
China
Prior art keywords
layer
electron supply
compound semiconductor
semiconductor device
hole blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103135800A
Other languages
English (en)
Inventor
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035672A publication Critical patent/CN103035672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供化合物半导体器件及其制造方法。实施方案的化合物半导体器件包括：衬底；形成在衬底之上的电子沟道层和电子供给层；形成在电子供给层上或上方的栅电极、源电极和漏电极；形成在电子供给层和栅电极之间的p型半导体层；和形成在电子供给层和p型半导体层之间的空穴阻挡层，空穴阻挡层的带隙大于电子供给层的带隙。

Description

化合物半导体器件及其制造方法
技术领域
本文所讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
近年来，具有在衬底上方依次形成GaN层和AlGaN层的电子器件(化合物半导体器件)出现了蓬勃发展，其中GaN层用作电子沟道层。已知化合物半导体器件之一为GaN基高电子迁移率晶体管(HEMT)。GaN基HEMT巧妙地利用在AlGaN和GaN之间的异质结界面处生成的高密度二维气体(2DEG)。
GaN的带隙是3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。换言之，GaN具有大的击穿场强。GaN也具有大的饱和电子速度。因此，GaN是一种用于可以在高压下操作并且能够产生大的输出的化合物半导体器件的具有很好前景的材料。因此，GaN基HEMT有望用于电动车辆的高效率开关器件和高击穿电压功率器件等。
大部分的GaN基HEMT利用高密度的二维气体进行常通操作。简而言之，即使在栅电压断开时，电流仍可以流动。其原因为在沟道中存在许多电子。另一方面，考虑到故障安全，常断操作对于用于高击穿电压功率器件的GaN基HEMT是重要的。
因此，对各种技术的研究已经涉及实现能够进行常断操作的GaN基HEMT。例如，存在如下结构：在栅电极与有源区域之间形成有含有如Mg等p型杂质的p型GaN层。
然而，很难获得良好的导电特性(如，导通电阻)和操作速度。
[专利文件1]日本公开特许公报号2010-258313
发明内容
本发明的一个目的是提供一种能够在获得良好导电特性的同时实现常断操作的化合物半导体器件以及其制造方法。
根据本实施方案一个方面，化合物半导体器件包括：衬底；形成在衬底之上的电子沟道层和电子供给层；形成在电子供给层上或上方的栅电极、源电极和漏电极；形成在电子供给层与栅电极之间的p型半导体层；以及形成在电子供给层和p型半导体层之间的空穴阻挡层，空穴阻挡层的带隙大于电子供给层的带隙。
根据本实施方案的另一方面，制造化合物半导体器件的方法包括：在衬底之上形成电子沟道层和电子供给层；在电子供给层上或上方形成栅电极、源电极和漏电极；在形成栅电极之前，形成位于电子供给层与栅电极之间的p型半导体层；以及在形成p型半导体层之前，形成位于电子供给层与p型半导体层之间的空穴阻挡层，空穴阻挡层的带隙大于电子供给层的带隙。
附图说明
图1是示出根据第一实施方案的化合物半导体器件的结构的横截面图；
图2是示出GaN基HEMT的栅电极下方的能带结构的图；
图3A是示出一个参考例的结构的横截面图；
图3B是示出所述参考例的能带结构的图；
图4是示出操作时间与漏电极电流之间关系的图；
图5A至图5I是依次示出制造根据第一实施方案的化合物半导体器件的方法的横截面图；
图6是示出蚀刻过程的图；
图7是示出根据第二实施方案的化合物半导体器件的结构的横截面图；
图8是示出根据第三实施方案的化合物半导体器件的结构的横截面图；
图9A至图9B是依次示出制造根据第四实施方案的化合物半导体器件的方法的横截面图；
图10是示出根据第五实施方案的分立封装件的图；
图11是示出根据第六实施方案的功率因子校正(PFC)电路的布线图；
图12是示出根据第七实施方案的电源装置的布线图；
图13是示出根据第八实施方案的高频放大器的布线图；
具体实施方式
本发明申请人广泛地研究了在现有技术中在设置有p型GaN时为何难以获得良好的导电特性(如导通电阻)和操作速度的原因。结果发现：p型半导体层中的空穴扩散到2DEG的沟道侧；空穴与电子逆向移动；以及空穴累积在沟道层的位于源电极正下方的深的部分(底部)处。累积的空穴提高了沟道的电势并且增加了对抗在沟道中移动的电子的导通电阻。此外，由于空穴累积改变了电流路径，所以操作速度受到变化的影响。因此，基于这些理解，本发明人产生提供抑制空穴扩散的阻挡层的想法。
下面将参考附图对实施方案进行详细描述。
(第一实施方案)
将描述第一实施方案。图1是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
在第一实施方案中，如图1所示，在衬底1(例如Si衬底)之上形成化合物半导体堆叠结构7。化合物半导体堆叠结构7包括缓冲层2、电子沟道层3、间隔层4、电子供给层5和空穴阻挡层6。例如，缓冲层2可以是例如大约10nm至2000nm厚的AlN层和/或AlGaN层。例如，电子沟道层3可以是大约1000nm至3000nm厚的i-GaN层(有意不使用杂质掺杂)。例如，间隔层4可以是约5nm厚的i-Al0.2Ga0.8N层(有意不使用杂质掺杂)。例如，电子供给层5可以是大约30nm厚的n型AlGaN(n-Al0.2Ga0.8N)层。例如，电子供给层5可以掺杂有大约5×1018/cm3的作为n型杂质的Si。例如，空穴阻挡层6可以是大约2nm厚的AlN层。
在化合物半导体堆叠结构7中形成有限定元件区域的元件隔离区域20。在元件区域中，在空穴阻挡层6中形成有凹部10s和10d。在凹部10s中形成有源电极11s，并且在凹部10d中形成有漏电极11d。凹部10s和10d可以省略，并且空穴阻挡层6可以保留在电子供给层5与源电极11s和漏电极11d之间。当源电极11s和漏电极11d与电子供给层5直接接触时，接触电阻较低并且性能较好。在平面图中，在源电极11s与漏电极11d之间的空穴阻挡层6的区域上形成有盖层8。盖层8可以是如大约50nm厚的p型GaN(p-GaN)层。盖层8可以使用如大约5×1019/cm3的作为p型掺杂剂的Mg进行掺杂。盖层8是p型半导体层的一个实例。
形成绝缘膜12以在空穴阻挡层6上方的覆盖源电极11s和漏电极11d。在绝缘膜12中形成开口13g以露出盖层8，在开口13g中形成有栅电极11g。形成绝缘膜14以在绝缘膜12上方的覆盖栅电极11g。虽然用于绝缘膜12和14的材料没有具体地限制，但是例如可以使用Si氮化物膜。绝缘膜12和14是终端化膜(termination film)的一个实例。
图2是示出在如此构造的GaN基HEMT的栅电极下方的能带结构图；图3B是示出在图3A中示出的参考例的能带结构的图。从图2到图3A明显可见，当向参考例(不包括空穴阻挡层6)中的栅电极11g施加电压时，空穴很容易向上扩散到沟道。另一方面，在本实施方案中，因为设置有空穴阻挡层6，即使给栅电极11g施加电压，空穴也几乎不会从p型盖层8扩散到2DEG的沟道。因此，可以抑制由于空穴扩散，引起的导通电阻增加以及电流路径变化，并且可以获得良好的导电特性。如图4所示，例如在本实施方案中可以获得稳定的漏电极电流Id，而在参考例中，在所经过的时间内漏电极电流Id降低。
当空穴阻挡层6的氮化物半导体的晶格常数小于电子供给5的晶格常数时，电子沟道层3附近的2DEG的密度较高并且导通电阻较低。
接下来，将说明制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法。图5A至图5I是依次示出了制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图；
首先，如图5A所示，可以通过如金属有机气相外延(MOVPE)和分子束外延(MBE)等晶体生长工艺在衬底1上方形成缓冲层2、电子沟道层3、间隔层4和电子供给层5。在通过MOVPE形成AlN层、AlGaN层和GaN层的工艺中，可以使用作为Al源的三甲基铝(TMA)气体、作为Ga源的三甲基镓(TMG)气体和作为N源的氨气的混合气体。在工艺中，根据待生长的化合物半导体的组成来适当地设置三甲基铝气体和三甲基镓气体的供应的开/关及其流量。对于所有化合物半导体层共用的氨气的流量可以设置为大约100ccm至10LM。生长压力可以调节为约50托至300托，以及生长温度可以调节为大约如1000℃至1200℃。在生长n型化合物半导体层的工艺中，例如，可以通过将包含Si的SiH4气体以预定的流量添加到混合气体中来将Si掺杂到化合物半导体层中。将Si的剂量调节为约1×1018/cm3至1×1020/cm3(例如，5×1018/cm3或5×1018/cm3左右)。
接下来，如图5B所示，例如，可以通过如MOVPE和MBE等晶体生长工艺在电子供给层5上方形成空穴阻挡层6。空穴阻挡层6可与缓冲层2、电子沟道层3、隔离层4和电子供给层5连续地形成。在这种情况下，为了形成空穴阻挡层6，可以停止TMG气体和SiH4气体的供给而可以继续TMA气体和NH3气体的供给。从而可以获得化合物半导体堆叠结构7。
此后，如图5C所示，例如，可以通过如MOVPE和MBE等晶体生长工艺在空穴阻挡层6的上方形成盖层8。盖层8可以与缓冲层2、电子沟道层3、隔离层4、电子供给层5和空穴阻挡层6连续地形成。例如，对盖层8的Mg的剂量调节为约5×1019/cm3至1×1020/cm3(例如5×1019/cm3或5×1019/cm3左右)。然后进行退火以活化Mg。
接下来，如图5D所示，在化合物半导体堆叠结构7和盖层8中形成限定元件区域的元件隔离区域20。在形成元件隔离区域20的过程中，例如在盖层8上形成光刻胶图案以选择性地露出待形成元件隔离区域20的区域，并且通过使用光刻胶图案作为掩模来注入离子如Ar离子。或者，可以使用含氯气体通过使用光刻胶图案作为蚀刻掩模以干法蚀刻来蚀刻盖层8和化合物半导体堆叠结构7。
此后，如图5E所示，蚀刻盖层8以将其保留在待形成栅电极的区域中。在图案化盖层8的过程中，例如，在盖层8上方形成光刻胶图案以覆盖待保留盖层8的区域，然后使用含氯气体通过使用光刻胶图案作为蚀刻掩模以干法蚀刻来蚀刻盖层8。
然后，如图5F所示，凹部10s和凹部10d形成在元件区域中的空穴阻挡层6中。在形成凹部10s和10d的过程中，例如，在化合物半导体堆叠结构7和盖层8上方形成光刻胶图案以露出待形成凹部10s和10d的区域，并且使用含氯的气体通过使用光刻胶图案作为蚀刻掩模以干法蚀刻来蚀刻空穴阻挡层6。接下来，在凹部10s中形成源电极11s，并且在凹部10d中形成漏电极11d。例如，可以通过剥离工艺来形成源电极11s和漏电极11d。更具体地，形成光刻胶图案以露出待形成源电极11s和漏电极11d的区域，例如，在使用光刻胶作为生长掩模的情况下通过蒸镀工艺在整个表面上形成金属膜，然后将光刻胶图案与沉积在其上的金属膜部分一起移除。在形成金属膜的工艺中，例如，可以形成大约20nm厚的Ta膜，然后可以形成大约200nm厚的Al膜。然后如在氮气氛中在400℃至1000℃(例如550℃)下对金属膜进行退火，从而确保欧姆特性。
然后如图5G所示，在整个表面上形成绝缘膜12。优选地，通过原子层沉积(ALD)、等离子体辅助化学气相沉积(CVD)或溅射来形成绝缘膜12。
接下来，如图5H所示，在绝缘膜12中形成开口13g以在平面图中在源电极11s和漏电极11d之间的位置处露出盖层8。
接下来，如图5I所示，在开口13g中形成栅电极11g。可以通过如剥离工艺来形成栅电极11g。更具体地，形成光刻胶图案以露出待形成栅电极11g的区域，例如在利用光刻胶图案作为生长掩模的情况下通过如蒸镀工艺在整个表面上形成金属膜，然后将光刻胶图案和沉积其上的金属膜的部分一起移除。在形成金属膜的工艺中，例如可以形成大约30nm厚的Ni膜，然后可以形成大约400nm厚的Au膜。此后，在绝缘膜12上形成绝缘膜14以覆盖栅电极11g。
由此可制造根据第一实施方案的GaN基HEMT。
注意，与盖层8的GaN和空穴阻挡层6的AlGaN之间的干法蚀刻有关的蚀刻选择性大。因此，如图6所示，对于蚀刻盖层8而言，一旦露出空穴阻挡层6的表面，则进行蚀刻就变得异常困难。换句话说，能够进行利用空穴阻挡层6作为蚀刻阻挡物(etching stopper)的干法蚀刻。因此，干法蚀刻可以容易地控制。另一方面，与盖层8的GaN和电子供给层5的GaN之间的干法蚀刻有关的蚀刻选择性小。因此，如图6所示，当制造参考例的GaN基HEMT时，即使露出空穴阻挡层6的表面，蚀刻也容易进行。因此，进行相对复杂的控制如时间控制。
如果没有空穴阻挡层6，则在对Mg进行活化的退火期间，作为p型杂质的Mg可能扩散到沟道中。本实施方案能够阻止这样的Mg扩散。
应该注意，空穴阻挡层6不具体地限于AlN层和AlGaN层，例如，可以使用其Al成分高于电子供给层5的Al成分的AlGaN层用于空穴阻挡层6。或者，例如，InAlN层可以用于空穴阻挡层6。当AlGaN层用于空穴阻挡层6时，空穴阻挡层6的组成可以由AlyGa1-yN(x＜y≤1)表示，电子供给层的组成由AlxGa1-xN(0＜x＜1)表示。当InAlN层用于空穴阻挡层6时，穴阻挡层的组成可以由InzAl1-zN(0≤z≤1)表示，电子供给层的组成由AlxGa1-xN(0＜x＜1)表示。如果空穴阻挡层6是AlN层，则空穴阻挡层6的厚度为优选1nm或更大和3nm或更小(如2nm)，如果空穴阻挡层6是AlGaN层或InAlN层，则优选为3nm或更大和8nm或更小(如5nm)。当空穴阻挡层6比上述优选范围的下限薄时，则空穴阻挡性能可能低。当空穴阻挡层6比上述优选范围的上限厚时，常断操作可能相对困难。此外，如上所述，当空穴阻挡层6的氮化物半导体的晶格常数小于电子供给层5的晶格常数时，在电子沟道层附近的2DEG的密度可能较高并且导通电阻可能较低。
(第二实施方案)
接下来，将说明第二实施方案。图7是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
与第一实施方案相比，在第二实施方案中，在平面图中空穴阻挡层6在源电极11s和漏电极11d之间延伸，在平面图中空穴阻挡层6仅设置在栅电极11g下方。其他结构与第一实施方案相似。
此外，类似于第一实施方案，如此构造的第二实施方案在存在空穴阻挡层6的情况下成功实现了抑制导通电阻增加和电流路径改变的效果。
(第三实施方案)
接下来，将说明第三实施方案。图8是示出根据第三实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图；
与第一实施方案相比，使栅电极11g与化合物半导体堆叠结构7形成肖特基接触，第三实施方案在栅电极11g和化合物半导体堆叠结构7之间采用绝缘膜12，以允许绝缘膜12用作栅极绝缘膜。简言之，在绝缘膜12中没有形成开口13g，并且采用MIS型结构。
此外，类似于第一实施方案，如此构造的第三实施方案在空穴阻挡层6存在的情况下成功地实现了抑制导通电阻增加和电流路径改变的效果。
用于绝缘膜12的材料没有具体地限制，其中优选的实例包括Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氮氧化物。氧化铝是特别优选的。绝缘膜12的厚度可以是2nm至200nm(例如10nm或10nm左右)。
(第四实施方案)
接下来，将说明第四实施方案。图9A至图9B是依次示出制造根据第四实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
在本实施方案中，首先，如图9A所示，与第一实施方案相似，进行直到形成电子供给层5的过程。应该注意，电子供给层5形成为使得其比在第一实施方案中的电子供给层稍微厚大约2nm。然后停止TMA气体和TMG气体的供给，而继续供给NH3气体，并且保持相同或更高的温度。优选地，保持的温度在用于形成电子供给层5的温度与比其高出50℃的温度之间。保持时间取决于保持温度，并且当温度保持为用于形成电子供给层5的温度时，优选地保持时间为5分钟左右。在特定温度下的保持优先地从电子供给层5的AlGaN中除去Ga。因此，电子供给层5的表面处的Ga分数下降并且Al分数增加。简言之，如图9B所示，在电子供给层5的表面中形成空穴阻挡层6。应该注意，保持温度越高，尽管除去速率越高，但是时间控制越难。在保持之后，与第一实施方案相似地进行包括从盖层8的形成直到绝缘膜14的形成的过程。
因为待形成的化合物半导体层的种类少于第一实施方案，所以相比第一实施方案，第四实施方案使得控制较为容易。
在通过保持(退火)形成空穴阻挡层6之后，可以在空穴阻挡层6上方形成AlN层等。
(第五实施方案)
第五实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图10是示出根据第五实施方案的分立封装件的图。
在第五实施方案中，如图10所示，使用管芯粘合剂234(如钎料)将根据第一至第五实施方案中任一实施方案的化合物半导体器件的HEMT 210的背面固定到焊盘(land)(管芯焊垫)233。导线235d(如Al线)的一端接合到连接至漏电极11d的漏极焊垫226d，并且导线235d的另一端接合到与焊盘233为一体的漏极引线232d。导线235s(例如Al导线)的一端接合到连接至源电极11s的源极焊垫226s，并且导线235s的另一端接合到与焊盘233分开的源极引线232s。导线235g(如Al导线)的一端接合到连接至漏电极11g的漏极焊垫226g，并且导线235g的另一端接合到与焊盘233分开的栅极引线232g。使用模制树脂231来对焊盘233、HEMT芯片210等进行封装，以使栅极引线232g的一部分、漏极引线232d的一部分和源极引线232s的一部分向外突出。
例如，可以通过以下步骤制造分立封装件。首先，使用管芯粘合剂234(如钎料)将HEMT芯片210接合至引线框的焊盘233。接下来，使用导线235g、235d和235s，通过导线接合分别将栅极焊垫226g连接到引线框的栅极引线232g、将漏极焊垫226d连接到引线框的漏极引线232d以及将源极焊垫226s连接到引线框的源极引线232s。使用模制树脂231通过传递模制过程进行模制。然后将引线框切掉。
(第六实施方案)
接下来，将说明第六实施方案。第六实施方案涉及配有包括GaN基HEMT的化合物半导体器件的PFC(功率因子校正)电路。图11是示出根据第六实施方案的PFC电路的布线图。
PFC电路250具有开关元件(晶体管)251、二极管252、扼流线圈253、电容器254和255、二极管电桥256和AC电源(AC)257。开关元件251的漏电极、二极管252的阳极端子和扼流线圈253的一个端子彼此连接。开关元件251的源电极、电容器254的一个端子和电容器255的一个端子彼此连接。电容器254的另一个端子以及扼流线圈253的另一个端子彼此连接。电容器255的另一个端子和二极管252的阴极端子彼此连接。开关元件251的栅电极连接有栅极驱动器。AC 257通过二极管电桥256连接在电容器254的两个端子之间。在电容器255的两个端子之间连接有DC电源(DC)。在本实施方案中，将根据第一至第四实施方案的任一种实施方案的化合物半导体器件用作开关元件251。
在制造PFC电路250的过程中，例如使用如钎料将开关元件251连接到二极管252、扼流线圈253等。
(第七实施方案)
接下来，将说明第七实施方案。第七实施方案涉及配有包括GaN基HEMT的化合物半导体器件的电源装置。图12是示出根据第七实施方案的电源装置的布线图。
该电源装置包括高电压一次侧电路261、低电压二次侧线圈262和布置在一次侧电路261与二次侧线圈262之间的变压器263。
一次侧电路261包括根据第六实施方案的PFC电路250和逆变电路，所述逆变电路可以是例如连接在PFC电路250的电容器255的两个端子之间的全电桥逆变电路260。全电桥逆变电路260包括多个(在本实施方案中为4个)开关元件264a、264b、264c和264d。
二次侧电路262包括多个(在本实施方案中为3个)开关元件265a、265b和265c。
在本实施方案中，将根据第一至第四实施方案中的任一种实施方案的化合物半导体器件用作PFC电路250的开关元件251，并且将其用于全电桥逆变电路260的开关元件264a、264b、264c与264d。PFC电路250和全电桥逆变电路260为一次侧电路261的部件。另一方面，将硅基的一般MIS-FET(场效应晶体管)用于二次侧电路262的开关元件265a、265b和265c。
(第八实施方案)
接下来，将说明第八实施方案。第八实施方案涉及配有包括GaN基HEMT的化合物半导体器件的高频放大器。图13是示出根据第八实施方案的高频放大器的布线图。
高频放大器包括数字预失真电路271、混频器272a、272b和功率放大器273。
数字预失真电路271补偿输入信号的非线性失真。混频器272a将交流信号与已补偿了非线性失真的输入信号进行混合。功率放大器273包括根据第一至第四实施方案中的任一实施方案的化合物半导体器件，并且将与交流电信号混合的输入信号进行放大。在所示出的本实施方案的实例中，当切换时，输出侧的信号可以通过混频器272b与交流信号进行混合，并且可以被送回到数字预失真电路271。
用于化合物半导体堆叠结构的化合物半导体层的组成没有特别的限制，可以使用GaN、AlN和InN等。还可以使用它们的混合晶体。
栅电极、源电极和漏电极的构造不限于上面描述的实施方案中的构造。例如，它们可以通过单层来构造。形成这些电极的方法不限于剥离工艺。在源电极的形成之后的退火可以省略，只要可以获得欧姆特性即可。可以对栅电极进行退火。
在本实施方案中，衬底可以是碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底和GaAs衬底或类似材料。衬底可以是导电衬底、半绝缘衬底和绝缘衬底中的任一种。
根据上面所描述的化合物半导体器件等，在存在有空穴阻挡层的情况下，在实现常断操作的同时可以获得良好的导电特性。

Claims (18)

1.一种化合物半导体器件，包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层和所述栅电极之间的p型半导体层；和
形成在所述电子供给层和所述p型半导体层之间的空穴阻挡层，所述空穴阻挡层的带隙大于所述电子供给层的带隙。
2.根据权利要求1所述的化合物半导体器件，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示，以及
所述空穴阻挡层的组成由AlyGa1-yN(x＜y≤1)表示。
3.根据权利要求1所述的化合物半导体器件，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示，以及
所述空穴阻挡层的组成由InzAl1-zN(0≤z≤1)表示。
4.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述电子沟道层是GaN层。
5.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述p型半导体层是包含Mg的GaN层。
6.根据权利要求1至3中任一项所述的化合物半导体器件，还包括形成在所述栅电极和所述p型半导体层之间的栅极绝缘膜。
7.根据权利要求1至3中任一项所述的化合物半导体器件，还包括覆盖在所述栅电极与所述源电极之间的区域和所述栅电极与所述漏电极之间的区域中的每一个区域中的所述电子供给层的终端化膜。
8.一种电源装置，包括：
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层和所述栅电极之间的p型半导体层；和
形成在所述电子供给层和所述p型半导体层之间的空穴阻挡层，所述空穴阻挡层的带隙大于所述电子供给层的带隙。
9.一种放大器，包括：
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层和所述栅电极之间的p型半导体层；和
形成在所述电子供给层和所述p型半导体层之间的空穴阻挡层，所述空穴阻挡层的带隙大于所述电子供给层的带隙。
10.一种制造化合物半导体器件的方法，包括：
在衬底之上形成电子沟道层和电子供给层；
在所述电子供给层上或上方形成栅电极、源电极和漏电极；
在形成所述栅电极之前，形成位于所述电子供给层与所述栅电极之间的p型半导体层；以及
在形成所述p型半导体层之前，形成位于所述电子供给层与所述p型半导体层之间的空穴阻挡层，所述空穴阻挡层的带隙大于所述电子供给层的带隙。
11.根据权利要求10所述的制造化合物半导体器件的方法，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示，以及
所述空穴阻挡层的组成由AlyGa1-yN(x＜y≤1)表示。
12.根据权利要求10所述的制造化合物半导体器件的方法，其中
所述电子供给层的组成由AlxGa1-xN(0＜x＜1)表示，以及
所述空穴阻挡层的组成由InzAl1-zN(0≤z≤1)表示。
13.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，其中形成所述空穴阻挡层包括从所述电子供给层的表面除去Ga。
14.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，其中形成所述p型半导体层包括使用所述空穴阻挡层作为蚀刻阻挡物通过干法蚀刻进行图案化。
15.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，其中所述电子沟道层为GaN层。
16.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，其中所述p型半导体层是包含Mg的GaN层。
17.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，还包括在所述栅电极与所述p型半导体层之间形成栅极绝缘膜。
18.根据权利要求10至12中任一项所述的制造化合物半导体器件的方法，还包括形成覆盖在所述栅电极与所述源电极之间的区域和所述栅电极与所述漏电极之间的区域中的每一个区域中的所述电子供给层的终端化膜。
CN2012103135800A 2011-09-28 2012-08-29 化合物半导体器件及其制造方法 Pending CN103035672A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011212994A JP2013074179A (ja) 2011-09-28 2011-09-28 化合物半導体装置及びその製造方法
JP2011-212994 2011-09-28

Publications (1)

Publication Number Publication Date
CN103035672A true CN103035672A (zh) 2013-04-10

Family

ID=47910279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103135800A Pending CN103035672A (zh) 2011-09-28 2012-08-29 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130075751A1 (zh)
JP (1) JP2013074179A (zh)
KR (1) KR101358586B1 (zh)
CN (1) CN103035672A (zh)
TW (1) TWI472036B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN107808916A (zh) * 2017-10-09 2018-03-16 浙江帅康电气股份有限公司 Led晶元及其制备方法和led灯
CN110071167A (zh) * 2018-01-23 2019-07-30 意法半导体股份有限公司 具有降低的导通状态电阻的常关断型hemt及其制造方法
CN112133749A (zh) * 2020-09-15 2020-12-25 西安电子科技大学芜湖研究院 一种p型帽层增强型hemt器件及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067596B1 (ko) * 2013-05-03 2020-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
WO2015037288A1 (ja) * 2013-09-12 2015-03-19 トヨタ自動車株式会社 高電子移動度トランジスタ及びその製造方法
US10867792B2 (en) 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
KR102156377B1 (ko) * 2014-02-21 2020-09-15 엘지이노텍 주식회사 반도체 소자
JP2016058539A (ja) * 2014-09-09 2016-04-21 三菱電機株式会社 高電子移動度トランジスタの製造方法
JP6591169B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US9876082B2 (en) * 2015-04-30 2018-01-23 Macom Technology Solutions Holdings, Inc. Transistor with hole barrier layer
JP6604036B2 (ja) * 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6234975B2 (ja) 2015-10-02 2017-11-22 株式会社豊田中央研究所 半導体装置
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
EP3605593A4 (en) * 2017-03-31 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. SEMICONDUCTOR DEVICE
JP7032641B2 (ja) * 2018-01-11 2022-03-09 富士通株式会社 化合物半導体装置及びその製造方法
US10797153B2 (en) * 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
JP2020061414A (ja) * 2018-10-05 2020-04-16 ローム株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
CN112310210A (zh) 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
WO2022051933A1 (en) * 2020-09-09 2022-03-17 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing thereof
CN112335056A (zh) * 2020-09-09 2021-02-05 英诺赛科(苏州)科技有限公司 半导体装置结构和其制造方法
CN114551590A (zh) 2020-11-26 2022-05-27 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN115274846B (zh) * 2022-09-26 2023-01-10 晶通半导体(深圳)有限公司 高电子迁移率晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) * 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
CN101009325A (zh) * 2006-01-27 2007-08-01 松下电器产业株式会社 晶体管
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
JP3974061B2 (ja) 2003-03-14 2007-09-12 日本無線株式会社 ヘテロ接合電界効果トランジスタ
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2008153330A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
KR101694883B1 (ko) * 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
JP5691138B2 (ja) * 2009-04-28 2015-04-01 日亜化学工業株式会社 電界効果トランジスタ及びその製造方法
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) * 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
CN101009325A (zh) * 2006-01-27 2007-08-01 松下电器产业株式会社 晶体管
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DEBDEEP JENA ET AL: "Magnetotransport properties of a polarization-doped three-dimensional electron slab", 《PHYS. REV. B》, vol. 67, 29 April 2003 (2003-04-29), pages 153306 - 153312 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN107808916A (zh) * 2017-10-09 2018-03-16 浙江帅康电气股份有限公司 Led晶元及其制备方法和led灯
CN110071167A (zh) * 2018-01-23 2019-07-30 意法半导体股份有限公司 具有降低的导通状态电阻的常关断型hemt及其制造方法
US11538922B2 (en) 2018-01-23 2022-12-27 Stmicroelectronics S.R.L. Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
CN112133749A (zh) * 2020-09-15 2020-12-25 西安电子科技大学芜湖研究院 一种p型帽层增强型hemt器件及其制备方法

Also Published As

Publication number Publication date
US20130075751A1 (en) 2013-03-28
KR101358586B1 (ko) 2014-02-04
TW201314906A (zh) 2013-04-01
TWI472036B (zh) 2015-02-01
JP2013074179A (ja) 2013-04-22
KR20130034585A (ko) 2013-04-05

Similar Documents

Publication Publication Date Title
CN103035672A (zh) 化合物半导体器件及其制造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
CN103311290B (zh) 半导体器件及制造半导体器件的方法
CN103325822B (zh) 化合物半导体器件及其制造方法
KR101458292B1 (ko) 화합물 반도체 장치 및 그의 제조 방법
CN103367419B (zh) 化合物半导体器件及其制造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
CN103367420B (zh) 化合物半导体器件及其制造方法
CN103022116B (zh) 化合物半导体器件及其制造方法
CN103035670B (zh) 化合物半导体器件及其制造方法
JP2014229838A (ja) 半導体装置及び半導体装置の製造方法
KR20130035173A (ko) 반도체 장치 및 그 제조 방법
US9461135B2 (en) Nitride semiconductor device with multi-layer structure electrode having different work functions
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
CN103035699B (zh) 化合物半导体装置及其制造方法
CN103022117B (zh) 化合物半导体器件及其制造方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
CN103000683B (zh) 化合物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140804

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140804

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410