CN112335056A - 半导体装置结构和其制造方法 - Google Patents

半导体装置结构和其制造方法 Download PDF

Info

Publication number
CN112335056A
CN112335056A CN202080003476.4A CN202080003476A CN112335056A CN 112335056 A CN112335056 A CN 112335056A CN 202080003476 A CN202080003476 A CN 202080003476A CN 112335056 A CN112335056 A CN 112335056A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
layer
device structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080003476.4A
Other languages
English (en)
Inventor
杨超
周春华
赵起越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN112335056A publication Critical patent/CN112335056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了半导体装置结构和其制造方法。所述半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、阻挡层、第三氮化物半导体层以及栅极结构。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，并且所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙。所述阻挡层安置在所述第二氮化物半导体层上，并且所述阻挡层的能隙大于所述第二氮化物半导体层的能隙。所述第三氮化物半导体层掺杂有杂质并且安置在所述阻挡层上。所述栅极结构安置在所述第三氮化物半导体层上。

Description

半导体装置结构和其制造方法
技术领域
本公开涉及一种半导体装置结构，并且更具体地涉及一种具有位于栅极结构与氮化物半导体层之间的阻挡层的半导体装置结构。
背景技术
包含直接能隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(heterojunction bipolartransistor，HBT)、异质结场效应晶体管(heterojunction field effect transistor，HFET)、高电子迁移率晶体管(high-electron-mobility transistor，HEMT)、调制掺杂FET(modulation-doped FET，MODFET)等。
发明内容
根据本公开的一些实施例，一种半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、阻挡层、第三氮化物半导体层以及栅极结构。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，并且所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙。所述第三氮化物半导体层掺杂有杂质并且安置在所述第二氮化物半导体层上。所述阻挡层与所述第三氮化物半导体层接触，并且所述阻挡层的能隙大于所述第二氮化物半导体层的能隙。所述栅极结构安置在所述第三氮化物半导体层上。
根据本公开的一些实施例，一种半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、阻挡层以及栅极结构。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，并且所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙。所述第三氮化物半导体层安置在所述第二氮化物半导体层上。所述第三氮化物半导体层包含邻近所述第二氮化物半导体层的第一表面和远离所述第二氮化物半导体层的第二表面。所述栅极结构安置在所述第三氮化物半导体层的所述第二表面上。所述阻挡层安置在所述栅极结构与所述第二氮化物半导体层之间。所述阻挡层的能隙大于所述第二氮化物半导体层的能隙。
根据本公开的一些实施例，一种制造半导体装置结构的方法包含：提供衬底；在所述衬底上形成第一氮化物半导体层；在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙；在所述第二氮化物半导体层上形成第三氮化物半导体层；在所述第三氮化物半导体层上形成阻挡层，其中所述阻挡层的能隙大于所述第二氮化物半导体层的能隙；以及在所述第三氮化物半导体层上形成栅极结构。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置结构的横截面视图。
图2是根据本公开的一些实施例的半导体装置结构的横截面视图。
图3是根据本公开的一些实施例的半导体装置结构的横截面视图。
图4是根据本公开的一些实施例的半导体装置结构的横截面视图。
图5是根据本公开的一些实施例的半导体装置结构的横截面视图。
图6是根据本公开的一些实施例的半导体装置结构的横截面视图。
图7是根据本公开的一些实施例的半导体装置结构的横截面视图。
图8是根据本公开的一些实施例的半导体装置结构的横截面视图。
图9是根据本公开的一些实施例的半导体装置结构的横截面视图。
图10是比较半导体装置结构的电压的波形示意图。
图10A、图10B和图10C展示了不同时间处的比较半导体装置结构的一或多个空穴的分布状态。
图11是比较半导体装置结构的波形示意图。
图11A、图11B和图11C展示了不同时间处的比较半导体装置结构的一或多个空穴的分布状态。
图12A、图12B、图12C和图12D展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
图13A、图13B和图13C展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
贯穿附图和详细描述，使用相同的附图标记来指示相同或类似的部件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，在以下描述中，对在第二特征之上或上形成或安置第一特征的引用可以包含将第一特征和第二特征形成或安置成直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成和安置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
本公开提供了一种半导体装置结构，所述半导体装置结构包含能隙大于AlGaN的能隙的阻挡层(或空穴阻挡层)。阻挡层可以限制一或多个空穴被栅极结构穿过耗尽层提取，并且因此可以在高温反向偏置(high temperature reverse bias，HTRB)下增强半导体装置结构的可靠性。阻挡层可以限制一或多个空穴在耗尽层中累积，并且因此可以在高温栅极偏置(high temperature gate bias，HTGB)下增强半导体装置结构的可靠性。本公开的半导体装置结构可以应用于但不限于HEMT装置，尤其是在低压HEMT装置、高压HEMT装置和射频(radio frequency，RF)HEMT装置中。
图1是根据本公开的一些实施例的半导体装置结构1a的横截面视图。半导体装置结构1a可以包含衬底10、缓冲层20、氮化物半导体层30、氮化物半导体层40、电极51、电极52、栅极结构53、阻挡层60a和氮化物半导体层70。
衬底10可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。
缓冲层20可以安置在衬底10上。缓冲层20可以被配置成减少由于衬底10与氮化物半导体层30之间的位错导致的缺陷。缓冲层20可以包含但不限于氮化物，如AlN、AlGaN等。
氮化物半导体层30可以安置在缓冲层20上。氮化物半导体层30可以包含III-V族层。氮化物半导体层30可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层30可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。氮化物半导体层30的厚度的范围可以为但不限于约0.5μm到约10μm。
氮化物半导体层40可以安置在氮化物半导体层30上。氮化物半导体层40可以包含III-V族层。氮化物半导体层40可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层40的能隙可以大于氮化物半导体层30的能隙。氮化物半导体层40可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。氮化物半导体层40的厚度的范围可以为但不限于约10nm到约100nm。
在氮化物半导体层40与氮化物半导体层30之间形成有异质结，并且异质结的极化在氮化物半导体层30中形成二维电子气(two-dimensional electron gas，2DEG)区域。
电极51(或源电极或源极结构)可以安置在氮化物半导体层40上。电极51可以与氮化物半导体层40接触。电极51可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极51可以电连接到接地。电极51可以电连接到虚拟接地。电极51可以电连接到真实接地。
电极52(或漏电极或漏极结构)可以安置在氮化物半导体层40上。电极52可以与氮化物半导体层40接触。电极52可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。
氮化物半导体层70(或耗尽层)可以安置在氮化物半导体层40上。氮化物半导体层70可以与氮化物半导体层40直接接触。氮化物半导体层70可以掺杂有杂质。氮化物半导体层70可以包含p型掺杂剂。经过审慎思考，氮化物半导体层70可以包含p掺杂GaN层、p掺杂AlGaN层、p掺杂AlN层或其它合适的III-V族层。p型掺杂剂可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。
氮化物半导体层70可以被配置成控制氮化物半导体层30中的2DEG的浓度。氮化物半导体层70可以用于耗尽氮化物半导体层70正下方的2DEG。
氮化物半导体层70可以包含表面701(或上表面)、表面702(或侧表面)和表面703(或下表面)。表面701可以与表面703相对。表面703可以从表面701延伸到表面702。表面703可以与氮化物半导体层40接触。
栅极结构53可以安置在氮化物半导体层70上。栅极结构53可以包含栅极材料。栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
电极51和电极52可以安置在栅极结构53的两个相对侧面上。尽管电极51和电极52安置在图1中的栅极结构53的两个相对侧面上，但是电极51、电极52以及栅极结构53由于设计要求可以在本公开的其它实施例中具有不同配置。
然而，尽管未在图1中展示，但是经过审慎思考，电极51的结构可以在本申请的一些其它实施例中变化或改变。然而，尽管未在图1中展示，但是经过审慎思考，电极52的结构可以在本申请的一些其它实施例中变化或改变。例如，电极51的一部分可以定位于氮化物半导体层30中或在氮化物半导体层中延伸。电极52的一部分可以定位于氮化物半导体层30中或在氮化物半导体层中延伸。电极51可以安置在氮化物半导体层30上。电极52可以安置在氮化物半导体层30上。电极51可以穿透氮化物半导体层40以接触氮化物半导体层30。电极52可以穿透氮化物半导体层40以接触氮化物半导体层30。
阻挡层60a(或空穴阻挡层)可以安置在栅极结构53与氮化物半导体层40之间。阻挡层60a可以安置在栅极结构53与氮化物半导体层70之间。氮化物半导体层70可以由阻挡层60a与栅极结构53分离。阻挡层60a可以安置在氮化物半导体层70上。阻挡层60a可以安置在氮化物半导体层70的表面701上。阻挡层60a可以与氮化物半导体层70接触。阻挡层60a可以与氮化物半导体层70的表面701接触。阻挡层60a可以与氮化物半导体层70的表面702不接触。阻挡层60a可以与氮化物半导体层70的表面703不接触。氮化物半导体层70的一部分可以从阻挡层60a中暴露。氮化物半导体层70的表面701的一部分可以从阻挡层60a中暴露。栅极结构53可以安置在阻挡层60a上。栅极结构53可以与阻挡层60a接触。栅极结构53的表面531(或下表面)可以与阻挡层60a接触。栅极结构53可以覆盖阻挡层60a。栅极结构53可以完全覆盖阻挡层60a。栅极结构的表面532(或侧表面)可以与阻挡层60a的侧表面共面。
阻挡层60a的能隙可以大于氮化物半导体层40的能隙。阻挡层60a的能隙可以为约4.0eV到约4.5eV。阻挡层60a的能隙可以为约4.5eV到约5.0eV。阻挡层60a的能隙可以为约5.0eV到约5.5eV。阻挡层60a的能隙可以为约5.5eV到约6.0eV。阻挡层60a可以包含镓。阻挡层60a可以包含氧化镓。氧化镓可以包含Ga2O3。阻挡层60a可以包含氮氧化镓。氮氧化镓可以包含GaOxN1-x，其中0<x<1。阻挡层60a可以包含金刚石。阻挡层60a可以包含氮化铝。阻挡层60a可以包含其组合。阻挡层60a的能隙可以大于氮化物半导体层70的能隙。
栅极结构53、阻挡层60a和氮化物半导体层70可以形成金属-绝缘体-半导体(MIS)结构。与肖特基接触相比，MIS结构可以辅助减少漏电流并增强击穿电压。因此，可以改善半导体装置结构1a的栅极电压摆动。
在高温栅极偏置(HTGB)下，一或多个空穴可以从栅极结构53流入氮化物半导体层70中。当对栅极结构执行HTGB时，由于耗尽层中一或多个空穴的累积，阈值电压可以进行不可逆地转移。如图1所示，阻挡层60a可以安置在氮化物半导体层70与栅极结构53之间。阻挡层60a的能隙大于氮化物半导体层40的能隙，阻挡层的能隙限制一或多个空穴从栅极结构53流到氮化物半导体层70并且阻止一或多个空穴在氮化物半导体层70中的累积。因此，半导体装置结构1a的阈值电压可以保持不变。
图2是根据本公开的一些实施例的半导体装置结构1b的横截面视图。除了半导体装置结构1b的阻挡层60b可以完全覆盖氮化物半导体层70的表面701之外，半导体装置结构1b的结构可以类似于半导体装置结构1a。阻挡层60b的一部分可以从栅极结构53中暴露。
图3是根据本公开的一些实施例的半导体装置结构1c的横截面视图。除了半导体装置结构1c的阻挡层60c可以包围氮化物半导体层70之外，半导体装置结构1c的结构可以类似于半导体装置结构1a。阻挡层60c可以围绕氮化物半导体层70。阻挡层60c可以与氮化物半导体层70的表面702接触。阻挡层60c可以共形地安置在氮化物半导体层70上。
图4是根据本公开的一些实施例的半导体装置结构1d的横截面视图。除了半导体装置结构1d的阻挡层60d可以安置在氮化物半导体层40上之外，半导体装置结构1d的结构可以类似于半导体装置结构1c。阻挡层60d可以与氮化物半导体层40接触。阻挡层60d可以与氮化物半导体层40的表面401(或上表面)接触。阻挡层60d可以与电极51接触。阻挡层60d可以与电极52接触。阻挡层60d可以安置在氮化物半导体层70与电极51之间。阻挡层60d可以安置在氮化物半导体层70与电极52之间。
图5是根据本公开的一些实施例的半导体装置结构1e的横截面视图。
阻挡层60e可以安置在氮化物半导体层40与氮化物半导体层70之间。阻挡层60e可以与氮化物半导体层70的表面703接触。阻挡层60e可以与氮化物半导体层70的表面701不接触。阻挡层60e可以与氮化物半导体层70的表面702不接触。氮化物半导体层70可以由阻挡层60e与氮化物半导体层40分离。氮化物半导体层70可以覆盖阻挡层60e。氮化物半导体层70可以完全覆盖阻挡层60e。氮化物半导体层70的表面702可以与阻挡层60e的侧表面共面。
在高温反向偏置(HTRB)下，栅极结构和漏极之间的电场可能会引起碰撞电离，从而产生一对空穴和电子。此空穴可以穿过耗尽层被栅极结构提取，这会降低耗尽层的质量。当执行HTRB时，阈值电压可能由于耗尽层的退化而不可逆地转移。进一步地，还可能增加泄漏电流。在本实施例中，阻挡层60e安置在氮化物半导体层70与氮化物半导体层40之间。阻挡层60e的能隙大于氮化物半导体层40的能隙，阻挡层的能隙限制一或多个空穴从氮化物半导体层40流到栅极结构53，由此阻止氮化物半导体层70劣化。因此，半导体装置结构1e的阈值电压可以保持不变。半导体装置结构1e的泄漏电流可以保持不变。
图6是根据本公开的一些实施例的半导体装置结构1f的横截面视图。除了半导体装置结构1f的阻挡层60f可以从电极51延伸到电极52之外，半导体装置结构1f的结构可以类似于半导体装置结构1e。阻挡层60f的一部分可以从氮化物半导体层70中暴露。氮化物半导体层70可以覆盖阻挡层60f的一部分。
图7是根据本公开的一些实施例的半导体装置结构1g的横截面视图。除了阻挡层60g可以包含部分601和部分602之外，半导体装置结构1g的结构可以类似于半导体装置结构1f。
部分601可以与部分602分离。部分601可以由氮化物半导体层70与部分602分离。部分601可以安置在氮化物半导体层70与氮化物半导体层40之间。部分602可以安置在栅极结构53与氮化物半导体层70之间。部分601可以与氮化物半导体层70的表面703接触。部分602可以与氮化物半导体层70的表面701接触。氮化物半导体层70可以安置在部分601与部分602之间。氮化物半导体层70的表面702可以与部分601的侧表面共面。栅极结构53的表面532可以与部分602的侧表面共面。
图8是根据本公开的一些实施例的半导体装置结构1h的横截面视图。除了半导体装置结构1h的阻挡层60h可以与氮化物半导体层70的表面701、表面702和表面703接触，半导体装置结构1h的结构可以类似于半导体装置结构1g。氮化物半导体层70由阻挡层60h覆盖。氮化物半导体层70由阻挡层60h密封。
图9是根据本公开的一些实施例的半导体装置结构1i的横截面视图。除了阻挡层60i可以不与电极51接触之外，半导体装置结构1i的结构可以类似于半导体装置结构1f。氮化物半导体层40的定位于氮化物半导体层70与电极51之间的部分可以从阻挡层60i中暴露。阻挡层60i可以覆盖氮化物半导体层40的定位于氮化物半导体层70与电极52之间的部分。
图10是HTGB下的比较半导体装置结构2的电压的波形示意图。电压可以在VL与VH之间切换。当执行电压VL时，半导体装置结构2处于断开状态。当执行电压VH，半导体装置结构2处于接通状态。例如，可以在HTGB下对栅极结构53'施加正电压；衬底10'可以连接到接地；电极51'可以连接到接地；电极52'可以连接到接地。
图10A、图10B和图10C分别展示了不同时间处(如图10的时间t(1)、t(2)和t(3))的比较半导体装置结构2的一或多个空穴的累积。
参考图10A，半导体装置结构2可以包含衬底10'、缓冲层20'、氮化物半导体层30'、氮化物半导体层40'、电极51'、电极52'、栅极结构53'和氮化物半导体层70'，其可以与衬底10、缓冲层20、氮化物半导体层30、氮化物半导体层40、电极51、电极52、栅极结构53和氮化物半导体层70相同或类似。半导体装置结构2在氮化物半导体层70'与栅极结构53'之间不包含阻挡层。在HTGB下，可以将一定量的一或多个空穴从栅极结构53'注入到氮化物半导体层70'中，并且然后所述空穴流到氮化物半导体层30和氮化物半导体层40的界面，从而耗尽2DEG。在时间t(1)处，可能消耗几乎所有空穴以耗尽2DEG，并且氮化物半导体层70'中未累积空穴。
参考图10B，在时间t(2)处，半导体装置结构2在时间t(1)之后切换一次。在HTGB下，一或多个空穴从栅极结构53'流到氮化物半导体层70'的速度可以大于所述一或多个空穴从氮化物半导体层70'流到氮化物半导体层30'的速度。因此，某一或一些空穴81可以在氮化物半导体层70'中累积。
参考图10C，在时间t(3)处，半导体装置结构2在时间t(1)之后切换两次。随着半导体装置结构2的切换次数的增加，更多的一或多个空穴81可以在氮化物半导体层70'中累积。因此，半导体装置结构2的阈值电压可以不可逆地转移。
图11是HTRB下的比较半导体装置结构3的波形示意图。电压可以在VL与VH之间切换。当执行电压VL时，半导体装置结构3处于断开状态。当执行电压VH，半导体装置结构3处于接通状态。例如，可以在HTRB下对电极52'施加正电压；衬底10'可以连接到接地；栅极结构53'可以连接到接地；电极51'可以连接到接地。
图11A、图11B和图11C分别展示了不同时间处(如图10的时间t(1)、t(2)和t(3))的比较半导体装置结构的一或多个空穴的累积。
参考图11A，半导体装置结构3的结构可以与半导体装置结构2的结构类似或相同。在HTRB下，由于碰撞电离，可以产生一或多个空穴。可以由栅极结构53'提取一或多个空穴。在时间t(1)处，由于半导体装置结构2尚未切换，因此未出现由于碰撞电离(impactionization)产生的一或多个空穴。
参考图11B，在时间t(2)处，半导体装置结构3在时间t(1)之后切换一次。可以由栅极结构53'产生并提取一或多个空穴。当栅极结构53'穿过氮化物半导体层70'提取一或多个空穴81时，氮化物半导体层70'中可能会产生缺陷82，这会使氮化物半导体层70'劣化。
参考图11C，在时间t(3)处，半导体装置结构3在时间t(1)之后切换两次。随着半导体装置结构3的切换次数的增加，可以由栅极结构53'穿过氮化物半导体层70'提取更多一或多个空穴81，从而在氮化物半导体层70'中产生更多缺陷82。因此，半导体装置结构3的阈值电压可以不可逆地转移。
图12A、图12B、图12C和图12D展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
参考图12A，提供了衬底10。可以在衬底10上形成有缓冲层20、氮化物半导体层30、氮化物半导体层40和氮化物半导体层70。缓冲层20、氮化物半导体层30和氮化物半导体层40例如可以通过金属有机化学气相沉积(metal organic chemical vapor deposition，MOCVD)、外延生长或其它合适的沉积步骤来形成。氮化物半导体层70可以通过外延技术形成。
参考图12B，可以在氮化物半导体层40和氮化物半导体层70上共形地形成有半导体材料60。半导体材料60可以在形成氮化物半导体层70之后沉积在氮化物半导体层40上。半导体材料60可以通过如边缘限定的膜馈送生长(edge-defined film-fed growth，EFG)等热生长来形成。半导体材料60还可以通过使用等离子体来形成。例如，首先可以形成如镓层等III族半导体层，并且然后可以在含氧气体下执行等离子体，之后用含氮气体进行退火，从而形成半导体材料60。含氧气体可以包含氧气、臭氧或其他合适的气体。含氮气体可以包含氮气、氨气或其它合适的气体。
参考图12C，可以去除半导体材料60的一部分以形成阻挡层60a。半导体材料60可以通过例如湿法技术、干法技术或其它合适的技术去除。
参考图12D，可以形成电极51、电极52和栅极结构53以形成与如图1所描述和展示的半导体装置结构1a相同或类似的半导体装置结构。
图13A、图13B和图13C展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
参考图13A，可以在氮化物半导体层40上形成有半导体材料60。半导体材料60可以沉积在氮化物半导体层40上，然后形成氮化物半导体层70。
参考图13B，可以对半导体材料60图案化以形成阻挡层60e。
参考图13C，可以形成电极51、电极52、栅极结构53以及氮化物半导体层70以形成与如图5所描述和展示的半导体装置结构1e相同或类似的半导体装置结构。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或操作时的不同朝向。可以以其它方式朝向设备(旋转80度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应当理解，当元件被称为“连接到”或“耦接到”另一元件时，所述元件可以直接连接到或耦接到另一元件，或可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或给定范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文所公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (20)

1.一种半导体装置结构，其包括：
衬底；
第一氮化物半导体层，所述第一氮化物半导体层安置在所述衬底上；
第二氮化物半导体层，所述第二氮化物半导体层安置在所述第一氮化物半导体层上，并且所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙；
第三氮化物半导体层，所述第三氮化物半导体层掺杂有杂质并且安置在所述第二氮化物半导体层上；
阻挡层，所述阻挡层与所述第三氮化物半导体层接触，并且所述阻挡层的能隙大于所述第二氮化物半导体层的能隙；以及
栅极结构，所述栅极结构安置在所述第三氮化物半导体层上。
2.根据权利要求1所述的半导体装置结构，其中所述阻挡层的能隙大于所述第三氮化物半导体层的能隙。
3.根据权利要求1所述的半导体装置结构，其中所述阻挡层的材料包括氧化镓、氮氧化镓、金刚石、氮化铝或其组合。
4.根据权利要求1所述的半导体装置结构，其中所述阻挡层安置在所述第三氮化物半导体层与所述栅极结构之间。
5.根据权利要求1所述的半导体装置结构，其中所述阻挡层与所述栅极结构接触。
6.根据权利要求1所述的半导体装置结构，其中所述阻挡层覆盖所述栅极结构的下表面。
7.根据权利要求1所述的半导体装置结构，其中所述阻挡层覆盖所述第三氮化物半导体层的上表面。
8.根据权利要求1所述的半导体装置结构，其中所述阻挡层覆盖所述第三氮化物半导体层的侧表面。
9.根据权利要求1所述的半导体装置结构，其中所述阻挡层覆盖所述第二氮化物半导体层的上表面。
10.根据权利要求1所述的半导体装置结构，其中所述阻挡层安置在所述第三氮化物半导体层与所述第二氮化物半导体层之间。
11.根据权利要求1所述的半导体装置结构，其中所述阻挡层覆盖所述第三氮化物半导体层的下表面。
12.一种半导体装置结构，其包括：
衬底；
第一氮化物半导体层，所述第一氮化物半导体层安置在所述衬底上；
第二氮化物半导体层，所述第二氮化物半导体层安置在所述第一氮化物半导体层上，并且所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙；
第三氮化物半导体层，所述第三氮化物半导体层安置在所述第二氮化物半导体层上，其中所述第三氮化物半导体层包括邻近所述第二氮化物半导体层的第一表面和远离所述第二氮化物半导体层的第二表面；
栅极结构，所述栅极结构安置在所述第三氮化物半导体层的所述第二表面上；以及
阻挡层，所述阻挡层安置在所述栅极结构与所述第二氮化物半导体层之间，其中所述阻挡层的能隙大于所述第二氮化物半导体层的能隙。
13.根据权利要求12所述的半导体装置结构，其中所述阻挡层的能隙大于所述第三氮化物半导体层的能隙。
14.根据权利要求12所述的半导体装置结构，其中所述阻挡层的材料包括氧化镓、氮氧化镓、金刚石、氮化铝或其组合。
15.根据权利要求12所述的半导体装置结构，其中所述阻挡层覆盖所述栅极结构的下表面。
16.根据权利要求12所述的半导体装置结构，其中所述阻挡层覆盖所述第三氮化物半导体层的所述第二表面。
17.根据权利要求12所述的半导体装置结构，其中所述阻挡层覆盖所述第三氮化物半导体层的所述第一表面。
18.根据权利要求12所述的半导体装置结构，其中所述第三氮化物半导体层进一步包括第三表面，所述第三表面从所述第一表面延伸到所述第二表面，并且所述阻挡层覆盖所述第三氮化物半导体层的所述第三表面。
19.一种用于制造半导体装置结构的方法，所述方法包括：
提供衬底；
在所述衬底上形成第一氮化物半导体层；
在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层的能隙大于所述第一氮化物半导体层的能隙；
在所述第二氮化物半导体层上形成第三氮化物半导体层；
在所述第三氮化物半导体层上形成阻挡层，其中所述阻挡层的能隙大于所述第二氮化物半导体层的能隙；以及
在所述第三氮化物半导体层上形成栅极结构。
20.根据权利要求19所述的方法，其中在所述第三氮化物半导体层上形成所述阻挡层包括：
在所述第三氮化物半导体层上形成III族半导体层；
用包括氧气的第一气体处理所述III族半导体层；以及
用包括氮气的第二气体使所述III族半导体层退火。
CN202080003476.4A 2020-09-09 2020-09-09 半导体装置结构和其制造方法 Pending CN112335056A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/114196 WO2022051932A1 (en) 2020-09-09 2020-09-09 Semiconductor device structures and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112335056A true CN112335056A (zh) 2021-02-05

Family

ID=74301990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003476.4A Pending CN112335056A (zh) 2020-09-09 2020-09-09 半导体装置结构和其制造方法

Country Status (3)

Country Link
US (1) US11862722B2 (zh)
CN (1) CN112335056A (zh)
WO (1) WO2022051932A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4272254A4 (en) * 2021-03-05 2024-03-06 Huawei Tech Co Ltd GALLIUM NITRIDE POWER TRANSISTOR

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054623A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 半導体装置
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN104051522A (zh) * 2014-07-02 2014-09-17 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN205752162U (zh) * 2015-06-19 2016-11-30 半导体元件工业有限责任公司 半导体封装
US20200105917A1 (en) * 2018-09-27 2020-04-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015026629A (ja) 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP2014029991A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
CN108155099A (zh) 2017-12-22 2018-06-12 中国科学院苏州纳米技术与纳米仿生研究所 一种包含介质层的p型栅HEMT器件及其制作方法
CN109585545B (zh) * 2019-01-15 2020-11-06 中山大学 一种增强型半导体器件及其制备方法
CN110190116B (zh) 2019-04-30 2021-12-31 大连理工大学 一种高阈值电压常关型高电子迁移率晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054623A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 半導体装置
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN104051522A (zh) * 2014-07-02 2014-09-17 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN205752162U (zh) * 2015-06-19 2016-11-30 半导体元件工业有限责任公司 半导体封装
US20200105917A1 (en) * 2018-09-27 2020-04-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4272254A4 (en) * 2021-03-05 2024-03-06 Huawei Tech Co Ltd GALLIUM NITRIDE POWER TRANSISTOR

Also Published As

Publication number Publication date
US11862722B2 (en) 2024-01-02
US20220310834A1 (en) 2022-09-29
WO2022051932A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US8779438B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP5595685B2 (ja) 半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US7683399B2 (en) Transistor
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
US11502170B2 (en) Semiconductor device and manufacturing method thereof
CN110634867B (zh) 半导体装置及其制造方法
WO2022126308A1 (en) Semiconductor device and fabrication method thereof
CN112119505A (zh) 半导体装置结构及其制造方法
US20220399444A1 (en) Semiconductor device and fabrication method thereof
US11862722B2 (en) Semiconductor device structures and methods of manufacturing the same
CN111989780B (zh) 半导体装置结构和其制造的方法
CN112368842B (zh) 半导体装置结构和其制造方法
CN115602715A (zh) 一种半导体装置及其形成方法
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
US20220376101A1 (en) Semiconductor device and fabrication method thereof
WO2024103247A1 (en) Semiconductor device structure and method of manufacturing the same
WO2024040563A1 (en) Semiconductor device structures and methods of manufacturing the same
CN117374102A (zh) 半导体器件及其制造方法
CN115832041A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210205

RJ01 Rejection of invention patent application after publication