CN103035670B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035670B
CN103035670B CN201210266938.9A CN201210266938A CN103035670B CN 103035670 B CN103035670 B CN 103035670B CN 201210266938 A CN201210266938 A CN 201210266938A CN 103035670 B CN103035670 B CN 103035670B
Authority
CN
China
Prior art keywords
metal film
type semiconductor
semiconductor layer
layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210266938.9A
Other languages
English (en)
Other versions
CN103035670A (zh
Inventor
镰田阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN103035670A publication Critical patent/CN103035670A/zh
Application granted granted Critical
Publication of CN103035670B publication Critical patent/CN103035670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。一种化合物半导体器件的实施方案，包括：衬底；形成在衬底之上的电子沟道层和电子供给层；形成在电子供给层上或上方的栅电极、源电极和漏电极；形成在电子供给层与栅电极之间的第一p型半导体层；以及形成在源电极和漏电极中的至少之一与电子供给层之间的第二p型半导体层。第二p型半导体层上的源电极和漏电极之一包括：第一金属膜；以及在第一金属膜的栅电极侧上接触第一金属膜的第二金属膜，并且第二金属膜的电阻高于第一金属膜的电阻。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
近年来，利用氮化物基化合物半导体的包括高饱和电子迁移率和宽带隙的优势强劲开发高击穿电压高输出化合物半导体器件。例如，开发致力于场效应晶体管诸如高电子迁移率晶体管(HEMT)。其中具有AlGaN层作为电子供给层的GaN基HEMT吸引了许多关注。在GaN基HEMT中，由于在AlGaN与GaN之间晶格常数的差异，在AlGaN层中出现晶格畸变，该畸变引起沿着其的压电极化，并且因此在AlGaN层之下的GaN层的上部中产生高密度的二维电子气。这种构造确保高输出。
然而，由于小型化的原因，GaN基HEMT有时不能支持长时间使用。而且，为了实现常断操作，存在通过在栅电极与电子供给层之间形成p型GaN层来消除二维电子气的技术，但是如果设置p型GaN层，则可能发生电流崩塌并且特性可能劣化。
[专利文献1]日本公开特许公报第10-12872号
[专利文献2]日本公开特许公报第2003-209246号
[专利文献3]日本公开特许公报第07-131005号
[专利文献4]日本公开特许公报第10-104985号
[专利文献5]日本公开特许公报第2010-192771号
发明内容
本发明的一个目的是提供一种能够长时间稳定操作的化合物半导体器件及其制造方法。
根据实施方案的一个方面，一种化合物半导体器件包括：衬底；形成在衬底之上的电子沟道层和电子供给层；形成在电子供给层上或上方的栅电极、源电极和漏电极；形成在电子供给层与栅电极之间的第一p型半导体层；以及形成在源电极和漏电极中的至少之一与电子供给层之间的第二p型半导体层。在第二p型半导体层上的源电极和漏电极中的所述之一包括：第一金属膜；以及在第一金属膜的栅电极侧上接触第一金属膜的第二金属膜，并且第二金属膜的电阻高于第一金属膜的电阻。
根据实施方案的另一方面，一种制造化合物半导体器件的方法，包括：在衬底之上形成电子沟道层和电子供给层；在电子供给层上或上方形成第一p型半导体层和第二p型半导体层；在电子供给层上或上方形成栅电极、源电极和漏电极。在第一p型半导体层上方形成栅电极。在第二p型半导体层上形成源电极和漏电极中的至少之一。形成栅电极、源电极和漏电极包括：形成第一金属膜；以及形成在第一金属膜的栅电极侧上接触第一金属膜的第二金属膜，并且第二金属膜的电阻高于第一金属膜的电阻，第一金属膜和第二金属膜在第二p型半导体层上的源电极和漏电极之一中。
附图说明
图1A是示出一个参考实施例的结构的图；
图1B是示出所述参考实施例中电流路径的图；
图1C是示出所述参考实施例的特性的曲线图；
图2A是示出根据第一实施方案的化合物半导体器件的结构的横截面图；
图2B是示出根据第一实施方案的化合物半导体器件中电流路径的图；
图3A和图3B是示出根据第一实施方案的化合物半导体器件的特性的图；
图4A到图4L是依次示出制造根据第一实施方案的化合物半导体器件的方法的横截面图；
图5是示出根据第二实施方案的化合物半导体器件的结构的横截面图；
图6A到图6E是依次示出制造根据第二实施方案的化合物半导体器件的方法的横截面图；
图7是示出根据第三实施方案的化合物半导体器件的结构的横截面图；
图8A到图8D是依次示出制造根据第三实施方案的化合物半导体器件的方法的横截面图；
图9A是示出根据第四实施方案的化合物半导体器件的结构的横截面图；
图9B是示出根据第五实施方案的化合物半导体器件的结构的横截面图；
图9C是示出根据第六实施方案的化合物半导体器件的结构的横截面图；
图10A是示出根据第七实施方案的化合物半导体器件的结构的横截面图；
图10B是示出根据第八实施方案的化合物半导体器件的结构的横截面图；
图10C是示出根据第九实施方案的化合物半导体器件的结构的横截面图；
图11A是示出根据第十实施方案的化合物半导体器件的结构的横截面图；
图11B是示出根据第十一实施方案的化合物半导体器件的结构的横截面图；
图12是示出根据第十二实施方案的分立封装件的图；
图13是示出根据第十三实施方案的功率因子校正(PFC)电路的布线图；
图14是示出根据第十四实施方案的电源装置的布线图；以及
图15是示出根据第十五实施方案的高频放大器的布线图。
具体实施方式
本发明人研究了为了实现常断操作而在栅电极与电子供给层之间设置有p型GaN层的GaN基HEMT的寿命。具体地，用图1A中示出的参考实施例进行了研究。如图1A所示，该参考实施例包括：形成在衬底101之上的GaN层(电子沟道层)102和AlGaN层103(电子供给层)，以及形成在AlGaN层103上的源电极107s和漏电极107d。在俯视图中，源电极107s与漏电极107d之间的AlGaN层103上形成有p型GaN层104和栅电极107g。
作为对参考实施例中电流路径的研究的结果，发现电流密度在源电极107s和漏电极107d中局部增加，由于小型化，所以源电极107s和漏电极107d中的每一个均是肖特基电极。换言之，在源电极107s和漏电极107d中大部分电流都在接近栅电极107g的区域中流动，并且电流路径110集中到所述区域中。以下解释原因。图1B中示出源电极附近的电阻。
存在其中电流在源电极107s中横向流动的电流路径的电阻值Rele、其中电流在AlGaN层103中纵向流动的电流路径的电阻值RC、以及其中电流在GaN层102的二维电子气(2DEG)层中横向流动的电流路径的电阻值R2DEG。关于电流路径可能有两种非常极端的情况。一种情况是其中电流在AlGaN层103中从GaN层102纵向流动和在源电极107s中横向流动的通路111。另一种情况是其中电流在源电极107s下GaN层102中的2DEG中从GaN层102横向流动和在AlGaN层103中纵向流动的通路112。关于两个通路111和112，因为电阻值Rele远低于电阻值R2DEG，所以大多数电流在通路111中流动。因此，出现电流密度非常高的区域。换言之，如图1C所示，在图1A中的源电极107s的右端处的电流密度极大地高于在左端处的电流密度。当存在其中电流密度非常高的区域时，由于高电流密度本身和与高电流密度相关联的温度增加使得在该区域附近发生电迁移。因而源电极107s等可能被改变等损坏，并且电阻值增加。当源电极107s和源电极配线的Au膜接触时，产生作为高电阻物质的紫斑并且使源电极107s劣化。这些现象也出现在漏电极107d中。
此外，发现电流崩塌发生并且特性降低，这是因为执行干法蚀刻来形成p型GaN层104，AlGaN层103被蚀刻损坏，并且AlGaN层103的表面变得粗糙。
以下将参考附图对实施方案进行详细描述。
(第一实施方案)
将描述第一实施方案。图2A和2B是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的图。
在第一个实施方案中，如图2A所示，在衬底诸如Si衬底之上形成化合物半导体层叠结构6。化合物半导体层叠结构6包括：缓冲层2、电子沟道层3、间隔层4以及电子供给层5。例如，缓冲层2可以是约100nm厚的AlN层。例如，电子沟道层3可以是约3μm厚的非有意掺杂有杂质的i-GaN层。例如，间隔层4可以是约5nm厚的非有意掺杂有杂质的i-AlGaN层。例如，电子供给层5可以是约30nm厚的n型AlGaN(n-AlGaN)层。电子供给层5可以掺杂有例如约5×1018/cm3的Si作为n型杂质。
在化合物半导体层叠结构6之上形成p型半导体层7。p型半导体层7可以是p型GaN(p-GaN)层。例如，p型半导体层7可以掺杂有约5×1019/cm3的Mg作为p型杂质。在化合物半导体层叠结构6和p型半导体层7中形成有限定元件区域的元件隔离区20。p型半导体层7形成为使得化合物半导体层叠结构6的一部分从p型半导体层7露出在元件区域中。源电极11s形成在p型半导体层7上，并且起漏电极作用的金属膜11da形成在化合物半导体层叠结构6的一部分上，该部分是从p型半导体层7露出的部分。在俯视图中，p型半导体层7的在源电极11s与金属膜11da之间的位置处设置有凸部7a。例如，p型半导体层7在凸部7a的位置处的厚度为(30nm)或更大。p型半导体层7的在凸部7a的源电极11s侧的部分比凸部7a薄，例如该部分的厚度为(5nm)或更小。在凸部7a的金属膜11da侧不存在p型半导体层。凸部7a是第一p型半导体层的实例，而且p型半导体层7的在源电极11s下方的部分是第二p型半导体层的实例。
源电极11s包括：金属膜11sa和位于金属膜11sa的金属膜11da侧的金属膜11sb。金属膜11sb的电阻高于金属膜11sa的电阻。金属膜11sa和金属膜11sb相互接触。金属膜11sa与p型半导体层7之间的接触面积可以例如是金属膜11sb与p型半导体层7之间的接触面积的约100倍，不过这取决于金属膜11sa和金属膜11sb的材料。例如，Ti膜和在Ti膜上的Al膜的堆叠可以用于金属膜11sa和金属膜11da，Ni膜和在Ni膜上的Au膜的堆叠可以用于金属膜11sb。金属膜11sa是第一金属膜的实例，并且金属膜11sb是第二金属膜的实例。
绝缘膜12形成为使得绝缘膜12覆盖在p型半导体层7和电子供给层5之上的源电极11s和金属膜11da，在绝缘膜12中形成开口13g以露出p型半导体层7的凸部7a，并且在开口13g中形成栅电极11g。例如Ti膜和在Ti膜上的Al膜的堆叠体可以用于栅电极11g。绝缘膜14形成为使得绝缘膜14覆盖在绝缘膜12之上的栅电极11g。用于绝缘膜12和绝缘膜14的材料没有具体的限制，例如可以使用Si氮化物膜。绝缘膜12和绝缘膜14是终端化膜的实例。
在由此构造的GaN基HEMT中，栅电极11g与电子供给层5之间设置有或更厚的凸部7a。因此，导带(Ec)被拉起，并且几乎不存在其中导带(Ec)低于费米能级(EF)的区域。据此，当施加到栅电极11g的电压是0V时，换言之，当晶体管处于截止状态时，在栅电极11g之下几乎不存在2DEG，并且可以实现常断操作。
如图2B所示，关于电流路径可能有两种非常极端的情况。一种是其中电流在间隔层4、电子供给层5和p型半导体层7中从电子沟道层3纵向流动并且在源电极11s中横向流动的通路31。另外一种是其中电流在源电极11s下方的电子沟道层3的2DEG中从电子沟道层3横向流动并且在间隔层4、电子供给层5和p型半导体层7中纵向流动的通路32。尽管在通路32的电子沟道层3中的2DEG的电阻高于金属膜11sa的电阻，但因为在通路31中存在具有相对高的电阻的金属膜11sb，所以通路32的总电阻与通路31的总电阻相似。结果，与上述参考实施例相比，电流在源电极11s中的集中可以大幅地降低。换言之，电流不仅可以在源电极11s的栅电极11g侧的区域中流动也可以在远离栅电极11g的区域中流动。因此，可以减轻电流密度的集中，并且可以抑制由于高电流密度本身和与高电流密度相关联的温度增加产生的电迁移等。
注意当p型半导体层7是薄的时，例如20nm或更薄时，Ti膜和在Ti膜上的Al膜的堆叠体与p型半导体层7欧姆接触。另一方面，当p型半导体层7是厚的时，例如3nm或更厚时，Ti膜和在Ti膜上的Al膜的堆叠体与p型半导体层7肖特基接触。因此，用于金属膜11sa的、Ti膜和在Ti膜上的Al膜的堆叠体具有欧姆电极的功能，用于栅电极11g的、Ti膜和在Ti膜上的Al膜的堆叠体具有肖特基电极的功能。Ni膜和在Ni膜上的Au膜的堆叠与p型半导体层7欧姆接触。因此，用于金属膜11sb的、Ni膜和在Ni膜上的Au膜的堆叠体具有欧姆电极的功能。Ti膜和在Ti膜上的Al膜的堆叠体与n型半导体层欧姆接触。因此，用于金属膜11da的、Ti膜和在Ti膜上的Al膜的堆叠体具有欧姆电极的功能。
当p型半导体层7的厚度超过5nm时，在p型半导体层7下方的电子沟道层的表面附近的2DEG的密度低，并且2DEG的导通电阻可能高。因此，优选的是：除凸部7a以外，p型半导体层7的厚度为5nm或更小。
金属膜11sa和p型半导体层7的接触面积与金属膜11sb和p型半导体层7的接触面积的比没有具体地限制。如图3B所示，值“R31/R32”根据值“Sb/Sa”变化，其中值“R31/R32”是包括金属膜11sb的通路31的电阻值R31与不包括金属膜11sb的通路32的电阻值R32之比，值“Sb/Sa”是金属膜11sb与p型半导体层7的接触面积与金属膜11sa与p型半导体层7的接触面积之比。则，当比值“R31/R32”为0.5或更大并且为1.5或更小时，极好的抑制了电流密度的集中。因此，如图3B所示，比值“Sb/Sa”优选地为0.0065或更大并且为0.02或更小，更优选地为0.015或更小。
接下来，将说明制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法。图4A到图4L是依次示出制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
首先，如图4A所示，在衬底1之上形成化合物半导体层叠结构6，并且在化合物半导体层叠结构6之上形成p型半导体层7。例如，在形成化合物半导体层叠结构6和p型半导体层7的过程中，缓冲层2、电子沟道层3、间隔层4、电子供给层5和p型半导体层7可以通过有机金属气相外延(MOVPE)形成。在形成化合物半导体层的过程中，可以使用以下混合气体：包括作为Al源的三甲基铝(TMA)气体、作为Ga源的三甲基镓(TMG)气体和作为N源的氨(NH3)气的混合气体。在该过程中，依据待生长的化合物半导体层的组成，适当地设定三甲基铝气体和三甲基镓气体供给的开/关和流量。所有化合物半导体层共用的氮气的流量可以设定为约100ccm到10LM。例如，生长压力可以调整为约50托到300托，生长温度可以调整为约1000℃到1200℃。例如，在生长n型化合物半导体层的过程中，通过在预定的流量处将含有Si的SiH4气体添加至混合气体，可以将Si掺杂进化合物半导体层中。Si的剂量调整为约1×1018/cm3至1×1020/cm3，例如调整为5×1018/cm3或约5×1018/cm3。p型半导体层7的Mg的剂量调整为约5×1019/cm3至1×1020/cm3，例如调整为5×1019/cm3或约5×1019/cm3。然后执行退火以活化Mg。例如p型半导体层7的厚度调整为30nm或更厚。
接下来，如图4B所示，在化合物半导体层叠结构6和p型半导体层7中形成限定元件区域的元件隔离区20。在形成元件隔离区20的过程中，例如，在p型半导体层7之上形成光刻胶图案以使得选择性地露出待形成元件隔离区20的区域，并且通过用作为掩模的光刻胶图案注入离子诸如Ar离子。或者，可以通过用作为蚀刻掩模的光刻胶图案通过使用含氯气体的干法蚀刻来蚀刻p型半导体层7和化合物半导体层叠结构6。
其后，如图4C所示，涂覆光刻胶并且然后使其图案化，从而形成光刻胶图案21以使得该光刻胶图案21覆盖其中待形成栅电极的区域并且使得露出剩余区域。
接下来，如图4D所示，使用光刻胶图案21作为蚀刻掩模通过干法蚀刻来蚀刻p型半导体层7，以移除p型半导体层7的从光刻胶图案21露出的部分，并且使该部分减薄至厚度为约20nm或更小，例如，约1nm。结果，在被光刻胶图案21覆盖着的区域处形成凸部7a。
然后，如图4E所示，移除光刻胶图案21，并且在p型半导体层7和元件隔离区20之上形成光刻胶图案22以使得该光刻胶图案22覆盖凸部7a和凸部7a的其中待形成源电极的区域侧并且使得露出剩余区域。
接下来，如图4F所示，使用光刻胶图案22作为蚀刻掩模通过干法蚀刻来蚀刻p型半导体层7，以移除p型半导体层7的从光刻胶图案22露出的部分。结果，电子供给层5在凸部7a的其中待形成漏电极的区域侧中露出。
其后，如图4G所示，移除光刻胶图案22，在p型半导体层7的减薄部分上形成金属膜11sa，并且在电子供给层5上形成金属膜11da。例如金属膜11sa和金属膜11da可以通过剥离工艺形成。更具体地说，光刻胶图案被形成为露出待形成金属膜11sa和金属膜11da的区域，例如使用光刻胶图案作为生长掩模通过蒸镀工艺在整个表面之上形成金属膜，并且然后移除光刻胶图案以及沉积在光刻胶图案上的金属膜部分。在形成金属膜的过程中，例如，可以先形成Ti膜，然后可以形成Al膜。
接下来，如图4H所示，在p型半导体层7上形成金属膜11sb以使得该金属膜11sb在金属膜11sa的凸部7a侧与金属膜11sa接触。例如金属膜11sb也可以通过剥离工艺形成。更具体地说，形成光刻胶图案以使得露出待形成金属膜11sb的区域，例如使用光刻胶图案作为生长掩模通过蒸镀工艺在整个表面之上形成金属膜，并且然后移除光刻胶图案以及沉积在光刻胶图案上的金属膜部分。在形成金属膜的过程中，例如，可以先形成Ni膜，并且然后可以形成Au膜。例如，然后在氮气氛中在400℃到1000℃下(例如，在600℃下)使金属膜退火，从而确保欧姆特性。形成了包括金属膜11sa和金属膜11sb的源电极，并且金属膜11da可用作漏电极。
然后，如图4I所示，在整个表面之上形成绝缘膜12。优选地通过原子层沉积(ALD)法、等离子体辅助化学气相沉积(CVD)法或者反应溅射法形成绝缘膜12。
接下来，如图4J所示，在绝缘膜12中形成开口13g以露出凸部7a。
接下来，如图4K所示，在开口13g中形成栅电极11g。例如栅电极11g可以通过剥离工艺形成。更具体地说，光刻胶图案形成为使得露出待形成栅电极11g的区域，例如使用光刻胶图案作为生长掩模通过蒸镀工艺在整个表面之上形成金属膜，并且然后移除光刻胶图案以及沉积在光刻胶图案上的金属膜部分。在形成金属膜的过程中，例如，可以先形成Ti膜，然后可以形成Al膜。
其后，如图4L所示，在绝缘膜12之上形成绝缘膜14以使得绝缘膜14覆盖栅电极11g。
可以由此制造根据第一实施方案的GaN基HEMT。
在上述方法中，因为p型半导体层7的一部分保留在栅电极11g与源电极11s之间，所以在电子供给层5的覆盖p型半导体层7的区域中可以抑制蚀刻损伤。因此，可以抑制特性劣化如电流崩塌。
(第二实施方案)
接下来，将说明第二实施方案。图5是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
与具有p型半导体层7保留在凸部7a的源电极侧的第一实施方案相比，在第二实施方案中，p型半导体层7保留在凸部7a的漏电极侧。换言之，在第二实施方案中，在p型半导体层7上形成漏电极11d，并且在化合物半导体层叠结构6的一部分上形成作为源电极的金属膜11sa，其中，化合物半导体层叠结构6的一部分从p型半导体层7露出。在俯视图中，p型半导体层7的在漏电极11d与金属膜11sa之间的位置处设置有凸部7a。并且例如p型半导体层7在凸部7a的位置处的厚度为(30nm)或更大。p型半导体层7的在凸部7a的漏电极11d侧的部分比凸部7a薄，例如该部分的厚度为(5nm)或更小。在凸部7a的金属膜11sa侧不存在p型半导体层7。凸部7a是第一p型半导体层的实例，p型半导体层7的在漏电极11d下方的部分是第二p型半导体层的实例。
漏电极11d包括：金属膜11da和位于金属膜11da的金属膜11sa侧的金属膜11db。金属膜11db的电阻高于金属膜11da的电阻。金属膜11da和金属膜11db互相接触。金属膜11da与p型半导体层7之间的接触面积可以例如是金属膜11db与p型半导体层7之间的接触面积的约100倍，不过这取决于金属膜11da和金属膜11db的材料。例如，Ni膜和在Ni膜上的Au膜的堆叠可以被用于金属膜11db，类似于第一实施方案中的金属膜11sb。金属膜11da是第一金属膜的实例，并且金属膜11db是第二金属膜的实例。其他结构与第一实施方案相似。
类似于第一实施方案，由此构造的第二实施方案由于p型半导体层7和金属膜11db的存在也成功地实现抑制和减轻电流密度集中的效果。注意的是基于与第一实施方案中的理由相同的理由，比值“Sb/Sa”优选地为0.0065或或更大并且为0.02或更小，更优选地为0.015或更小。
接下来，将说明制造根据第二实施方案的GaN基HEMT(化合物半导体器件)的方法。图6A到图6E是依次示出制造根据第二实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
首先，类似于第一实施方案，进行直到凸部7a的形成的过程(参见图4D)。如图6A所示，然后移除光刻胶图案21，并且在p型半导体层7和元件隔离区20之上形成光刻胶图案23以使得该光刻胶图案23覆盖凸部7a和凸部7a的待形成漏电极的区域侧并且以使得露出剩余区域。
接下来，如图6B所示，通过干法蚀刻使用光刻胶图案23作为蚀刻掩模来蚀刻p型半导体层7，以使得移除p型半导体层7的从光刻胶图案23露出的部分。结果，电子供给层5在凸部7a的待形成源电极的区域侧中露出。
其后，如图6C所示，移除光刻胶图案23，在p型半导体层7的减薄部分上形成金属膜11da，并且在电子供给层5上形成金属膜11sa。金属膜11sa和金属膜11da可以通过类似于第一实施方案的方法形成。
接下来，如图6D所示，在p型半导体层7上形成金属膜11db以使得金属膜11db在金属膜11da的凸部7a侧与金属膜11da接触。金属膜11db也可以通过类似于在第一实施方案中用于形成金属膜11sb的方法形成。例如，然后在氮气氛中在400℃至1000℃下(例如，在600℃下)使金属膜退火，从而以确保欧姆特性。形成了包括金属膜11da和金属膜11db的漏电极11d，并且金属膜11sa具有源电极的功能。
然后，类似于第一实施方案，如图6E所示，进行包括从绝缘膜12的形成直到绝缘膜14的形成的过程。
在上述的方法中，因为p型半导体层7的一部分保留在栅电极11g与漏电极11d之间，在电子供给层5的覆盖着p型半导体层7的区域中可以抑制蚀刻损伤。因此，可以抑制诸如电流崩塌的特性的劣化。
(第三实施方案)
接下来，将说明第三实施方案。图7是示出根据第三实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
与具有p型半导体层7保留在凸部7a的源电极侧的第一实施方案相比，在第三实施方案中p型半导体层7也保留在凸部7a的漏电极侧。换言之，在第三实施方案中，源电极11s和漏电极11d两者都形成在p型半导体层7上。在俯视图中，p型半导体层7的在源电极11s与漏电极11d之间的位置处设置有凸部7a，并且例如p型半导体层7在凸部7a的位置处的厚度为(30nm)或更大。p型半导体层7的在凸部7a的漏电极11d侧的部分比凸部7a薄，例如该部分的厚度为(5nm)或更小。漏电极11d具有类似于第二实施方案中漏电极的结构。凸部7a是第一p型半导体层的实例，并且p型半导体层7的在源电极11s和漏电极11d下方的部分是第二p型半导体层的实例。金属膜11sa和金属膜11da是第一金属膜的实例，并且金属膜11sb和并且金属膜11db是第二金属膜的实例。其他结构与第一实施方案相似。
由此构造的第三实施方案，由于金属膜11sb和金属膜11db二者都存在从而成功地实现进一步抑制和减轻电流密度集中的效果。
(第四实施方案、第五实施方案和第六实施方案)
接下来，将说明第四实施方案、第五实施方案和第六实施方案。图9A到图9C是示出根据第四实施方案、第五实施方案和第六实施方案GaN基HEMTs(化合物半导体器件)的结构的横截面图。
与具有使得栅电极11g与化合物半导体层叠结构6处于肖特基接触的第一实施方案、第二实施方案和第三实施方案相比，第四实施方案、第五实施方案和第六实施方案在栅电极11g与化合物半导体层叠结构6之间采用绝缘膜12，以使得绝缘膜12可用作栅绝缘膜。简言之，在绝缘膜12中不形成开口13g，并且采用MIS型结构。图9A示出与第一实施方案的修改实例对应的第四实施方案，图9B示出与第二实施方案的修改实例对应的第五实施方案，以及图9C示出与第三实施方案的修改实例对应的第六实施方案。
分别地类似于第一实施方案、第二实施方案和第三实施方案，由此构造的第四实施方案、第五实施方案和第六实施方案由于p型半导体层7和金属膜11sb和/或金属膜11db的存在成功地实现抑制和减轻电流密度集中的效果。
用于绝缘膜12的材料没有具体的限制，其中优选的实例包括：Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氮氧化物。特别地氧化铝是优选的。绝缘膜12的厚度可以是2nm到200nm，例如10nm或约10nm。
(第七实施方案、第八实施方案和第九实施方案)
接下来，将说明第七实施方案、第八实施方案和第九实施方案。图10A到图10C是示出根据第七实施方案、第八实施方案和第九实施方案GaN基HEMTs(化合物半导体器件)的结构的横截面图。
和具有p型半导体层7在源电极11s侧面和/或漏电极11d侧面上延伸的第一实施方案、第二实施方案和第三实施方案相比，在第七实施方案、第八实施方案和第九实施方案中，p型半导体层7仅设置在源电极11s和/或漏电极11d下方。换言之，在栅电极11g与源电极11s之间的区域中以及栅电极11g与漏电极11d之间的区域中不设置p型半导体层7。图10A示出与第一实施方案的修改实例对应的第七实施方案，图10B示出与第二实施方案的修改实例对应的第八实施方案，以及图10C示出与第三实施方案的修改实例对应的第九实施方案。
分别地类似于第一实施方案、第二实施方案和第三实施方案，由此构造的第七实施方案、第八实施方案和第九实施方案由于p型半导体层7和金属膜11sb和/或金属膜11db的存在也成功地实现抑制和减轻电流密度集中的效果。而且，因为有p型半导体层7存在的范围较小并且在电子沟道层3的表面附近的2DEG的密度较高，可以减小电阻。
(第十实施方案和第十一实施方案)
接下来，将说明第十实施方案和第十一实施方案。图11A和图11B是示出根据第十实施方案和第十一实施方案GaN基HEMTs(化合物半导体器件)的结构的横截面图。
与在栅电极11g的金属膜11da侧没有p型半导体层7的第一实施方案相比，在第十实施方案中，p型半导体层7包括比在金属膜11sa侧的部分更薄的在金属膜11da侧的部分。与在栅电极11g的金属膜11sa侧没有p型半导体层7的第二实施方案相比，在第十一实施方案中，p型半导体层7包括比在金属膜11da侧的部分更薄的在金属膜11sa侧的部分。图11A示出与第一实施方案的修改实例对应的第十实施方案，而且图11B示出与第二实施方案的修改实例对应的第十一实施方案，
分别地类似于第一实施方案和第二实施方案，由此构造的第十实施方案和第十一实施方案由于p型半导体层7和金属膜11sb或金属膜11db的存在也成功地实现抑制和减轻电流密度集中的效果。而且，因为p型半导体层7更加广泛地存在，可以更加进一步抑制特性的劣化。
(第十二实施方案)
第十二实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图12是示出根据第十二实施方案的分立封装件的图。
在第十二实施方案中，如图12所示，具有根据第一实施方案到第十一实施方案中的任何一个实施方案的化合物半导体器件的HEMT芯片210的背面利用管芯粘合剂(die attaching agent)234诸如钎料固定在焊盘(管芯焊垫)233上。导线235d如铝线的一端接合至漏极焊垫226d，漏电极11d连接到漏极焊垫226d，并且导线235d的另一端接合至与焊盘233形成为一体的漏极引线232d。导线235s如铝线的一端接合至源极焊垫226s，源电极11s连接到源极焊垫226s，并且导线235s的另一端接合至与焊盘233分离的源极引线232s。导线235g如铝线的一端接合至栅极焊垫226g，栅电极11g连接到栅极焊垫226g，并且导线235g的另一端接合至与焊盘233分离的栅极引线232g。用模制树脂231封装焊盘233、HEMT芯片210等以使得栅极引线232g的一部分、漏极引线232d的一部分和源极引线232s的一部分向外凸出。
例如，可以通过以下程序制造分立封装件。首先，利用管芯粘合剂234诸如钎料将HEMT芯片210接合至引线框的焊盘233。接下来，用导线235g，导线235d和导线235s通过引线接合法分别将栅极焊垫226g连接到引线框的栅极引线232g，将漏极焊垫226d连接到引线框的漏极引线232d，以及将源极焊垫226s连接到引线框的源极引线232s。然后通过传递模制工艺使用模制树脂231进行模制。然后切掉引线框。
(第十三实施方案)
接下来，将说明第十三实施方案。第十三实施方案涉及配有化合物半导体器件的PFC(功率因子校正)电路，其中化合物半导体器件包括GaN基HEMT。图13是示出根据第十三实施方案的PFC电路的布线图。
PFC电路250包括：开关元件(晶体管)251、二极管252、扼流圈253、电容器254和电容器255、二极管电桥256和AC电源(AC，交流)257。开关元件251的漏电极、二极管252的阳极端和扼流圈253的一个端子互相连接。开关元件251的源电极、电容器254的一个端子和电容器255的一个端子互相连接。电容器254的另一端子和扼流圈253的另一端子互相连接。电容器255的另一端子和二极管252的阴极端互相连接。栅极驱动器连接到开关元件251的栅电极。在电容器254两个端子之间经由二极管电桥256连接AC 257。在电容器255两个端子之间连接DC电源(DC)。在该实施方案中，根据第一实施方案到第十三实施方案中的任何一个实施方案的化合物半导体器件被用作开关元件251。
在制造PFC电路250的过程中，例如，用钎料将开关元件251连接到二极管252、扼流圈253等。
(第十四实施方案)
接下来，将说明第十四实施方案。第十四实施方案涉及配有化合物半导体器件的电源装置，其中化合物半导体器件包括GaN基HEMT。图14是示出根据第十四实施方案的电源装置的布线图。
电源装置包括：高压一次侧电路261、低压二次侧电路262、以及设置在一次侧电路261与二次侧电路262之间的变压器263。
一次侧电路261包括根据第十三实施方案的PFC电路250和连接在PFC电路250中的电容器255的两个端子之间的逆变电路，例如逆变电路可以是全桥式逆变电路260。全桥式逆变电路260包括多个(在本实施方案中为四个)开关元件264a、264b、264c和264d。
二次侧电路262包括多个(在本实施方案中为三个)开关元件265a、265b和265c。
在实施方案中，根据第一实施方案到第十一实施方案中的任何一个实施方案的化合物半导体器件用于PFC电路250的开关元件251并且用于全桥式逆变电路260的开关元件264a、264b、264c和264d。PFC电路250和全桥式逆变电路260是一次侧电路261的组件。另一方面，基于硅的普通MIS-FET(场效应晶体管)用于二次侧电路262的开关元件265a，265b和265c。
(第十五实施方案)
接下来，将说明第十五实施方案。第十五实施方案涉及配有下述化合物半导体器件的高频放大器，该化合物半导体器件包括GaN基HEMT。图15是示出根据第十五实施方案的高频放大器的布线图。
高频放大器包括：数字预失真电路271、混合器272a和混合器272b、以及功率放大器273。
数字预失真电路271补偿输入信号中的非线性失真。混合器272a对非线性失真得到补偿的输入信号与AC信号进行混合。功率放大器273包括根据第一实施方案到第十一实施方案中的任何一个实施方案的化合物半导体器件，并且功率放大器273对与AC信号混合的输入信号进行放大。在所示的实施方案的实例中，可以通过混合器272b在切换时将输出端的信号与AC信号混合并且可以将其送回到数字预失真电路271。
用于化合物半导体层叠结构的化合物半导体层的组成没有具体限制，可以使用GaN、AlN、InN等。也可以使用它们的混合晶体。
在实施方案中，衬底可以是碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN(氮化镓)衬底、GaAs(砷化镓)衬底等。衬底可以是导电衬底、半绝缘衬底以及绝缘衬底中的任何一种。
栅电极、源电极和漏电极的构造不限于上述实施方案中的那些构造。例如，可以通过单层构造栅电极、源电极和漏电极。形成这些电极的方法不限于剥离工艺。只要能得到欧姆特性，则可以省略在源电极和漏电极形成之后的退火。也可以对栅电极进行退火。例如，第一金属膜可以包含选自以下中的一种：Ir、W、Cu、Ag、Zn、Cr、Al、Ti、Mn、Ta、Si、TaN、TiN、Si3N4、Ru、ITO(氧化铟锡)、NiO、IrO、SrRuO、CoSi2、WSi2、NiSi、MoSi2、TiSi2、Al-Si、Al-Cu和Al-Si-Cu。例如，第二金属膜可以包含选自以下中的一种：Ni、Pd、Au和Pt。
根据上述的化合物半导体器件等，由于第二p型半导体层和在第二p型半导体层上的源电极和/或漏电极的存在，能够实现长时间稳定操作。

Claims (18)

1.一种化合物半导体器件，包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层与所述栅电极之间的第一p型半导体层；以及
形成在所述源电极和所述漏电极中的至少之一与所述电子供给层之间的第二p型半导体层，
其中在所述第二p型半导体层上的所述源电极和所述漏电极中的所述之一包括：
第一金属膜；以及
在所述第一金属膜的所述栅电极侧上接触所述第一金属膜的第二金属膜，并且所述第二金属膜的电阻高于所述第一金属膜的电阻；
其中所述第一金属膜和所述第二金属膜与所述第二p型半导体层形成欧姆接触。
2.根据权利要求1所述的化合物半导体器件，其中所述第二p型半导体层的厚度为5nm或更小。
3.根据权利要求1或2所述的化合物半导体器件，其中所述第一p型半导体层和所述第二p型半导体层彼此形成为一体。
4.根据权利要求1或2所述的化合物半导体器件，其中所述第一p型半导体层比所述第二p型半导体层厚。
5.根据权利要求1或2所述的化合物半导体器件，其中所述第一p型半导体层和所述第二p型半导体层中的每一个均为p型GaN层。
6.根据权利要求1或2所述的化合物半导体器件，其中“Sb/Sa”的值为0.0065或更大并且为0.02或更小，“Sa”代表所述第一金属膜与所述第二p型半导体层之间的接触面积，并且“Sb”代表所述第二金属膜与所述第二p型半导体层之间的接触面积。
7.根据权利要求1或2所述的化合物半导体器件，其中所述第一金属膜包含选自以下中的一种：Ir、W、Cu、Ag、Zn、Cr、Al、Ti、Mn、Ta、Si、TaN、TiN、Si3N4、Ru、ITO(氧化铟锡)、NiO、IrO、SrRuO、CoSi2、WSi2、NiSi、MoSi2、TiSi2、Al-Si、Al-Cu和Al-Si-Cu。
8.根据权利要求1或2所述的化合物半导体器件，其中所述第二金属膜包含选自以下中的一种：Ni、Pd、Au和Pt。
9.一种电源装置，包括
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层与所述栅电极之间的第一p型半导体层；以及
形成在所述源电极和所述漏电极中的至少之一与所述电子供给层之间的第二p型半导体层，
其中在所述第二p型半导体层上的所述源电极和所述漏电极中的所述之一包括：
第一金属膜；以及
在所述第一金属膜的所述栅电极侧上接触所述第一金属膜的第二金属膜，并且所述第二金属膜的电阻高于所述第一金属膜的电阻；
其中所述第一金属膜和所述第二金属膜与所述第二p型半导体层形成欧姆接触。
10.一种放大器，包括
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底之上的电子沟道层和电子供给层；
形成在所述电子供给层上或上方的栅电极、源电极和漏电极；
形成在所述电子供给层与所述栅电极之间的第一p型半导体层；以及
形成在所述源电极和所述漏电极中的至少之一与所述电子供给层之间的第二p型半导体层，
其中在所述第二p型半导体层上的所述源电极和所述漏电极中的所述之一包括：
第一金属膜；以及
在所述第一金属膜的所述栅电极侧上接触所述第一金属膜的第二金属膜，并且所述第二金属膜的电阻高于所述第一金属膜的电阻；
其中所述第一金属膜和所述第二金属膜与所述第二p型半导体层形成欧姆接触。
11.一种制造化合物半导体器件的方法，包括
在衬底之上形成电子沟道层和电子供给层；
在所述电子供给层上或上方形成第一p型半导体层和第二p型半导体层；
在所述电子供给层上或上方形成栅电极、源电极和漏电极，其中
在所述第一p型半导体层上方形成所述栅电极，
在所述第二p型半导体层上形成所述源电极和所述漏电极中的至少之一，以及
形成所述栅电极、所述源电极和所述漏电极包括：
形成第一金属膜；以及
形成在所述第一金属膜的所述栅电极侧上接触所述第一金属膜的第二金属膜，并且所述第二金属膜的电阻高于所述第一金属膜的电阻，所述第一金属膜和所述第二金属膜在所述第二p型半导体层上的源电极和漏电极之一中；
其中所述第一金属膜和所述第二金属膜与所述第二p型半导体层形成欧姆接触。
12.根据权利要求11所述的制造化合物半导体器件的方法，其中所述第二p型半导体层的厚度为5nm或更小。
13.根据权利要求11或12所述的制造化合物半导体器件的方法，其中所述第一p型半导体层和所述第二p型半导体层彼此形成为一体。
14.根据权利要求11或12所述的制造化合物半导体器件的方法，其中所述第一p型半导体层比所述第二p型半导体层厚。
15.根据权利要求11或12所述的制造化合物半导体器件的方法，其中所述第一p型半导体层和所述第二p型半导体层中的每一个均为p型GaN层。
16.根据权利要求11或12所述的制造化合物半导体器件的方法，其中“Sb/Sa”的值为0.0065或更大并且为0.02或更小，“Sa”代表所述第一金属膜与所述第二p型半导体层之间的接触面积并且“Sb”代表所述第二金属膜与所述第二p型半导体层之间的接触面积。
17.根据权利要求11或12所述的制造化合物半导体器件的方法，其中所述第一金属膜包含选自以下中的一种：Ir、W、Cu、Ag、Zn、Cr、Al、Ti、Mn、Ta、Si、TaN、TiN、Si3N4、Ru、ITO(氧化铟锡)、NiO、IrO、SrRuO、CoSi2、WSi2、NiSi、MoSi2、TiSi2、Al-Si、Al-Cu和Al-Si-Cu。
18.根据权利要求11或12所述的制造化合物半导体器件的方法，其中所述第二金属膜包含选自以下中的一种：Ni、Pd、Au和Pt。
CN201210266938.9A 2011-09-28 2012-07-30 化合物半导体器件及其制造方法 Expired - Fee Related CN103035670B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-212655 2011-09-28
JP2011212655A JP5890991B2 (ja) 2011-09-28 2011-09-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103035670A CN103035670A (zh) 2013-04-10
CN103035670B true CN103035670B (zh) 2015-09-02

Family

ID=47910277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210266938.9A Expired - Fee Related CN103035670B (zh) 2011-09-28 2012-07-30 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8633517B2 (zh)
JP (1) JP5890991B2 (zh)
KR (1) KR101272364B1 (zh)
CN (1) CN103035670B (zh)
TW (1) TWI470794B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161887B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9385001B1 (en) * 2015-03-17 2016-07-05 Toshiba Corporation Self-aligned ITO gate electrode for GaN HEMT device
US11107926B2 (en) * 2016-06-30 2021-08-31 Flosfia Inc. Oxide semiconductor film and method for producing same
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
CN110581169A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 有保护层的GaN基HEMT器件源漏电极及制备方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
CN101969071A (zh) * 2009-07-27 2011-02-09 香港科技大学 具有混合电极的晶体管与整流器及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285423B2 (ja) 1993-06-24 2002-05-27 シチズン時計株式会社 半導体装置の保護回路
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JPH1012872A (ja) 1996-06-24 1998-01-16 Nissan Motor Co Ltd パワーｍｏｓｆｅｔのセルアレイ構造
JPH10104985A (ja) 1996-09-30 1998-04-24 Nichias Corp ヒートローラ
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP4182376B2 (ja) * 1998-12-02 2008-11-19 富士通株式会社 半導体装置
JP2003209246A (ja) 2002-01-16 2003-07-25 Sanken Electric Co Ltd 半導体装置及びその製造方法
TWI265616B (en) * 2005-07-29 2006-11-01 Univ Feng Chia Heterostructure FET with three-terminal-controlled high negative differential resistance characteristics
DE112006002403T5 (de) * 2005-09-07 2008-07-10 Showa Denko K.K. Verbindungshalbleiter-Bauelement
TW200742076A (en) * 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
JP5391720B2 (ja) 2009-02-19 2014-01-15 富士通株式会社 化合物半導体装置及びその製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
TWI514567B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 逆擴散抑制結構
JP5577681B2 (ja) * 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置
JP2011142265A (ja) 2010-01-08 2011-07-21 Sharp Corp 半導体装置およびそれを備えた電子回路
JP2011142358A (ja) 2011-04-22 2011-07-21 Panasonic Corp 窒化物半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
CN101969071A (zh) * 2009-07-27 2011-02-09 香港科技大学 具有混合电极的晶体管与整流器及其制造方法

Also Published As

Publication number Publication date
US20130075749A1 (en) 2013-03-28
CN103035670A (zh) 2013-04-10
JP2013074158A (ja) 2013-04-22
US8633517B2 (en) 2014-01-21
TW201314895A (zh) 2013-04-01
KR20130034580A (ko) 2013-04-05
TWI470794B (zh) 2015-01-21
KR101272364B1 (ko) 2013-06-07
JP5890991B2 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
CN103035670B (zh) 化合物半导体器件及其制造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
US7508014B2 (en) Field effect transistor including a gate electrode and an additional electrode
TWI550856B (zh) 化合物半導體裝置及其製造方法
CN103022116B (zh) 化合物半导体器件及其制造方法
US9966445B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN103367425A (zh) 化合物半导体器件及其制造方法
CN103035699B (zh) 化合物半导体装置及其制造方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
CN103000683B (zh) 化合物半导体器件及其制造方法
JP2017162917A (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
CN115997287A (zh) 氮化物基半导体ic芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20200730