CN110581169A - 有保护层的GaN基HEMT器件源漏电极及制备方法 - Google Patents

有保护层的GaN基HEMT器件源漏电极及制备方法 Download PDF

Info

Publication number
CN110581169A
CN110581169A CN201910746312.XA CN201910746312A CN110581169A CN 110581169 A CN110581169 A CN 110581169A CN 201910746312 A CN201910746312 A CN 201910746312A CN 110581169 A CN110581169 A CN 110581169A
Authority
CN
China
Prior art keywords
metal layer
layer
gan
metal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910746312.XA
Other languages
English (en)
Inventor
王洪
周泉斌
高升
李先辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Original Assignee
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, Zhongshan Institute of Modern Industrial Technology of South China University of Technology filed Critical South China University of Technology SCUT
Priority to CN201910746312.XA priority Critical patent/CN110581169A/zh
Publication of CN110581169A publication Critical patent/CN110581169A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了有保护层的GaN基HEMT器件源漏电极及制备方法，所述源漏电极为Ti/Al/Ni/Au/X五层金属叠层结构，Ti/Al/Ni/Au/X五层金属叠层结构为在GaN基HEMT器件的外延层上从下到上依次排布的Ti、Al、Ni、Au和X金属层，其中X为TiN、Ti、W或TiW中的一种以上。该制备方法无需额外的光刻步骤，利用磁控溅射中沉积的金属X在剥离后会向两边扩散0.5μm～1μm，从而能够实现将下方的Ti/Al/Ni/Au完全包裹住，改善了退火后金属的形貌，提高了器件击穿电压。

Description

有保护层的GaN基HEMT器件源漏电极及制备方法
技术领域
本发明涉及半导体领域AlGaN/GaN HEMT器件，特别涉及有保护层的GaN基HEMT器件源漏电极及制备方法。
背景技术
GaN材料因具有高电子迁移率、低导通电阻、优异的散热能力以及高击穿等特性，广泛应用于雷达、铁路交通和航空航天等高功率需求的场合。然而目前制备出的芯片的可靠性有待进一步提高，其中尤为显著的是目前传统的有金欧姆金属叠层结构（Ti/Al/Ni/Au）普遍需要在高温退火下才能获得比较好的欧姆接触，而高温退火后形成的欧姆电极表面的粗糙度以及边缘的齐整度不够理想，有待进一步改进；
粗糙的欧姆金属边缘容易引入电场峰值，使得器件在该区域提前击穿，大大降低了器件的可靠性与实用性；
近年来，有研究者致力于实现低温欧姆接触，通常采用刻蚀欧姆区域下方的部分或者全部的势垒层来实现低温退火的目的，通过该工艺在低温退火后（如600°C）获得了较为平整的欧姆合金，且比接触系数也达到了与有金欧姆工艺同等的数量级，但是该工艺中刻蚀深度的稳定性以及可重复性较差，对于实际应用来说，还有待优化；部分研究者为了进一步减小接触电阻，在将欧姆区域的势垒层全部移除后再生长n-GaN，一定程度减小了接触电阻；也有研究者采用复合金属（如Ti/Al/Ti/Al/Ti/ Al等多层金属）结构来改善高温退火后的形貌，虽取得了一定的积极效果，但增加了器件的制备成本以及工艺难度。总上所述，从GaN器件可靠性以及使用推广的角度来说，在保证欧姆接触性能的前提下，尽量减小金属体系的层数、退火温度以及工艺复杂度是人们努力的方向。
发明内容
为了解决现有技术中存在的问题和不足，本发明采用Ti/Al/Ni/Au/X五层金属结构，改善高温退火后合金形貌的平整度，达到提高器件的击穿特性与稳定性的目的。不需要额外的光刻步骤便可实现所述的五层金属结构的沉积。
Ti/Al/Ni/Au结构采用电子束蒸发设备沉积，第五层金属X采用磁控溅射沉积；采用磁控溅射沉积的第五层金属X在剥离后会向两边扩散，因此能够实现将下方的Ti/Al/Ni/Au完全包裹住，而整个五层金属叠层的边缘仅存在金属X，在高温退火后，边缘的金属X形貌较为平整，且Ti/Al/Ni/Au/X层退火后形貌较Ti/Al/Ni/Au有明显的改善。
本发明的目的至少通过如下技术方案之一实现的。
本发明提供了一种有保护层的GaN基 HEMT器件源漏电极，所述源漏电极为Ti/Al/Ni/Au/X 五层金属叠层结构，Ti/Al/Ni/Au/X 五层金属叠层结构为在GaN基HEMT器件的外延层上从下到上依次排布的Ti、Al、Ni、Au和X金属层，其中X为TiN、Ti、W或TiW中的一种以上。
优选地，X金属层的厚度大于Ti、Al、Ni和Au四层金属层厚度的和。
优选地，X金属层在Au金属层的上表面由所述上表面的边缘处向两侧各延伸出0.5μm - 1 μm，然后沿着Ti、Al、Ni和Au四层金属层的侧壁向GaN基HEMT器件的外延层延伸至所述外延层的上表面，即X金属层完全包裹Ti、Al、Ni和Au四层金属层。其中Ti的厚度为10 nm– 20 nm, Al的厚度为60 nm -150 nm, Ni的厚度为10 nm – 20 nm，Au的厚度为80 nm –120 nm，X金属的厚度为200 nm – 400 nm。
本发明还提供了制备所述有保护层的GaN基 HEMT器件源漏电极的方法，包括以下步骤：
（1）利用光刻技术，在GaN基HEMT器件的外延层表面制备出源漏电极接触窗口；
（2）在制备源漏电极前，利用等离子清洗工艺以及酸碱溶液预处理源漏电极接触窗口表面；
（3）在源漏电极接触窗口依次沉积Ti金属层、Al金属层、Ni金属层、Au金属层以及X金属层；
（4）金属去胶剥离后，进行整体合金退火处理。
优选地，步骤（2）中源漏电极制备前的预处理包括在光刻完成后，利用等离子清洗设备对步骤（1）处理后的GaN基HEMT器件的外延层进行预打胶，浸泡酸碱溶液后再进行等离子清洗打胶处理，其中等离子清洗打胶步骤通入的气体为氧气或者氩气。
优选地，步骤（3）中Ti金属层、Al金属层、Ni金属层和Au金属层由电子束EB沉积形成，X金属层由磁控溅射沉积形成。
优选地，X金属层的沉积采用直流溅射的方式，功率为200 - 300W，气压为3 -6mTorr，本体真空度低于3E-6 Torr。
优选地，退火的设备为快速退火炉或者炉管。
优选地，所述退火处理为在氮气气氛或真空中进行合金退火，退火温度为800 -900°C，退火时间为30 - 90 s，退火的升温速率为7 - 15°C/s。
本发明提供的欧姆接触的金属体系采用Ti/Al/Ni/Au/X五层欧姆接触金属技术，其中前四层金属Ti/Al/Ni/Au采用电子束蒸发方式形成，第五层金属X采用磁控溅射方式形成，在欧姆区域与AlGaN/GaN外延直接接触的是第一层金属Ti层；特别地，在Ti/Al/Ni/Au/X五层欧姆接触金属的两边边缘各0.5 μm～1 μm处，与AlGaN/GaN外延直接接触的是第五层金属X层。区别于传统的Ti/Al/Ni/Au金属体系，本发明中参与高温退火的金属多了金属X，一方面由于磁控溅射沉积的金属X在剥离后会向两边扩散，因此能够实现将下方的Ti/Al/Ni/Au完全包裹住，从而有效避免了金属Al在高温下融化从侧壁扩散到金属叠层表面，造成退火后整个叠层金属表面变得粗糙；另一方面，剥离后向两边扩散的第五层金属X有一部分直接与AlGaN势垒层接触，该部分单层金属X在退火后其形貌基本没有恶化；与传统的Ti/Al/Ni/Au欧姆结构相比，在相同欧姆电极长度下，Ti/Al/Ni/Au/X五层欧姆接触金属结构制备的器件获得了更大的击穿电压。
和现有技术相比，本发明具有以下技术效果和优点：
本发明提供的具有保护层的GaN基HEMT器件源漏电极采用Ti/Al/Ni/Au/X五层欧姆接触金属结构，无需额外的光刻步骤，利用磁控溅射中沉积的金属X在剥离后会向两边扩散0.5 μm～1 μm，从而能够实现将下方的Ti/Al/Ni/Au完全包裹住，改善了退火后金属的形貌，提高了器件击穿电压。
附图说明
图1为实施例1和2在制备源漏接触电极前GaN基 HEMT器件的外延层的示意图；
图2为实施例1和2在GaN基 HEMT器件的外延层上沉积的Ti/Al/Ni/Au金属层的示意图；
图3为实施例1和2在Ti/Al/Ni/Au的基础上通过磁控溅射沉积X金属层后的示意图；
图4为实施例1提供的有保护层的GaN基 HEMT器件源漏电极制备的器件与传统的金属结构Ti/Al/Ni/Au制备的器件的击穿电压的比较图。
图中，1-GaN基 HEMT器件的外延层；2-Ti金属层；3-Al金属层；4-Ni金属层；5-Au金属层；6-X金属层。
具体实施方式
下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
本实施例提供了一种有保护层的GaN基 HEMT器件源漏电极，所述源漏电极为Ti/Al/Ni/Au/X 五层金属叠层结构，如图2和图3所示，Ti/Al/Ni/Au/X 五层金属叠层结构为在GaN基HEMT器件的外延层1上从下到上依次排布的Ti金属层2、Al金属层3、Ni金属层4、Au金属层5和X金属层6，其中X为Ti。X金属层6的厚度大于Ti、Al、Ni和Au四层金属层厚度的和。所述Ti金属层2的厚度为10 nm；所述Al金属层3的厚度为100 nm；所述Ni金属层4的厚度为10 nm；所述Au金属层5的厚度为80 nm；X金属层6的厚度为300 nm。
X金属层6在Au金属层5的上表面由所述上表面的边缘处向两侧各延伸出0.9 μm，然后沿着Ti金属层2、Al金属层3、Ni金属层4、Au金属层5的侧壁向GaN基HEMT器件的外延层1延伸至所述外延层1的上表面，即X金属层6完全包裹Ti金属层2、Al金属层3、Ni金属层4、Au金属层5。
本实施例还提供了所述有保护层的GaN基 HEMT器件源漏电极的制备方法，包括以下步骤：
（1）利用光刻技术，如图1所示，在GaN基HEMT器件的外延层1表面制备出源漏电极接触窗口；
（2）在制备源漏电极前，利用等离子清洗工艺以及酸碱溶液预处理源漏电极接触窗口表面；
（3）采用电子束EB沉积方法在源漏电极接触窗口依次沉积Ti金属层2、Al金属层3、Ni金属层4、Au金属层5；采用磁控溅射的方法在源漏区域沉积X金属层6，X金属层6的沉积采用直流溅射的方式，功率为250W，气压为6mTorr，本体真空度为2.5E-6 Torr；
（4）金属去胶剥离后，进行整体合金退火处理，在快速退火炉（RTP）中进行合金退火处理，所述的退火温度为830°，所述的退火气体氛围为氮气，所述的退火时间为1 min，所述的退火升温速率为10°C/s。
图4为由本实施例的有保护层的GaN基 HEMT器件源漏电极（Ti/Al/Ni/Au/X）与传统Ti/Al/Ni/Au结构漏电极分别制备的器件的击穿电压的比较图，图中虚线指的是传统结构Ti/Al/Ni/Au制备的器件的击穿曲线，实线指的是本实施例的有保护层的GaN基 HEMT器件源漏电极（Ti/Al/Ni/Au/X）制备的器件的击穿曲线。从图4可知本实施例的有保护层的GaN基 HEMT器件源漏电极（Ti/Al/Ni/Au/X）制备的器件相比于传统Ti/Al/Ni/Au结构制备的器件，在击穿电压上提高了42.7%，从686 V提高到了979 V。
实施例2
本实施例提供了一种有保护层的GaN基 HEMT器件源漏电极，所述源漏电极为Ti/Al/Ni/Au/X 五层金属叠层结构，如图2和图3所示，Ti/Al/Ni/Au/X 五层金属叠层结构为在GaN基HEMT器件的外延层1上从下到上依次排布的Ti金属层2、Al金属层3、Ni金属层4、Au金属层5和X金属层6，其中X为TiN。X金属层6的厚度大于Ti、Al、Ni和Au四层金属层厚度的和。所述Ti金属层2的厚度为20 nm；所述Al金属层3的厚度为80 nm；所述Ni金属层4的厚度为20 nm；所述Au金属层5的厚度为100 nm；X金属层6的厚度为300 nm。
X金属层6在Au金属层5的上表面由所述上表面的边缘处向两侧各延伸出0.7μm，然后沿着Ti金属层2、Al金属层3、Ni金属层4、Au金属层5的侧壁向GaN基HEMT器件的外延层1延伸至所述外延层1的上表面，即X金属层6完全包裹Ti金属层2、Al金属层3、Ni金属层4、Au金属层5。
本实施例还提供了所述有保护层的GaN基 HEMT器件源漏电极的制备方法，包括以下步骤：
（1）利用光刻技术，如图1所示，在GaN基HEMT器件的外延层1表面制备出源漏电极接触窗口；
（2）在制备源漏电极前，利用等离子清洗工艺以及酸碱溶液预处理源漏电极接触窗口表面；
（3）采用电子束EB沉积方法在源漏电极接触窗口依次沉积Ti金属层2、Al金属层3、Ni金属层4、Au金属层5；采用磁控溅射的方法在源漏区域沉积X金属层6，X金属层6的沉积采用直流溅射的方式，功率为250W，气压为6mTorr，本体真空度为2.5E-6 Torr；
（4）金属去胶剥离后，进行整体合金退火处理，在快速退火炉（RTP）中进行合金退火处理，所述的退火温度为830°，所述的退火气体氛围为氮气，所述的退火时间为1 min，所述的退火升温速率为7°C/s。
本实施例提供的有保护层的GaN基 HEMT器件源漏电极的击穿特性和实施例1类似，具体性能可参照实施例1中的附图4。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.有保护层的GaN基HEMT器件源漏电极，其特征在于，所述源漏电极为Ti/Al/Ni/Au/X五层金属叠层结构，Ti/Al/Ni/Au/X 五层金属叠层结构为在GaN基HEMT器件的外延层上从下到上依次排布的Ti、Al、Ni、Au和X金属层，其中X为TiN、Ti、W或TiW中的一种以上。
2.根据权利要求1所述的有保护层的GaN基HEMT器件源漏电极，其特征在于，X金属层的厚度大于Ti、Al、Ni和Au四层金属层厚度的和。
3.根据权利要求1所述的有保护层的GaN基HEMT器件源漏电极，其特征在于，X金属层在Au金属层的上表面由所述上表面的边缘处向两侧各延伸出0.5 μm - 1 μm，然后沿着Ti、Al、Ni和Au四层金属层的侧壁向GaN基HEMT器件的外延层延伸至所述外延层的上表面，即X金属层完全包裹Ti、Al、Ni和Au四层金属层。
4.根据权利要求1所述的有保护层的GaN基HEMT器件源漏电极，其特征在于，Ti金属层的厚度为10 nm – 20 nm， Al金属层的厚度为60 nm -150 nm，Ni金属层的厚度为10 nm –20 nm，Au金属层的厚度为80 nm – 120 nm，X金属层的厚度为200 nm – 400 nm。
5.制备如权利要求1至4任一项所述有保护层的GaN基HEMT器件源漏电极的方法，其特征在于，包括以下步骤：
（1）利用光刻技术，在GaN基HEMT器件的外延层表面制备出源漏电极接触窗口；
（2）在制备源漏电极前，利用等离子清洗工艺以及酸碱溶液预处理源漏电极接触窗口表面；
（3）在源漏电极接触窗口依次沉积Ti金属层、Al金属层、Ni金属层、Au金属层以及X金属层；
（4）金属去胶剥离后，进行整体合金退火处理。
6.根据权利要求5所述的制备保护层的GaN基HEMT器件源漏电极的方法，其特征在于，步骤（2）中源漏电极制备前的预处理包括在光刻完成后，利用等离子清洗设备对步骤（1）处理后的GaN基HEMT器件的外延层进行预打胶，浸泡酸碱溶液后再进行等离子清洗打胶处理，其中等离子清洗打胶步骤通入的气体为氧气或者氩气。
7.根据权利要求5所述的制备保护层的GaN基HEMT器件源漏电极的方法，其特征在于，步骤（3）中Ti金属层、Al金属层、Ni金属层和Au金属层由电子束EB沉积形成，X金属层由磁控溅射沉积形成。
8.根据权利要求7所述的制备保护层的GaN基HEMT器件源漏电极的方法，其特征在于，X金属层的沉积采用直流溅射的方式，功率为200 - 300W，气压为3 - 6mTorr，本体真空度低于3E-6 Torr。
9.根据权利要求5所述的制备保护层的GaN基HEMT器件源漏电极的方法，其特征在于，退火的设备为快速退火炉或者炉管。
10.根据权利要求5所述的制备保护层的GaN基HEMT器件源漏电极的方法，其特征在于，所述退火处理为在氮气气氛或真空中进行合金退火，退火温度为800 - 900°C，退火时间为30 - 90 s，退火的升温速率为7 - 15°C/s。
CN201910746312.XA 2019-08-13 2019-08-13 有保护层的GaN基HEMT器件源漏电极及制备方法 Pending CN110581169A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910746312.XA CN110581169A (zh) 2019-08-13 2019-08-13 有保护层的GaN基HEMT器件源漏电极及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910746312.XA CN110581169A (zh) 2019-08-13 2019-08-13 有保护层的GaN基HEMT器件源漏电极及制备方法

Publications (1)

Publication Number Publication Date
CN110581169A true CN110581169A (zh) 2019-12-17

Family

ID=68810661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910746312.XA Pending CN110581169A (zh) 2019-08-13 2019-08-13 有保护层的GaN基HEMT器件源漏电极及制备方法

Country Status (1)

Country Link
CN (1) CN110581169A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725287A (zh) * 2021-07-21 2021-11-30 中山市华南理工大学现代产业技术研究院 低温无金欧姆接触GaN基HEMT器件及其制备方法
CN114284413A (zh) * 2021-12-30 2022-04-05 江苏第三代半导体研究院有限公司 半导体器件的电极制作方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035670A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
US20130175537A1 (en) * 2012-01-10 2013-07-11 National Chiao Tung University HIGH ELECTRON MOBILITY GaN-BASED TRANSISTOR STRUCTURE
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN109712877A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 欧姆接触电极、hemt器件及制备方法
CN213242557U (zh) * 2019-08-13 2021-05-18 中山市华南理工大学现代产业技术研究院 一种有保护层的GaN基HEMT器件源漏电极

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035670A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
US20130175537A1 (en) * 2012-01-10 2013-07-11 National Chiao Tung University HIGH ELECTRON MOBILITY GaN-BASED TRANSISTOR STRUCTURE
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN109712877A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 欧姆接触电极、hemt器件及制备方法
CN213242557U (zh) * 2019-08-13 2021-05-18 中山市华南理工大学现代产业技术研究院 一种有保护层的GaN基HEMT器件源漏电极

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725287A (zh) * 2021-07-21 2021-11-30 中山市华南理工大学现代产业技术研究院 低温无金欧姆接触GaN基HEMT器件及其制备方法
WO2023000692A1 (zh) * 2021-07-21 2023-01-26 中山市华南理工大学现代产业技术研究院 低温无金欧姆接触GaN基HEMT器件及其制备方法
CN114284413A (zh) * 2021-12-30 2022-04-05 江苏第三代半导体研究院有限公司 半导体器件的电极制作方法及半导体器件

Similar Documents

Publication Publication Date Title
JP5491869B2 (ja) Ｉｉｉ族窒化物半導体デバイス
JP5995309B2 (ja) 半導体装置及びその製造方法
CN213242557U (zh) 一种有保护层的GaN基HEMT器件源漏电极
CN109004029B (zh) 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法
EP2787527A1 (en) Method for treating metallic oxide surface and method for preparing thin film transistor
CN110581169A (zh) 有保护层的GaN基HEMT器件源漏电极及制备方法
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN109037050B (zh) 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法
CN108198856B (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN106711212A (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
US20110049720A1 (en) Refractory metal nitride capped electrical contact and method for frabricating same
CN114038909B (zh) 增强型氮化镓功率器件及其制备方法
US9741578B2 (en) Manufacturing method of semiconductor device
US7719030B2 (en) Aluminum alloys for low resistance, ohmic contacts to III-nitride or compound semiconductor
WO2024114254A1 (zh) 一种肖特基势垒二极管及其制备方法和应用
JP5030172B2 (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
CN113725287B (zh) 低温无金欧姆接触GaN基HEMT器件及其制备方法
CN213304145U (zh) 一种GaN基HEMT无金欧姆接触电极
CN116344601A (zh) 一种氮化镓器件欧姆接触的制造方法
WO2021189658A1 (zh) 半导体器件电极的制作方法及半导体欧姆接触结构
CN214378453U (zh) 一种具有NiOX保护层的MIS-HEMT器件
CN105810575A (zh) 一种GaN HEMT上低温欧姆接触的制备方法
WO2021027903A1 (zh) GaN基HEMT无金欧姆接触电极及其热氮化形成方法
CN212209500U (zh) 一种具有Ga2O3/Al2O3保护层的HEMT器件
Oh et al. Development of chip shrink technology for lateral-type GaN based HFETs using SiO 2/polyimide dual IMD layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination