TWI550856B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI550856B
TWI550856B TW101149490A TW101149490A TWI550856B TW I550856 B TWI550856 B TW I550856B TW 101149490 A TW101149490 A TW 101149490A TW 101149490 A TW101149490 A TW 101149490A TW I550856 B TWI550856 B TW I550856B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
layer
semiconductor layer
type compound
type
Prior art date
Application number
TW101149490A
Other languages
English (en)
Other versions
TW201340317A (zh
Inventor
西森理人
吉川俊英
今田忠紘
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201340317A publication Critical patent/TW201340317A/zh
Application granted granted Critical
Publication of TWI550856B publication Critical patent/TWI550856B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

化合物半導體裝置及其製造方法
在本文中所討論之實施例係關於化合物半導體裝置及其製造方法。
於基於GaN之高電子移動率電晶體(HEMT)中，於AlGaN層與GaN層之間係使用異質接面且該GaN層係用以作為電子傳輸層。GaN具有寬帶隙、高崩潰電壓及高電子移動率。因此，就作為大電流操作、高電壓操作及低導通電阻(on-resistance)操作之材料而言，GaN係極具有前景的材料。已有關於將基於GaN之HEMT採用在用於基地台或類似物之未來有效電晶體、用於控制電功率等等之高效切換元件(switching element)等等之調查。在基於GaN之HEMT中，在AlGaN層中會由於在AlGaN與GaN之間的晶格失配而產生畸變(distortion)，此畸變會導致壓電極化(piezo polarization)，且在AlGaN層下方之GaN層的上表面附近會產生高密度的二維電子氣體。因此，可以獲得高輸出。
然而，由於二維電子氣體之高密度，因此 很難獲得常閉式(normally-off)電晶體。因此，目前針對各種技術的調查係關於解決此問題。習知的建議包括藉由蝕刻位在閘極電極正下方之該電子供應層的一部分來斷開二維電子氣體之技術，以及藉由在閘極電極與電子供應層之間形成p型GaN層來消除二維電子氣體之技術。
然而，蝕刻位在閘極電極正下方之該電子供應層的部分將會損及電子傳輸層，因此將會導致薄片電阻的增加以及漏電流的增加。p型GaN層之形成將會升高電阻率且退化最大電流。就此方式而言，獲得常閉式電晶體之習知的努力係會退化電晶體之其他的特性。
[專利文獻1]日本特許公開專利公告案第No.2009-076845號
[專利文獻2]日本特許公開專利公告案第No.2007-019309號
[專利文獻3]日本特許公開專利公告案第No.2007-201279號
[專利文獻4]國際專利公告案第WO2007108055號
本發明之目的係要提供一種化合物半導體裝置，其可以達成常閉式操作且同時可獲得極佳的特性，以及提供一種製造該化合物半導體裝置之方法。
依照該實施例之一態樣，化合物半導體裝置係包括：基板；形成於該基板之上之電子傳輸層；形成 於該電子傳輸層之上之電子供應層；形成於該電子供應層之上之源極電極與汲極電極；形成於該電子供應層之上且位在該源極電極與該汲極電極之間的閘極電極；形成在該電子供應層與該閘極電極之間之p型化合物半導體層；以及形成在該電子供應層與該p型化合物半導體層之間之含有n型雜質的化合物半導體層。
依照該實施例之另一態樣，一種製造化合 物半導體裝置之方法係包括：於基板之上形成電子傳輸層；於該電子傳輸層之上形成電子供應層；於該電子供應層之上形成含有n型雜質之化合物半導體層；於含有n型雜質之該化合物半導體層之上形成p型化合物半導體層；蝕刻該p型化合物半導體層而保留該p型化合物半導體層之一部分；退火以活化在該p型化合物半導體層中之p型雜質；於該電子供應層之上形成源極電極與汲極電極，使得該p型化合物半導體層之該保留部分係位在該源極電極與該汲極電極之間；及在該p型化合物半導體層之該保留部分之上形成閘極電極。
11‧‧‧基板
12‧‧‧緩衝層
13‧‧‧電子傳輸層
14‧‧‧電子供應層
15‧‧‧n型化合物半導體層
16‧‧‧p型化合物半導體層
17‧‧‧保護薄膜
18‧‧‧p型區域
19d‧‧‧凹部
19s‧‧‧凹部
20d‧‧‧汲極電極
20s‧‧‧源極電極
21‧‧‧鈍化薄膜
22‧‧‧開口
23‧‧‧閘極電極
24‧‧‧鈍化薄膜
25‧‧‧i-GaN層
25a‧‧‧GaN層
31‧‧‧n型化合物半導體層
32‧‧‧AlN層
210‧‧‧HEMT晶片
226d‧‧‧汲極墊
226g‧‧‧閘極墊
226s‧‧‧源極墊
231‧‧‧模製樹脂
232d‧‧‧汲極引線
232g‧‧‧閘極引線
232s‧‧‧源極引線
233‧‧‧接點墊
234‧‧‧晶粒結合劑
235d‧‧‧導線
235g‧‧‧導線
235s‧‧‧導線
250‧‧‧PFC電路
251‧‧‧切換元件
252‧‧‧二極體
253‧‧‧抗流線圈
254‧‧‧電容器
255‧‧‧電容器
256‧‧‧二極體電橋
257‧‧‧AC電源
260‧‧‧全電橋反相電路
261‧‧‧一次側電路
262‧‧‧二次側電路
263‧‧‧變壓器
264a‧‧‧切換元件
264b‧‧‧切換元件
264c‧‧‧切換元件
264d‧‧‧切換元件
265a‧‧‧切換元件
265b‧‧‧切換元件
265c‧‧‧切換元件
271‧‧‧數位預畸變電路
272a‧‧‧混合器
272b‧‧‧混合器
273‧‧‧功率放大器
第1圖係繪示依照第一實施例之化合物半導體裝置的結構的橫截面視圖；第2A圖至第2K圖係依序顯示製造依照該第一實施例之化合物半導體裝置之方法的橫截面視圖；第3圖係繪示該第一實施例之修改實例的橫截面視 圖；第4A圖及第4B圖係繪示該第一實施例之另一修改實例之橫截面視圖；第5A圖至第5C圖係依序顯示製造依照參考實例之化合物半導體裝置的方法的橫截面視圖；第6圖係繪示在汲極電壓與汲極電流之間的關係的示意圖；第7圖係繪示依照第二實施例之化合物半導體裝置的結構的橫截面視圖；第8A圖至第8H圖係依序顯示製造依照該第二實施例之化合物半導體裝置之方法的橫截面視圖；第9圖係繪示該第二實施例之修改實例的橫截面視圖；第10A圖及第10B圖係繪示該第二實施例之另一修改實例的橫截面視圖；第11圖係繪示依照第三實施例之離散封裝件的圖式；第12圖係繪示依照第四實施例之功率因數修正(PFC)電路的佈線示意圖；第13圖係繪示依照第五實施例之電源供應設備的佈線示意圖；及第14圖係繪示依照第六實施例之高頻放大器的佈線示意圖。
本案發明人已廣泛調查在習知技術中當形 成p型GaN層時為何會使電阻率上升且退化最大電流的若干原因。接著，已發現要控制蝕刻以將p型GaN層提供在預定位置中係極為困難的。在習知技術中，p型GaN層係在其已形成於電子傳輸層上之後才被蝕刻。若蝕刻係過度的(過度蝕刻)，則電子傳輸層會過度被薄化，二維電子氣體會減少，且然後該電阻率便會上升且使最大電流退化。若該蝕刻過少(蝕刻不足)，則p型GaN層會過度地餘留在電子傳輸層上，該二維電子氣體會消失，且然後該電阻率會上升且使最大電流退化。再者，有時漏電流會流經該過度餘留的p型GaN層。以此方式，在習知技術中便難以控制蝕刻該p型GaN層，且因此難以獲得所要的特性。具有高Al(鋁)比率的AlGaN層係可在p型GaN層形成之前便先形成，以控制蝕刻，但該AlGaN層(即使在蝕刻p型GaN層之後仍會餘留)係有可能會被氧化，且亦會引發其他的問題，諸如電流崩潰(current collapse)。基於這些發現及知識，本案發明人已構想出在形成p型GaN層之前先形成n型GaN層的想法。
以下將參考附圖來詳細說明諸實施例。
(第一實施例)
首先，將說明第一實施例。第1圖係橫截面視圖，其中繪示依照第一實施例之基於GaN之HEMT(化合物半導體裝置)的結構。
在第一實施例中，在基板之上形成緩衝層(成核層)12，如第1圖所示。例如，該基板11可以係矽基 板，且該緩衝層12可以係AlN層。在緩衝層12之上形成電子傳輸層13。該電子傳輸層13可以係例如未摻雜的i-GaN層，其厚度係大約1微米至4微米，例如大約為3微米。在該電子傳輸層13上形成電子供應層14。該電子供應層14可以係例如未摻雜i-AlGaN層，其厚度係大約1奈米至30奈米，例如大約為20奈米。該電子供應層14之Al(鋁)比率可以係大約0.1至0.5，例如大約為0.2。因此，電子傳輸層13與電子供應層14之每一者含有基於GaN之材料(下文亦稱「GaN系材料」)。含有n型雜質之n型化合物半導體層15係形成在該電子供應層14之上。該n型化合物半導體層15可以係例如n型n-GaN層，其厚度係大約10奈米至30奈米，例如大約為20奈米。Si(矽)係以大約1×1017cm-3至1×1019cm-3(例如大約為2×1018cm-3)的量被摻雜於該n型化合物半導體層15中。當Si係以大約1×1017cm-3或更高的量被摻雜時，在後續將說明之用以抑制電流崩潰之效應將會很明顯。當Si係以高於大約1×1019cm-3的量被摻雜時，則有時會有過多的漏電流流動。
界定元件區域之元件隔離區域係形成在包括該緩衝層12、電子傳輸層13、電子供應層14及n型化合物半導體層15之化合物半導體堆疊結構中。凹部19s及凹部19d係形成在該元件區域中之該n型化合物半導體層15中。源極電極20s係形成在凹部19s中，且汲極電極20d係形成在凹部19d中。p型區域18係設置在n型化合物半導體層15中之一部分處，在平面圖中，該部分係介於源極 電極20s與汲極電極20d之間。p型化合物半導體層16係形成在p型區域18之上。該p型化合物半導體層16可以係例如p型p-GaN層，其厚度係大約30奈米至100奈米，例如大約為80奈米。鎂可以摻雜作為p型雜質而以例如大約5×1019cm-3的量被摻雜至p-GaN層中。該p型區域18可例如經由p型雜質從該p型化合物半導體層16擴散至n型化合物半導體層15而形成，然而此細節將在下文中說明。因此，p型區域18不僅含有p型雜質，且亦含有n型雜質。
鈍化薄膜21係形成在n型化合物半導體層 15之上且用以覆蓋源極電極20s與汲極電極20d。開口22係形成在鈍化薄膜21中以曝露該p型化合物半導體層16，且閘極電極23係形成在該開口22中。鈍化薄膜24係形成在鈍化薄膜21之上以覆蓋閘極電極23。鈍化薄膜21及24之材料並未侷限於特定的材料，且諸如氮化矽薄膜之絕緣薄膜亦可用於鈍化薄膜21與24之各者。
在第一實施例中，可以達成常閉式操作， 因為在閘極電極23與電子供應層14之間係提供了p型化合物半導體層16。薄化該電子供應層14係可避免的，即使執行了足夠的蝕刻來形成該p型化合物半導體層16的情況下亦然，因為n型化合物半導體層15存在於電子供應層14之上，但此細節將在下文中說明。相較於未提供該n型化合物半導體層15的情況，該n型化合物半導體層15係可以減少在電子傳輸層13至電子供應層14之介面附近的 二維電子氣體(2DEG)，但是量並不多。因此，即使提供該n型化合物半導體層15，電阻可以係相當低且可獲得充分的最大電流。再者，該p型區域18與n型化合物半導體層15係彼此相鄰，且因此在其兩者之間存在pn接面。該pn接面存在於該p型區域18之源極電極20s側及汲極電極20d側，且位在汲極電極20d側之一者尤其有助於崩潰電壓之增進。此外，當n型化合物半導體層15並未包含Al(鋁)時，該n型化合物半導體層15並不易於被氧化，因此可以抑制由於氧化所造成之電流崩潰的增加。
並不一定要形成該等凹部19s及19d，且該 n型化合物半導體層15可存在於電子供應層14與源極電極20s、汲極電極20d之間。附帶一提，在源極電極20s與汲極電極20d直接接觸電子供應層14的情況下，接觸電阻係較低且可以獲得更想要的特性。
接下來，將說明製造依照第一實施例之基 於GaN之HEMT(化合物半導體裝置)的方法。第2A至2K圖係橫截面視圖，其中依序繪示製造依照第一實施例之基於GaN之HEMT(化合物半導體裝置)的方法。
首先，緩衝層12、電子傳輸層13、電子供 應層14、n型化合物半導體層15及p型化合物半導體層16係形成於基板11之上，如第2A圖所示。緩衝層12、電子傳輸層13、電子供應層14、n型化合物半導體層15及p型化合物半導體層16可藉由晶體生長方法而形成，諸如MOVPE(有機金屬氣相磊晶法)。在此情況中，這些層可藉 由選擇來源氣體而被連續地形成。三甲基鋁(TMAl)氣體及三甲基鎵(TMG)氣體可例如用以分別作為鋁(Al)及鎵(Ga)的來源。氨氣(NH3)可用以作為氮(N)的來源。可使用例如矽烷(SiH4)作為矽(Si)的來源，矽係作為包含在n-GaN層中之雜質。環戊二烯基鎂(CpMg)可用以作為鎂(Mg)的來源，鎂係作為包含在p-GaN層中之雜質。這些基於GaN之化合物半導體層可以例如在減壓環境中藉由基板11被加熱而形成。
然後，界定該元件區域之元件隔離區域係 形成在包括該緩衝層12、電子傳輸層13、電子供應層14、n型化合物半導體層15及p型化合物半導體層16之化合物半導體堆疊結構中。在形成元件隔離區域時，例如光阻劑圖案係形成於p型化合物半導體層16之上以選擇性地曝露欲被形成該元件隔離區域之區域，且離子(諸如Ar離子)係藉由用以作為遮罩之光阻劑圖案而被植入。或者，該化合物半導體堆疊結構可藉由使用含氯氣體及用作為蝕刻遮罩之光阻劑圖案而以乾式蝕刻來予以蝕刻。
之後，阻劑圖案係形成於p型化合物半導體 層16之上以選擇性地覆蓋該p型化合物半導體層16要保留之區域且曝露另一區域。p型化合物半導體層16係藉由該阻劑圖案用以作為遮罩而予以乾式蝕刻，如第2B圖所示。舉例來說，含氯氣體可用以作為在乾式蝕刻時之蝕刻氣體。乾式蝕刻係經控制而在該n型化合物半導體層15中之一點處結束，以確定地移除從該阻劑圖案曝露之該p 型化合物半導體層16的部分。乾式蝕刻亦經控制以保留該n型化合物半導體層15，即使考量蝕刻率在平面中之差異而在蝕刻量為最高之區域處亦然。當n型化合物半導體層15之厚度係大約10奈米至30奈米(例如大約為20奈米)時，該控制可以很容易地進行。舉例來說，在厚度方向中，該n型化合物半導體層15的一半可被蝕刻，如第3圖所示。
之後，保護薄膜17係形成於n型化合物半 導體層15之上以覆蓋p型化合物半導體層16，如第2C圖所示。例如，氮化矽薄膜可經形成作為該保護薄膜17。
然後，執行退火以活化在p型化合物半導體 層16中之p型雜質(例如Mg)。再者，在退火期間，在p型化合物半導體層16中之p型雜質係擴散至n型化合物半導體層15中，且形成該p型區域18，如第2D圖所示。
之後，該保護薄膜17被移除，如第2E圖所示。例如，該保護薄膜17可藉由氫氟酸來移除。
接下來，在元件區域中之n型化合物半導體層15中形成凹部19s與凹部19d，如第2F圖所示。在形成凹部19s與凹部19d時，例如阻劑圖案係形成於n型化合物半導體層15與p型化合物半導體層16之上以選擇性地曝露欲形成凹部19s與凹部19d之區域且覆蓋另一區域，然後藉由含氯氣體且利用阻劑圖案作為遮罩來執行乾式蝕刻。
然後，源極電極20s係形成在凹部19s中，且汲極電極20d係形成在凹部19d中，如第2G圖所示。例 如，源極電極20s與汲極電極20d可藉由剝除(lift-off)製程來形成。更特定言之，阻劑圖案係經形成以曝露欲形成該源極電極20s與汲極電極20d之區域，利用阻劑圖案作為生長遮罩而在減壓環境中執行Ta與Al之氣相沈積，然後將該阻劑圖案與沈積於其上之Ta及Al的部分一起移除。 然後，在例如氮氣環境中於大約400℃至1000℃(例如大約600℃)的溫度執行退火，以確保源極電極20s與汲極電極20d之歐姆特性。
之後，鈍化薄膜21係形成在整個表面上， 如第2H圖所示。鈍化薄膜21係例如較佳地藉由原子層沈積(ALD)、電漿輔助(化學氣相沈積)CVD或濺鍍而形成。
接下來，曝露該p型化合物半導體層16之 開口22係形成於在該p型化合物半導體層16上方之鈍化薄膜21的一部分中，如第2I圖所示。開口22可例如藉由以四氟甲烷(CF4)氣體來乾式蝕刻而形成。
然後，閘極電極23係形成於開口22中，如 第2J圖所示。例如，該閘極電極23可藉由剝除製程來形成。更特定言之，阻劑圖案係經形成以曝露欲形成該閘極電極23之區域，且使用該阻劑圖案作為生長遮罩而在減壓環境中來執行Pt與Au之氣相沈積，然後將該阻劑圖案與沈積於其上之Pt及Au之部分一起移除。
之後，該鈍化薄膜24係形成於鈍化薄膜21 之上以覆蓋該閘極電極23，如第2K圖所示。
如此便可以製造出依照第一實施例之基於 GaN之HEMT。
該n型化合物半導體層15在該製造方法中 係形成於電子供應層14與p型化合物半導體層16之間，且因此，p型化合物半導體層16可被充分地蝕刻而避免該電子供應層14被薄化。因此，可以抑制電阻的增加及最大電流之減少，同時可以達成常閉式操作。
附帶一提，p型雜質不僅擴散於n型化合物 半導體層15之厚度方向且亦擴散於橫側方向，且該p型區域可經形成朝向源極電極20s及汲極電極側20d延伸。然而，該擴散距離係相當於n型化合物半導體層15之最大厚度，且因此，該距離相較於在閘極電極23與源極電極20s之間的距離(例如，2微米)及閘極電極23與汲極電極20d之間的距離(例如10微米至15微米)係微小的。再者，在某些情況中，取決於活化退火之條件，n型化合物半導體層15可保留於p型區域18下方，如第4A圖所示，且該p型區域18可僅形成極少的量，如第4B圖所示。活化退火之條件並未侷限於特定的條件，且較佳地該退火係經執行以使得在p型化合物半導體層16中之p型雜質不會向上擴散至電子供應層14，簡言之，擴散至n型化合物半導體層15中的中止層。
p-AlGaN層可用作為p型化合物半導體層16 以取代p-GaN層。當p-AlGaN層與p-GaN相比較時，該p-GaN層具有可能達成該常閉式操作之優點，而該p-AlGaN層則具有該層易於生長之優點。因此，該p型化合物半導體層 16可以係AlxGa1-xN層(0≦x<1)。
第一實施例之特性將與參考實例比較來予 以說明。第5A至5C圖係橫截面視圖，其中依序顯示製造依照該參考實例之化合物半導體裝置的方法。為了製造該參考實例，首先，類似於第一實施例，在基板之上形成緩衝層12、電子傳輸層13及電子供應層14，如第5A圖所示。然後，在電子供應層14上形成未摻雜的i-GaN層25以取代n型化合物半導體層15，且在該i-GaN層25上形成該p型化合物半導體層16。然後，執行退火以活化在p型化合物半導體層16中之p型雜質。在退火期間，在p型化合物半導體層16中之p型雜質擴散至該i-GaN層25，且該i-GaN層25便轉變成含有p型雜質之GaN層25a，如第5B圖所示。之後，類似於第一實施例，執行該p型化合物半導體層16之蝕刻及之後的製程，如第5C圖所示。
當測量參考實例與第一實施例之崩潰電壓 時，便可獲得在第6圖中所示之測量結果。換言之，在第一實施例中，由於p型區域18與n型化合物半導體層15之間的pn接面而可獲得高崩潰電壓，但參考實例之崩潰電壓因為缺乏該pn接面而比第一實施例還差。
(第二實施例)
接下來，將說明第二實施例。第7圖係橫截面視圖，其中繪示依照第二實施例之基於GaN之HEMT(化合物半導體裝置)的結構。
在第二實施例中，n型化合物半導體層31 與AlN層32係形成於電子供應層14之上，如第7圖所示。該n型化合物半導體層31例如可以係n型n-GaN層，其厚度係大約2奈米至10奈米(例如大約為5奈米)。矽(Si)係以大約1×1017cm-3至1×1019cm-3(例如大約為2×1018cm-3)的量被摻雜至該n型化合物半導體層31中。該AlN層32之厚度係大約為0.5奈米至3奈米(例如大約為2奈米)。類似於第一實施例，該n型化合物半導體層15、p型區域18、源極電極20s、汲極電極20等等係形成於AlN層32之上。其他的結構係與第一實施例相同。附帶一提，當AlN層在GaN層上生長時，臨界厚度係3大約奈米。
在該第二實施例中，與第一實施例的效果一樣，由於所謂的三帽式結構(three-cap-structure)，薄片電阻可被大大地降低，且該電流崩潰可被大大地抑制。
接下來，將說明製造依照第二實施例之基於GaN之HEMT(化合物半導體裝置)的方法。第8A至8H圖係橫截面視圖，其中依序繪示製造依照第二實施例之基於GaN之HEMT(化合物半導體裝置)的方法。
首先，在該基板11之上形成緩衝層12、電子傳輸層13、電子供應層14、n型化合物半導體層31、AlN層32、n型化合物半導體層15及p型化合物半導體層16，如第8A圖所示。該緩衝層12、電子傳輸層13、電子供應層14、n型化合物半導體層31、AlN層32、n型化合物半導體層15及p型化合物半導體層16可例如類似於第一實施例藉由諸如MOVPE之晶體生長方法來形成。然後，界 定元件區域之元件隔離區域係形成於包括緩衝層12、電子傳輸層13、電子供應層14、n型化合物半導體層31、AlN層32、n型化合物半導體層15及p型化合物半導體層16之化合物半導體堆疊結構中，這類似於第一實施例。
之後，阻劑圖案係形成於p型化合物半導體層16之上以選擇性地覆蓋該p型化合物半導體層16要保留之區域且曝露另一區域，這類似於第一實施例。p型化合物半導體層16係藉由該阻劑圖案用以作為遮罩而予以乾式蝕刻，如第8B圖所示。舉例來說，含氯氣體可用以作為在乾式蝕刻時之蝕刻氣體。乾式蝕刻係經控制而在該n型化合物半導體層15中之一點處結束，以確定地移除從該阻劑圖案曝露之該p型化合物半導體層16的部分。乾式蝕刻亦經控制以保留該n型化合物半導體層15，即使考量蝕刻率在平面中之差異而在蝕刻量為最高之區域處亦然。舉例來說，在厚度方向中，該n型化合物半導體層15的一半可被蝕刻，如第9圖所示。
之後，保護薄膜17係形成於n型化合物半導體層15之上以覆蓋p型化合物半導體層16，如第8C圖所示。例如，氮化矽薄膜可經形成用於該保護薄膜17。
然後，執行退火以活化在p型化合物半導體層16中之p型雜質(例如Mg)。再者，在退火期間，在p型化合物半導體層16中之p型雜質係擴散至n型化合物半導體層15中，且形成該p型區域18，如第8D圖所示。
之後，該保護薄膜17被移除，如第8E圖所 示。例如，該保護薄膜17可藉由氫氟酸來移除。
接下來，在元件區域中之n型化合物半導體層15、AlN層32及n型化合物半導體層31中形成凹部19s與凹部19d，如第8F圖所示。在形成凹部19s與凹部19d時，例如阻劑圖案係形成於n型化合物半導體層15與p型化合物半導體層16之上以選擇性地曝露欲形成凹部19s與凹部19d之區域且覆蓋另一區域，然後藉由含氯氣體且利用阻劑圖案作為遮罩來執行乾式蝕刻。
然後，源極電極20s係形成於凹部19s中，且汲極電極20d係形成於凹部19d中，如第8G圖所示。接著，例如在氮氣環境中以大約400℃至1000℃(例如大約600℃)來執行退火，以確保源極電極20s與汲極電極20d之歐姆特性。
之後，類似於第一實施例，執行該鈍化薄膜21之形成與之後的製程，如第8H圖所示。
如此便可製造依照第二實施例之基於GaN之HEMT。
同樣在此一方法中，p型化合物半導體層16可被充分地蝕刻而避免該電子供應層14被薄化。因此，可以抑制電阻增加及最大電流減少，同時可以達成常閉式操作。
附帶一提，類似於第一實施例，在某些情況中，取決於活化退火之條件，n型化合物半導體層15可保留於p型區域18下方，如第10A圖所示，且該p型區域 18可僅形成極少的量，如第10B圖所示。活化退火之條件並未侷限於特定的條件，且較佳地該退火係經執行以使得在p型化合物半導體層16中之p型雜質不會向上擴散至電子供應層14，簡言之，擴散至n型化合物半導體層15中的中止層。
(第三實施例)
第三實施例係關於包括基於GaN之HEMT之化合物半導體裝置的離散封裝件(discrete package)。第11圖係繪示依照該第三實施例之離散封裝件的圖式。
在該第三實施例中，如第11圖所示，根據第一至第二實施例任一項之化合物半導體裝置之HEMT晶片210的背表面係利用諸如焊料之晶粒結合劑234而被固定在接點墊(晶粒墊)233上。導線235d(諸如鋁導線)之一端部係接合至汲極墊226d，其中該汲極電極20d係連接至該汲極墊226d，且該導線235d之另一端部係接合至與該接點墊233形成一整體之汲極引線232d。導線235s(諸如鋁導線)之一端部係接合至源極墊226s，其中該源極電極20s係連接至該源極墊226s，且該導線235s之另一端部係接合至與接點墊233分離之源極引線232s。導線235g(諸如鋁導線)之一端部係接合至閘極墊226g，其中該閘極電極23係連接至該閘極墊，且該導線235g之另一端部係接合至與該接點墊233分離之閘極引線232g。接點墊233、HEMT晶片210等等係藉由模製樹脂231而封裝，而使該閘極引線232g之一部分、汲極引線232d之一部分以及源極引線 232s之一部分係朝外突出。
該離散封裝件可藉由以下程序來製造。首先，利用晶粒結合劑234(諸如焊料)將該HEMT晶片210接合至引線框之接點墊233。接著，利用導線235g、235d及235s，分別藉由導線接合，閘極墊226g係被連接至該引線框之閘極引線232g，汲極墊226d係被連接至引線框之汲極引線232d以及源極墊226s係被連接至該引線框之源極引線232s。然後，藉由轉移模製程序(transfer molding process)來進行以模製樹脂231來模製。然後將該引線框切除。
(第四實施例)
接下來，將說明第四實施例。該第四實施例係關於PFC(功率因數修正)電路，其配備有包括基於GaN之HEMT之化合物半導體裝置。第12圖係繪示依照第四實施例之該PFC電路的佈線示意圖。
PFC電路250包括切換元件(電晶體)251、二極體252、抗流線圈253、電容器254及255、二極體電橋(diode bridge)256及AC電源(AC)257。該切換元件251之汲極電極、二極體252之陽極端子以及抗流線圈253之一端子係彼此連接在一起。切換元件251之源極電極、電容器254之一端子以及電容器255之一端子係彼此連接在一起。電容器254之另一端子與抗流線圈253之另一端子係彼此連接在一起。電容器255之另一端子與二極體252之陰極端子係彼此連接在一起。閘極驅動器係連接至切換元 件251之閘極電極。AC電源257係經由二極體電橋256而連接於電容器254之兩端子之間。DC電源(DC)係連接於電容器255之兩端子之間。在本實施例中，依照第一至第二實施例任一項之該化合物半導體裝置係用以作為該切換元件251。
在製造該PFC電路250之製程中，舉例來 說，該切換元件251係例如藉由焊料而連接至二極體252、該抗流線圈253等等。
(第五實施例)
接下來，將說明第五實施例。第五實施例係關於配備有包括基於GaN之HEMT之化合物半導體裝置的電源供應設備。第13圖係佈線示意圖，其中繪示依照第五實施例之電源供應設備。
該電源供應設備包括高電壓一次側電路261、低電壓二次側電路262及配置在一次側電路261與二次側電路262之間的變壓器263。
該一次側電路261包括依照第四實施例之PFC電路250，以及連接在PFC電路250中之電容器255之兩端子之間的反相器電路(其可以例如係全電橋反相電路260)。該全電橋反相電路260包括複數個(在本實施例係四個)切換元件264a、264b、264c及264d。
該二次側電路262包括複數個(在本實施例中為三個)切換元件265a、265b及265c。
在本實施例中，依照第一至第二實施例任 一項之化合物半導體裝置係用作為PFC電路250之切換元件251，且用作為全電橋反相電路260之切換元件264a、264b、264c及264d。該PFC電路250與全電橋反相電路260係一次側電路261之組件。在另一方面，基於矽之一般MIS-FET(場效電晶體)係用作為二次側電路262之切換元件265a、265b與265c。
(第六實施例)
接下來，將說明第六實施例。第六實施例係關於配備有包括基於GaN之HEMT之化合物半導體裝置的高頻放大器(高輸出放大器)。第14圖係佈線示意圖，其中繪示依照第六實施例之高頻放大器。
該高頻放大器包括數位預畸變電路271、混合器272a及272b及功率放大器273。
該數位預畸變電路271補償在輸入信號中之非線性畸變。該混合器272a混合具有該已被補償之非線性畸變之輸入信號與AC信號。該功率放大器273包括依照第一至第二實施例任一項之化合物半導體裝置，且放大與該AC信號混合之輸入信號。在本實施例之所說明的實例中，在輸出側之信號在切換後可藉由該混合器272b而與AC信號相混合，且可送回至該數位預畸變電路271。
用於化合物半導體堆疊結構之化合物半導體層之組成並未有特定的限制，且可以使用GaN、AlN、InN等等。亦可使用其等之混合晶體。
該閘極電極、源極電極與汲極電極之組態 並未侷限於上述實施例中之組態。例如，其可由單一層所組態。形成這些電極之方法並未侷限於剝除製程。在源極電極與汲極電極形成之後的退火係可省略的，只要可以獲得歐姆特性即可。該閘極電極亦可經退火。
在本實施例中，基板可以係碳化矽(SiC)基板、藍寶石基板、矽基板、GaN基板、GaAs基板等等。基板可以係具有導電性、半絕緣性及絕緣性的任一者。就成本之觀點而言，最好係可使用矽基板(例如，其中之表面具有(111)平面之米勒指數(Miller index))、SiC基板或藍寶石基板。這些層之各者的厚度與材料並未侷限於上述實施例中之厚度與材料。
依照上述之化合物半導體裝置等等，因為適當的p型化合物半導體層係與n型化合物半導體層一起形成，所以可以達成具有極佳特性之常閉式操作。
11‧‧‧基板
12‧‧‧緩衝層
13‧‧‧電子傳輸層
14‧‧‧電子供應層
15‧‧‧n型化合物半導體層
16‧‧‧p型化合物半導體層
18‧‧‧p型區域
19d‧‧‧凹部
19s‧‧‧凹部
20d‧‧‧汲極電極
20s‧‧‧源極電極
21‧‧‧鈍化薄膜
22‧‧‧開口
23‧‧‧閘極電極
24‧‧‧鈍化薄膜

Claims (8)

  1. 一種製造化合物半導體裝置之方法，包含：於基板之上形成電子傳輸層；於該電子傳輸層之上形成電子供應層；於該電子供應層之上形成含有n型雜質之化合物半導體層；於含有n型雜質之該化合物半導體層之上形成p型化合物半導體層；蝕刻該p型化合物半導體層而保留該p型化合物半導體層之一部分；退火以活化在該p型化合物半導體層中之p型雜質；於該電子供應層之上形成源極電極與汲極電極，使得該p型化合物半導體層之該蝕刻後之保留部分係位在該源極電極與該汲極電極之間；及在該p型化合物半導體層之該蝕刻後之保留部分之上形成閘極電極。
  2. 如申請專利範圍第1項所述之製造化合物半導體裝置的方法，其中，含有n型雜質之該化合物半導體層係GaN層。
  3. 如申請專利範圍第1項所述之製造化合物半導體裝置之方法，其中，該p型化合物半導體層係AlxGa1-xN層(0≦x<1)。
  4. 如申請專利範圍第2項所述之製造化合物半導體裝置 之方法，其中，該p型化合物半導體層係AlxGa1-xN層(0≦x<1)。
  5. 如申請專利範圍第1項至第4項中任一項所述之製造化合物半導體裝置之方法，其在形成含有n型雜質之該化合物半導體層之前係進一步包含：於該電子供應層之上形成n型化合物半導體層；及於該n型化合物半導體層之上形成AlN層。
  6. 如申請專利範圍第5項所述之製造化合物半導體裝置之方法，其中，該n型化合物半導體層係GaN層。
  7. 如申請專利範圍第1項至第4項中任一項所述之製造化合物半導體裝置之方法，其中，該電子傳輸層與該電子供應層係含有GaN系材料。
  8. 如申請專利範圍第1項至第4項中任一項所述之製造化合物半導體裝置的方法，其中，針對該p型化合物半導體層之活性化退火係在該p型化合物半導體層之蝕刻之後才執行。
TW101149490A 2012-03-28 2012-12-24 化合物半導體裝置及其製造方法 TWI550856B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012074962A JP2013207102A (ja) 2012-03-28 2012-03-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201340317A TW201340317A (zh) 2013-10-01
TWI550856B true TWI550856B (zh) 2016-09-21

Family

ID=49233689

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149490A TWI550856B (zh) 2012-03-28 2012-12-24 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20130256684A1 (zh)
JP (1) JP2013207102A (zh)
KR (2) KR101465306B1 (zh)
CN (1) CN103367419B (zh)
TW (1) TWI550856B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927409B1 (ko) * 2012-08-07 2018-12-10 삼성전자주식회사 고전자이동도 트랜지스터
WO2015008430A1 (ja) * 2013-07-16 2015-01-22 パナソニックＩｐマネジメント株式会社 半導体装置
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9806158B2 (en) * 2013-08-01 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
JP6170007B2 (ja) * 2014-04-10 2017-07-26 トヨタ自動車株式会社 スイッチング素子
JP6392703B2 (ja) * 2015-05-12 2018-09-19 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法
TWI563654B (en) * 2015-08-26 2016-12-21 Globalwafers Co Ltd Enhancement-Mode High-Electron-Mobility Transistor Structure
US9865714B2 (en) * 2016-04-06 2018-01-09 International Business Machines Corporation III-V lateral bipolar junction transistor
CN106449406B (zh) * 2016-05-30 2020-05-12 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
IT201800001693A1 (it) * 2018-01-23 2019-07-23 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt di tipo normalmente spento con ridotta resistenza in stato acceso e transistore hemt
JP7175727B2 (ja) * 2018-11-30 2022-11-21 ローム株式会社 窒化物半導体装置
WO2022271083A1 (en) * 2021-06-21 2022-12-29 Igss-Gan Pte Ltd Semiconductor apparatus and method for fabricating thereof
WO2023282846A1 (en) * 2021-07-05 2023-01-12 Igss-Gan Pte Ltd Semiconductor apparatus and method for fabricating thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349095A (ja) * 1999-06-04 2000-12-15 Sony Corp 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
TW201130131A (en) * 2009-10-02 2011-09-01 Fujitsu Ltd Compound semiconductor device and method of manufacturing the same
TW201205086A (en) * 2010-07-21 2012-02-01 Proter Technology Co Ltd Appliance charge meter
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US8203376B2 (en) * 2006-11-20 2012-06-19 Panasonic Corporation Semiconductor device and method for driving the same
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
US8759876B2 (en) * 2008-10-06 2014-06-24 Massachusetts Institute Of Technology Enhancement-mode nitride transistor
DE112010001556B4 (de) * 2009-04-08 2022-01-27 Efficient Power Conversion Corporation Rückdiffusionsunterdrückende Strukturen
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
TWI420664B (zh) * 2010-07-27 2013-12-21 Univ Nat Chiao Tung 增強式高電子移動率電晶體及其製造方法
JP5742134B2 (ja) * 2010-08-23 2015-07-01 富士通株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349095A (ja) * 1999-06-04 2000-12-15 Sony Corp 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置
TW201130131A (en) * 2009-10-02 2011-09-01 Fujitsu Ltd Compound semiconductor device and method of manufacturing the same
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
TW201205086A (en) * 2010-07-21 2012-02-01 Proter Technology Co Ltd Appliance charge meter
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20130256684A1 (en) 2013-10-03
KR20130109925A (ko) 2013-10-08
CN103367419B (zh) 2016-02-10
KR101465306B1 (ko) 2014-11-26
JP2013207102A (ja) 2013-10-07
CN103367419A (zh) 2013-10-23
KR20140124737A (ko) 2014-10-27
TW201340317A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
TWI550856B (zh) 化合物半導體裝置及其製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
TWI492378B (zh) 化合物半導體裝置及其製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
TWI474483B (zh) 化合物半導體裝置及其製造方法（二）
JP5890991B2 (ja) 化合物半導体装置及びその製造方法
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TWI481034B (zh) 化合物半導體裝置及其製造方法
JP2018010936A (ja) 化合物半導体装置及びその製造方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
TWI488301B (zh) 化合物半導體裝置及其製造方法（一）
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法