JP2011142265A - 半導体装置およびそれを備えた電子回路 - Google Patents
半導体装置およびそれを備えた電子回路 Download PDFInfo
- Publication number
- JP2011142265A JP2011142265A JP2010002971A JP2010002971A JP2011142265A JP 2011142265 A JP2011142265 A JP 2011142265A JP 2010002971 A JP2010002971 A JP 2010002971A JP 2010002971 A JP2010002971 A JP 2010002971A JP 2011142265 A JP2011142265 A JP 2011142265A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- pad
- semiconductor element
- bonding
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48744—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/495—Material
- H01L2224/49505—Connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行う。
【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極8,ドレイン電極9,ソースパッド8'およびドレインパッド9'をTi,Al,MoおよびAuを順次積層して形成し、ソースパッド8'およびドレインパッド9'の一部をエッチングによって開口して、Al露出部を形成している。したがって、ソースパッド8'またはドレインパッド9'におけるAu露出部に対しては、Auボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Al露出部に対しては、Alボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。
【選択図】図2
【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極8,ドレイン電極9,ソースパッド8'およびドレインパッド9'をTi,Al,MoおよびAuを順次積層して形成し、ソースパッド8'およびドレインパッド9'の一部をエッチングによって開口して、Al露出部を形成している。したがって、ソースパッド8'またはドレインパッド9'におけるAu露出部に対しては、Auボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Al露出部に対しては、Alボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。
【選択図】図2
Description
この発明は、同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行うことができる半導体装置、および、その半導体装置を備えた電子回路に関する。
窒化物系化合物半導体は、絶縁破壊電界が大きく、耐熱性に優れており、電子の飽和ドリフト速度が速いこと等の理由から、Si系やGaAs系の電子デバイスに比較して、高温動作や大電力動作等の点で優れた電子デバイスを提供することができる。
ところで、窒化物系化合物半導体を用いて電子デバイスを作製する場合には、窒化物系化合物半導体に対してオーミック特性を有する電極やショットキー特性を有する電極を用いることが必要となる。
通常、電子デバイスに配線を施す場合には、電子デバイスを構成する半導体の電極に電気的に接続された電極パッドを設け、複数の電極パッドと配線とをボンディングワイヤーでボンディングすることによって接続する方法が多くとられている。
電子デバイスの配線には、より高い電流密度および動作温度が要求されると同時に、これに反比例してエレクトロマイグレーション耐性を向上させて高い信頼性を確保することが要求される。現在、この配線にはAlあるいはAl合金の金属が最も頻繁に利用されている。
例えば、特開平9‐283557号公報(特許文献1)には、半導体チップにおける入出力端子の基材金属層上にPd‐X合金を用いた浸漬メッキを行って、Pd‐X合金メッキ膜を形成する。ここで、上記「X」は、Zn,Pb,As,Bi,Sn,Sb,TL,Ni,Co,Cu,Fe,Mn,Au,Hg,Ag,Cd,Sの中から選ばれた一種あるいは二種以上の元素である。そして、Pd‐X合金メッキ膜上にニッケル系薄層を形成し、ニッケル系薄層上にさらに貴金属薄層を形成する。そして、上記半導体チップの貴金属薄層と基板上の配線回路とをAl線を用いて接合する電子素子チップと配線回路の電気的接合方法が開示されている。
しかしながら、上述のようなAlあるいはAl合金の配線を用いた電子デバイスと配線回路の電気的接合方法には、以下のような問題がある。
すなわち、窒化物半導体ヘテロ接合型電界効果トランジスタには、ノーマリオンという特徴がある。そこで、窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させるために、例えば、シリコン半導体を用いた電子デバイスと窒化物半導体ヘテロ接合型電界効果トランジスタとをつなぐという方法がある。そこで、窒化物半導体の電子デバイスとシリコン半導体の電子デバイスとを電気的に接続する試みが行われている。
窒化物化合物半導体においては、電極にAu(金)が使用されることが多く、そのためパッドおよびボンディングワイヤーとして、共にAuを使用する。これに対し、シリコン半導体においては、Auが深い準位に入るトラップ要因となり得るので、ボンディングワイヤーとしてAuを使用することは好ましくない。したがって、ボンディングワイヤーとしてAl(アルミニウム)を使用するのが好ましい。ところが、Alボンディングワイヤーは、Auパッドに対して密着性が低く、エレクトロマイグレーション耐性が低いという問題がある。
そこで、この発明の課題は、同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行うことができる半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
少なくとも第1金属層と第2金属層との2層を含むボンディングパッドを有する半導体素子を備え、
上記第1金属層は、第1の金属の層あるいは上記第1の金属を含む金属の層であり、
上記第2金属層は、第2の金属の層あるいは上記第2の金属を含む金属の層であり、
上記第1金属層は上記第2金属層よりも上層に位置しており、
上記第1金属層の少なくとも一部は露出しており、
上記第1金属層の一部が除去されて、上記第2金属層の一部が露出しており、
上記ボンディングパッドにおける上記第1金属層の露出部には上記第1の金属のボンディングワイヤーでボンディングする一方、上記第2金属層の露出部には上記第2の金属のボンディングワイヤーでボンディングすることが可能になっている
ことを特徴としている。
少なくとも第1金属層と第2金属層との2層を含むボンディングパッドを有する半導体素子を備え、
上記第1金属層は、第1の金属の層あるいは上記第1の金属を含む金属の層であり、
上記第2金属層は、第2の金属の層あるいは上記第2の金属を含む金属の層であり、
上記第1金属層は上記第2金属層よりも上層に位置しており、
上記第1金属層の少なくとも一部は露出しており、
上記第1金属層の一部が除去されて、上記第2金属層の一部が露出しており、
上記ボンディングパッドにおける上記第1金属層の露出部には上記第1の金属のボンディングワイヤーでボンディングする一方、上記第2金属層の露出部には上記第2の金属のボンディングワイヤーでボンディングすることが可能になっている
ことを特徴としている。
上記構成によれば、半導体素子のボンディングパッドを、少なくとも第1の金属を含む第1金属層と第2の金属を含む第2金属層との2層を含んで構成し、上層に位置する上記第1金属層の一部を除去して上記第2金属層の一部を露出させている。したがって、上記第2の金属のボンディングワイヤーによるボンディングが望ましくはない電子デバイスとは、上記ボンディングパッドにおける上記第1金属層の露出部との上記第1の金属のボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記第1の金属のボンディングワイヤーによるボンディングが望ましくはない電子デバイスとは、上記ボンディングパッドにおける上記第2金属層の露出部との上記第2の金属のボンディングワイヤーを用いたワイヤーボンディングを行うことができる。こうして、同じ金属でなるボンディングワイヤーとボンディングパッドとの間に強固な密着性を持たせると共に、マイグレーションによる断裂を防止でき、信頼性の高い配線を行うことができる。
また、1実施の形態の半導体装置では、
上記第1の金属はAu(金)であり、
上記第2の金属はAl(アルミニウム)であり、
上記半導体素子は窒化物半導体素子である。
上記第1の金属はAu(金)であり、
上記第2の金属はAl(アルミニウム)であり、
上記半導体素子は窒化物半導体素子である。
この実施の形態によれば、Auが深い準位に入るトラップ要因となり得るためにボンディングワイヤーとしてAuを使用することは好ましくないシリコン半導体素子を、窒化物半導体素子に対してワイヤーボンディングする場合には、上記窒化物半導体素子の上記ボンディングパッドにおけるAlの露出部とのAlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、ボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。
また、1実施の形態の半導体装置では、
上記窒化物半導体素子はシリコン基板上の一部に形成されており、
上記シリコン基板における上記窒化物半導体素子が形成されていない領域に、シリコン半導体素子が形成されており、
上記窒化物半導体素子の上記ボンディングパッドにおける上記Alを含む第2金属層の露出部と上記シリコン半導体素子とが、上記Alのボンディングワイヤーでボンディングされている。
上記窒化物半導体素子はシリコン基板上の一部に形成されており、
上記シリコン基板における上記窒化物半導体素子が形成されていない領域に、シリコン半導体素子が形成されており、
上記窒化物半導体素子の上記ボンディングパッドにおける上記Alを含む第2金属層の露出部と上記シリコン半導体素子とが、上記Alのボンディングワイヤーでボンディングされている。
この実施の形態によれば、上記Alのボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。さらに、シリコン半導体素子は、上記窒化物半導体素子の成長基板上に形成されている。したがって、上記窒化物半導体素子と上記シリコン半導体素子とのダイボンドを別々に行う必要がない。さらに、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能になる。
また、1実施の形態の半導体装置では、
上記窒化物半導体素子は、上記シリコン基板におけるエッチングを行った領域に形成されており、
上記窒化物半導体素子の表面と上記シリコン基板におけるエッチングを行っていない領域に形成されている上記シリコン半導体素子の表面との段差が、2μm以内である。
上記窒化物半導体素子は、上記シリコン基板におけるエッチングを行った領域に形成されており、
上記窒化物半導体素子の表面と上記シリコン基板におけるエッチングを行っていない領域に形成されている上記シリコン半導体素子の表面との段差が、2μm以内である。
この実施の形態によれば、上記窒化物半導体素子の表面と上記シリコン半導体素子の表面との段差が、2μm以内である。したがって、上記窒化物半導体素子と上記シリコン半導体素子とを、上記Alのボンディングワイヤーによるワイヤーボンディングの他に、ボンディングワイヤーを用いることなく、例えばAlによる金属蒸着法やAl金属板を用いたダイボンド等によってボンディングすることも可能になる。その場合には、細いAlボンディングワイヤーを必要としないので、大電流素子などの用途にも用いることが可能になる。
また、この発明の電子回路は、
上記窒化物半導体素子の成長基板上に上記シリコン半導体素子を形成したこの発明の半導体装置における上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続した
ことを特徴としている。
上記窒化物半導体素子の成長基板上に上記シリコン半導体素子を形成したこの発明の半導体装置における上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続した
ことを特徴としている。
上記構成によれば、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能な電子回路を、ワンチップで構成することができる。
以上より明らかなように、この発明の半導体装置は、半導体素子のボンディングパッドを、少なくとも第1の金属を含む第1金属層と第2の金属を含む第2金属層との2層を含んで構成し、上層に位置する上記第1金属層の一部を除去して上記第2金属層の一部を露出させたので、上記第2の金属のボンディングワイヤーによるボンディングが好ましくない電子デバイスとは、上記ボンディングパッドにおける上記第1金属層の露出部との上記第1の金属のボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記第1の金属のボンディングワイヤーによるボンディングが好ましくない電子デバイスとは、上記ボンディングパッドにおける上記第2金属層の露出部との上記第2の金属のボンディングワイヤーを用いたワイヤーボンディングを行うことができる。したがって、同じ金属のボンディングワイヤーとボンディングパッドとの間に強固な密着性を持たせると共に、マイグレーションによる断裂を防止でき、信頼性の高い配線を行うことができる。
さらに、上記第1の金属をAuとし、上記第2の金属をAlとし、上記半導体素子を窒化物半導体素子とすれば、Auが深い準位に入るトラップ要因となり得るためボンディングワイヤーとしてAuを使用することは好ましくないシリコン半導体素子を、窒化物半導体素子に対してワイヤーボンディングする場合に、上記窒化物半導体素子の上記ボンディングパッドにおけるAlの露出部とのAlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、ボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。
また、この発明の電子回路は、上記窒化物半導体素子の成長基板上に上記シリコン半導体素子を形成したこの発明の半導体装置において、上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続したので、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能な電子回路を、ワンチップで構成することができる。
以下、この発明を図示の実施の形態により詳細に説明する。但し、この発明は、以下の例示および説明の内容によって何ら限定されるものではない。また、以下に説明する製造方法において具体例として記載した数値は、窒化物系化合物半導体ヘテロ接合型電界効果トランジスタおよびシリコン半導体ヘテロ接合型電界効果トランジスタを形成する場合の一例を記載したものである。
・第1実施の形態
図1は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、AlワイヤーとAuワイヤーとを用いて信頼性の高い配線を行うことができる窒化物半導体である。
図1は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、AlワイヤーとAuワイヤーとを用いて信頼性の高い配線を行うことができる窒化物半導体である。
図1に示すように、窒化物半導体素子上において、Au系の電極パッドおよびAl系の電極パッドとワイヤーボンディングを行いたい一つの電極パッドを、AlとAuとの積層構造体で構成する。そして、上層のAu層をエッチングによってパターニングし、一部を除去することにより、下層のAl層を露出させる。そして、下層のAl層を、例えばSi(シリコン)系の半導体上のAl系の電極パッドとAlボンディングワイヤーでボンディングする。一方、上層のAu層を、Au系の電極パッドとAuボンディングワイヤーでボンディングする。こうすることによって、両ボンディングワイヤーに電極パッドとの強固な密着性を持たせると共に、マイグレーションによる断裂を防ぐことができ、信頼性の高い半導体装置を提供することができるのである。以下、具体例を挙げて説明する。
図2は、図1における窒化物半導体の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。この電界効果トランジスタは、(111)高濃度P型Si基板1、膜厚2.8μmのGaN(窒化ガリウム)/AlN(窒化アルミニウム)超格子バッファ層2、膜厚2μmのGaN層3、膜厚1nmのAlN層4、膜厚が20nmのAl0.25Ga0.75N層5、膜厚1nmのGaN層6が順次積層されて、構成されている。
ソース部およびドレイン部にはn+イオン注入領域7が設けられ、GaN層6上にはソース電極8,ドレイン電極9およびゲート絶縁膜10が形成され、ゲート絶縁膜10上にはゲート電極11が形成され、ソース電極8,ドレイン電極9およびゲート電極11を除いて全体を保護する表面保護膜12が形成されている。
上記基板1は、Si,Al2O3,ZnO,MgO,SiC,GaAsあるいはInAs等のIII‐V族化合物やZnSe等のII‐VI族化合物などの単結晶基板、石英ガラスあるいはMESAガラス等のガラス基板を用いることができる。また、バッファ層2としては、例えばAlN,GaN,Si,SiC等のアモルファス状の物質、あるいは、例えばAlN,ZnO,SiC等の単結晶の物質、を用いることができる。
各電極8,9,11およびゲート絶縁膜10の形成と、ゲートリセスの形成とには、フォトリソグラフィーを利用したパターンニングを用いる。
以下、図2〜図9に従って、上記窒化物半導体ヘテロ接合型電界効果トランジスタの製造方法について説明する。
図3に示すように、(111)高濃度P型Si基板1上に、膜厚2.8μmのGaN/AlN超格子バッファ層2、膜厚2μmのGaN層3、膜厚1nmのAlN層4、膜厚20nmのAl0.25Ga0.75N層5、膜厚1nmのGaN層6が、順次積層される。
その後、上記GaN層6上に例えば膜厚25nmのSiNxでなる注入保護膜を堆積し、ソース部およびドレイン部を開口するレジストパターニングを行う。そして、上記注入保護膜の開口部に、Si28を50keVのエネルギーで1×1014/cm2〜1×1016/cm2の濃度でイオン注入する。レジスト,上記注入保護膜を剥離した後、例えば膜厚50nmのSiNxでなる活性化保護膜を堆積し、1100℃〜1300℃の温度で活性化アニールを行う。こうして、上記ソース部および上記ドレイン部にn+イオン注入領域7を形成する。そうした後、上記活性化保護膜を除去する。尚、n+イオン注入領域7に注入されるターゲットとして、Si28の他に、Si29,Si30,O16,O17,O18等のn型ドーパントを用いることができる。
次に、図4に示すように、上記GaN層6上に、Ti,Al,MoおよびAuを、夫々膜厚30nm,500nm,200nmおよび200nmで順次蒸着し、リフトオフ法あるいはエッチングによって、ソース電極8,ドレイン電極9,ソースパッド8'およびドレインパッド9'を形成する。その場合、図4の部分平面図である図5に示すように、ソースパッド8'は概略矩形状を成し、その一部が直線状に形成されたソース電極8に接続されている。同様に、ドレインパッド9'は概略矩形状を成し、その一部が直線状に形成されたドレイン電極9に接続されている。尚、図5においては、ソースパッド8'をソース電極8の近傍に配置する一方、ドレインパッド9'をドレイン電極9の近傍に配置しているが、ソース電極8あるいはドレイン電極9から離れた位置に配置しても一向に差し支えない。また、ソースパッド8'およびドレインパッド9'の形状も概略矩形状に限定されるものではない。
その後、図6および図7に示すように、上記ソースパッド8'およびドレインパッド9'の一部をレジストパターニング等によって開口する。そして、ドライエッチングあるいはウェットエッチングによって、ソースパッド8'およびドレインパッド9'における上記開口部を、順次積層されたTi,Al,MoおよびAuのうちのAl層の表面が露出するまでエッチングする。こうして、ソースパッド8'の表面にAu露出部13とAl露出部14とを形成し、ドレインパッド9'の表面にAu露出部15とAl露出部16とを形成する。
その場合における上記ドライエッチングの条件として、例えばRIE(反応性イオンエッチング装置)を用い、CHF3ガスを32sccm流し、圧力5Pa,電力150Wの条件下で15分〜20分間行う。但し、ソースパッド8'およびドレインパッド9'の厚みや使用する装置によってエッチングレートは異なるので、条件はこの限りではない。
また、上記Au層のエッチングはドライエッチングではレートが低く、容易ではない。そこで、ソース電極8,ドレイン電極9,ソースパッド8'およびドレインパッド9'上に、プラズマCVD等によって50nm程度の薄いSiN層を形成して覆い、レジストパターニングによってソースパッド8'およびドレインパッド9'のエッチング部を開口した後、バッファードフッ酸で上記SiNを開口する。そうした後、例えばヨウ素1.2g,ヨウ化アンモニウム8g,純水40cc,エタノール60ccを混ぜて成るAu用のウェットエッチング液を用いて、最上層のAu層のウェットエッチングを行う。こうしてAu層を除去した後、Au層とAl層との間にあるMo層をドライエッチングにより除去する。こうした方法をとることによって、長時間のドライエッチングを行わなくてすむ。
尚、上述したように、上記ソース電極8およびドレイン電極9の直下に高濃度のn+イオン注入領域7を形成している。したがって、上記ソース部および上記ドレイン部はオーミック特性を得ることができる。しかしながら、良好なオーミック特性が得られない場合には、アニールを行うことによって良好なオーミック特性を得やすい。その場合には、ソースパッド8'およびドレインパッド9'と配線との密着性およびエレクトロマイグレーション耐性が劣化しないように、ソースパッド8'およびドレインパッド9'が合金化しない温度、例えば窒素雰囲気中で500℃以下でアニールを行うのが望ましい。
次に、図8に示すように、上記GaN層6上における2つのn+イオン注入領域7,7の間に、スパッタ法によって膜厚25nmのSiO2膜を堆積し、レジストパターニング後、エッチングによってゲート絶縁膜10を形成する。
次に、図9に示すように、上記ゲート絶縁膜10上に、WN(窒化タングステン)およびAuを夫々膜厚50nmで蒸着し、リフトオフ法あるいはエッチングによって、ゲート電極11およびゲート電極11に接続されたゲートパッド(図示せず)を形成する。
その後、図2に示すように、上記ソース電極8,ドレイン電極9およびゲート電極11間の半導体層表面に、プラズマCVDを用いて膜厚300nmのSiNxを堆積し、例えば屈折率が2.0の表面保護膜12を形成して、窒化物半導体ヘテロ接合型電界効果トランジスタを得る。
以上のごとく、本窒化物半導体ヘテロ接合型電界効果トランジスタにおいては、上記ソース電極8,ドレイン電極9,ソースパッド8'およびドレインパッド9'をTi,Al,MoおよびAuを順次積層して形成し、ソースパッド8'およびドレインパッド9'の一部をエッチングによって開口して、Al露出部14,16を形成している。したがって、ソースパッド8'またはドレインパッド9'におけるAu露出部13,15に対しては、Auボンディングワイヤーを用いたワイヤーボンディングを行う一方、Al露出部14,16に対しては、Alボンディングワイヤーを用いたワイヤーボンディングを行うことによって、同じ金属同士による優れた密着性とエレクトロマイグレーション耐性が期待できる。
したがって、本窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させるために、シリコン半導体を用いた電子デバイスと接続する場合には、Auが深い準位に入るトラップ要因となり得るためボンディングワイヤーとしてAuを使用することが好ましくないシリコン半導体を用いた電子デバイスとは、Alボンディングワイヤーを用いたワイヤーボンディングを行うことが可能になる。
すなわち、本窒化物半導体ヘテロ接合型電界効果トランジスタによれば、ノーマリオフで動作させる際に、接続されるシリコン半導体を用いた電子デバイスとの接続にAuボンディングワイヤーを用いる必要が無く、Auボンディングワイヤーがシリコン半導体のAlパッドに対して密着性が低く、エレクトロマイグレーション耐性が低くなるという問題を解消することができるのである。
一方、電極にAuが使用される半導体との接続には、Auボンディングワイヤーを用いることができる。したがって、Auパッドに対して、優れた密着性とエレクトロマイグレーション耐性とを奏することができる。
すなわち、本実施の形態によれば、AlによるワイヤーボンディングおよびAuによるワイヤーボンディングの何れの場合においても強固な密着性を有し、マイグレーションによる断裂を防止でき、信頼性の高いノーマリオフ型の窒化物半導体ヘテロ接合型電界効果トランジスタを提供することができるのである。
・第2実施の形態
図10は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、窒化物半導体素子とその窒化物半導体素子の成長基板上に形成されたシリコン半導体素子とを備えた半導体装置である。
図10は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、窒化物半導体素子とその窒化物半導体素子の成長基板上に形成されたシリコン半導体素子とを備えた半導体装置である。
シリコン基板上に窒化物半導体素子を作製するために、シリコン基板における窒化物半導体素子を作製しない領域をシリコン酸化膜で覆う。そして、シリコン基板における窒化物半導体素子を作製する領域に対して、成長させる窒化物半導体素子の厚さと略同じ深さにエッチングを行う。こうすることによって、成長された窒化物半導体素子の表面と窒化物半導体素子が作製されない領域に形成されたシリコン半導体素子の表面との段差を、2μm以内に小さくすることができる。尚、その場合における上記シリコン基板に対する窒化物半導体素子の成長は、上記第1実施の形態と同様のプロセスで行うことができる。
上述のように、上記窒化物半導体素子の表面と上記シリコン半導体素子の表面との段差を2μm以内にすることにより、上記窒化物半導体素子と上記シリコン半導体素子とを、Alボンディングワイヤーによるワイヤーボンディングの他に、Alボンディングワイヤーを用いることなく、例えばAlによる金属蒸着法やAl金属板を用いたダイボンド等によってボンディングすることもできる。その場合には、細いAlボンディングワイヤーを必要としないので、大電流素子などの用途にも用いることが可能になる。
図11は、図10における窒化物半導体素子の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。また、図15は、上記シリコン半導体素子の一例としてのシリコン半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。以下、本実施の形態の半導体装置の製造方法について説明する。
先ず、(111)高抵抗P型Si基板21上に窒化物半導体素子を作製するために、Si基板21が露出した部分を形成する必要がある。そこで、Si基板21を酸素雰囲気中で約900℃〜1000℃でアニールするあるいは高温スチームに晒すことによって、Si基板21上にシリコン酸化膜(図示せず)を成長させる。その後、窒化物半導体素子を成長させたい部分をパターニングした後、後に形成される窒化物半導体素子の厚さと略同じ深さまでウェットエッチングによって上記シリコン酸化膜およびSi基板21を除去して、Si基板21を露出させる。この状態で、Si基板21上に窒化物半導体素子を成長させる。こうすることによって、上記シリコン酸化膜上には窒化物半導体素子は成長しないため、窒化物半導体素子が形成された部分と窒化物半導体素子が成長せずにシリコン酸化膜が表面に残る部分とができる。
次に、上記窒化物半導体素子としての窒化物半導体ヘテロ接合型電界効果トランジスタについて説明する。この窒化物半導体ヘテロ接合型電界効果トランジスタは、図11に示すように、(111)高抵抗P型Si基板21、膜厚2μmのGaN/AlN超格子バッファ層22、膜厚2μmのGaN層23、膜厚1nmのAlN層24、膜厚が20nmのAl0.2Ga0.8N層25、膜厚1nmのGaN層26が順次積層されて、構成されている。
さらに、上記GaN層26上に例えば膜厚25nmのSiNxでなる注入保護膜を堆積し、ソース部およびドレイン部を開口するレジストパターニングを行う。そして、上記注入保護膜の開口部に、Si28を50keVのエネルギーで1×1014/cm2〜1×1016/cm2の濃度でイオン注入する。レジスト,上記注入保護膜を剥離した後、例えば膜厚50nmのSiNxでなる活性化保護膜を堆積し、1100℃〜1300℃の温度で活性化アニールを行う。こうして、上記ソース部および上記ドレイン部にn+イオン注入領域27を形成する。そうした後、上記活性過保護膜が除去される。
上記第1実施の形態における窒化物半導体ヘテロ接合型電界効果トランジスタの製造方法においては、次にソース電極,ドレイン電極およびゲート電極を形成している。ところが、本実施の形態においては、窒化物半導体素子の成長基板上にシリコン半導体素子を形成する。したがって、上記窒化物半導体素子と上記シリコン半導体素子との形成は、互いの素子形成プロセス、例えば熱処理等によって問題が生じないように、プロセスの順序を調整して行う必要がある。その理由は、例えば、上記窒化物半導体素子の電極を形成してから上記シリコン半導体素子のイオン注入活性化アニールを行う等、前のプロセスより高温のプロセスを行った場合には、電極の合金化等の不都合が生ずるためである。
そこで、本実施の形態においては、次に、上述のようにしてn+イオン注入領域27までが形成された窒化物半導体ヘテロ接合型電界効果トランジスタにおけるSi基板21上に、上記シリコン半導体素子の一例としてのシリコン半導体ヘテロ接合型電界効果トランジスタを形成する。
上記Si基板21における窒化物半導体ヘテロ接合型電界効果トランジスタが形成されていない部分に素子分離のパターニングを行い、エッチングによって素子分離を行う。そして、例えばn‐MOS(金属酸化膜半導体)素子を作製する場合には、シリコン半導体ヘテロ接合型電界効果トランジスタの形成領域を開口したレジストパターニングを行い、ボロン等のP型ドーパントを130keV〜180keVのエネルギーで1×1012/cm2〜1×1013/cm2の濃度でイオン注入を行う。こうして、図15に示すようにPウェル36を形成する。その後レジストを除去し、ウェットエッチングによって、窒化物半導体ヘテロ接合型電界効果トランジスタを成長させない領域を覆っている上記シリコン酸化膜を除去する。
そうした後、上記Pウェル36上に熱酸化法によってゲート酸化膜37を堆積し、ゲート酸化膜37上にポリシリコンを堆積した後このポリシリコンをエッチングによってパターニングしてゲート電極38を形成する。次に、シリコン半導体ヘテロ接合型電界効果トランジスタの形成部を開口したレジストパターニングを行い、リン等のn型ドーパントを20keV〜30keVのエネルギーで1×1014/cm2〜1×1016/cm2の濃度でイオン注入を行う。その際に、シリコン半導体ヘテロ接合型電界効果トランジスタのゲート部にはポリシリコン(ゲート電極38)が存在するために上記イオン注入は行われない。こうして、上記ソース部および上記ドレイン部にn+イオン注入領域39を形成する。その後、800℃〜900℃の温度で活性化アニールを行う。
こうして、上記シリコン半導体ヘテロ接合型電界効果トランジスタにおけるイオン注入および活性化アニールの高温プロセスを行った後に、上記窒化物半導体ヘテロ接合型電界効果トランジスタの電極形成を以下のように行う。
上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるGaN層26上に、Ti,Al,MoおよびAuを、夫々膜厚30nm,500nm,200nmおよび200nmで順次蒸着し、リフトオフ法あるいはエッチングによって、図11に示すようにソース電極28,ドレイン電極29,ソースパッド28'およびドレインパッド29'を形成する。その場合、図11の部分平面図である図12に示すように、ソースパッド28'は概略矩形状を成し、その一部が直線状に形成されたソース電極28に接続されている。同様に、ドレインパッド29'は概略矩形状を成し、その一部が直線状に形成されたドレイン電極29に接続されている。尚、図12においては、ソースパッド28'をソース電極28の近傍に配置する一方、ドレインパッド29'をドレイン電極29の近傍に配置しているが、ソース電極28あるいはドレイン電極29から離れた位置に配置しても一向に差し支えない。また、ソースパッド28'およびドレインパッド29'の形状も概略矩形状に限定されるものではない。
その後、図13および図14に示すように、上記ソースパッド28'およびドレインパッド29'の一部をレジストパターニング等によって開口する。そして、ドライエッチングあるいはウェットエッチングによって、ソースパッド28'およびドレインパッド29'における上記開口部を、順次積層されたTi,Al,MoおよびAuのうちのAl層の表面が露出するまでエッチングする。こうして、ソースパッド28'の表面にAu露出部32とAl露出部33とを形成し、ドレインパッド29'の表面にAu露出部34とAl露出部35とを形成する。
その場合における上記ドライエッチングの条件として、例えばRIE(反応性イオンエッチング装置)を用い、CHF3ガスを32sccm流し、圧力5Pa,電力150Wの条件下で15分〜20分間行う。但し、ソースパッド28'およびドレインパッド29'の厚みや使用する装置によってエッチングレートは異なるので、条件はこの限りではない。
また、上記Au層のエッチングはドライエッチングではレートが低く、容易ではない。そこで、ソース電極28,ドレイン電極29,ソースパッド28'およびドレインパッド29'上に、プラズマCVD等によって50nm程度の薄いSiN層を形成して覆い、レジストパターニングによってソースパッド28'およびドレインパッド29'のエッチング部を開口した後、バッファードフッ酸で上記SiNを開口する。そうした後、例えばヨウ素1.2g,ヨウ化アンモニウム8g,純水40cc,エタノール60ccを混ぜて成るAu用のウェットエッチング液を用いて、最上層のAu層のウェットエッチングを行う。こうしてAu層を除去した後、Au層とAl層との間にあるMo層をドライエッチングにより除去する。こうした方法をとることによって、長時間のドライエッチングを行わなくてすむ。
次に、上記シリコン半導体ヘテロ接合型電界効果トランジスタのゲート酸化膜37におけるゲート電極38の下部以外をエッチングによって除去し、基板21上に、Alを膜厚500nmで蒸着し、リフトオフ法あるいはエッチングによって、ソース電極40およびドレイン電極41と、ソース電極40に接続されたソースパッド40'およびドレイン電極41に接続されたドレインパッド41'とを形成する。
次に、上記ソース電極28,ドレイン電極29,ソースパッド28'およびドレインパッド29'が形成された窒化物半導体ヘテロ接合型電界効果トランジスタにおけるGaN層26上に、WNおよびAuを夫々膜厚50nmで蒸着し、リフトオフ法あるいはエッチングによって、ゲート電極30およびゲート電極30に接続されたゲートパッド(図示せず)を形成する。
その後、図11および図15に示すように、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極28,ソースパッド28',ドレイン電極29,ドレインパッド29'およびゲート電極30間の半導体層表面と、上記シリコン半導体ヘテロ接合型電界効果トランジスタにおけるソース電極40,ソースパッド40',ドレイン電極41,ドレインパッド41'およびゲート電極38間の半導体層表面とに、プラズマCVDを用いて膜厚300nmのSiNxを堆積し、例えば屈折率が2.0の表面保護膜31を形成して、窒化物半導体ヘテロ接合型電界効果トランジスタおよびシリコン半導体ヘテロ接合型電界効果トランジスタが得られる。
上述のように、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおける各層22〜26,各電極28,28',29,29',30および表面保護膜31は、上記第1実施の形態の窒化物半導体ヘテロ接合型電界効果トランジスタにおける各層2〜6,各電極8,8',9,9',11および表面保護膜12と同様のプロセスによって形成される。
以上のごとく、本実施の形態の半導体装置を構成する窒化物半導体ヘテロ接合型電界効果トランジスタにおいては、上記ソース電極28,ドレイン電極29,ソースパッド28'およびドレインパッド29'をTi,Al,MoおよびAuを順次積層して形成し、ソースパッド28'およびドレインパッド29'の一部をエッチングによって開口して、Al露出部33,35を形成している。したがって、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソースパッド28'のAl露出部33と、上記半導体装置を構成するシリコン半導体ヘテロ接合型電界効果トランジスタにおけるAlドレインパッド41'とを、Alボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性が期待でき、強固な接合が期待できる。
すなわち、本半導体装置によれば、上記窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させる際に、上記シリコン半導体ヘテロ接合型電界効果トランジスタとの接続にAuボンディングワイヤーを用いる必要が無く、Auボンディングワイヤーが上記シリコン半導体ヘテロ接合型電界効果トランジスタのAlパッド41'に対して密着性が低く、エレクトロマイグレーション耐性が低くなるという問題を解消することができるのである。
尚、上記第1実施の形態および第2実施の形態においては、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソースパッド8',28'およびドレインパッド9',29'を、Al膜およびAu膜を含んで構成している。しかしながら、この発明はAl膜とAu膜とに限定されるものではなく、例えばTi/Al,Zr/Al,Hf/Al,V/Al,Nb/Al,Ta/Al等のTi,Zr,Hf,V,NbおよびTaから選択された少なくとも一種の元素を含む金属層やAlを含む合金層でなる「Alを含む金属層」と、例えばTi/Au,Zr/Au,Hf/Au,V/Au,Nb/Au,Ta/Au,Pt/Au,Ni/Au,Mo/Au,Pd/Au,W/Au等のTi,Zr,Hf,V,Nb,Ta,Pt,Ni,Mo,Pd,Wから選ばれた少なくとも一種の元素を含む金属層やAuを含む合金層でなる「Auを含む金属層」とであればよい。
また、上記ソース電極8,28、ソースパッド8',28'、ドレイン電極9,29、および、ドレインパッド9',29'は、高い温度によってアロイ化を行うと各層の金属が混ざり合ってしまう。そこで、オーミック接合部にイオン注入を行ったりリセス構造をとるなどして、アロイ化時の温度を上げないことが望ましい。
・第3実施の形態
本実施の形態は、上記第2実施の形態における上記窒化物半導体ヘテロ接合型電界効果トランジスタの成長基板上にシリコン半導体ヘテロ接合型電界効果トランジスタを形成して成る半導体装置を用いたカスコード接続回路に関する。
本実施の形態は、上記第2実施の形態における上記窒化物半導体ヘテロ接合型電界効果トランジスタの成長基板上にシリコン半導体ヘテロ接合型電界効果トランジスタを形成して成る半導体装置を用いたカスコード接続回路に関する。
図16は、本実施の形態におけるカスコード接続回路の回路図を示す。このカスコード接続回路は、図16において、同一基板上に形成されたノーマリオンの窒化物半導体ヘテロ接合型電界効果トランジスタ(以下、窒化物半導体トランジスタと略称する)51とノーマリオフのシリコン半導体ヘテロ接合型電界効果トランジスタ(以下、シリコン半導体トランジスタと略称する)52とを用いて、窒化物半導体トランジスタ51をノーマリオフとして動作させる回路である。
図16において、上記窒化物半導体トランジスタ51におけるソースパッド28'のAl露出部33(図13参照)と、シリコン半導体トランジスタ52におけるドレインパッド41'とを、Alボンディングワイヤー53で接続している。また、窒化物半導体トランジスタ51におけるドレインパッド29'のAl露出部35(図14参照)と、Si基板21上に形成されたダイオード54のカソードとを、Alボンディングワイヤー55で接続している。また、シリコン半導体トランジスタ52におけるドレインパッド41'と、Si基板21上に形成されたダイオード56のカソードとを、Alボンディングワイヤー57で接続している。また、窒化物半導体トランジスタ51におけるゲートパッド58を、Auボンディングワイヤー59で接地している。さらに、ダイオード54,56のアノードを接地している。
尚、上記ダイオード54を窒化物半導体上に形成した場合には、ドレインパッド29'のAu露出部34(図14参照)とAuボンディングワイヤーで接続すればよい。
上記構成において、上記窒化物半導体トランジスタ51のオン動作時は、窒化物半導体トランジスタ51のドレインパッド29'に任意の電圧NVdを印加する一方、シリコン半導体トランジスタ52のゲート電極60にシリコン半導体トランジスタ52がオンするのに十分な電圧SiVgを印加して、シリコン半導体トランジスタ52をオンさせる。その場合、シリコン半導体トランジスタ52のドレイン端と窒化物半導体トランジスタ51のソース端とには、シリコン半導体トランジスタ52による電圧降下分の電圧Vmが掛かる。そこで、例えば電圧Vmが2Vであるとすると、窒化物半導体トランジスタ51のゲート電圧NVgは0Vであるから、窒化物半導体トランジスタ51のゲート‐ソース間電圧NVgsは「−2V」となる。したがって、窒化物半導体トランジスタ51の閾値が−2V以下であれば、オン動作することになる。
これに対して、上記窒化物半導体トランジスタ51のオフ動作時には、窒化物半導体トランジスタ51のドレインパッド29'に任意の電圧NVdを印加する一方、シリコン半導体トランジスタ52のゲート電極60にはシリコン半導体トランジスタ52がオフするのに十分な電圧SiVgを印加して、シリコン半導体トランジスタ52をオフさせる。その場合、窒化物半導体トランジスタ51はノーマリオンであるから、窒化物半導体トランジスタ51のソース端の電圧Vmは、窒化物半導体トランジスタ51の電圧降下分だけ降下した電圧になろうとする。そして、電圧Vmが上昇すると、窒化物半導体トランジスタ51のゲート‐ソース間電圧NVgsが低くなり、電圧NVgsが窒化物半導体トランジスタ51の閾値以下になると電圧Vmは変化しなくなる。例えば電圧NVdが200Vであるとすると、電圧Vmは「NVd(200V)−窒化物半導体トランジスタ51の電圧降下分」になろうとする。ところが、例えば窒化物半導体トランジスタ51の閾値が「−5V」であるとすると、電圧Vm=5V,電圧NVgs=−5Vになった時点で上記窒化物半導体トランジスタ51はオフになり、電圧Vmはこれ以上上昇しなくなる。
このように、上記オフ動作をノーマリオフのシリコン半導体トランジスタ52のゲート電極60に入力される電圧SiVgで制御できるので、ノーマリオンの窒化物半導体トランジスタ51を擬似的にノーマリオフとして使用可能になるのである。
尚、上述した各実施の形態においては、上記窒化物半導体素子として、FET(電界効果トランジスタ)の一種であるMOS(金属‐酸化膜‐半導体)型FETやMES(金属‐半導体)型FETについて説明したが、上記MOS型FETおよび上記MES型FETに限定する必要はなく、MIS(金属‐絶縁膜‐半導体)型FETにこの発明を適用することができる。また、その場合における上記「絶縁膜」も、複数層が積層された絶縁膜、酸化膜と絶縁膜との積層膜、高誘電体を用いた膜、または、それらの積層膜等、種々の絶縁膜を用いることができる。
また、上記各実施の形態においては、上記窒化物半導体素子として、電界効果トランジスタを挙げて説明している。しかしながら、この発明は電界効果トランジスタに限定されるものではなく、例えば接合型トランジスタ(バイポーラトランジスタ)やダイオード等であっても構わない。
また、上記各実施の形態においては、ボンディングパッドとして少なくともAlとAuとの2層を含んで構成しているが、この発明はこれに限定されるものではない。以下のような他の2種の金属層を含んで構成し、上層の金属層の一部を除去して下層の金属層の一部を露出させても一向に構わない。
例えば、上述の「Al」以外には、Cuといった低抵抗材料、または、Ti,Hf,Zr,V等のGaNのオーミック電極に用いることができる材料、または、Mo,W,Ni,Pd,Pt,Nb,Ta等のGaNの電極のバリア層として用いられる材料を用いることができる。但し、V,Mo,W,Cuは、Siに対して深い準位を作るため、これらを用いる場合にはSiデバイス側のパッドにバリア層を挟む必要がある。
また、上述の「Au」以外には、Fe,Ag,Cu,Pt,Mo,W,Ni,Pd,Pt,Nb,Ta,Pb,Sn等を用いることができる。ここで、本実施の形態において「Au」を用いたのは、Ti/Al/Ni/AuやHf/Al/Hf/Au等、Auを用いることでオーミックが取り易くなる電極構造を得るためである。また、この電極構造でアニールを行い、その上に上記電極を積む、あるいは、Ti/Al/バリア層材料なる電極構造を取れば、上述のようにMo,W,Ni,Pd,Pt,Nb,Ta等のバリア層材料を用いることも可能である。また、バリア層を挟むことで、他にも低抵抗であるという理由からAgやCu等の材料を、安価という理由からFeを、用いることができる。
また、この発明は、上述した窒化物半導体の素子のみならず、GaAs,InP,InGaAs等のIII‐V族半導体、ZnO,CdTe,ZnSe等のII‐VI族半導体、SiC、C(ダイヤモンド)等を用いた素子に対しても適用可能である。
1…(111)高濃度P型Si基板、
2,22…GaN/AlN超格子バッファ層、
3,6,23,26…GaN層、
4,24…AlN層、
5…Al0.25Ga0.75N層、
7,27,39…n+イオン注入領域、
8,28,40…ソース電極、
8',28',40'…ソースパッド、
9,29,41…ドレイン電極、
9',29',41'…ドレインパッド、
10…ゲート絶縁膜、
11,30,38,60…ゲート電極、
12,31…表面保護膜、
13,15,32,34…Au露出部、
14,16,33,35…Al露出部、
21…(111)高抵抗P型Si基板、
25…Al0.2Ga0.8N層、
36…Pウェル、
37…ゲート酸化膜、
51…窒化物半導体トランジスタ、
52…シリコン半導体トランジスタ、
53,55,57…Alボンディングワイヤー、
54,56…ダイオード、
58…ゲートパッド、
59…Auボンディングワイヤー。
2,22…GaN/AlN超格子バッファ層、
3,6,23,26…GaN層、
4,24…AlN層、
5…Al0.25Ga0.75N層、
7,27,39…n+イオン注入領域、
8,28,40…ソース電極、
8',28',40'…ソースパッド、
9,29,41…ドレイン電極、
9',29',41'…ドレインパッド、
10…ゲート絶縁膜、
11,30,38,60…ゲート電極、
12,31…表面保護膜、
13,15,32,34…Au露出部、
14,16,33,35…Al露出部、
21…(111)高抵抗P型Si基板、
25…Al0.2Ga0.8N層、
36…Pウェル、
37…ゲート酸化膜、
51…窒化物半導体トランジスタ、
52…シリコン半導体トランジスタ、
53,55,57…Alボンディングワイヤー、
54,56…ダイオード、
58…ゲートパッド、
59…Auボンディングワイヤー。
Claims (5)
- 少なくとも第1金属層と第2金属層との2層を含むボンディングパッドを有する半導体素子を備え、
上記第1金属層は、第1の金属の層あるいは上記第1の金属を含む金属の層であり、
上記第2金属層は、第2の金属の層あるいは上記第2の金属を含む金属の層であり、
上記第1金属層は上記第2金属層よりも上層に位置しており、
上記第1金属層の少なくとも一部は露出しており、
上記第1金属層の一部が除去されて、上記第2金属層の一部が露出しており、
上記ボンディングパッドにおける上記第1金属層の露出部には上記第1の金属のボンディングワイヤーでボンディングする一方、上記第2金属層の露出部には上記第2の金属のボンディングワイヤーでボンディングすることが可能になっている
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記第1の金属は金であり、
上記第2の金属はアルミニウムであり、
上記半導体素子は窒化物半導体素子である
ことを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
上記窒化物半導体素子はシリコン基板上の一部に形成されており、
上記シリコン基板における上記窒化物半導体素子が形成されていない領域に、シリコン半導体素子が形成されており、
上記窒化物半導体素子の上記ボンディングパッドにおける上記アルミニウムを含む第2金属層の露出部と上記シリコン半導体素子とが、上記アルミニウムのボンディングワイヤーでボンディングされている
ことを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
上記窒化物半導体素子は、上記シリコン基板におけるエッチングを行った領域に形成されており、
上記窒化物半導体素子の表面と上記シリコン基板におけるエッチングを行っていない領域に形成されている上記シリコン半導体素子の表面との段差が、2μm以内である
ことを特徴とする半導体装置。 - 請求項3あるいは請求項4に記載の半導体装置における上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続した
ことを特徴とする電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002971A JP2011142265A (ja) | 2010-01-08 | 2010-01-08 | 半導体装置およびそれを備えた電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002971A JP2011142265A (ja) | 2010-01-08 | 2010-01-08 | 半導体装置およびそれを備えた電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011142265A true JP2011142265A (ja) | 2011-07-21 |
Family
ID=44457905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002971A Pending JP2011142265A (ja) | 2010-01-08 | 2010-01-08 | 半導体装置およびそれを備えた電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011142265A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212875A (ja) * | 2011-03-21 | 2012-11-01 | Internatl Rectifier Corp | 低電圧デバイス保護付き高電圧複合半導体デバイス |
KR101272364B1 (ko) | 2011-09-28 | 2013-06-07 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
EP2611017A2 (en) | 2011-12-27 | 2013-07-03 | Sharp Kabushiki Kaisha | Switching power supply circuit |
JP2013131736A (ja) * | 2011-11-22 | 2013-07-04 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
KR101304828B1 (ko) * | 2011-09-26 | 2013-09-05 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
US10928596B2 (en) | 2018-09-26 | 2021-02-23 | Nichia Corporation | Light source device and method for manufacturing the same |
-
2010
- 2010-01-08 JP JP2010002971A patent/JP2011142265A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212875A (ja) * | 2011-03-21 | 2012-11-01 | Internatl Rectifier Corp | 低電圧デバイス保護付き高電圧複合半導体デバイス |
KR101304828B1 (ko) * | 2011-09-26 | 2013-09-05 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
KR101272364B1 (ko) | 2011-09-28 | 2013-06-07 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
JP2013131736A (ja) * | 2011-11-22 | 2013-07-04 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
EP2611017A2 (en) | 2011-12-27 | 2013-07-03 | Sharp Kabushiki Kaisha | Switching power supply circuit |
JP2013135574A (ja) * | 2011-12-27 | 2013-07-08 | Sharp Corp | スイッチング電源回路 |
US9354650B2 (en) | 2011-12-27 | 2016-05-31 | Sharp Kabushiki Kaisha | Switching power supply circuit |
US10928596B2 (en) | 2018-09-26 | 2021-02-23 | Nichia Corporation | Light source device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589850B2 (ja) | 半導体装置及びその製造方法 | |
US8981432B2 (en) | Method and system for gallium nitride electronic devices using engineered substrates | |
JP2009164158A (ja) | 半導体装置及びその製造方法 | |
JP7426786B2 (ja) | 窒化物半導体装置 | |
JP2008263146A (ja) | 半導体装置およびその製造方法 | |
JP2008244002A (ja) | 電界効果半導体装置 | |
JP2011142265A (ja) | 半導体装置およびそれを備えた電子回路 | |
TW503576B (en) | Single supply HFET with temperature compensation | |
JP2009060049A (ja) | 窒化物系化合物半導体装置 | |
JP2019169552A (ja) | 窒化物半導体装置 | |
US20200350399A1 (en) | Semiconductor device and fabrication method thereof | |
JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
JP5217151B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4327114B2 (ja) | 窒化物半導体装置 | |
JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP5993632B2 (ja) | GaN系半導体装置 | |
JP2008010467A (ja) | 半導体装置およびその製造方法 | |
JP2007194411A (ja) | スイッチ集積回路装置およびその製造方法 | |
TWM529274U (zh) | 常關式疊接型高電子遷移率電晶體 | |
JP2013004594A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5113375B2 (ja) | 窒化物半導体装置 | |
US20170194472A1 (en) | Thermal treated semiconductor/gate dielectric interface for group iiia-n devices | |
JP4925596B2 (ja) | 窒化物半導体装置 | |
JP2009060065A (ja) | 窒化物半導体装置 | |
US20230065509A1 (en) | Group iii-v ic with different sheet resistance 2-deg resistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |