JP4925596B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP4925596B2
JP4925596B2 JP2005087891A JP2005087891A JP4925596B2 JP 4925596 B2 JP4925596 B2 JP 4925596B2 JP 2005087891 A JP2005087891 A JP 2005087891A JP 2005087891 A JP2005087891 A JP 2005087891A JP 4925596 B2 JP4925596 B2 JP 4925596B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
anode electrode
convex portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005087891A
Other languages
English (en)
Other versions
JP2006269880A (ja
Inventor
忠義 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005087891A priority Critical patent/JP4925596B2/ja
Publication of JP2006269880A publication Critical patent/JP2006269880A/ja
Application granted granted Critical
Publication of JP4925596B2 publication Critical patent/JP4925596B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、III−V族窒化物半導体装置に関し、特に、耐圧が高く、且つオン電圧が低い大電力用スイッチング素子として好適な窒化物半導体装置に関する。
半導体装置からなる大電力用のスイッチング素子には、耐圧が高く、且つオン電圧が低いことが求められる。そのため、パワーMOSFET(Metal Oxide Semiconductor FET)や、バイポーラトランジスタとMOSFETとを複合したIGBT(Insulated Gate Bipolar Transistor;絶縁ゲート型バイポーラトランジスタ)がスイッチング素子として使用されている。またその他に、耐圧が高く、且つオン電圧が低い半導体装置として、SiC半導体装置やIII−V族窒化物半導体装置が知られている。その中でもIII−V族窒化物の物性の長所を活かした電子デバイスの具体的な応用が望まれており、ショットキーバリアダイオードの開発が報告されている。(非特許文献1)
また、ショットキーバリアダイオードの形成において、高いショットキーバリアを形成し、高耐圧を得るためには低温成長窒化ガリウム(LT−GaN)キャップ層の導入が好適であることを出願人らは報告している。(非特許文献2)
吉田他、「低オン電圧動作 GaN-FESBD」、電気学会研究会資料、社団法人電気学会、2004、EDD−04−69、p17−21 出口他、「低温成長GaNキャップ層を用いたAlGaN/GaN HFETの特性改善」、電子情報通信学会技術研究報告、社団法人電子情報通信学会、2004、ED2004−136、p7−11
耐圧が高く、且つオン電圧の低い半導体装置として開発が行われているIII−V族窒化物半導体装置は、開発途上にあり、その物性の長所を十分に活かした報告例は非常に少ない。本発明は、耐圧が高く、且つオン電圧が低い、新たなIII−V族窒化物半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に、前記III−V族窒化物半導体層の第1の窒化物半導体層からなる凸部と、該凸部側面の前記第1の窒化物半導体層上に積層した、前記第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなり、絶縁性の高い微結晶構造である第2の窒化物半導体層と、前記凸部上面の前記第1の窒化物半導体層にショットキー接合する第1のアノード電極と、該第1のアノード電極に接続し、前記凸部側面の前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と同一あるいは異なる金属からなる第2のアノード電極とを備え、前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第1の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とするものである。
本願請求項2に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に、前記III−V族窒化物半導体層の第1の窒化物半導体層からなる凸部と、該凸部表面の前記第1の窒化物半導体層上に積層した、前記第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなり、絶縁性の高い微結晶構造である第2の窒化物半導体層と、前記凸部上面の前記第2の窒化物半導体層にショットキー接合する第1のアノード電極と、該第1のアノード電極に接合し、前記凸部側面の前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と異なる金属からなる第2のアノード電極とを備え、前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とするものである。
本願請求項3に係る発明は、請求項1又は2いずれか記載の窒化物半導体装置において、前記第1の窒化物半導体層と前記第2の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより大きいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えていることを特徴とするものである。
本願請求項4に係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置において、前記凸部の第1の窒化物半導体層の幅は、該凸部の第1の窒化物半導体層の側面で前記第2の窒化物半導体層と接合する第2のアノード電極に逆バイアスを印加して空乏化できる幅であることを特徴とするものである。
本願請求項5に係る発明は、請求項1乃至いずれか記載の窒化物半導体装置において、前記凸部の不純物濃度は、該凸部の側面で前記第2の窒化物半導体層と接合する第2のアノード電極に逆バイアスを印加して空乏化できる不純物濃度であることを特徴とするものである。
本願請求項6に係る発明は、請求項1乃至いずれか記載の窒化物半導体装置において、前記凸部を複数備えていることを特徴とするものである。
本発明の窒化物半導体装置は、低い順方向バイアスの条件では、ショットキーバリアの高さの低いショットキー接合に電流が流れ、低いオン電圧特性となるとともに、順方向バイアスが高くなると、ショットキーバリアの高さの高いショットキー接合にも電流が流れ、大きな電流を流すことができる。また、低い逆方向バイアスの条件では、逆方向のリーク電流が少なく、高い逆方向バイアスの条件では、高いショットキーバリアの接合のみが機能することになり、高い耐圧特性が得られることになる。特に高い絶縁性の微結晶構造の第2の窒化物半導体層にショットキー接合が形成される本発明の窒化物半導体装置では、低い順方向バイアス条件での逆方向のリーク電流を非常に少なくすることができる。
また本発明の窒化物半導体装置は、ショットキーバリアの高さが異なる接合を形成するために、通常の成長温度で形成した第1の窒化物半導体層と、低い成長温度で形成した第2の窒化物半導体層にそれぞれ接合するアノード電極を形成すれば良く、簡便に形成することができる。特に、高い絶縁性の微結晶構造の第2の窒化物半導体層に形成されるショットキーバリアの高さは、通常の成長温度で形成した窒化物半導体層に形成されるショットキーバリアの高さより高くなる。その結果、ショットキーバリアの高さの差が大きくなり、より高い耐圧特性が得られることになる。
さらにショットキーバリアの高さが異なる接合を形成するために、第2の窒化物半導体層に接合するアノード電極を異なる金属で形成すれば良く、簡便に形成することができる。
また、いわゆるHEMT構造の窒化物半導体層を用いて本発明のショットキーバリアダイオードを形成して2次元電子ガスをキャリアとする場合には、さらにオン電圧が低く、順方向電流が大きい、良好な順方向電圧特性が得られる。
さらにまた本発明の窒化物半導体装置は、凸部の上面に第1のアノード電極を形成し、凸部の側面に第2のアノード電極を形成する構造であるので、アノード電極に順方向バイアスを印加した際には、順方向電流の立ち上がり特性を向上させることができ、オン電圧を低くすることができる。また、逆バイアスを印加した際には、凸部の側面に形成される空乏層の広がりを大きくすることができ、耐圧特性を向上させることができる。さらに、凸部を複数備えることにより、順方向電流を大きくすることができ、良好な順方向特性が得られる。さらにまた、窒化物半導体装置の素子サイズを縮小できるという利点がある。
特に本発明の窒化物半導体装置をスイッチング素子として用いた場合、ピンチオフまでに要する時間が短く、高速動作が可能となり、大電力用で、かつ高速のスイッチング素子を形成することができる。
本発明の窒化物半導体装置は、基板上に第1の窒化物半導体からなる凸部が形成され、凸部の側面、あるいは上面及び側面に、高い絶縁性の微結晶構造の第2の窒化物半導体層が積層形成されており、第1及び第2の窒化物半導体層それぞれに接合する、あるいは第2の窒化物半導体層のみに接合する第1のアノード電極と第2のアノード電極を構成する電極金属を適宜選択することによって、第1及び第2のアノード電極のショットキーバリアの高さが異なるように構成している。またカソード電極は、凸部が形成されている基板表面、あるいは基板裏面に接合する構造となっている。
このような構造の窒化物半導体装置では、第1及び第2のアノード電極とカソード電極との間に順方向バイアスを印加する場合、順方向バイアスが小さい初期の段階では、第1の窒化物半導体層とショットキーバリアの高さの低い接合を形成する第1のアノード電極が主に機能することによって、低いオン電圧で電流が流れることになる。さらに順方向バイアスが大きくなると、第2のアノード電極にも電流が流れ、大電流が流れることになる。
また第1及び第2のアノード電極とカソード電極との間に逆方向バイアスを印加する場合、低い逆方向バイアス条件では、第2の窒化物半導体層が絶縁性が高い微結晶構造となっているため、逆方向のリーク電流が減少する。さらに逆方向バイアスが大きくなると、ショットキーバリアの高い接合を形成する第2のアノード電極のみが機能することになり、高い耐圧特性が得られることになる。
特に本発明では第1の半導体層が凸形状となっているため、ピンチオフまでに要する時間が短く、高速動作が可能となる。以下、本発明の窒化物半導体装置について、スイッチング素子として用いることができるショットキーバリアダイオードを例にとり、詳細に説明する。
図1は、本発明の第1の実施例のいわゆるHEMT構造を利用した電界効果型のショットキーバリアダイオード100Aであり、図1はその断面図を、図2はその製造工程をそれぞれ示している。以下、製造工程に従い、説明する。
図2(a)に示すように、絶縁性又は半絶縁性のサファイア基板11上に、MOCVD(Metal-Organic Chemical Vapor Deposition)法等により、成長温度500℃程度で、厚さ30nm程度の窒化ガリウム(GaN)からなるバッファ層12を成長させた後、成長温度1080℃で、厚さ2.0μmでキャリア濃度が約5×1019cm-3のn+型窒化ガリウムからなるn+型GaN層13、厚さ2.5μmでキャリア濃度が約2×1017cm-3のn型窒化ガリウムからなるn型GaN層14(第1の半導体層に相当)が順に積層された半導体基板を用意する。
その後、例えばプラズマCVD(Chemical Vapor Deposition;化学的気相堆積)法により、n型GaN層14上にSiO2膜、SiNx膜、AlN膜等からなるエッチングマスク及び選択成長マスクとして使用する膜を形成し、例えばBHF(バッファードフッ酸)を用いたウエットエッチング法やCHF3を用いたドライエッチング法等により、パターニングして、例えば2μm幅の第1のマスク膜15を形成する(図2b)。
次に、例えばBCl3ガスを用いたRIE(Reactive Ion Etching;反応性イオンエッチング)法により、第1のマスク膜15をエッチングマスクとして使用し、n型GaN層14の一部を除去し、平坦部14aの表面中央部に高さ2.0μmの凸部14bを形成する(図2c)。
さらにMOCVD法等により、第1のマスク膜15を選択成長マスクとして使用し、n型GaN層14上に厚さ25nmのアンドープの窒化アルミニウムガリウム(Al0.34Ga0.66N)からなるAlGaN層16(第3の半導体層に相当)を選択成長させ、さらにAlGaN層16の成膜温度より低い500℃程度で、厚さ10nmの窒化ガリウムからなるLT−GaN層17(第2の半導体層に相当)を選択成長する。このLT−GaN層17は、絶縁性の高い微結晶構造となる。こうして、n型GaN層14の平坦部14aの表面及び凸部14bの側面がAlGaN層16及びLT−GaN層17によって被覆される(図2d)。
第1のマスク膜15を、BHFを用いたウエットエッチング法又はCHF3を用いたドライエッチング法により除去した後、全面にSiO2膜等からなるエッチングマスクとして使用する膜を形成し、例えばBHFを用いたウエットエッチング法やCHF3を用いたドライエッチング法等により、パターニングして、n型GaN層14の凸部14bの上面、側面及び凸部14b近傍の平坦部14a表面を被覆する第2のマスク膜18を形成する(図2e)。
次に、例えばBCl3ガスを用いたRIE法により、第2のマスク膜18をエッチングマスクとして使用し、LT−GaN層17、AlGaN層16、n型GaN層14を選択的に除去し、n+型GaN層13の表面を露出させる(図2f)。
その後、第2のマスク膜18を、BHFを用いたウエットエッチング法又はCHF3を用いたドライエッチング法により除去する。その後、n+型GaN層13の露出部分の上に、TiとAlの積層体からなるカソード電極21をリフトオフ法により形成し、850℃30秒のRTAによりオーミック接触させる。その後リフトオフ法により、n型GaN層14の凸部14b上面にショットキー接合する第1のアノード電極19を形成する。具体的には、全面をホトレジストで被覆した後、フォトリソグラフィ技術を用いて、n型GaN層14の凸部14b上面が露出するようにホトレジストに開口部を形成する。続いて蒸着法により、Ti膜を堆積させる。その後、ホトレジスト上のTi膜をホトレジストと共に除去することにより、n型GaN層14の凸部14b上面にTi膜を選択的に残し、第1のアノード電極19を形成する。
同様にリフトオフ法により、第1のアノード電極19及びLT−GaN層17上に、ショットキー接合する第2のアノード電極20を形成する。このように第1のアノード電極19に電気的に接続すると共にn型GaN層14の凸部14b側面にLT−GaN層17及びAlGaN層16を介してショットキー接合する第2のアノード電極20を形成する(図2g)。
次に、全面にSiO2膜等からなる保護膜22を形成した後、フォトリソグラフィ技術とエッチング技術を用いて第2のアノード電極20及びカソード電極21上の保護膜22を除去し、本発明のショットキーバリアダイオード100Aを完成する。(図2h)。
このように形成されたショットキーバリアダイオード100Aは、n型GaN層14とAlGaN層16とにより形成されるヘテロ接合面近傍に、図中に破線で模式的に示すように2次元電子ガスが発生する。また、第1のアノード電極19とn型GaN層14との接合面にはショットキーバリアの高さが0.3eVのショットキー接合が形成され、第2のアノード電極20とLT−GaN層14との接合により、ショットキー接合が形成される。本実施例の第2のアノード電極20はn型GaN層14に直接ショットキー接合していないが、特にLT−GaN層17を介してショットキー接合させたことにより、従来よりもショットキーバリアの高さが高くなり、2.4eVのショットキー接合が形成される。
次に、図1に示すショットキーバリアダイオード100Aの電流−電圧特性を説明する。第1及び第2のアノード電極19、20とカソード電極21との間に順方向バイアスを印加したところ、0.1〜0.3Vのオン電圧で順方向電流が急激に増大する良好な立ち上りが観測された。この様な良好な順方向電流立ち上り特性が得られた理由は次のように考えられる。
互いにショットキー接合したTi電極(第1のアノード電極19)とn型GaNとの間に順方向バイアスを印加した場合、順方向電流の立ち上りに必要なオン電圧は一般には0.3〜0.5V程度である。一方、Pt電極(第2のアノード電極20)とLT−GaNとをショットキー接合させた場合のオン電圧は2.0〜2.5V程度である。
本実施例に係るショットキーバリアダイオード100Aでは、順方向電流の立ち上りの最初の段階では、第1及び第2のアノード電極19、20のうち、n型GaN層14とショットキー接合する第1のアノード電極19がアノード電極として主に機能する。このため、ショットキーバリアダイオード100Aのオン電圧は、LT−GaN層17とショットキー接合する第2のアノード電極20に対応する約2.0〜2.5Vよりもn型GaN層14とショットキー接合する第1のアノード電極19に対応する約0.3〜0.5Vに近い値となっている。更に、n型GaN層14とAlGaN層16とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとなって順方向電流の増大に寄与するので、オン電圧は、AlGaN層16を設けない場合の約0.3〜0.5Vよりも低い0.1〜0.3Vとなり、これにより良好な順方向電流立ち上り特性が得られることになる。そして、順方向バイアスが2.0〜2.5V程度になった段階で、第1のアノード電極19及び第2のアノード電極20の両方がアノード電極として機能するようになる。
一方、第1及び第2のアノード電極19、20とカソード電極21間に逆方向バイアスを印加したところ、約500Vという大きな耐圧が観測された。この様な高耐圧が得られた理由は、次のように考えられる。
互いにショットキー接合したTi電極(第1のアノード電極19)とn型GaNとの間に−10Vの逆方向バイアスを印加した場合、一般に10-6〜10-5A程度の逆方向リーク電流が発生する。一方、Pt電極(第2のアノード電極20)とLT−GaNとをショットキー接合させた場合の逆方向リーク電流はそれよりも遙に小さく、約500Vの耐圧が得られる。
本実施例に係るショットキーバリアダイオード100Aに逆方向バイアスを印加すると、第1のアノード電極19がショットキー接合しているn型GaN層14の凸部14bの上面付近に第1空乏層が広がり、また、AlGaN層16とLT−GaN層17を介して第2のアノード電極20がショットキー接合している凸部14bの側面付近には第2空乏層が広がる。
逆方向バイアス電圧が−10Vより小さい段階では、凸部14bの側面に形成される第2空乏層を通り抜ける逆方向リーク電流は殆どないが、凸部14bの上面に形成される第1空乏層を通り抜ける逆方向リーク電流は逆方向バイアスの増大につれて徐々に増大する。第1及び第2のアノード電極のショットキーバリアの高さは、第1のアノード電極より第2のアノード電極のショットキーバリアの高さの方が高いので、凸部14bの上面と第1のアノード電極19とのショットキー接合による第1空乏層の広がりの程度よりも、凸部14b側面と第2のアノード電極20とのショットキー接合による第2空乏層の広がりの程度の方が大きい。そして、第2のアノード電極20と凸部14bの側面間にはn型GaN層14よりもエネルギーバンドギャップが大きなAlGaN層16があり、さらにLT−GaN層17とがあるため、第2の空乏層の広がりの程度は更に大きくなる。その結果、逆方向バイアス電圧が約−10Vまで増大すると、凸部14bの側面から広がる第2の空乏層が互いに接触してピンチオフ状態に達する。その結果、n型GaN層14の凸部14bの上面近傍の第1空乏層を通り抜ける逆方向リーク電流は阻止され、さらに逆方向バイアスが増大すると、第1及び第2のアノード電極19、20のうちの第2のアノード電極20のみがアノード電極として機能し、500V程度という良好な耐圧特性が得られることになる。
次に図1に示す構造のショットキーバリアダイオード100Aを、別の製造方法により形成する第2の実施例について、図3を用いて説明する。第1の実施例同様、サファイア基板11上に、バッファ層12及びn+型GaN層13を順に積層した後、n+型GaN層13上に、n型GaN層14と同じ成膜条件でn型GaN層23を厚さ500nmで積層する。ここで、N型GaN層23の厚さは、図2(c)で形成したn型GaN層14の平坦部14bの厚さに相当する。
次に、例えばプラズマCVD法により、n型GaN層23上に、SiO2膜、SiNx膜やAlN膜等、選択成長マスクとなる第3のマスク膜24を形成する。続いて、例えばBHFを用いたウエットエッチング法又はCHF3を用いたドライエッチング法により第3のマスク膜23を選択的にエッチングして、幅2μmの開口部を形成する(図3a)。
第3のマスク膜24を選択成長マスクとして使用し、露出する開口部内のn型GaN層23上に、第1の実施例で説明したn型GaN層14と同じ成膜条件で、厚さ2μmの凸状n型GaN層25を選択成長させる。n型GaN層23及び凸状n型GaN層25は、第1の実施例で説明した、表面中央部に高さ2μmの凸部14bを有したn型GaN層14に相当する(図3b)。
第3のマスク膜24を除去した後、前述の第1の実施例同様、図2(d)〜(h)に示す製造工程に従い、図1に示す電界効果型ショットキーバリアダイオード100Aを作製することができる。
このように、凸状n型GaN層25を選択成長により形成した場合、第2の実施例で説明した、エッチングによる方法に比べて、表面の結晶性がよく、表面に成長させるAlGaN層16の結晶性がよくなり、良好なヘテロ接合が形成でき、2次元電子ガスが増大するという利点がある。
この方法で作製したショットキーバリアダイオードにおいても前述の説明同様、耐圧が高く、且つオン電圧が低い良好な特性を示すことが確認された。
図4は、本発明の窒化物半導体装置の別の実施例の電界効果型のショットキーバリアダイオード100Bである。このショットキーバリアダイオード100Bは、第1の実施例のショットキーバリアダイオード100AのAlGaN層16がない構造となっており、第2のアノード電極20が、凸部14b側面のLT−GaN層17を介してショットキー接合している。このような構造のショットキーバリアダイオード100Bは、AlGaN層16を形成する必要がないので、その製造プロセスを簡略化することができる。
なお、AlGaN層16がないため、2次元電子ガスが形成されず、第1の実施例の電界効果型のショットキーバリアダイオード100Aと比較して、順方向電流の大きさは小さくなる。その場合、後述するように凸部14bを複数備えた構造としたり、n型GaN層14の濃度を高くすればよい。
図5は、本発明の窒化物半導体装置のさらに別の実施例の電界効果型のショットキーバリアダイオード100Cである。このショットキーバリアダイオード100Cは、第1の実施例の電界効果型ショットキーバリアダイオード100Aに比べて、n型GaN層14の表面に凸部14bを複数形成した点が異なる。そして、AlGaN層16及びLT−GaN層17はn型GaN層14の平坦部の表面及び複数(図5は2個の場合を示す)の凸部14bの側面に形成され、また、第1のアノード電極19が複数の凸部14Bの上面にそれぞれ形成されており、第2のアノード電極20は、複数の第1のアノード電極19及びLT−GaN層17上に連続して形成されている。
このような構造のショットキーバリアダイオード100Cは、第1の実施例のショットキーバリアダイオード100Aと比較して、電流経路となる凸部14Bの数が増加しているため、第1及び第2のアノード電極19、20とカソード電極21との間に順方向バイアスを印加した際の順方向電流が更に増大する。
従って、前述の第2の実施例で説明した、いわゆるHEMT構造でないショットキーバリアダイオード100Bにおいて、複数の凸部14bを形成する構造とすれば、第1及び第2のアノード電極19、20とカソード電極21との間に順方向バイアスを印加した際の順方向電流を増大させることができ、好適である。
なお、ショットキーバリアダイオード100Cは、凸部14bの幅を第1及び第2の実施例で説明したショットキーバリアダイオード100A、100Bの凸部14bよりも狭くして、より小さな逆方向バイアスで凸部上面に沿って形成される空乏層を通り抜ける逆方向リーク電流を阻止し、耐圧特性を向上することができる。即ち、凸部14bの数を増加させると共に凸部14bの幅を狭くすることにより、上述のようにトレードオフの関係になる順方向電流特性および逆方向リーク電流特性を同時に満たすことが可能になる。n型GaN層14の凸部の数は、2つに限定されず、3つ以上であってもよく、所望の特性が得られるように適宜設定すればよい。
図6は、本発明の窒化物半導体装置のさらに別の実施例の電界効果型のショットキーバリアダイオード100Dである。前述の第1の実施例と比較して、凸部14b上面に、LT−GaN層17が形成されており、第1のアノード電極19はLT−GaN層17との間でショットキー接合を形成している点が異なる。この場合、ショットキーバリアダイオード100Aと比較して、第1のアノード電極19のショットキーバリアの高さが少し高くなる。
このような構造のショットキーバリアダイオード100Dは、次のように形成される。まず第1の実施例同様、凸部14bを形成する(図2c)。その後、第1のマスク膜15を除去し、n型GaN層14上全面にAlGaN層16、LT−GaN層17を成長させる。
その後第2のマスク膜18を形成し(図2eに相当)、LT−GaN層17、AlGaN層16、n型GaN層14を選択的に除去し、n+型GaN層13の表面を露出させる(図2fに相当)。そして、カソード電極を形成し、N型GaN層14の凸部14a上面上のLT−GaN層17にショットキー接合する第1のアノード電極を形成する。以下、第1の実施例同様の工程に従い、本実施例のショットキーバリアダイオード100Dを形成することができる。
本実施例のショットキーバリアダイオード100Dにおいても、前述の実施例同様、低いオン電圧特性と高い耐圧特性が得られることは言うまでもない。
また、本実施例においても、第2の実施例で説明した製造方法や、第3、第4の実施例で説明した構造とすることが可能である。
図7は、本発明の窒化物半導体装置のさらに別の実施例の電界効果型ショットキーバリアダイオード100Eである。このショットキーバリアダイオード100Eは、第1のアノード電極19と第2のアノード電極20が同一の金属で構成されている。このような構造のショットキーバリアダイオード100Eでは、アノード電極を形成する工程が1回となり、製造プロセスを簡略化することができる。
このような構造のショットキーバリアダイオード100Eは、次のように形成される。まず第1の実施例同様、N型GaN層14上に選択的にAlGaN層16、LT−GaN層17を成長させ、エッチングによりn+型GaN層13を露出させ(図2fに相当)、カソード電極21を形成する。
その後、n型GaN層14の凸部14a上面にショットキー接合する第1のアノード電極19に相当する電極形成を行わずに、第2のアノード電極20に相当する電極形成方法に従い、アノード電極を形成する。たとえばチタンを用いてアノード電極を形成すると、Ti電極とLT−GaNとの間のショットキーバリアの高さは、前述の第2のアノード電極19をPt電極とした場合に比べ低くなるが、Ti電極とn型GaN層14との間のショットキーバリアの高さと、十分な差を保つことができ、本実施例においても低いオン電圧特性と高い耐圧特性が得られる。
また、本実施例においても、第2の実施例で説明した製造方法や、第3、第4の実施例で説明した構造とすることが可能である。
図8は、本発明の窒化物半導体装置のさらに別の実施例の電界効果型ショットキーバリアダイオード100Fである。図8に示すショットキーバリアダイオード100Fは、第1の実施例で説明したショットキーバリアダイオード100Aと比較して、カソード電極21の構造が異なる。即ち、カソード電極を基板の裏面に形成する構造とするため、サファイア基板11、バッファ層12の代わりに、例えば、導電性のn+型炭化珪素(SiC)基板27を備えると共に、n+型炭化珪素基板27の裏面にオーミック接合するNi層からなるカソード電極21を形成した縦型構造としたものである。
+型炭化珪素基板27上には、n+型GaN層13、n型GaN層14、AlGaN層16、LT−GaN層17、第1のアノード電極19、第2のアノード電極20が設けられ、第1の実施例と基本的には変わらない構造となっており、高耐圧と共に低いオン電圧で順方向電流が急激に増大する良好な立ち上り特性が得られる。
ショットキーバリアダイオード100Fの製造方法は、まずn+型炭化珪素基板27の裏面にNiを電子ビーム蒸着法等により全面又は一部に形成し、約1000℃、30秒の急速アニール法によりオーミック接合するカソード電極21を形成する。その後は、図2で説明した工程に従い、ショットキーバリアダイオード100Fを作製する。なお、図2(g)において説明したカソード電極21の工程は省略できることはいうまでもない。
+型炭化珪素基板27を用いてカソード電極21を基板の裏面に形成する構造は、第1の実施例に限らず、上述の第2乃至第6の実施例全てに適用することができる。
以上本発明の窒化物半導体装置及びその製造方法について説明したが、本発明は上記実施例に限定されるものでないことはいうまでもない。たとえば、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層で形成することができる。
またアノード電極を構成する金属材料は、接合を形成するIII−V属窒化物半導体層の種類に応じて適宜選択すればよい。たとえば上記実施例で説明した窒化物半導体層の場合には、第1のアノード電極を構成する金属材料はTiに限定されず、例えばアルミニウム(Al)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)、銀(Ag)、またはこれらのシリサイド等、第2のアノード電極より相対的に低いショットキーバリアを形成する金属であればよい。また、第2アノード電極を構成する金属材料はPtに限定されず、例えばニッケル(Ni)、パラジウム(Pd)、金(Au)、またはこれらのシリサイド等、第1のアノード電極より相対的に高いショットキーバリアを形成する金属を選択すれば良い。なお、高速スイッチング素子として用いるためには、第1のアノード電極のショットキーバリアの高さが0.8eVより低く、第2のアノード電極のショットキーバリアの高さが0.8eVより高い組合せを選択すると、低いオン電圧で高い耐圧特性が得られ、好ましい。
また基板は、炭化珪素基板、サファイア基板の他、シリコン基板を用いてもよい。その場合バッファ層12は、低温成長の窒化ガリウム(GaN)を用いる方が望ましい。
なお本発明のLT−GaN層17は、微結晶粒の集合体あるいはそれらの再配列化した微結晶構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性が得られる範囲で、成長温度等を制御することによって得られるものである。第2の窒化物半導体層の成長温度は、第1の窒化物半導体層の成長温度より400℃程度以上低い温度に設定すると、アノード電極と高いショットキーバリアの接合を形成するのに好適である。
また、n型GaN層14の凸部14bの幅は第1の実施例では2μmとしたが、ショットキーバリアダイオードに要求される特性によって変化するものである。即ち、凸部14bの幅は、順方向電流を増大させるためには広い方が好ましい一方、凸部14bの側面から広がる空乏層同士が接触するピンチオフ状態を達成して凸部14bの上面の空乏層を通り抜ける逆方向リーク電流を阻止するために必要な逆方向バイアスを小さくするためには狭い方が好ましい。従って、実際には、トレードオフの関係になる2つの特性(順方向電流特性および逆方向リーク電流特性)に対する要求を勘案して、n型GaN層14の凸部14bの幅が決定される。
同様に、n型n型GaN層14の不純物濃度についても、順方向電流を増大させるためには濃度の高い方が好ましい一方、凸部14bの側面から広がる空乏層同士が接触するピンチオフ状態を達成して凸部14bの上面の空乏層を通り抜ける逆方向リーク電流を阻止するために必要な逆方向バイアスを小さくするためには濃度の低い方が好ましい。従って、実際には、トレードオフの関係になる2つの特性(順方向電流特性および逆方向リーク電流特性)に対する要求を勘案して、n型GaN層14の不純物濃度が決定される。
本発明の第1実施例に係る電界効果型のショットキーバリアダイオードの断面図である。 本発明の第1の実施例に係る電界効果型のショットキーバリアダイオードの製造方法の説明図である。 本発明の第2の実施例に係る電界効果型のショットキーバリアダイオードの別の製造方法の説明図である。 本発明の第3の実施例に係る電界効果型のショットキーバリアダイオードの断面図である。 本発明の第4の実施例に係る電界効果型のショットキーバリアダイオードの断面図である。 本発明の第5の実施例に係る電界効果型のショットキーバリアダイオードの断面図である。 本発明の第6の実施例に係る電界効果型のショットキバリアダイオードの断面図である。 本発明の第7の実施例に係る電界効果型のショットキーバリアダイオードの断面図である。
符号の説明
100A、100B、100C、100D、100E、100F;ショットキーバリアダイオード、11;サファイア基板、12;バッファ層、13;n+型GaN層、14;n型GaN層 、 14a;平坦部、14b;凸部、15;第1のマスク膜、16;AlGaN層、17;LT−GaN層、18;第2のマスク膜、19;第1のカソード電極、20;第2のカソード電極、21;カソード電極、22;保護膜、23;n型GaN膜、24;第3のマスク膜、25;凸状n型GaN膜、26;アノード電極、27;n+型炭化珪素基板

Claims (6)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、
    基板上に、前記III−V族窒化物半導体層の第1の窒化物半導体層からなる凸部と、該凸部側面の前記第1の窒化物半導体層上に積層した、前記第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなり、絶縁性の高い微結晶構造である第2の窒化物半導体層と、前記凸部上面の前記第1の窒化物半導体層にショットキー接合する第1のアノード電極と、該第1のアノード電極に接続し、前記凸部側面の前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と同一あるいは異なる金属からなる第2のアノード電極とを備え、
    前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第1の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とする窒化物半導体装置。
  2. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、
    基板上に、前記III−V族窒化物半導体層の第1の窒化物半導体層からなる凸部と、該凸部表面の前記第1の窒化物半導体層上に積層した、前記第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなり、絶縁性の高い微結晶構造である第2の窒化物半導体層と、前記凸部上面の前記第2の窒化物半導体層にショットキー接合する第1のアノード電極と、該第1のアノード電極に接合し、前記凸部側面の前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と異なる金属からなる第2のアノード電極とを備え、
    前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とする窒化物半導体装置。
  3. 請求項1又は2いずれか記載の窒化物半導体装置において、前記第1の窒化物半導体層と前記第2の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより大きいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えていることを特徴とする窒化物半導体装置。
  4. 請求項1乃至3いずれか記載の窒化物半導体装置において、前記凸部の第1の窒化物半導体層の幅は、該凸部の第1の窒化物半導体層の側面で前記第2の窒化物半導体層と接合する第2のアノード電極に逆バイアスを印加して空乏化できる幅であることを特徴とする窒化物半導体装置。
  5. 請求項1乃至いずれか記載の窒化物半導体装置において、前記凸部の不純物濃度は、該凸部の側面で前記第2の窒化物半導体層と接合する第2のアノード電極に逆バイアスを印加して空乏化できる不純物濃度であることを特徴とする窒化物半導体装置。
  6. 請求項1乃至いずれか記載の窒化物半導体装置において、前記凸部を複数備えていることを特徴とする窒化物半導体装置。
JP2005087891A 2005-03-25 2005-03-25 窒化物半導体装置 Expired - Fee Related JP4925596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005087891A JP4925596B2 (ja) 2005-03-25 2005-03-25 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087891A JP4925596B2 (ja) 2005-03-25 2005-03-25 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2006269880A JP2006269880A (ja) 2006-10-05
JP4925596B2 true JP4925596B2 (ja) 2012-04-25

Family

ID=37205495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087891A Expired - Fee Related JP4925596B2 (ja) 2005-03-25 2005-03-25 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP4925596B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113375B2 (ja) * 2006-12-13 2013-01-09 新日本無線株式会社 窒化物半導体装置
JP2012160746A (ja) * 2012-03-26 2012-08-23 Furukawa Electric Co Ltd:The パワー半導体素子
CN112563317B (zh) 2019-09-26 2022-03-08 东南大学 氮化镓功率器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173117B2 (ja) * 1992-03-30 2001-06-04 株式会社村田製作所 ショットキーバリア半導体装置
JPH08116072A (ja) * 1994-10-17 1996-05-07 Murata Mfg Co Ltd ショットキーバリア半導体装置
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるGaN系半導体装置
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 GaN系半導体装置

Also Published As

Publication number Publication date
JP2006269880A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5240966B2 (ja) 窒化ガリウム半導体素子
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
JP4177124B2 (ja) GaN系半導体装置
JP5595685B2 (ja) 半導体装置
US10381456B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
JP5645304B2 (ja) ダイオード
WO2018150451A1 (ja) 電力用半導体装置
JP2006100645A (ja) GaN系半導体集積回路
KR20070001095A (ko) GaN계 반도체장치
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP2010206020A (ja) 半導体装置
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
US9680001B2 (en) Nitride semiconductor device
JP4327114B2 (ja) 窒化物半導体装置
JP4875660B2 (ja) Iii−v族窒化物半導体装置
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP4925596B2 (ja) 窒化物半導体装置
CN111129166B (zh) 氧化镓基半导体结构及其制备方法
US20110006307A1 (en) Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method
JP5757746B2 (ja) 窒化物半導体装置
JP4875577B2 (ja) Iii−v族窒化物半導体装置
JP5113375B2 (ja) 窒化物半導体装置
JP2014110311A (ja) 半導体装置
JP2009060065A (ja) 窒化物半導体装置
CN220065708U (zh) 一种具有复合栅结构的功率器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees