CN110071167A - 具有降低的导通状态电阻的常关断型hemt及其制造方法 - Google Patents

具有降低的导通状态电阻的常关断型hemt及其制造方法 Download PDF

Info

Publication number
CN110071167A
CN110071167A CN201910058022.6A CN201910058022A CN110071167A CN 110071167 A CN110071167 A CN 110071167A CN 201910058022 A CN201910058022 A CN 201910058022A CN 110071167 A CN110071167 A CN 110071167A
Authority
CN
China
Prior art keywords
grid
layer
doping
grid region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910058022.6A
Other languages
English (en)
Inventor
F·尤克拉诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN110071167A publication Critical patent/CN110071167A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的实施例涉及具有降低的导通状态电阻的常关断型HEMT及其制造方法。一种HEMT的制造方法包括：形成异质结构；在异质结构上形成本征半导体材料的第一栅极层；在第一栅极层上形成包含P型的掺杂剂杂质的第二栅极层；去除第二栅极层的第一部分，使得第二栅极层的未被去除的第二部分形成掺杂栅极区域；以及对掺杂栅极区域执行热退火，以便引起P型的所述掺杂剂杂质在第一栅极层和异质结构中的扩散，其中异质结构中的浓度随着与掺杂栅极区域相距的横向距离的增加而减小。

Description

具有降低的导通状态电阻的常关断型HEMT及其制造方法
技术领域
本公开涉及一种具有降低的导通状态电阻的常关断型的高电子迁移率晶体管(HEMT)的发明方法，以及一种具有降低的导通状态电阻的常关断型HEMT。
背景技术
本领域已知的是具有异质结构(特别是氮化镓(GaN)和氮化铝镓(AlGaN))的HEMT，在该异质结构的界面处可以形成导电沟道，特别是二维电子气(2DEG)沟道。例如，HEMT由于其高击穿阈值以及在其导电沟道中的高电子迁移率和高电荷载流子密度而被用作高频开关和功率开关，因而受到赏识。另外，HEMT的导电沟道中的高电流密度提供导电沟道的低导通状态电阻(或简单地RON)。
在其中栅极电极在AlGaN/GaN异质结构之上延伸的已知类型的HEMT中，只要存在高密度的电荷载流子，即便没有栅极电压施加到异质结构，导电沟道通常是导通的。
出于安全的原因并且为了简化HEMT的驱动电路，从而有利于其在工业应用中的使用，已经引入了导电沟道通常关断的HEMT，诸如所谓的p-GaN栅极晶体管。
图1是在三个相互正交的轴x、y、z中在xz平面的横截面图中的已知类型的HEMT 1的示意图。特别地，HEMT 1是p-GaN栅极晶体管。
HEMT 1包括半导体本体2，半导体本体2依次包括衬底4、在衬底4之上延伸的缓冲层6、以及在缓冲层6之上延伸的异质结构7。
衬底4例如由硅、碳化硅(SiC)、蓝宝石(Al2O3)或GaN制成。
缓冲层6由本征型或具有N型掺杂或者具有碳和/或铁掺杂的氮化镓铝或氮化镓制成。
特别地，异质结构7包括在缓冲层6之上延伸的沟道层10以及在沟道层10之上延伸的阻挡层9。沟道层10由本征类型的氮化镓(GaN)制成。阻挡层9由氮化铝镓(AlGaN)制成。
HEMT 1还包括源极电极16和漏极电极18，两者都是由导电材料(诸如钛(Ti)、铝(Al)、钽(Ta)或氮化钛(TiN))制成的。
源极电极16和漏极电极18彼此相距一定距离地在异质结构7上延伸并且在异质结构7中的深度上延伸。例如，源极电极16和漏极电极18可以沿着z轴在深度上延伸，贯穿阻挡层9的厚度并且部分穿过沟道层10。
HEMT 1还包括在异质结构7之上延伸的掺杂栅极区域12，掺杂栅极区域12位于源极电极16和漏极电极18之间并与其相距一定距离。特别地，掺杂栅极区域12例如是具有例如使用镁(Mg)P型掺杂的氮化镓。
HEMT 1还包括由导电材料(诸如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pa)、钨(W)、硅化钨(WSi2)、钛铝(Ti/Al)或镍金(Ni/Au))制成的栅极电极14，栅极电极14在掺杂栅极区域12之上延伸。由栅极电极14和掺杂栅极区域12形成的结构在现有技术中被称为“p-GaN栅极”，因此HEMT 1的名称为“p-GaN栅极晶体管”。
如所知，掺杂栅极区域12修改异质结构7的能带图，使得在没有栅极电压施加到栅极电极14的情况下，在掺杂栅极区域12下方的区域(即，在HEMT 1的俯视平面图中，异质结构7与掺杂栅极区域12重叠的区域)中，2DEG被耗尽。因此，在没有施加栅极电压的情况下，不存在连接源极电极16和漏极电极18的导电沟道。
HEMT 1以及通常p-GaN栅极晶体管的已知缺点是由于它们的相对低的阈值电压。用于增加HEMT 1的阈值电压的方法在于增加掺杂栅极区域12中(特别是在阻挡层9的界面附近)的P型(例如镁)的掺杂剂的浓度。例如，掺杂栅极区域12具有使得在掺杂栅极区域12和阻挡层9之间的界面处的镁的浓度在1017cm-3和5×1019cm-3之间(例如1019cm-3)的掺杂分布。
然而，增加掺杂栅极区域12中的掺杂的浓度间接地导致HEMT器件1的导通状态电阻(RON)的不期望的增加。特别地，导通状态电阻的增加是由于掺杂剂杂质(例如镁)从掺杂栅极区域12到异质结构7的区域(在HEMT 1的俯视平面图中，其分别在栅极电极14与源极电极16之间和栅极电极14与漏极电极18之间延伸)的扩散。在异质结构7的所述区域中镁的存在导致2DEG的部分耗尽，并且因此导致导通状态电阻的不期望的增加。因此，为了限制导通状态电阻的增加，必须尽可能地降低异质结构7中的镁的浓度。
特别地，从掺杂栅极区域12到异质结构7的镁的上述扩散是通常用于HEMT器件1的制造方法的直接结果，其中在形成异质结构7之后，通过以下步骤获得掺杂栅极区域12：
-第一步骤，其中在阻挡层9上沉积镁掺杂的氮化镓外延层；
-第二步骤，其中外延层经受热退火以激活镁，这与第一步骤同时执行或在第一步骤之后立即执行；以及
-第三步骤，在第二步骤之后执行，其中化学刻蚀外延层，用于选择性地去除外延层的一部分，并且由此形成掺杂栅极区域12。
特别地，前述第二步骤导致在异质结构7中镁的不期望的扩散，特别是分别在栅极电极14与源极电极16之间和栅极电极14与漏极电极18之间的区域中镁的不期望的扩散。
另外，在第三步骤中执行的化学刻蚀可能会导致阻挡层9的厚度的不期望的减小，并且因此导致导通状态电阻的进一步增加。
发明内容
本公开的一个或多个实施例提供常关断型的晶体管，其具有高阈值电压和减小的导通状态电阻之间的良好折衷，以便克服现有技术的至少一些缺点。
本公开的一个或多个实施例提供了HEMT的制造方法，以及将能够克服现有技术的至少一些缺点的对应的HEMT。
根据本公开，因此提供了HEMT的制造方法和对应的HEMT，如在所附权利要求中所限定的。
附图说明
为了更好地理解本公开，现在参考附图，纯粹通过非限制性示例描述其优选的实施例，其中：
图1以横截面图示出了HEMT；
图2以横截面图示出了根据本公开的一个实施例的HEMT；以及
图3A-图3F示出了图2的HEMT的制造方法的步骤。
具体实施方式
图2是根据本公开的一个实施例的HEMT 21的示意图。特别地，图2图示了在三个相互正交的轴x、y、z中在xz平面中的横截面图中的HEMT 21。与图1的HEMT 1共同的图2的HEMT21的元件由相同的附图标记指定。
图2的HEMT 21与图1的HEMT 1的不同之处在于存在在异质结构7上延伸的例如由氮化镓制成的扩散控制区域20’。
特别地，扩散控制区域20’在掺杂栅极区域12和异质结构7之间延伸，并且具有例如在5nm和30nm之间(例如20nm)的厚度t’。在HEMT 21的俯视平面图中，掺杂栅极区域12和辅助栅极区域20’彼此叠置布置。特别地，掺杂栅极区域12完全在辅助栅极区域20’之上延伸并且与辅助栅极区域20’直接接触，完全覆盖辅助栅极区域20’。
如下文更详细描述的，特别是在HEMT 21的制造方法的描述中，辅助栅极区域20’的厚度t’被设计成使得在激活掺杂栅极区域12的掺杂剂杂质的步骤中，所述杂质中的一部分杂质通过辅助栅极区域20’扩散到与阻挡层9的界面的表面23’。特别地，例如，界面23’的表面处的掺杂剂杂质的浓度在1017cm-3和1019cm-3之间，例如2×1018cm-3。因此，扩散控制区域20’还是具有高浓度的P型的掺杂剂杂质(如掺杂栅极区域12)的区域。另外，在阻挡层9与扩散控制区域20’之间的界面处的高浓度的镁使得HEMT 21的阈值电压的所需的增加，如已经针对HEMT 1所描述的。
HEMT 21可以进一步包括由例如本征氮化镓制成的保护区域20”，保护区域20”在异质结构7之上并且特别地与异质结构7的区域接触而延伸，在xy平面的俯视平面图中，异质结构7的该区域没有被布置在掺杂栅极区域12上。换句话说，保护区域20”完全覆盖未被扩散控制区域20’覆盖的异质结构7的区域。
保护区域20”具有足以保护异质结构7的厚度t”。例如，保护区域20”的厚度t”在1nm和5nm之间，例如2nm。优选地，保护区域20”具有小于扩散控制区域20’的厚度t’的厚度t”，并且因此不与掺杂栅极区域12接触。
在HEMT 21中，源极电极16和漏极电极18在保护区域20”之上延伸并且沿着z轴在深度上延伸，贯穿保护区域20”的厚度和阻挡层9的厚度，并且部分穿过沟道层10。
根据本公开的一方面，在保护区域20”下方的异质结构7的区域中(即，在栅极和漏极之间，以及栅极和源极之间)，镁的浓度可以忽略，并且因此不存在导通状态电阻的不期望的增加。特别地，例如，在与界面23’的表面相距大于20nm的距离处，异质结构7的区域中的镁的浓度小于1017cm-3。
例如，缓冲层6具有在1μm和8μm之间(例如，5μm)的厚度。
例如，沟道层10具有在100nm和1μm之间(例如300nm)的厚度。
例如，阻挡层9具有在5nm和30nm之间(例如15nm)的厚度。
例如，掺杂栅极区域12具有在10nm和200nm之间(例如50nm)的厚度。
下面参考图3A-图3F说明的是图2的HEMT器件21的制造方法的步骤。
图3A以横截面图示出了根据本公开的一个实施例的在制造HEMT器件21的步骤期间的晶片30的一部分。与已经参考图2描述的并且在所述图2中图示的元件共同的晶片30的元件由相同的附图标记指定。
特别地(图3A)，包括衬底4的晶片30例如由硅(Si)、碳化硅(SiC)、氧化铝(Al2O3)或氮化镓(GaN)制成，并且具有在z方向上彼此相对的前侧4a和背侧4b。晶片30还包括缓冲层6，缓冲层6由氮化铝镓(AlGaN)、氮化镓(GaN)制成(无论是本征的还是N型掺杂的)，并且具有在衬底4的前侧4a上延伸的其自身的下侧6a(中间可能存在另外的界面层，未在附图中图示)。
接着跟随有(图3B)形成异质结构7。在第一步骤中，例如经由外延生长形成本征氮化镓(GaN)的沟道层10。例如，沟道层10具有在100nm和1μm之间(例如300nm)的厚度。接下来，例如经由外延生长形成铝和氮化镓(AlGaN)的阻挡层9。阻挡层9具有在5nm和30nm之间(例如15nm)的厚度。暴露的阻挡层9的顶侧形成异质结构7的前侧7a。
接着跟随有(图3C)在异质结构7的前侧7a上形成例如本征氮化镓的第一外延层19，其在制造方法的后续步骤中形成辅助栅极区域20’和保护区域20”。第一外延层19具有与图2的HEMT 21的辅助栅极区域20’的厚度t’相等的厚度。暴露的第一外延层19的顶侧形成第一外延层19的前侧19a。
接下来(图3D)，在第一外延层19的前侧19a上形成例如具有P型掺杂(例如使用镁)的氮化镓的第二外延层11，其在制造方法的后续步骤中形成掺杂栅极区域12。例如，第二外延层11具有在10nm和200nm之间(例如50nm)的厚度。暴露的第二外延层11的顶侧形成第二外延层11的前侧11a。
根据本公开的一方面，例如，经由金属有机化学气相沉积(MOCVD)形成第二外延层11，其中直接生长具有在1018cm-3和5×1019cm-3之间(例如，2×1019cm-3)的镁掺杂的浓度的氮化镓。特别地，在具有镁前体的环境中的MOCVD反应器中并且例如在900℃和1200℃之间(例如1050℃)的温度下执行该步骤。另外，执行该步骤以便阻止镁掺杂剂杂质从第二外延层11扩散到晶片30的其他部分。因此，在图3D的步骤结束时，第二外延层11中的镁掺杂剂杂质尚未被激活，并且已经仅部分地在晶片30的其他部分中扩散。特别地，在阻挡层9附近的第一外延层19中的镁的浓度可忽略。特别地，在第一外延层19和阻挡层9之间的界面处以及在贯穿阻挡层9的厚度上，镁的浓度小于1017cm-3。另外，在贯穿沟道层10的厚度上，镁的浓度小于1016cm-3。
接着跟随有(图3E)通过使用第一光刻掩模选择性刻蚀第一外延层11和第二外延层19，第一光刻掩模被配置成防止刻蚀其选择性部分。特别地，由第一光刻掩模保护的第一外延层11和第二外延层19的选择性部分在其中要提供栅极电极14、掺杂区域12和辅助栅极区域20’的晶片30的区域中延伸。
特别地，选择性刻蚀进行到完全去除未被第一光刻掩模保护的第一外延层11的部分。另外，选择性刻蚀继续进行，直到在第二外延层19的未被第一光刻掩模保护的部分中的第二外延层19的厚度减小到与图2的HEMT 21的保护区域20”的厚度t”相等的值。由此形成保护区域20”。
当终止对第一外延层11和第二外延层19的选择性刻蚀时，执行晶片30的热退火步骤，以便激活存在于第一外延层11中的镁掺杂剂杂质。
另外，在退火期间，掺杂剂杂质在深度上从第一外延层11扩散到第二外延层19，直到到达第一表面23’，第一表面23’被布置在阻挡层9和第二外延层19之间的界面处，并且在晶片30的俯视平面图中，完全在第一外延层11上。特别地，在热退火期间，在xy平面中的相应的正交投影中，第一表面23’与第一外延层11重合。由此形成掺杂栅极区域12和辅助栅极区域20’。
根据本公开的一个方面，生长第一外延层11所利用的掺杂剂杂质的浓度、第二外延层19的厚度t’和退火的工艺参数被设计成使得在退火结束时，在第一表面23’处的镁的浓度在例如1018cm-3和1019cm-3之间，例如5×1018cm-3。
特别地，热退火可以包括快速热退火(RTA)的步骤，其中晶片30经受以下温度分布：(i)在第一时间间隔期间(例如在1秒和10秒之间，例如5秒)从室温加热到高温(例如在700℃和1000℃之间，例如800℃)；(ii)在所述高温下持续达第二时间间隔(例如在10秒和5分钟之间，例如2分钟)；(iii)在第三时间间隔(例如1秒和10秒之间，例如5秒)期间从所述高温冷却到室温。
由于先前去除了在第二外延层19的所述部分上的外延层11的部分，因此热退火使得形成保护区域20”的第二外延层19的部分中的镁的浓度基本上不变。因此，在保护区域20”和阻挡层9之间的界面处的第二表面23”上以及贯穿第二表面23”下方的阻挡层9的厚度上，镁的浓度小于1017cm-3。另外，贯穿第二表面23”下方的沟道层10的厚度的镁的浓度小于1016cm-3。
接下来跟随有(图3F)使用第二光刻掩模刻蚀保护区域20”的选择性部分和异质结构7的选择性部分，第二光刻掩模被曝光并且因此使其中要形成图2的HEMT 21的源极电极16和漏极电极18的晶片30的区域经受刻蚀。特别地，第一开口22a和第二开口22b形成在掺杂栅极区域12的沿x轴的相对侧上，并且与掺杂栅极区域12相距一定距离。第一开口22a和第二开口22b中的每一个开口在深度上延伸穿过保护区域20”和异质结构7，在沟道层10内终止。
然后，执行形成欧姆接触的步骤，以提供源极电极16和漏极电极18，使用溅射或蒸发器和剥离光刻掩模在开口22a、22b内沉积导电材料(特别是金属，诸如钛(Ti)或铝(Al)或其合金或化合物)。导电材料完全填充开口22a、22b，以分别形成源极电极16和漏极电极18。因此，在晶片30的俯视平面图中，分别在掺杂栅极区域12与源极电极16之间和掺杂栅极区域12与漏极电极18之间延伸的异质结构7的部分具有可忽略的镁的浓度。在沉积之后，执行快速热退火的步骤，例如大约在500℃和900℃之间的温度下进行30秒和2分钟之间的时间。
然后，执行在晶片30上沉积导电材料的步骤，以在掺杂栅极区域12上形成栅极电极14。例如，栅极电极由金属材料(诸如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pa)、钨(W)、硅化钨(WSi2)、钛铝(Ti/Al)或镍金(Ni/Au))制成。
由此形成图2的HEMT 21。
在另一实施例中(未在图中图示)，不存在保护区域20”。在该情况下，执行第二外延层19的化学刻蚀步骤直至完全去除未被第一光刻掩模保护的第二外延层19的部分。在该情况下，异质结构7没有受到免受外部环境的影响的保护。
在另一实施例中(未在图中图示)，保护区域20”具有与辅助栅极区域20’相同的厚度。在该情况下，相应的制造方法不包括刻蚀第二外延层19的步骤。然而，保护区域20”的大的厚度可能以不期望的方式影响2DEG的特性。例如，它可以部分地耗尽保护区域20”下方的2DEG，并且因此增加HEMT的导通状态电阻。
通过检查本文中所描述和图示的本公开的特征，其提供的优点是显而易见的。
例如，根据本公开的HEMT实现了高阈值电压和低导通状态电阻之间的良好的折衷。这是因为与已知类型的p-GaN栅极晶体管不同，在选择性去除所述外延层的部分(特别是HEMT的栅极区域之外的部分)的步骤之后，执行热退火以激活具有高浓度的掺杂剂杂质的外延层中的掺杂剂杂质(即，本公开中的第一外延层11)。因此，掺杂剂杂质可以仅朝向栅极区域下面的异质结构的区域扩散，以便增加阈值电压，而它可以不在将栅极区域连接到源极区域和漏极区域的异质结构的区域中扩散，从而防止导通状态电阻的增加。
最后，清楚的是，可以在不脱离本公开的范围的情况下，对本文中所描述和图示的本公开内容进行修改和变化。
例如，源极电极16和漏极电极18可以在异质结构7中以不同的深度延伸，或者可以在异质结构7的顶部上形成，与其直接接触。
另外，掺杂栅极区域12和辅助栅极区域20’可以分别由一些其他材料(诸如具有P型掺杂的铝和氮化镓)制成。
可以组合上面描述的各种实施例以提供进一步的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应当被解释为将权利要求限制于在本说明书和权利要求中所公开的特定实施例，而是应当被解释为包括所有可能的实施例以及这种权利要求被赋予的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种制造高电子迁移率晶体管HEMT的方法，包括：
形成半导体异质结构；
在所述异质结构上形成半导体材料的第一栅极层；
在所述第一栅极层上形成包含P型的掺杂剂杂质的第二栅极层；
去除所述第二栅极层的第一部分，使得所述第二栅极层的未被去除的第二部分形成掺杂栅极区域；以及
对所述掺杂栅极区域进行热退火，以便使得所述P型的所述掺杂剂杂质在所述第一栅极层中和所述异质结构中扩散，其中在所述异质结构中的浓度随着与所述掺杂栅极区域相距的横向距离的增加而减小。
2.根据权利要求1所述的方法，其中所述第一栅极层的厚度、所述第二栅极层的所述P型的掺杂剂杂质的浓度和所述热退火被配置成产生：所述掺杂栅极区域的、在1018cm-3和5×1019cm3之间的所述P型的掺杂剂杂质的浓度；在所述异质结构和与所述掺杂栅极区域对准的所述第一栅极层之间的界面中的、在1018cm-3和1019cm-3之间的所述P型的掺杂剂杂质的浓度；以及在相对于所述掺杂栅极区域横向位移20nm的所述异质结构的部分中的、小于1017cm-3的所述P型的掺杂剂杂质的浓度。
3.根据权利要求1所述的方法，其中对所述掺杂的栅极区域进行热退火包括连续地执行：
在1秒和10秒之间的时间内，将所述掺杂栅极区域的温度从室温升高到700℃和1000℃之间的工艺温度；
将所述掺杂栅极区域的所述温度保持恒定在所述工艺温度下达10秒和5分钟之间的时间；以及
在1秒和10秒之间的时间内，将所述掺杂栅极区域的所述温度从所述工艺温度降低到室温。
4.根据权利要求1所述的方法，其中：
形成所述第二栅极层包括：形成具有在1018cm-3和5×1019cm-3之间的所述P型的掺杂剂杂质的浓度、以及在10nm和200nm之间的厚度的所述第二栅极层，并且
形成所述第一栅极层包括：形成具有在2nm和30nm之间的厚度的所述第一栅极层。
5.根据权利要求1所述的方法，还包括：在形成所述掺杂栅极区域之后，减小在所述掺杂栅极区域旁边的所述第一栅极层的厚度，直到达到1nm和5nm之间的厚度。
6.根据权利要求1所述的方法，还包括：形成与所述异质结构电接触的源极电极和漏极电极，所述源极电极和所述漏极电极在所述掺杂的栅极区域旁边、并且与所述掺杂栅极区域相距一定距离。
7.根据权利要求1所述的方法，其中形成所述半导体异质结构包括：
形成沟道层；以及
在所述沟道层上形成阻挡层，其中形成所述沟道层和所述阻挡层包括：形成包括III-V族元素的相应的化合物材料的层。
8.根据权利要求7所述的方法，其中形成所述沟道层包括：形成具有在100nm和1μm之间的厚度的本征氮化镓的层，并且形成所述阻挡层包括：形成具有在5nm和30nm之间的厚度的氮化铝镓的层。
9.根据权利要求1所述的方法，其中形成所述第一栅极层包括：形成本征氮化镓的层，并且形成所述第二栅极层包括：形成包含镁掺杂剂杂质的氮化镓的层。
10.一种高电子迁移率晶体管HEMT，包括：
半导体异质结构；
第一掺杂栅极区域，在所述异质结构之上延伸并且包含P型的掺杂剂杂质；
第二掺杂栅极区域，具有与所述第一掺杂栅极区域接触的第一侧和与所述异质结构接触的第二侧，所述第二掺杂栅极区域包含所述P型的掺杂剂杂质，其中所述异质结构包括：
第一部分，在所述第二掺杂栅极区域的所述第二侧处延伸，并且具有第一浓度的所述P型的掺杂剂杂质；以及
第二部分，与所述第一部分横向地延伸，并且具有低于所述第一浓度的第二浓度的所述P型的掺杂剂杂质。
11.根据权利要求10所述的HEMT，其中：
所述第一掺杂栅极区域具有在1018cm-3和5×1019cm-3之间的所述P型的掺杂剂杂质的浓度；
所述第二掺杂栅极区域的所述第二侧具有在1018cm-3和1019cm-3之间的所述P型的掺杂剂杂质的浓度；并且
在与所述第二掺杂栅极区域相距20nm的横向距离处，所述异质结构的所述第二部分具有小于1017cm-3的所述P型的掺杂剂杂质的浓度。
12.根据权利要求10所述的HEMT，其中所述第二掺杂栅极区域具有在2nm和30nm之间的厚度。
13.根据权利要求10所述的HEMT，还包括保护区域，所述保护区域在所述异质结构的所述第二部分上、并且在所述第二掺杂栅极区域旁边延伸，所述保护区域与所述异质结构的所述第二部分和所述第二掺杂栅极区域接触；所述保护区域具有在1nm和5nm之间的厚度。
14.根据权利要求10所述的HEMT，还包括与所述异质结构电接触的源极电极和漏极电极，所述源极电极和所述漏极电极在所述第一掺杂栅极区域和所述第二掺杂栅极区域旁边、并且在与所述第一掺杂栅极区域和所述第二掺杂栅极区域相距一定距离处延伸。
15.根据权利要求10所述的HEMT，其中所述异质结构包括：
沟道层；以及
在所述沟道层上延伸的阻挡层，其中所述沟道层和所述阻挡层是由包括III-V族元素的相应的化合物材料制成的。
16.根据权利要求15所述的HEMT，其中所述沟道层由本征氮化镓制成，并且具有在100nm和1μm之间的厚度，并且所述阻挡层由氮化铝镓制成，并且具有在5nm和30nm之间的厚度。
17.根据权利要求10所述的HEMT，其中所述第一外延层由本征氮化镓制成，并且所述第二外延层由包含镁掺杂剂杂质的氮化镓制成。
18.一种制造高电子迁移率晶体管HEMT的方法，包括：
形成半导体异质结构；
在所述异质结构上外延形成本征半导体材料的第一栅极层；
在所述第一栅极层上外延形成掺杂半导体材料的第二栅极层；
通过去除所述第二栅极层的第一部分来形成第一掺杂栅极区域，使得所述第二栅极层的未被去除的第二部分形成所述第一掺杂栅极区域；以及
在形成所述第一掺杂栅极区域之后，执行热退火，所述热退火使得来自所述第一掺杂栅极区域的掺杂剂杂质在所述第一栅极层中和所述异质结构中扩散。
19.根据权利要求18所述的方法，还包括：由在所述第一栅极区域正下方的所述第二栅极层的第一部分形成第二栅极区域，其中形成所述第二栅极区域，在所述第一栅极区域用作掩模时，去除所述第二栅极区域的第二部分的至少一部分，所述第二部分在所述第一部分的横向。
20.根据权利要求18所述的方法，其中外延形成所述第一栅极层包括：形成本征氮化镓的层，并且外延形成所述第二栅极层包括：形成包含P型的掺杂剂杂质的氮化镓的层。
CN201910058022.6A 2018-01-23 2019-01-22 具有降低的导通状态电阻的常关断型hemt及其制造方法 Pending CN110071167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102018000001693 2018-01-23
IT201800001693A IT201800001693A1 (it) 2018-01-23 2018-01-23 Metodo di fabbricazione di un transistore hemt di tipo normalmente spento con ridotta resistenza in stato acceso e transistore hemt

Publications (1)

Publication Number Publication Date
CN110071167A true CN110071167A (zh) 2019-07-30

Family

ID=61873852

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201920107121.4U Active CN209747521U (zh) 2018-01-23 2019-01-22 高电子迁移率晶体管
CN201910058022.6A Pending CN110071167A (zh) 2018-01-23 2019-01-22 具有降低的导通状态电阻的常关断型hemt及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201920107121.4U Active CN209747521U (zh) 2018-01-23 2019-01-22 高电子迁移率晶体管

Country Status (4)

Country Link
US (2) US10896969B2 (zh)
EP (1) EP3514835A1 (zh)
CN (2) CN209747521U (zh)
IT (1) IT201800001693A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690284A (zh) * 2019-11-19 2020-01-14 南方科技大学 一种氮化镓基场效应晶体管及其制备方法
CN112119494A (zh) * 2020-07-03 2020-12-22 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800001693A1 (it) * 2018-01-23 2019-07-23 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt di tipo normalmente spento con ridotta resistenza in stato acceso e transistore hemt
CN114582970A (zh) 2020-12-01 2022-06-03 联华电子股份有限公司 半导体装置及其制作方法
US11942326B2 (en) * 2020-12-16 2024-03-26 Semiconductor Components Industries, Llc Process of forming an electronic device including a doped gate electrode
KR102578828B1 (ko) 2021-03-29 2023-09-15 삼성전자주식회사 고전자이동도 트랜지스터
CN113299737A (zh) * 2021-05-20 2021-08-24 中国电子科技集团公司第二十四研究所 一种功率半导体器件制造方法及功率半导体器件
US20230065509A1 (en) * 2021-08-31 2023-03-02 Texas Instruments Incorporated Group iii-v ic with different sheet resistance 2-deg resistors
CN116092928B (zh) * 2023-04-10 2023-06-30 江苏能华微电子科技发展有限公司 一种高栅压摆幅的增强型GaN功率器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212325A1 (en) * 2008-02-25 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN103035672A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103367425A (zh) * 2012-03-28 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103367419A (zh) * 2012-03-28 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
CN209747521U (zh) * 2018-01-23 2019-12-06 意法半导体股份有限公司 高电子迁移率晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834338B2 (ja) * 1990-04-18 1996-03-29 三菱電機株式会社 半導体レーザ
US8273610B2 (en) * 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US9666677B1 (en) * 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US20170278960A1 (en) * 2016-03-24 2017-09-28 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
US10014402B1 (en) * 2016-12-14 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistor (HEMT) device structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212325A1 (en) * 2008-02-25 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN103035672A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103367425A (zh) * 2012-03-28 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103367419A (zh) * 2012-03-28 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
CN209747521U (zh) * 2018-01-23 2019-12-06 意法半导体股份有限公司 高电子迁移率晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690284A (zh) * 2019-11-19 2020-01-14 南方科技大学 一种氮化镓基场效应晶体管及其制备方法
CN112119494A (zh) * 2020-07-03 2020-12-22 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法
CN112119494B (zh) * 2020-07-03 2023-12-26 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法

Also Published As

Publication number Publication date
US10896969B2 (en) 2021-01-19
CN209747521U (zh) 2019-12-06
US20190229203A1 (en) 2019-07-25
US20210091205A1 (en) 2021-03-25
EP3514835A1 (en) 2019-07-24
IT201800001693A1 (it) 2019-07-23
US11538922B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
CN110071167A (zh) 具有降低的导通状态电阻的常关断型hemt及其制造方法
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US11222969B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
US9224847B2 (en) High electron mobility transistor and method of forming the same
KR101108746B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
EP2713402A2 (en) Normally-off high electron mobility transistor
US20180358456A1 (en) Hemt transistor with high stress resilience during off state and manufacturing method thereof
EP3657549B1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
US20230034255A1 (en) Semiconductor device and manufacturing method thereof
US20180374848A1 (en) Heterojunction diode having an increased non-repetitive surge current
CN113228297A (zh) 半导体器件及其制造方法
CN104681620A (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
WO2021237563A1 (en) Semiconductor device and manufacturing method thereof
CN110875383B (zh) 半导体装置及其制造方法
CN113972268B (zh) 隧穿增强型垂直结构的hemt器件
US20240222437A1 (en) Manufacturing method of semiconductor device
EP4120364A1 (en) Semiconductor device and manufacturing method thereof
KR20140111425A (ko) 이종접합 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination