CN103022117B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103022117B
CN103022117B CN201210262950.2A CN201210262950A CN103022117B CN 103022117 B CN103022117 B CN 103022117B CN 201210262950 A CN201210262950 A CN 201210262950A CN 103022117 B CN103022117 B CN 103022117B
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor device
stacked structure
dielectric film
amorphous carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210262950.2A
Other languages
English (en)
Other versions
CN103022117A (zh
Inventor
中村哲一
山田敦史
尾崎史朗
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103022117A publication Critical patent/CN103022117A/zh
Application granted granted Critical
Publication of CN103022117B publication Critical patent/CN103022117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种化合物半导体器件及其制造方法。一个化合物半导体器件的实施方案包括：衬底；形成在衬底上的化合物半导体堆叠结构；和形成在衬底和化合物半导体堆叠结构之间的非晶绝缘膜。

Description

化合物半导体器件及其制造方法
技术领域
本文讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
近年来，在衬底上依次形成有GaN层和AlGaN层(其中GaN层用作电子沟道层)的电子器件(化合物半导体器件)获得了强劲发展。已知的化合物半导体器件之一为GaN基高电子迁移率晶体管(HEMT)。该GaN基HEMT合理地使用在GaN和AlGaN之间的异质结界面处生成的高密度二维电子气(2DEG)。
GaN的带隙是3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。换句话说，GaN具有大的击穿场强。GaN还具有大的饱和电子速度。因此，GaN对于可在高压下操作并能够产生大的输出的化合物半导体器件而言是一种非常有前景的材料。GaN还非常有前景作为用于以省电为目标的电源装置的材料。
然而，制造具有良好结晶度的GaN衬底是非常困难的。大部分常规解决方案例如通过异质外延生长在Si衬底、蓝宝石衬底、SiC衬底等之上形成GaN层、AlGaN层等。特别地，对于Si衬底，能够以低成本容易地得到具有大直径和高品质的Si衬底。因此，已经对具有在Si衬底上形成的GaN层和AlGaN层的结构进行了广泛研究。这样的研究的例子为提供缓冲层如AlN层，其目的是缓冲GaN层和AlGaN层相对于Si衬底的大晶格失配。
然而，已认识到通过常规技术来进一步改善击穿电压将是困难的。
[专利文献1]日本公开特许公报号2007-258230
[专利文献2]日本公开特许公报号2010-245504
发明内容
本发明的一个目的在于提供一种能够进一步改善击穿电压的化合物半导体器件及其制造方法。
根据实施方案的一个方面，一种化合物半导体器件，包括：衬底；形成于衬底之上的化合物半导体堆叠结构；以及形成于衬底和化合物半导体堆叠结构之间的非晶绝缘膜。
根据实施方案的另一方面，一种制造化合物半导体器件的方法，包括：在衬底之上形成非晶绝缘膜；以及在非晶绝缘膜之上形成化合物半导体堆叠结构。
附图说明
图1是示出二次离子质谱(SIMS)的结果的图；
图2是示出根据第一实施方案的化合物半导体器件的结构的横截面图；
图3A至图3I是依次示出制造根据第一实施方案的化合物半导体器件的方法的横截面图；
图4是示出根据第二实施方案的化合物半导体器件的结构的横截面图；
图5是示出根据第三实施方案的化合物半导体器件的结构的横截面图；
图6是示出根据第四实施方案的分立封装件的图；
图7是示出根据第五实施方案的功率因子校正(PFC)电路的布线图；
图8是示出根据第六实施方案的电源装置的布线图；
图9是示出根据第七实施方案的高频放大器的布线图；
图10A和图10B是示出实验样品的构造的横截面图；以及
图11是示出实验结果的图。
具体实施方式
本发明人已经广泛地研究了在现有技术中出现改善击穿电压的难题的原因。研究之一为针对分析AlN缓冲层与Si衬底之间的界面的二次离子质谱(SIMS)。图1中示出了结果。从图1中发现，包含在Si衬底中的Si与包含在缓冲层中的Al相互扩散。由此扩散的原子用作Si衬底和缓冲层两者的掺杂物，并且对绝缘性能产生不利影响。据认为此现象使得难以进一步改善现有技术的击穿电压。绝缘性能的降低还使漏电流更可能流动。出于此原因，认为现有技术难以获得令人满意的可靠性水平。
下面将参照附图来详述实施方案。
(第一实施方案)
将描述第一实施方案。图2是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
在第一实施方案中，如图2所示，在衬底1例如Si衬底上形成非晶绝缘膜2。非晶绝缘膜2可以为非晶C膜、非晶SiN膜或非晶SiC膜，其中优选具有2.5g/cm3或更大的密度的非晶碳膜。高密度的非晶碳膜具有优异的绝缘性能。此外，即使碳从高密度的非晶碳膜扩散到下文描述的缓冲层中，碳也可以用来补偿在生长过程中可能发生的氮空位，使得可望恢复绝缘性能。
在非晶绝缘膜2上形成化合物半导体堆叠结构8。该化合物半导体堆叠结构8包括：缓冲层3、电子沟道层4、间隔层5、电子供给层6和盖层7。缓冲层3可以为例如具有约100nm厚度的AlN层。电子沟道层4可以为例如非有意地掺杂有杂质的具有约3μm厚度的i-GaN层。间隔层5可以为例如非有意地掺杂有杂质的具有约5nm厚度的i-AlGaN层。电子供给层6可以为例如具有约30nm厚度的n型AlGaN层。盖层7可以为例如具有约10nm厚度的n型GaN层。电子供给层6和盖层7可以例如掺杂有约5×1018/cm3的作为n型杂质的Si。
在化合物半导体堆叠结构8中形成限定元件区域的元件隔离区域20。在该元件区域中，在盖层7中形成开口10s和开口10d。在开口10s中形成源电极11s，在开口10d中形成漏电极11d。在盖层7上形成绝缘膜12，以覆盖源电极11s和漏电极11d。在绝缘膜12中的在俯视图中位于源电极11s和漏电极11d之间的位置处形成开口13g，在开口13g中形成栅电极11g。在绝缘膜12上形成绝缘膜14以覆盖栅电极11g。用于绝缘膜12和绝缘膜14的材料不做具体限制，而是可以使用例如Si氮化物膜。
在如此构造的GaN基HEMT中，非晶绝缘膜2存在于衬底1与缓冲层3之间，因此抑制了包含在衬底1中的原子(例如，Si)与包含在缓冲层3中的原子(例如，Al)相互扩散。相应地，也抑制了衬底1与缓冲层3引起电荷载流子的外因性生成，并且抑制了绝缘性能的降低。通过抑制绝缘性能的降低，可以改善击穿电压并且可以抑制漏电流。此外，非晶绝缘膜2几乎不具有晶界，而晶界被认为是击穿电压降低的一个原因。此外，从此观点来看，认为改善了击穿电压。
非晶绝缘膜2的厚度不做具体限制。然而，如果非晶绝缘膜2的厚度为1nm或更小，则在一些情形下可能不能获得足够的效果。因此，对非晶绝缘膜2而言优选的是具有1nm或更大的厚度。非晶绝缘膜2越厚，则绝缘性能越好。然而，非晶绝缘膜2的厚度超过2nm可能使包含在化合物半导体堆叠结构8中的化合物半导体层的结晶度降低。相应地，非晶绝缘膜2的厚度优选为2nm或更小。
非晶绝缘膜2并不总是需要在其整个部分上均为非结晶的，而是可以包括微晶体等。晶体的比率越大，则用作泄漏路径的晶界增加地越多。相应地，非晶部分的比例优选地为80体积％或更大。
接下来，将说明制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法。图3A至图3I是依次示出制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法的横截面图。
首先，如图3A所示，在衬底1上形成非晶绝缘膜2。虽然形成非晶绝缘膜2的方法不做具体限制，但是可优选过滤阴极弧(FCA)工艺。因为FCA工艺容易形成具有2.5g/cm3或更大的大密度的非晶碳膜。例如，可以容易地形成对密度具有影响的65％或更大的大碳-碳键比(sp3/sp2比)的非晶碳膜。与溅射工艺和化学气相沉积(CVD)工艺相比，根据FCA工艺可以实现与金刚石几乎相当的更高的密度。另外，膜生长不需要加热，使得可以防止衬底1在膜生长的过程中被加热损坏。
接下来，如图3B所示，在非晶绝缘膜2上形成化合物半导体堆叠结构8。在形成化合物半导体堆叠结构8的过程中，可以通过例如金属有机气相外延(MOVPE)来形成缓冲层3、电子沟道层4、间隔层5、电子供给层6和盖层7。在形成化合物半导体层的过程中，可以使用作为Al源的三甲基铝(TMA)气体、作为Ga源的三甲基镓(TMG)气体以及作为N源的氨(NH3)气体的混合气体。在此过程中，取决于待生长的化合物半导体层的组成，适当地设置三甲基铝气体和三甲基镓气体的流量和供应的开/闭。公用于所有化合物半导体层的氨气体的流量可以设定为约100ccm至10LM。生长压力可以调节为例如约50托至300托，并且生长温度可以调节为例如约1000℃至1200℃。在生长n型化合物半导体层的过程中，例如，可以通过以预定的流量将包含Si的SiH4气体添加至混合气体来将Si掺杂到化合物半导体层中。Si的剂量调节为约1×1018/cm3至1×1020/cm3，例如调节为5×1018/cm3或约5×1018/cm3。
接下来，如图3C所示，在化合物半导体堆叠结构8中形成限定元件区域的元件隔离区域20。在形成元件隔离区域20的过程中，例如，在化合物半导体堆叠结构8上形成光刻胶图案，使得选择性地暴露待形成元件隔离区域20的区域，并且通过用作掩模的光刻胶图案来注入离子如Ar离子。或者，通过用作蚀刻掩模的光刻胶图案，可以通过使用含氯气体的干法蚀刻来对化合物半导体堆叠结构8进行蚀刻。
之后，如图3D所示，在元件区域中的盖层7中形成开口10s和开口10d。在形成开口10s和开口10d的过程中，例如，在化合物半导体堆叠结构8上形成光刻胶图案，使得露出待形成开口10s和开口10d的区域，并且，通过用作蚀刻掩模的光刻胶图案，通过使用含氯气体的干法蚀刻对盖层7进行蚀刻。
接下来，如图3E所示，在开口10s中形成源电极11s，并在开口10d中形成漏电极11d。例如，可以通过剥离工艺来形成源电极11s和漏电极11d。更具体地，形成光刻胶图案以暴露待形成源电极11s和漏电极11d的区域，使用光刻胶图案作为生长掩模的同时通过蒸发工艺在整个表面上形成金属膜，并且随后移除光刻胶图案以及沉积在其上的金属膜的部分。在形成金属膜的过程中，例如可以形成约20nm厚的Ta膜，并且随后可以形成约200nm厚的Al膜。然后，例如在400℃至1000℃(例如，550℃)的氮气氛中对金属膜进行退火，从而确保欧姆特性。
然而，如图3F所示，在整个表面上形成绝缘膜12。优选地，通过原子层沉积(ALD)、等离子辅助化学气相沉积(CVD)或溅射形成绝缘膜12。
接下来，如图3G所示，在绝缘膜12中的在俯视图中位于源电极11s和漏电极11d之间的位置处形成开口13g。
接下来，如图3H所示，在开口13g中形成栅电极11g。可以通过例如剥离工艺形成栅电极11g。更具体地，形成光刻胶图案以暴露待形成栅电极11g的区域，例如在使用光刻胶图案作为生长掩模的同时通过蒸发工艺在整个表面上形成金属膜，并且随后移除光刻胶图案以及沉积在其上的金属膜的部分。在形成金属膜的过程中，例如，可以形成约30nm厚的Ni膜，并且随后可以形成约400nm厚的Au膜。
之后，如图3I所示，在绝缘膜12上形成绝缘膜14，以覆盖栅电极11g。
由此，可以制造根据第一实施方案的GaN基HEMT。
(第二实施方案)
下面，将说明第二实施方案。图4是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
与使栅电极11g与化合物半导体堆叠结构8形成肖特基接触的第一实施方案对比，第二实施方案在栅电极11g和化合物半导体堆叠结构8之间采用了绝缘膜12，使得绝缘膜12能够作为栅极绝缘膜。简言之，在绝缘膜12中不形成开口13g，并且采用金属-绝缘体-半导体(MIS)型结构。
类似于第一实施方案，由于非晶绝缘膜2的存在，如此构造的第二实施方案也成功地实现了改善击穿电压和抑制漏电流的效果。
用于绝缘膜12的材料不做具体限制，其中优选的实例包括：Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物以及氧氮化物。氧化铝是特别优选的。绝缘膜12的厚度可以为2nm至200nm，例如10nm或约10nm。
(第三实施方案)
接下来，将说明第三实施方案。图5是示出第三实施方案的GaN基HEMT(化合物半导体器件)的结构的横截面图。
与具有分别在开口10s和开口10d中形成的源电极11s和漏电极11d的第一实施方案对比，在第三实施方案中不形成开口10s和开口10d。在盖层7上形成源电极11s和漏电极11d。
类似于第一实施方案，由于非晶绝缘膜2的存在，如此构造的第三实施方案也成功地实现了改善击穿电压和抑制漏电流的效果。
(第四实施方案)
第四实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图6是示出根据第四实施方案的分立封装件的图。
在第四实施方案中，如图6所示，使用管芯粘合剂234例如钎料，将根据第一实施方案至第三实施方案中的任一实施方案的化合物半导体器件的HEMT芯片210的背表面固定在焊盘(land)(管芯焊垫)233上。导线235d(例如Al导线)的一端接合到与漏电极11d相连的漏极垫226d，并且导线235d的另一端接合到与焊盘233为一体的漏极引线232d。导线235s(例如Al导线)的一端接合到与源电极11s相连的源极垫226s，并且导线235s的另一端接合到与焊盘233分开的源极引线232s。导线235g(例如Al导线)的一端接合到与栅电极11g相连的栅极垫226g，并且导线235g的另一端接合到与焊盘233分开的栅极引线232g。使用成型树脂231来封装焊盘233、HEMT芯片210等，以使栅极引线232g的一部分、漏极引线232d的一部分以及源极引线232s的一部分向外突出。
例如，可以通过以下步骤制造分立封装件。首先，使用管芯粘合剂234例如钎料将HEMT芯片210接合到引线框的焊盘233。接下来，通过引线接合，利用导线235s、导线235d和导线235g，分别将栅极垫226g连接至引线框的栅极引线232g，将漏极垫226d连接至引线框的漏极引线232d，以及将源极垫226s连接至引线框的源极引线232s。然后，通过传递模制工艺来进行使用模制树脂231的成型。之后切掉引线框。
(第五实施方案)
下面，将说明第五实施方案。第五实施方案涉及配有包括GaN基HEMT的化合物半导体器件的功率因子校正(PFC)电路。图7是示出根据第五实施方案的PFC电路的布线图。
PFC电路250包括：开关元件(晶体管)251、二极管252、扼流线圈253、电容器254、电容器255、二极管电桥256以及交流电源(AC)257。开关元件251的漏电极、二极管252的阳极端子以及扼流线圈253的一个端子彼此相连。开关元件251的源电极、电容器254的一个端子以及电容器255的一个端子彼此相连。电容器254的另一端子与扼流线圈253的另一端子彼此相连。电容器255的另一端子与二极管252的阴极端子彼此相连。栅极驱动器连接至开关元件251的栅电极。AC257经由二极管电桥256连接在电容器254的两个端子之间。直流电源(DC)连接在电容器255的两个端子之间。在实施方案中，使用根据第一实施方案至第三实施方案中任一实施方案的化合物半导体器件作为开关元件251。
在制造PFC电路250的过程中，例如，使用钎料将开关元件251连接至二极管252、扼流线圈253等。
(第六实施方案)
接下来，将说明第六实施方案。第六实施方案涉及配有包括GaN基HEMT的化合物半导体器件的电源装置。图8是示出根据第六实施方案的电源装置的布线图。
该电源装置包括：高压一次侧电路261、低压二次侧电路262以及布置在一次侧电路261与二次侧电路262之间的变压器263。
一次侧电路261包括根据第五实施方案的PFC电路250以及逆变电路，该逆变电路可以为例如连接在PFC电路中的电容器255的两个端子之间的全桥逆变电路260。全桥逆变电路260包括多个(在本实施方案中为4个)开关元件264a、264b、264c和264d。
二次侧电路262包括多个(在本实施方案中为3个)开关元件265a、265b和265c。
在该实施方案中，使用根据第一实施方案至第三实施方案中任一实施方案的化合物半导体器件作为PFC电路250的开关元件251，并用于全桥逆变电路260的开关元件264a、264b、264c和264d。PFC电路250与全桥逆变电路260是一次侧电路261的部件。另一方面，硅基普通MIS-FET(场效应晶体管)用于二次侧电路262的开关元件265a、265b和265c。
(第七实施方案)
接下来，将说明第七实施方案。第七实施方案涉及配有包括GaN基HEMT的化合物半导体器件的高频放大器。图9是示出根据第七实施方案的高频放大器的布线图。
该高频放大器包括：数字预失真电路271、混频器272a和272b以及功率放大器273。
数字预失真电路271补偿输入信号中的非线性失真。混频器272a将非线性失真已经被补偿过的输入信号与AC信号混合。功率放大器273包括根据第一实施方案至第三实施方案中任一实施方案的化合物半导体器件，并放大与AC信号混合后的输入信号。在该实施方案的示出的示例中，可以在转换时通过混频器272b将输出侧上的信号与AC信号混合，并且可以将输出侧上的信号发送回数字预失真电路271。
用于化合物半导体堆叠结构的化合物半导体层的组成不做具体限制，可以使用GaN、AlN、InN等。还可以使用GaN、AlN、InN等的混合晶体。例如，缓冲层可以为AlGaN层或者AlN层与AlGaN层的堆叠体。
在实施方案中，衬底可以为碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底以及GaAs衬底等。衬底可以是任意导电衬底、半绝缘衬底和绝缘衬底。
栅电极、源电极和漏电极的构造并不限于上述实施方案中的那些构造。例如，可以通过单层来构造栅电极、源电极和漏电极。形成这些电极的方法并不限于剥离工艺。源电极和漏电极形成之后的退火可以略去，只要能得到欧姆特性即可。可以对栅电极进行退火。
用于组成各个层的厚度和材料并不限于实施方案中所描述的那些。
下面，将说明本发明人出于研究非晶绝缘膜的效果而实施的实验的结果。
在实验中，制备了图10A和图10B中示出的两种类型的样品31和样品32。关于样品31，如图10A所示，在硅衬底21之上形成200nm厚的的AlN层23。关于样品32，如图10B所示，在硅衬底21之上形成作为非晶绝缘膜22的2nm厚的非晶碳膜，并且随后在非晶绝缘膜22之上形成200nm厚的AlN层23。通过在1000℃的生长温度以及20KPa的生长压力下使用TMA以及NH3作为源气体的MOVPE工艺来形成AlN层23。通过在70A的电弧电流和26V的电弧电压下使用石墨靶作为源材料的过滤阴极弧(FCA)工艺来形成非晶绝缘膜22(非晶碳膜)。用于形成非晶绝缘膜22(非晶碳膜)的装置包括两个过滤器部分。过滤器部分通过设置在它们之间的含氟高度绝缘树脂而彼此绝缘。可变的DC电压源连接至过滤器部分。
按照如上所述的方式制备样品31和样品32后，在样品31和样品32中的每个样品的AlN层23上形成200nm厚的金电极。IV测量仪表随后连接在Si衬底21的背面与金电极之间，并且在连续地扫描电压的同时测量样品31和样品32的漏电流。图11中示出了结果。发现在紧接着对表示现有技术的样品31施加电压之后，其漏电流急剧地增加，并导致在大约20V处发生介质击穿。相反地，发现表示实施方案的样品32的漏电流增加非常缓和，在没有介电击穿的情况下，即使电压达到40V，示出的漏电流也仅为低水平。
根据上述的化合物半导体等，在衬底和化合物半导体堆叠结构之间存在有非晶绝缘膜的情况下，可以进一步提高击穿电压。

Claims (14)

1.一种化合物半导体器件，包括：
硅衬底；
形成在所述硅衬底上的化合物半导体堆叠结构；和
形成在所述硅衬底和所述化合物半导体堆叠结构之间的非晶碳绝缘膜，
其中所述化合物半导体堆叠结构包括直接形成于所述非晶碳绝缘膜上的AIN层。
2.根据权利要求1所述的化合物半导体器件，其中所述非晶碳绝缘膜的碳-碳键比以sp3/sp2比计为65％或更大。
3.根据权利要求1至2中任一项所述的化合物半导体器件，其中所述非晶碳绝缘膜的厚度为1nm或更大。
4.根据权利要求1至2中任一项所述的化合物半导体器件，其中所述非晶碳绝缘膜的厚度为2nm或更小。
5.根据权利要求1至2中任一项所述的化合物半导体器件，其中所述AIN层为缓冲层。
6.根据权利要求5所述的化合物半导体器件，其中所述化合物半导体堆叠结构包括：
形成在所述缓冲层上的电子沟道层；和
形成在所述电子沟道层上的电子供给层。
7.根据权利要求6所述的化合物半导体器件，还包括形成在所述电子供给层上或者上方的栅电极、源电极和漏电极。
8.一种电源装置，包括：
化合物半导体器件，所述化合物半导体器件包括：
硅衬底；
形成在所述硅衬底上的化合物半导体堆叠结构；和
形成在所述硅衬底和所述化合物半导体堆叠结构之间的非晶碳绝缘膜，
其中所述化合物半导体堆叠结构包括直接形成于所述非晶碳绝缘膜上的AIN层。
9.一种放大器，包括：
化合物半导体器件，所述化合物半导体器件包括：
硅衬底；
形成在所述硅衬底上的化合物半导体堆叠结构；和
形成在所述硅衬底和所述化合物半导体堆叠结构之间的非晶碳绝缘膜，
其中所述化合物半导体堆叠结构包括直接形成于所述非晶碳绝缘膜上的AIN层。
10.一种制造化合物半导体器件的方法，包括：
在硅衬底上形成非晶碳绝缘膜；以及
在所述非晶碳绝缘膜上形成化合物半导体堆叠结构，
其中所述化合物半导体堆叠结构包括直接形成于所述非晶碳绝缘膜上的AIN层。
11.根据权利要求10所述的制造化合物半导体器件的方法，其中通过过滤阴极弧(FCA)工艺形成所述非晶碳绝缘膜。
12.根据权利要求10所述的制造化合物半导体器件的方法，其中所述AIN层为缓冲层。
13.根据权利要求12所述的制造化合物半导体器件的方法，其中所述形成所述化合物半导体堆叠结构包括：
在所述缓冲层上形成电子沟道层；以及
在所述电子沟道层上形成电子供给层。
14.根据权利要求13所述的制造化合物半导体器件的方法，还包括在所述电子供给层上或者上方形成栅电极、源电极和漏电极。
CN201210262950.2A 2011-09-26 2012-07-26 化合物半导体器件及其制造方法 Active CN103022117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011209796A JP5903818B2 (ja) 2011-09-26 2011-09-26 化合物半導体装置及びその製造方法
JP2011-209796 2011-09-26

Publications (2)

Publication Number Publication Date
CN103022117A CN103022117A (zh) 2013-04-03
CN103022117B true CN103022117B (zh) 2015-11-18

Family

ID=47910640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210262950.2A Active CN103022117B (zh) 2011-09-26 2012-07-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20130076442A1 (zh)
JP (1) JP5903818B2 (zh)
KR (1) KR101304828B1 (zh)
CN (1) CN103022117B (zh)
TW (1) TWI532170B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713253A (zh) * 2016-04-01 2018-10-26 英特尔公司 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
FR3131075B1 (fr) * 2021-12-16 2023-12-22 Soitec Silicon On Insulator Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162875A (en) * 1989-02-01 1992-11-10 Siemens Aktiengesellschaft Protective layer for electroactive passivation layers
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CN101064321A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9615548D0 (en) * 1996-07-24 1996-09-04 Univ Nanyang Cathode arc source and graphite target
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002225170A (ja) * 2001-01-30 2002-08-14 Matsushita Electric Ind Co Ltd 気体遮蔽性フィルム、その製造方法およびそれを用いた真空断熱体
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP4375972B2 (ja) * 2003-01-28 2009-12-02 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP4824920B2 (ja) * 2003-10-20 2011-11-30 パナソニック株式会社 Ｉｉｉ族元素窒化物結晶半導体デバイス
US7227172B2 (en) * 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
JP2005244020A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US7595507B2 (en) * 2005-04-13 2009-09-29 Group4 Labs Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US7749863B1 (en) * 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
JP2007123824A (ja) * 2005-09-27 2007-05-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
US8157914B1 (en) * 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US8309842B2 (en) * 2007-02-13 2012-11-13 Burning Solar Ltd. Method and device of diamond like carbon multi-layer doping growth
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US7781256B2 (en) * 2007-05-31 2010-08-24 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
JP5276852B2 (ja) * 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
US8368118B2 (en) * 2008-12-16 2013-02-05 Hewlett-Packard Development Company, L.P. Semiconductor structure having an ELOG on a thermally and electrically conductive mask
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP4718652B2 (ja) * 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
JP2011142265A (ja) * 2010-01-08 2011-07-21 Sharp Corp 半導体装置およびそれを備えた電子回路
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
JP5664661B2 (ja) * 2010-11-26 2015-02-04 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162875A (en) * 1989-02-01 1992-11-10 Siemens Aktiengesellschaft Protective layer for electroactive passivation layers
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CN101064321A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20130033284A (ko) 2013-04-03
JP5903818B2 (ja) 2016-04-13
TWI532170B (zh) 2016-05-01
TW201314892A (zh) 2013-04-01
US20150206935A1 (en) 2015-07-23
JP2013073962A (ja) 2013-04-22
CN103022117A (zh) 2013-04-03
KR101304828B1 (ko) 2013-09-05
US20130076442A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN103367420B (zh) 化合物半导体器件及其制造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
CN102651393B (zh) 化合物半导体器件及其制造方法
CN103022116B (zh) 化合物半导体器件及其制造方法
CN103035701B (zh) 半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018082192A (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
CN103035700B (zh) 化合物半导体器件及其制造方法
CN103367419B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103367425A (zh) 化合物半导体器件及其制造方法
CN103035670B (zh) 化合物半导体器件及其制造方法
CN103367142A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
TWI481034B (zh) 化合物半導體裝置及其製造方法
CN103022122A (zh) 化合物半导体器件及其制造方法
CN103035704A (zh) 半导体器件及其制造方法
CN103022117B (zh) 化合物半导体器件及其制造方法
CN103000683B (zh) 化合物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant