KR102330907B1 - 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법 - Google Patents

고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR102330907B1
KR102330907B1 KR1020207004339A KR20207004339A KR102330907B1 KR 102330907 B1 KR102330907 B1 KR 102330907B1 KR 1020207004339 A KR1020207004339 A KR 1020207004339A KR 20207004339 A KR20207004339 A KR 20207004339A KR 102330907 B1 KR102330907 B1 KR 102330907B1
Authority
KR
South Korea
Prior art keywords
layer
heterostructure
gan channel
delete delete
channel layer
Prior art date
Application number
KR1020207004339A
Other languages
English (en)
Other versions
KR20200057698A (ko
Inventor
제이알-타이 첸
올로프 코르디나
Original Assignee
스웨간 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스웨간 에이비 filed Critical 스웨간 에이비
Publication of KR20200057698A publication Critical patent/KR20200057698A/ko
Application granted granted Critical
Publication of KR102330907B1 publication Critical patent/KR102330907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 문서는 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체를 개시한다. 이종구조체는 SiC 기판, SiC 기판 상에서 형성된 InxAlyGa1-x-yN 핵생성 층(12) - x = 0 내지 1, y = 0 내지 1, 바람직하게는 x<0.05 및 y>0.50, 더 바람직하게는 x<0.03 및 y>0.70, 그리고 가장 바람직하게는 x<0.01 및 y>0.90임 - 을 포함한다. 이종구조체는 InxAlyGa1-x-yN 핵생성 층 상에 형성된 GaN 채널 층을 더 포함한다. GaN 채널 층의 두께는 50 내지 500 nm, 바람직하게는 100 내지 450 nm, 가장 바람직하게는 150 내지 400 nm이다. GaN 채널 층(14)은 X-선 회절(XRD)에 의해 결정된 바와 같이, 300 arcsec 미만인 FMHW를 가지는 (002) 피크를 갖는 록킹 곡선 및 400 arcsec 미만인 FMHW를 가지는 (102) 피크를 갖는 록킹 곡선을 제시한다. 이종구조체(1)의 최상부 층의 표면은 원자력 현미경법(AFM)에 의해 결정된 바와 같이, 10 μm2 스캔 면적에 대해 1.8 nm 미만, 바람직하게는 1.4 nm 미만, 가장 바람직하게는 1 nm 미만의 , 3 μm2 스캔 면적에 대해 1 nm 미만, 바람직하게는 0.7 nm 미만, 가장 바람직하게는 0.4 nm 미만의 rms 거칠기를 갖는 원자 스텝-유동 모폴로지를 나타낸다.

Description

고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
본 개시내용은 반도체 디바이스들을 위한 이종구조체(heterostructure) 및 이를 제조하기 위한 방법에 관한 것이다.
Y.-F. Wu 등에 의한 Appl. Phys. Lett., 69, 1438(1996)에서는, 고 전자 이동도(high electron mobility; HEMT) 디바이스의 제조를 위하여 적당한 AIGaN/GaN 이종구조체가 개시된다. 이종구조체는 사파이어 기판(sapphire substrate) 상으로 성장된 GaN 핵생성 층(nucleation layer) 및 GaN 채널 층(channel layer)을 포함한다. GaN 채널 층의 두께는 약 0.3 내지 0.4 μm이다. 이러한 이종구조체의 모폴로지(morphology)는 높은 수의 결함들을 갖는 열악한 모폴로지를 예시하는 AFM 이미지들을 도시하는 Lugani 등에 의한 Applied Physics 113, 214503(2013)의 학술지에서 예시된 바와 같이 열악하다는 것이 잘 알려져 있다.
SiC 기판들은 사파이어 기판들과 비교하여 더 높은 열 전도성(thermal conductivity)을 가지고, 그러므로, HEMT 디바이스들에서의 이용을 위하여 바람직하다. 그러나, 사파이어 기판들 상에서 이종구조체를 성장시키는 것과 비교하여, 이종구조체를 SiC 기판들 상으로 성장시키는 것이 더 어렵다.
Applied Physics Express 8, 111001(2015)에서는, AIGaN/GaN 이종구조체가 SiC 기판 상으로 성장되는 이종구조체가 개시된다. 이 이종구조체에서의 GaN 채널 층의 두께는 500 nm이다. 이 재료의 낮은 전류 밀도에 기초하여, 2 차원 전자 가스(two-dimensional electron gas; 2DEG) 성질들이 재료 품질에 의해 제한되었다는 것이 예상될 수 있다.
열 저항(thermal resistance)을 감소시키고, 캐리어 구속(carrier confinement)을 증대시키고, 버퍼-관련된 트래핑 효과(buffer-related trapping effect)들을 감소시키고, 이종구조체의 제조를 위한 시간을 감소시키기 위하여, 얇은 이종구조체에 대한 필요성이 있다. 또한, 필적하는 또는 더 양호한 결정질 품질(crystalline quality) 및/또는 모폴로지를 가지는 이종구조체를 제공하는 것이 바람직할 것이다.
종래 기술의 예들은 Li X. 등, Applied Physics Letters, Vol. 107, No. 26, 28 December 2015, Chen Jr-Tai 등, Applied Physics Letters, Vol. 102, No 19, 13 May 2013, 및 US 2015/069407 A1에서 개시된다.
본 발명의 목적은 위에서 언급된 성질들 중의 하나 이상의 측면에서 개선되는 이종구조체를 제공하는 것이다.
발명은 첨부된 종속 청구항들에서, 다음의 설명에서 그리고 도면들에서 기재된 실시예들과 함께, 첨부된 독립 청구항들에 의해 정의된다.
제 1 양태에 따르면, SiC 기판, SiC 기판 상에 형성된 InxAlyGa1-x-yN 핵생성 층 - x = 0 내지 1, y = 0 내지 1, 바람직하게는 x<0.05 및 y>0.50, 더 바람직하게는 x<0.03 및 y>0.70, 그리고 가장 바람직하게는 x<0.01 및 y>0.90임 -, 및 InxAlyGa1-x-yN 핵생성 층 상에 형성된 GaN 채널 층을 포함하는, 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체가 제공된다. 이종구조체에서, GaN 채널 층의 두께는 50 내지 500 nm, 바람직하게는 100 내지 450 nm, 가장 바람직하게는 150 내지 400 nm이고, GaN 채널 층은 X-선 회절(X-ray diffraction), XRD에 의해 결정된 바와 같이, 300 arcsec 미만인 FMHW를 가지는 (002) 피크(peak)를 갖는 록킹 곡선(rocking curve), 및 400 arcsec 미만인 FMHW를 가지는 (102) 피크를 갖는 록킹 곡선을 제시하고, 이종구조체의 최상부 층의 표면은 원자력 현미경법(atomic force microscopy), AFM에 의해 결정된 바와 같이, 10 μm2 스캔 면적(scan area)에 대해, 1.8 nm 미만, 바람직하게는 1.4 nm 미만, 가장 바람직하게는 1 nm 미만의,3 μm2 스캔 면적에 대해 1 nm 미만, 바람직하게는 0.7 nm 미만, 가장 바람직하게는 0.4 nm 미만의 rms 거칠기(roughness)를 갖는 원자 스텝-유동 모폴로지(atomic step-flow morphology)를 나타낸다.
"상에 형성된"은 상에 직접적으로 형성된으로서 해석될 수도 있고, 대안적으로, 이것은 이종구조체의 기능에 영향을 주지 않는 하나 이상의 추가적인 층들이 있을 수 있는 것으로서 해독될 수도 있다.
"핵생성 층"은 후방 장벽 층(back barrier layer)의 기능을 가질 수도 있다. 그러나, 이것은 채널 층의 두께에 종속적이다.
전형적으로, x+y≤1이다.
이종구조체의 최상부 층은 GaN 채널 층, 또는 GaN 채널 층의 상단 상의 차단 층(exclusion layer), 장벽 층(barrier layer), 또는 패시베이션 층(passivation layer)과 같은 임의의 다른 층일 수도 있다.
SiC 폴리타입(polytype)은 4H 또는 6H일 수도 있다.
SiC 기판은 예컨대, H2, HCI, HF, HBr, 또는 그 조합물에 의해 전처리(pretreat)될 수도 있다.
전처리는 에칭 가스(etching gas)에 의해 인 시츄(in situ), 또는 HF와 같은 액체에 의해 엑스 시츄(ex situ)로 발생할 수도 있다.
SiC 기판의 온도는 기판이 에칭 가스에 의해 인 시츄로 전처리될 경우에, 이러한 전처리 동안에 1250 ℃ 초과, 바람직하게는 1300 ℃ 초과, 가장 바람직하게는 1350 ℃ 초과일 수도 있다.
InxAlyGa1 -x- yN 핵생성 층은 2 내지 200 nm, 바람직하게는 20 내지 150 nm, 가장 바람직하게는 40 내지 100 nm의 두께를 가질 수도 있다.
InxAlyGa1-x-yN 핵생성 층은 완전히 변형(fully strain)될 수도 있다.
완전히 변형됨은 핵생성 층의 평면내 격자 상수(in-plane lattice constant)가 SiC 기판의 평면내 격자 상수와 정확하게 동일하거나, +/- 0.15 %, 바람직하게는 +/- 0.05 % 또는 +/- 0.02 % 정확하게 동일하다는 것을 의미한다. 전형적으로, 핵생성 층이 완전히 변형될 경우에, (105)와 같은 그 비대칭적인 X-선 반사는 재귀적 공간 맵(reciprocal space map)에서 x 축을 따라, (1010)과 같은 SiC 기판의 비대칭적 X-선 반사와 양호하게-정렬된 것을 나타낼 것이다. "부정형 특징부(pseudomorphic feature)" = "완전히 변형됨"이다.
InxAlyGa1 -x- yN 핵생성 층은 Al의 균질인 또는 변동되는 함량을 가질 수도 있다.
Al 함량은 GaN 채널 층을 향해 낮은 것(low)로부터 높은 것(high)으로, 또는 높은 것으로부터 낮은 것으로 변동된다.
InxAlyGa1-x-yN 핵생성 층과 GaN 채널 층 사이의 계면은 탄소(carbon) 및/또는 철(iron)로 의도적으로 도핑될 수도 있다.
GaN 채널 층은 철로 도핑될 수도 있다.
철 원자들의 농도는 핵생성 층 근처에서의 더 높은 레벨로부터 핵생성 층으로부터 떨어진 거리에서의 더 낮은 레벨로 지수함수적으로 감소하고 있을 수도 있다.
이종구조체는 Alx1Ga1-x1N 및 AIx2Ga1-x2N - x1>x2임 - 의 층들, 또는 InxAlyGa1-x-yN 핵생성 층과 GaN 채널 층 사이에 형성된 Inx5Aly5Ga1-x5-y5N 후방 장벽 층의 주기적 구조체를 가지는 초격자(superlattice)를 더 포함할 수도 있다.
후방 장벽 층의 경우에, 조성은 그 두께 방향에서 일정할 수도 있다. 이러한 조성에서는, 바람직하게는 x5<0.05, 더 바람직하게는 x5<0.03, 그리고 가장 바람직하게는 x5<0.01이다. 또한, 바람직하게는 0.01<y5<0.1, 더 바람직하게는 0.03<y5<0.09, 그리고 가장 바람직하게는 0.05<y5<0.08이다.
대안적으로, 후방 장벽 층의 경우에, 조성은 그 두께 방향에서 변동될 수도 있다. 이러한 경우에, 바람직하게는 x5<0.05, 더 바람직하게는 x5<0.03, 그리고 가장 바람직하게는 x5<0.01이다.
변동된 조성을 갖는 실시예들에서, y5는 바람직하게는 GaN 채널을 향해 연속적으로 감소될 수도 있다.
대안적으로, 변동된 조성을 갖는 실시예들에서, y5는 GaN 채널을 향해 0로부터 0.7로, 더 바람직하게는 0로부터 0.6으로, 가장 바람직하게는 0으로부터 0.5로 연속적으로 증가될 수도 있다.
이종구조체는 GaN 채널 층 상에 또는 차단 층 상에 형성된, Inx3Aly3Ga1-x3-y3N 장벽 층 - 0≤x3≤0.20, 바람직하게는 0≤x3≤0.17, 가장 바람직하게는 0≤x3≤0.12, 그리고 0.15≤y3≤1, 바람직하게는 0.20≤y3≤0.90, 가장 바람직하게는 0.25≤y3≤0.85임 - 또는 Alx4Ga1-x4N 장벽 층 - 0.15≤x4≤1, 바람직하게는 0.20≤x4≤0.90, 가장 바람직하게는 0.25≤x4≤0.85임 - 과 같은 장벽 층을 더 포함할 수도 있다.
장벽 층은 2 내지 30 nm, 바람직하게는 4 내지 20 nm, 가장 바람직하게는 6 내지 15 nm의 두께를 가질 수도 있다.
이종구조체는 GaN 채널 층과 장벽 층 사이의 AlN 차단 층을 더 포함할 수도 있다.
차단 층은 0.5 내지 3 nm, 바람직하게는 1.0 내지 2 nm, 가장 바람직하게는 1.2 내지 1.5 nm의 두께를 가질 수도 있다.
이종구조체는 장벽 층 상에 형성된 SiN 또는 GaN의 패시베이션/캡 층을 더 포함할 수도 있다.
패시베이션 층은 0.5 내지 20 nm, 바람직하게는 1 내지 15 nm, 가장 바람직하게는 2 내지 10 nm의 두께를 가질 수도 있다.
이종구조체의 총 두께는 1 μm 미만, 바람직하게는 0.8 μm 미만, 가장 바람직하게는 0.6 μm 미만일 수도 있다.
"총 두께"는 이종구조체의 두께, 즉, 핵생성 층, 채널 층, 장벽 층, 차단 층, 패시베이션 층, 및 이 층들 사이에 배치된 초격자 또는 후방 장벽과 같은 임의의 층들의 총 두께를 의미한다.
이종구조체에서, GaN 채널 층에서의 탄소의 비의도적인 도핑 농도는 1E+17 cm-2 미만, 바람직하게는 5E+16 cm-2 미만, 가장 바람직하게는 3E+16 cm-2 미만일 수도 있다.
제 2 양태에 따르면, 고 전자 이동도 트랜지스터(HEMT)를 위한 금속 유기 화학적 기상 증착(metal organic chemical vapor deposition; MOCVD)에 의한 이종구조체를 제조하는 방법이 제공된다. 방법은 SiC 기판을 제공하는 단계, SiC 기판 상에서 InxAlyGa1-x-yN 핵생성 층 - x = 0 내지 1, y = 0 내지 1, 바람직하게는 x<0.05 및 y>0.50, 더 바람직하게는 x<0.03 및 y>0.70, 그리고 가장 바람직하게는 x<0.01 및 y>0.90임 - 을 제공하는 단계, InxAlyGa1-x-yN 핵생성 층 상에서 GaN 채널 층을 제공하는 단계를 포함한다. InxAlyGa1-x-yN 핵생성 층 및 GaN 채널 층의 성장 시의 압력은 20 내지 200 mbar, 바람직하게는 40 내지 150 mbar, 가장 바람직하게는 50 내지 100 mbar이고, InxAlyGa1-x-yN 핵생성 층의 성장 시의 온도는 900 내지 1200 ℃, 바람직하게는 950 내지 1150 ℃, 가장 바람직하게는 1000 내지 1100 ℃이고, GaN 채널 층의 성장 시의 온도는 1000 내지 1150 ℃, 바람직하게는 1020 내지 1100 ℃, 가장 바람직하게는 1040 내지 1080 ℃이고, InxAlyGa1-x-yN 핵생성 층은 2 내지 200 nm, 바람직하게는 20 내지 150 nm, 가장 바람직하게는 40 내지 100 nm의 두께로 제공된다. GaN 채널 층은 50 내지 500 nm, 바람직하게는 100 내지 450 nm, 가장 바람직하게는 150 내지 400 nm의 두께로 제공된다.
SiC 기판은 예컨대, H2, HCI, HF, HBr, 또는 그 조합물에 의해 전처리될 수도 있다.
SiC 기판의 온도는 전처리 시에, 1250 ℃ 초과, 바람직하게는 1300 ℃ 초과, 가장 바람직하게는 1350 ℃ 초과일 수도 있다.
방법은 GaN 채널 층 상에 형성된, InxAlyGa1 -x- yN 장벽 층 - 0≤x≤0.20, 바람직하게는 0≤x≤0.17, 가장 바람직하게는 0≤x≤0.12, 그리고 0.15≤y≤1, 바람직하게는 0.20≤y≤0.90, 가장 바람직하게는 0.25≤y≤0.85임 - 또는 AlxGa1 - xN 장벽 층 - 0.15≤x≤1, 바람직하게는 0.20≤x≤0.90, 가장 바람직하게는 0.25≤x≤0.85임 - 과 같은 장벽 층을 제공하는 단계를 더 포함할 수도 있다.
방법에서, 장벽 층의 성장 시의 압력은 20 내지 200 mbar, 바람직하게는 40 내지 150 mbar, 가장 바람직하게는 50 내지 100 mbar이다.
방법에서, 장벽 층의 성장 시의 온도는 700 내지 1150 ℃, 바람직하게는 750 내지 1100 ℃, 가장 바람직하게는 780 내지 1080 ℃일 수도 있다.
방법은 장벽 층과 GaN 채널 층 사이에 AlGaN 차단 층 - Al 함량은 40 내지 80 %, 바람직하게는 45 내지 75 %, 가장 바람직하게는 50 내지 70 %임 - 을 제공하는 단계를 더 포함할 수도 있다. 방법에서, 차단 층의 성장 시의 압력은 20 내지 200 mbar, 바람직하게는 40 내지 150 mbar, 가장 바람직하게는 50 내지 100 mbar이다.
방법에서, 차단 층의 성장 시의 온도는 1000 내지 1150 ℃, 바람직하게는 1020 내지 1100 ℃, 가장 바람직하게는 1040 내지 1080 ℃일 수도 있다.
방법은 장벽 층 상에서 SiN 또는 GaN의 패시베이션 층을 제공하는 단계를 더 포함할 수도 있다.
방법에서, 패시베이션 층의 성장 시의 압력은 20 내지 200 mbar, 바람직하게는 40 내지 150 mbar, 가장 바람직하게는 50 내지 100 mbar일 수도 있다.
방법에서, 패시베이션 층의 성장 시의 온도는 700 내지 1150 ℃, 바람직하게는 750 내지 1100 ℃, 가장 바람직하게는 780 내지 1080 ℃일 수도 있다.
제 3 양태에 따르면, 위에서 설명된 바와 같은 이종구조체를 제공하는 단계 및 패시베이션 층 상으로의 소스, 게이트, 및 드레인 컨택을 제공하는 단계를 포함하는, HEMT 디바이스를 제조하는 방법이 제공된다.
방법은 패시베이션 층과 게이트 컨택 사이에 절연 층을 제공하는 단계를 더 포함할 수도 있다.
도 1은 InxAlyGa1-x-yN/GaN 이종구조체의 예를 개략적으로 예시한다.
도 2는 InxAlyGa1-x-yN/GaN 이종구조체를 포함하는 HEMT 구조체의 예를 개략적으로 예시한다.
도 3a 및 도 3b는 기존의 프로세스에 의해 성장된 InxAlyGa1-x-yN/GaN 이종구조체에서의 GaN 층의 AFM 픽처(picture)들을 도시한다.
도 4a 및 도 4b는 본원에서 개시된 프로세스에 의해 성장된 InxAlyGa1-x-yN/GaN 이종구조체에서의 GaN 층의 AFM 픽처들을 도시한다.
도 5a는 XRD에 의해 측정된, SiC 기판 상으로 이완된(relaxed) AlN 핵생성 층 상에서 성장된 GaN 채널 층의 재귀적 공간 맵(RMS)을 도시한다.
도 5b는 XRD에 의해 측정된, SiC 기판 상으로 부정형(완전히-변형된) AlN 핵생성 층 상에서 성장된 GaN 채널 층의 재귀적 공간 맵(RMS)을 도시한다.
본원에서 개시된 개념은 지금부터 더 상세하게 설명될 것이다.
먼저, InxAlyGa1-x-yN/GaN 이종구조체를 제조하기 위한 방법이 설명되고, 그 다음으로, 이러한 이종구조체의 특성화 결과들이 논의된다.
이종구조체
위에서 논의된 바와 같이, InxAlyGa1-x-yN/GaN 이종구조체들은 고 전자 이동도 트랜지스터(HEMT) 디바이스들에서와 같은 반도체 디바이스들에서 이용될 수도 있다.
도 1은 이러한 InxAlyGa1-x-yN/GaN 이종구조체(1)의 예를 개략적으로 예시한다. 이종구조체(1)는, 하단으로부터 상단으로 관측될 때, SiC 기판(11), InxAlyGa1-x-yN 핵생성 층(12), 임의적인 초격자 또는 임의적인 후방 장벽 층(13), GaN 채널 층(14), 임의적인 차단 층(15) 및 임의적인 장벽 층(16) 및 임의적인 패시베이션 층(캡 층(cap layer))(17)을 포함한다.
도 2에서는, InxAlyGa1-x-yN/GaN 이종구조체를 포함하는 HEMT 구조체(2)의 예가 도시된다. 도 2에서의 HEMT 구조체(2)는, 하단으로부터 상단으로 관측될 때, SiC 기판(11), InxAlyGa1-x-yN 핵생성 층(12), GaN 채널 층(14), 차단 층(15), 장벽 층(16), 및 패시베이션 층(17)을 포함한다. 패시베이션 층(17)의 상단 상에서는, 소스(18), 게이트(19), 및 드레인(20) 컨택들이 형성된다. 게이트 컨택(19)과 패시베이션 층(17) 사이에는, 절연 층(21)이 있다.
도 2에서 도시된 InxAlyGa1-x-yN/GaN 이종구조체를 포함하는 HEMT 구조체는 오직 예이고, 이러한 HEMT 구조체는 많은 상이한 방법들로 설계될 수도 있다는 것이 당업자에게 알려진다.
SiC 기판은 생성된 열을 효율적으로 추출하고 반도체 디바이스에서의 온도 상승을 최소화하기 위하여 그 높은 열 전도성 성질들로 인해 이용된다. SiC 기판의 폴리타입은 예를 들어, 4H, 6H, 또는 3C일 수도 있다. SiC 기판의 배향(orientation)은 c-평면, a-평면, 및 m-평면에 의해 표현될 수도 있다. c-평면에 대하여, 2 개의 면들, 각각 Si 면 및 C 면이 있다. 이 개시내용에서 논의된 구조체들의 제조 시에, Si 면 또는 C 면 중의 어느 하나가 이용될 수도 있다. 기판은 바람직하게는 온-축(on-axis) 기판일 수도 있다. 그러나, 대안으로서, 2 도 미만 오프(off)와 같은 낮은 각도의 오프 컷(off cut) 기판이 이용될 수도 있다.
InxAlyGa1-x-yN 핵생성 층(12)의 하나의 목적은 SiC 기판과 GaN 채널 층 사이의 격자 오정합(lattice mismatch)을 보상하고 SiC 기판 상에서의 채널 층의 고품질 에피택셜 성장(epitaxial growth)을 획득하는 것이다. 핵생성 층의 또 다른 목적은 핵생성 층 상으로의 GaN 채널 층의 성장을 가능하게 하는 것이다. GaN은 SiC와 같은 일부 기판들 상에서 2차원적으로 직접적으로 핵생성하지 않으므로, 핵생성 층이 표면 전위를 변경하기 위한 필요성이 있을 수도 있어서, GaN이 성장될 수 있다. 핵생성 층은 SiC 기판 상에서 직접적으로 성장될 수도 있고, 즉, 추가적인 층들이 기판과 핵생성 층 사이에 추가될 필요가 없다.
전형적으로, 8 내지 12 nm 초과의 두께를 가지는, 종래 기술의 방법들에 따라 제조된 핵생성 층들은 SiC 기판과 핵생성 층 사이의 약 1 %의 격자 오정합으로 인해 이완하기 시작한다. 본원에서 도시된 바와 같은 완전히 변형된 핵생성 층은 채널 층의 결정질 품질 및 모폴로지를 개선시킬 수도 있다.
본원에서 개시된 방법에 의해 성장된 핵생성 층은 적어도 최대로 100 nm의 두께로 완전히 변형될 수도 있다. 그러나, 일단 핵생성 층이 이 두께를 초과하면, 핵생성 층은 격자 오정합으로 인해 이완하기 시작할 수도 있다.
"완전히 변형됨"은 핵생성 층의 평면내 격자 상수가 SiC 기판의 평면내 격자 상수와 정확하게 동일하거나, +/- 0.15 %, 바람직하게는 +/- 0.05 % 또는 +/- 0.02 % 정확하게 동일하다는 것을 의미한다. 전형적으로, 핵생성 층이 완전히 변형될 경우에, (105)와 같은 그 비대칭적인 X-선 반사는 도 5b에서 도시된 바와 같이, x-축을 따라 SiC 기판의 비대칭적 X-선 반사와 양호하게-정렬될 것이다.
GaN 채널 층(14)의 목적은 불순물들, 및 전위(dislocation)들, 피트(pit)들, 및/또는 공극(void)들과 같은 구조적 결함들을 상당히 비산(scatter)시키지 않으면서, 채널 전자들이 자유롭게 이동하게 하는 것이다. GaN 채널 층은, 본원에서 개시된 방법에 대해 어떤 두께만큼 성장될 경우에, 위에서 논의된 바와 같이 완전히 변형될 수도 있는 핵생성 층에 비해, 희망된 두께에 도달될 때에 완전히 이완되는 것으로 추정된다.
전형적으로, AIGaN/GaN 이종구조체들에서, GaN 층은 GaN 채널 부분 및 GaN 버퍼 부분을 포함한다. 본원에서, GaN 층은 채널 부분을 오직 포함하고, 이 때문에, "채널 층"으로서 지칭된다.
이종구조체는 InxAlyGa1-x-yN 핵생성 층과 GaN 채널 층 사이에 형성된 소위 초격자 또는 Inx5Aly5Ga1-x5-y5N 후방 장벽 층을 더 포함할 수도 있다.
초격자는 Alx1Ga1 - x1N 및 AIx2Ga1 - x2N - x1>x2임 - 과 같은 2 개 이상의 재료들의 층들의 주기적 구조체이다. 예로서, x1은 약 0.5일 수도 있고, x2는 약 0.1일 수도 있다.
전형적으로, 하나의 층의 두께는 수 나노미터이고, 초격자 층의 총 두께는 10 내지 50 nm이다. 초격자에서 이용된 상이한 재료들은 상이한 대역 갭(band gap)들을 가질 수도 있다.
대안적으로, Inx5Aly5Ga1-x5-y5N 후방 장벽 층이 이용될 수도 있다. 이러한 InxAlyGa1-x-yN 후방 장벽 층은 일정한, 또는 GaN 채널 층을 향해 낮은 것으로부터 높은 것으로, 또는 높은 것으로부터 낮은 것으로의 등급화된 Al 함량 중의 어느 하나의 조성을 가질 수도 있다.
후방 장벽 층의 경우에, 이 후방 장벽 층에서의 조성은 그 두께 방향에서 일정할 수도 있다. 이러한 조성에서는, 바람직하게는 x5<0.05, 더 바람직하게는 x5<0.03, 그리고 가장 바람직하게는 x5<0.01이다. 또한, 바람직하게는 0.01<y5<0.1, 더 바람직하게는 0.03<y5<0.09, 그리고 가장 바람직하게는 0,05<y5<0.08이다.
대안적으로, 후방 장벽 층의 경우에, 조성은 그 두께 방향에서 변동될 수도 있다. 이러한 경우에, 바람직하게는 x5<0.05, 더 바람직하게는 x5<0.03, 그리고 가장 바람직하게는 x5<0.01이다.
변동된 조성을 갖는 실시예들에서, y5는 GaN 채널을 향해 1로부터 0으로, 더 바람직하게는 0.8로부터 0.03으로, 가장 바람직하게는 0.6으로부터 0.05로 연속적으로 감소될 수도 있다.
대안적으로, 변동된 조성을 갖는 실시예들에서, y5는 GaN 채널을 향해 0로부터 0.7로, 더 바람직하게는 0로부터 0.6으로, 가장 바람직하게는 0으로부터 0.5로 연속적으로 증가될 수도 있다.
InxAlyGa1-x-yN 또는 AlxGa1-xN의 장벽 층(16)은 GaN 채널 층의 상단 상에 형성될 수도 있다. 장벽 층의 목적은 채널 전자들을 유도하는 것이다.
인듐(indium)을 포함하는 장벽 층을 이용하는 것의 하나의 주요한 장점은, 장벽 층에서의 인듐의 백분율이 약 17 내지 18 %이고 Al의 백분율이 약 82 내지 83 %일 때, 격자 정합된 조건이 장벽 층(16)과 채널 층(14) 사이에서 달성될 수 있다는 것이다. 격자 정합은 이상적으로, 변형이 이종구조체에서 만들어지지 않는다는 것을 의미한다. 인듐 포함 장벽 층, 즉, InAIGaN/GaN 이종구조체는 AIGaN/GaN 또는 AlN/GaN 이종구조체들과 비교하여 열적으로 더 안정적일 수도 있다.
인듐 포함 장벽 층의 이용에 의해, 격자 정합된 또는 거의 격자 정합된 InAIN/GaN 또는 InAIGaN/GaN 이종구조체가 실현될 수 있는 한편, 2 차원 전자 가스(2DEG) 밀도가 InAIN/GaN 또는 InAIGaN 장벽 층의 높은 자발적 분극(polarization)으로 인해 여전히 획득될 수 있다.
또한, AlN 차단 층은 장벽 층과 GaN 채널 층 사이에 형성될 수도 있다. 인듐을 포함하는 장벽 층이 이용될 때에 합금 비산(alloy scattering)이 극심하므로, 차단 층(15)은 인듐을 포함하는 장벽 층을 이용할 때에 필요하다. 차단 층의 목적은 합금 및 계면 비산들을 감소시키고, 이에 따라, 2DEG 이동도를 증대시키는 것이다.
또한, SiN 또는 GaN의 임의적인 패시베이션 층(17)은 장벽 층(16) 상에서 형성될 수도 있다.
표면 조건들이 2DEG 밀도에 영향을 주므로, GaN 또는 SiN의 패시베이션 층의 목적은 HEMT 구조체의 표면 조건들을 안정화하는 것이다. GaN 또는 SiN 패시베이션 층의 이용에 의해, 2DEG 밀도는 증가되거나 감소될 수도 있지만, 2DEG 이동도는 많이 변경되지 않을 것이다.
이종구조체 성장을 위한 방법
이종구조체의 층들은 금속 유기 증기상 에피택시(Metal Organic Vapor Phase Epitaxy; MOVPE)로서 또한 알려져 있는 금속 유기 화학적 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 증착될 수도 있다. MOCVD 또는 MOVPE는 고체 재료가 증기상 전구체(vapor phase precursor)들의 화학적 반응들에 의해 기판 상으로 증착되는 화학적 기상 증착 방법이다. 방법은 복잡한 반도체 다층 구조체들을 성장시키기 위하여 주로 이용된다.
MOCVD에서는, 전구체들이 전형적으로, NH3과 같은 수소화물(hydride) 가스와 조합하는 금속-유기 화합물들이다.
전구체들은 종종 캐리어 가스(carrier gas)에 의해, 적어도 하나의 기판이 배치되는 반응기 챔버 내로 수송된다. 반응성 중간물(intermediate)들 및 부산물(by-product)들을 형성하는 전구체들의 반응들은 기판 상에서 또는 기판 부근 근처에서 발생한다. 반응물(reactant)들은 기판 상에서 흡수되어, 박막 층을 형성하고, 최종적으로, 부산물들은 기판으로부터 떨어져서 수송된다.
박막 성장 시의 MOCVD 시스템에서의 압력은 통상적으로 수 mbar로부터 대기 압력까지의 범위이다.
반응기 챔버는 저온-벽(cold-wall) 또는 고온-벽(hot-wall) 타입의 어느 하나일 수도 있다. 저온-벽 반응기에서는, 기판이 전형적으로 아래로부터 가열되는 반면, 성장 구역에서의 다른 파트들, 즉, 벽들 및/또는 천장은 기판보다 더 차갑게 유지된다. 대조적으로, 고온-벽 반응기에서는, 전체 성장 구역, 즉, 기판 및 서셉터(susceptor)의 벽들 및 천장의 양자가 가열된다.
이 개시내용에서 논의된 AlN 및 GaN 층들의 성장을 위하여, 고온-벽 VP508GFR, Aixtron 반응기가 이용되었다. (참조문헌들: Doping of Al-content AIGaN grown by MOCVD, PhD thesis, D. Nilsson, 2014 및 Wikipedia).
SiC 기판들의 전처리
핵생성 층, 채널 층, 및 임의적인 추가적인 층들의 성장 전에, SiC 기판은 산소 뿐만 아니라 탄소로 주로 구성될 수도 있는 표면 오염을 제거하기 위하여 전처리될 수도 있다.
바람직하게는, 전처리는 인 시츄로, 즉, 핵생성 층, 채널 층, 및 임의적으로 추가적인 층들의 성장이 발생할 때에 동일한 챔버/반응기에서 수행될 수도 있다. 대안으로서, 전처리는 엑스 시츄로, 예를 들어, 퍼니스(furnace)에서 수행될 수도 있다. 이 때문에, 후장의 경우에, 기판은 전처리 후에, 층들이 성장되는 반응기로 이동된다. 전형적으로, 올바르게 수행될 경우에, 기판을 이동시키는 것은 새로운 표면 오염을 야기시키지 않는다.
인 시츄 전처리 전에, SiC 기판은 클리닝될 수도 있지만, 클리닝될 필요가 없을 수도 있고, 임의적으로, 세정될 수도 있고 추가로 임의적으로 퍼징(purge)될 수도 있다. 예를 들어, SiC 기판은 아세톤(acetone), 메탄올(methanol), 및 80 ℃에서의 NH4OH + H2O2 + H2O(1:1:5) 및 80 ℃에서의 HCI + H2O2 + H2O(1:1:5)의 용액에서, 각각의 용액에 대해 5분 동안 클리닝될 수도 있고, 탈이온수 세정(deionized water rinsing) 및 N2 퍼징 및 HF 용액에서의 침지(dip)로 완료될 수도 있다.
전처리를 위하여, 기판에 대한 에칭 효과를 제공하는 가스들, 예컨대, H2, HCI, 또는 그 조합물은 반응기 내로 유동되고 이 때문에, 기판과 상호작용하도록 허용될 수도 있다. 대안으로서, HF, HBr 또는 SiF4, 또는 이들 및 H2 중의 임의의 하나의 조합물이 이용될 수도 있다.
예로서, H2의 유량(flow rate)은 약 20 내지 30 l/min일 수도 있고 및/또는 HCl의 유량은 약 100 내지 200 ml/min일 수도 있다.
온도는 전처리 온도로 램프 업(ramp up)될 수도 있고, 그 다음으로, 최대 온도에서 유지하지 않고 즉시 램프 다운(ramp down)될 수도 있다.
반응기의 압력 및 온도 뿐만 아니라, XPS에 의해 검출된 바와 같은 무산소 SiC 기판을 제공하기에 충분한 시간은 일상적인 실험에 의해 결정될 수도 있다.
전처리 시의 반응기에서의 압력은 대기 압력 내지 10 mbar, 바람직하게는 약 50 mbar의 범위에 있을 수도 있다. 전처리의 시작 전에, 반응기에서의 배경 압력은 1x10-3 mbar 미만일 수도 있다. 바람직하게는, 배경 압력은 가능한 한 낮아야 한다.
반응기는 50 mbar의 반응기에서의 압력에서 전처리를 위한 예컨대, 유도성 또는 저항성 가열에 의해 약 1250 내지 1500 ℃로 가열될 수도 있다.
전처리는 또한, 압력에 종속적이고, 즉, 전처리가 더 낮은 온도에서 수행될 경우에, 동일한 양의 오염을 제거하기 위하여 더 넓은 범위의 압력들이 이용될 수도 있는 더 높은 온도에서 전처리가 수행될 경우와 비교하여, 산소 뿐만 아니라 탄소를 주로 포함하는 표면 오염을 제거하기 위하여 압력이 더 낮을 수도 있다는 것이 주목될 수도 있다.
예로서, SiC 기판은 적어도 30 분(min)의 총 전처리 시간(즉, 온도 램프 업 및 램프 다운) 동안에 50 mbar에서의 1350 ℃에서 H2에 의해 전처리될 수도 있고, 이것은 XPS에 의해 검출된 바와 같은 5 % 미만의 모노층(monolayer) 산소(즉, 표면적의 5 % 미만이 산소로 피복됨)를 갖는 SiC 기판으로 귀착될 수도 있다.
이종구조체의 성장
MOCVD에 의해 InxAlyGa1-x-yN/GaN 이종구조체를 성장시키는 단계들이 지금부터 더 상세하게 설명될 것이다.
샘플, 예컨대, 이종구조체가 그 상으로 성장되는 HEMT 구조체 또는 기판의 일부는 MOCVD 반응기 내로 삽입된다(MOCVD 방법에 대한 세부사항들에 대하여, 위에서 참조함).
SiC 기판은 MOCVD 반응기 내로 삽입되기 전에 전처리될 수도 있고, 위의 전처리에 대한 세부사항들을 참조한다.
이하에서 설명된 프로세스 단계들 동안에, 갈륨(gallium), 인듐, 및 알루미늄 전구체들은 H2, N2, 또는 Ar과 같은 적어도 하나의 캐리어 가스에 의해 MOCVD 반응기로 수송될 수도 있다.
알루미늄을 포함하는 층들의 성장을 위한 알루미늄 전구체는 예컨대, 트리메틸알루미늄(trimethylaluminum), TMAI, Al2(CH3)6, 또는 트리에틸알루미늄(triethylaluminum), TEA, Al2(C2H5)6일 수도 있다.
갈륨을 포함하는 층들의 성장을 위한 갈륨 전구체는 예컨대, 트리메틸갈륨(trimethylgallium), TMGa, Ga(CH3)3, 또는 트리에틸갈륨(triethylgallium), Ga(C2H5)3, TEGa일 수도 있다.
인듐을 포함하는 층들의 성장을 위한 인듐 전구체는 예컨대, 트리메틸인듐(trimethylindium), In(CH3)3, TMIn일 수도 있다.
SiN 패시베이션 층의 성장을 위한 전구체는 NH3와 조합하는 SiH4일 수도 있다.
전구체 버블러(precursor bubbler)를 통해 유동하는 캐리어 가스의 유량은 알루미늄 전구체에 대하여 약 70 ml/min, 갈륨 전구체에 대하여 약 18 ml/min, 그리고 인듐 전구체에 대하여 약 70 ml/min일 수도 있다.
전구체 유동은 주요 캐리어 가스 유동과 병합할 수도 있고, 이것은 반응기로의 추가의 수송을 위하여 대략 30 l/min일 수도 있다.
이종구조체 층들의 제조 시의 전구체들의 유량들은 이하에서 논의된다.
전구체들은 실온에서 제공될 수도 있다. 대안으로서, 전구체들 중의 적어도 하나는 증기 압력을 증가시키고 이 때문에, 상이한 층들의 성장을 증가시키기 위하여 가열될 수도 있다.
"실온"은 0 ℃ 내지 30 ℃, 바람직하게는 15 ℃ 내지 25 ℃의 온도를 의미한다.
전구체들 및/또는 캐리어 가스들의 유동은 전구체 컨테이너(precursor container)들의 각각과 MOCVD 반응기 사이에 위치될 수도 있는 적어도 하나의 질량 유동 제어기(mass flow controller)에 의해 제어될 수도 있다.
전구체들을 MOCVD 반응기에 제공하는 것의 제어는 전구체 컨테이너들의 각각과 MOCVD 반응기 사이에 위치된 적어도 하나의 밸브를 개방하거나 폐쇄함으로써 수행될 수도 있다. 개방 또는 폐쇄는 수동으로 또는 컴퓨터 제어에 의해 수행될 수도 있다.
MOCVD 반응기 내로 버스팅(bursting)하는 가스의 빌드-업(build-up)을 제거하기 위하여, 전구체들의 유동은 주요 런 라인(main run line)을 우회하는 보조 라인으로 지향될 수도 있다. 이 보조 라인은 "통기구 라인(vent line)"으로 칭해진다. 압력 균형은 가스가 주요 캐리어 유동으로 스위칭될 때에 유동 버스트들을 회피하기 위하여 통기구 라인과 런 라인 사이에서 제공될 수도 있다.
이하에서, 상이한 이종구조체 층들의 제조 시의 전구체들의 유량들의 예들이 논의된다. 전구체들이 MOCVD 반응기 내로 제공되는 유량들 및 시간들은 MOCVD 반응기 크기, 샘플/기판 크기, 전구체의 가스 유출구와 샘플/기판 사이의 거리, MOCVD 반응기에서의 배경 압력 등과 같은 많은 상이한 파라미터들에 종속적이다. 이 때문에, 전구체 가스가 제공되는 유량 및 시간은 상이한 실험적 셋업(set-up)들에서 변동될 수도 있다.
당업자는 일반적으로, 미리 결정된 두께, 조성, 및 품질의 층을 제공할 수 있을 것으로 예상될 수도 있다.
이하에서 논의된 모든 프로세스 단계들 동안에, 즉, 이종구조체에서의 모든 층들의 성장 시에, 암모니아(ammonia), NH3의 유동이 제공될 수도 있다. NH3의 유량은 모든 프로세스 단계들 동안에 일정하게 유지될 수도 있다.
예외로서, NH3의 유량은 핵생성 층의 제조 시에 더 낮을 수도 있다.
핵생성 층의 성장
전처리가 인 시츄로 수행될 경우에, 전처리 가스들, 예컨대, HCI 및/또는 H2의 유동은 핵생성 층 성장으로의 전환 시에 유지될 수도 있다. 전처리가 엑스 시츄로 수행될 경우에, 전처리된 SiC 기판은 핵생성 층 성장이 발생해야 하는 반응기로 이송된다. 기판의 이송은 주변 조건들, 즉, 공기 중에서 발생할 수도 있다. 전처리가 엑스 시츄로 발생할 경우에, 반응기의 온도 및 압력은 이하에서 논의된 것과 동일한 방법으로, SiC 기판이 반응기 챔버 내로 이송되었을 때에 설정될 수도 있다.
반응기의 온도는 반응기에서의 압력이 유지될 수도 있는 동안에 저하될 수도 있다. 온도의 저하는 하나의 단계에서 수행될 수도 있고, 즉, 가열은 턴 오프(turn off)될 수도 있거나, 더 낮은 온도 값에서 설정될 수도 있다.
반응기의 온도가 약 800 내지 1200 ℃, 즉, 핵생성 층 성장을 위한 소위 시작 온도에서 안정화될 때, 압력은 전처리 동안에 이용된 압력과 비교하여 증가될 수도 있다.
압력은 반응기와 펌프, 예컨대, 루츠 펌프(roots pump), 건조 프로세스 진공 펌프(dry process vacuum pump), 또는 나사 펌프(screw pump) 사이에 위치될 수도 있는 스로틀 밸브(throttle valve)와 같은 밸브의 이용에 의해 제어될 수도 있다. 예컨대, 스로틀 밸브를 부분적으로 폐쇄할 때, 반응기 챔버 상에서의 펌핑은 감소될 수도 있고, 이 때문에, 압력은 H2 및/또는 HCl의 연속적인 유동으 인해 증가할 수도 있다.
온도 및 압력의 양자는 안정화시키도록 허용될 수도 있고, 안정화 후에, HCl을 전처리 가스로서 이용할 경우에, 반응기로의 HCl의 유입구는 (예컨대, HCl 소스(source)와 반응기 사이의 밸브를 폐쇄함으로써) 스위칭 오프(switch off)될 수도 있다. H2를 전처리 가스로서 이용할 경우에, H2는 AlN 핵생성 층 성장 시에 전구체들 중의 적어도 하나의 수송을 위한 캐리어 가스로서 이용될 수도 있으므로, 유동은 유지될 수도 있다.
캐리어 가스는 H2 또는 N2와 같은 비활성 가스(inert gas)일 수도 있다. H2 또는 N2는 반응기로의 전구체들의 수송을 위하여 이용될 수도 있고, H2 및 N2는 반응기의 성장 구역에서의 캐리어 가스로서 이용된다. 바람직하게는, 전구체들이 (예컨대, 개개의 전구체와 반응기 사이의 밸브를 개방함으로써) 반응기 내로 유동하도록 허용되기 전에, 캐리어 가스(들)는 유동하고 임의적으로 반응기 내로 들어가도록 허용된다.
전구체들을 저장하는 컨테이너들은 온도 제어될 수도 있고, 전구체들은 바람직하게는 실온에서 유지될 수도 있다. 대안으로서, 전구체들 중의 적어도 하나는 가열될 수도 있고, 이것은 층의 성장 레이트가 증가될 수도 있도록, 가열된 전구체의 증기 압력을 증가시킬 수도 있다. 버블러 내부의 압력은 또한, 전자 압력 제어기를 이용하여 제어된다. 버블러 내부의 더 낮은 압력은 버블러를 이탈하는 더 높은 양의 전구체를 생성할 것이다. 그러나, 너무 높은 유량들/성장 레이트가 층들의 더 열악한 품질을 초래할 수도 있으므로, 버블러들을 가열하는 것 및/또는 버블러들 내부의 압력을 감소시키는 것은 항상 최적인 것은 아니다.
적어도 하나의 질량 유동 제어기는 반응기 내로의 각각의 전구체의 유량을 제어하기 위하여 각각의 전구체 컨테이너와 반응기 사이에 배치될 수도 있다.
전구체들, 예컨대, Al2(CH3)6 및 NH3은 그 다음으로, 캐리어 가스에 의해 가스 형태로 반응기 내로 동시에 수송되고, 이 때문에, SiC 기판 상에서의 핵생성 층 성장이 시작될 수도 있다.
예로서, AlN 핵생성 층의 성장을 위하여, 핵생성 층의 성장 시의 TMAl 유량은 0.7 ml/min일 수도 있고, NH3 유량은 0.5 ml/min일 수도 있다.
핵생성 층 성장 동안에, 반응기 내부의 온도는 램프 업될 수도 있다. 대안으로서, 온도는 일정할 수도 있다.
램핑 레이트는 2 분 내지 20 분의 시간 주기에 대하여 반응기 내부에서 측정된 바와 같이 5 내지 25 ℃/min일 수도 있다. 이러한 조건들 하에서, 7 분 성장(7 min growth)은 약 30 내지 40 nm의 AlN 두께로 귀착될 수도 있다. AlN 핵생성 층의 두께는 바람직하게는, 본원에서 개시된 반도체 디바이스에서 100 nm 미만이어야 한다.
온도 램핑은 램프 레이트의 예컨대, 1/100 내지 1/2의 작은 스텝들로 증분적일 수도 있다. 대안에서는, 램핑이 연속적으로 선형적, 점진적(progressive), 또는 누감적(degressive)일 수도 있다. 바람직하게는, 램핑은 연속적으로 선형적이다.
초격자 층의 성장
위에서 논의된 바와 같이, 초격자는 2 개의 AlxGa1 - xN 층들, 각각 Alx1Ga1 - x1N 및 AIx2Ga1-x2N - x1>x2임 - 을 포함할 수도 있다.
예를 들어, 초격자는 AlN의 5 개의 층들 및 GaN의 5 개의 층들을 포함할 수도 있다.
이러한 AlN 층의 성장 시에, TMAI의 유량은 0.7 ml/min일 수도 있고 NH3의 유량은 2 l/min일 수도 있다. GaN의 성장 시에, TMGa의 유량은 1.06 ml/min일 수도 있고 NH3의 유량은 2 l/min일 수도 있다.
MOCVD 반응기에서의 온도는 1040 ℃ 내지 1080 ℃의 범위에 있을 수도 있고, 압력은 50 mbar일 수도 있다.
후방 장벽 층의 성장
임의적인 초격자에 대한 대안으로서, 후방 장벽 층은 InxAlyGa1-x-yN 핵생성 층 상으로 성장될 수도 있다.
후방 장벽은 캐리어 구속을 개선시키기 위한 AIGaN 층일 수도 있다.
캐리어 구속은 HEMT 디바이스가 높은 전기장 하에 있는 동안에 채널 영역에서 체류하는 채널 전자들의 능력을 의미한다. 그러므로, 캐리어 구속이 더 양호할수록, 디바이스 동작 동안에, 채널 전자들이 높은 전기장에 의해 채널 외부로 더 적게 주입될 것이다.
후방 장벽 층의 조성은 일정할 수도 있거나, GaN 채널 층을 향해 높은 것으로부터 낮은 것으로 또는 낮은 것으로부터 높은 것으로 등급화될 수도 있다. 이 층은 압력에서의 1040 내지 1080 ℃의 온도 범위에서 그리고 약 50 mbar의 압력에서 성장될 수도 있다.
AlGaN 후방 장벽이 이용되므로, Al 조성은 (TMAI 유량) / (TMAI 유량 + TMGa 유량)의 가스 상 비율에 의해 제어된다.
예로서, AIGaN의 등급화된 성장 시에, 10 분의 성장 시간 동안에, TMAI 유량은 0.7 ml/min으로부터 0 ml/min으로 램프 다운될 수도 있고 TMGa 유량은 0 ml/min으로부터 1.8 ml/min으로 램프 업된다. 램프 레이트는 시간 동안에 선형적이다.
채널 층의 성장
핵생성 층 상에서 또는 초격자 층 상에서의 직접적인 GaN 채널 층의 성장이 지금부터 설명될 것이다.
채널 층은 바람직하게는, 핵생성 층과 동일한 반응기에서 성장될 수도 있지만, 이와 같이 성장될 필요가 없을 수도 있다.
GaN 채널 층 성장을 위하여 이용된 전구체들은 트리메틸 갈륨, TMG, Ga(CH3)3, 및 암모니아(ammonia), NH3일 수도 있다. 예로서, 전구체들의 유량들은 NH3에 대하여 2 l/min, 그리고 TMGa에 대하여 1.8 ml/min일 수도 있다. TMGa 버블러를 통해 유동하는 캐리어 가스, 예컨대, H2의 유량은 18 ml/min일 수도 있다.
전구체들의 각각의 유동은 전구체 컨테이너와 반응기 사이에 위치될 수도 있는 적어도 하나의 질량 유동 제어기에 의해 제어될 수도 있다. 전구체들의 각각 또는 양자는 H2, N2, 또는 Ar과 같은 캐리어 가스에 의해 반응기 내로 수송될 수도 있다. 반응기의 온도는 GaN 채널 층의 성장 시에 약 1050 ℃일 수도 있다. GaN 채널 층 성장 시의 반응기에서의 압력은 약 50 mbar일 수도 있다.
GaN 채널 층의 성장은 그 다음으로, 온도 및 압력이 안정화될 때에 시작될 수도 있다. 그 조건들 하에서, GaN 층의 성장 레이트는 시간 당 약 400 내지 1200 nm일 수도 있다.
장벽 층의 성장
GaN 채널 층의 성장 후에, 장벽 층은 GaN 층 상에서 성장될 수도 있다. 장벽 층의 성장을 시작하기 전에, MOCVD 챔버에서의 온도는 In-포함 장벽이 이용될 경우에 감소될 수도 있다. 온도는 MOCVD 반응기를 가열하기 위하여 전력 공급부에 의해 제공된 전력을 턴 오프(또는 감소)시킴으로써 감소될 수도 있다.
본원에서 개시된 이종구조체의 제조를 위하여 이용된 MOCVD 반응기에 대하여, 온도를 약 800 ℃로 감소시키는 것은 전형적으로 약 20 분 걸린다.
예로서, 장벽 층의 제조 시에, TMAI의 유량은 0.5 ml/min일 수도 있고, TMIn의 유량은 1.25 ml/min일 수도 있고, NH3의 유량은 2 l/min일 수도 있다.
장벽이 인듐을 포함하지 않을 때, 장벽은 Al 함량이 15 % 내지 100 %의 범위에 있을 수도 있는 AlGaN 층(또는 AlN 층)일 수도 있다. 이러한 AIGaN 층의 두께는 2 내지 30 nm의 범위에 있을 수도 있다. 성장 온도 및 압력은 GaN 채널 층의 제조 시와 동일할 수도 있다.
NH3의 유량은 GaN 채널 층의 제조 시와 동일할 수도 있다.
차단 층의 성장
AIGaN 차단 층은 장벽 층과 GaN 채널 층 사이에서 성장될 수도 있다. 이러한 AIGaN 차단 층에서의 알루미늄 함량은 전형적으로 50 내지 70 % 사이이다.
성장 온도 및 압력은 GaN 채널 층의 성장 시와 동일할 수도 있다. NH3의 유량은 2 l/min, 즉, GaN 층의 성장 시와 동일할 수도 있다. TMAI의 유량은 0.35 ml/min일 수도 있다.
차단 층의 두께는 1 내지 2 nm일 수도 있다.
패시베이션 층의 성장
최종적으로, GaN 또는 SiN의 임의적인 패시베이션/캡 층은 장벽 층 상으로 성장될 수도 있다.
예로서, GaN 캡 층의 성장을 위하여, TMGa의 유량은 1.2 ml/min일 수도 있고, NH3의 유량은 2 l/min일 수도 있다.
예로서, SiN 패시베이션 층의 성장을 위하여, 250 ppm SiH4의 유량은 250 ml/min일 수도 있고, NH3의 유량은 1.0 ml/min일 수도 있다.
패시베이션 층의 성장 시의 MOCVD 반응기에서의 온도는 장벽 층의 성장 시의 온도, 즉, In-포함 장벽이 이용될 경우의 약 800 ℃, 또는 인듐을 포함하지 않는 장벽이 이용될 경우의 약 1050 ℃와 동일할 수도 있다.
실험적 세부사항들
X-선 회절(XRD) 특성화는 GaN 채널 층의 결정질 품질을 특성화하기 위하여 Cu
Figure 112020015508915-pct00001
방사의
Figure 112020015508915-pct00002
= 0.15406 nm을 갖는 고해상도 X-선 회절계(diffractometer)(Philips X'Pert MRD)에 의해 수행되었다. HR-XRD 시스템은 -0.003°(~11 arcsec)의 해상도가 달성될 수 있는, 각각 주 및 보조 광학기기들로서의 하이브리드 미러(hybrid mirror) 및 3중-축 결정(triple-axis crystal)을 구비한다.
GaN (002) 및 (102) 피크들의 록킹 곡선들의 FWHM은 대칭적 및 스큐 회절(skew diffraction) 기하구조에서 측정되었다.
이종구조체들의 표면 모폴로지는 원자력 현미경법(AFM)에 의해 특성화되었다. AFM 시스템(Veeco Dimension 3100)이 탭핑 모드(tapping mode)에서 채용되었다. 시스템은 수직 방향을 따른 공간적 해상도 0.3 내지 1
Figure 112020015508915-pct00003
및 횡방향을 다른 1 내지 5 nm를 허용하고, 그 해상도들은 각각 이 연구에서 이용된 5 내지 10 nm의 곡률의 선단부 반경 및 시스템 배경 잡음에 의해 제한된다.
이종구조체들의 표면 토포그래피(topography)는 광학 현미경법(optical microscopy; OM)에 의해 특성화되었다. 노마스키(Nomarski) 회절 간섭 콘트라스트를 갖는 OM 시스템이 측정을 위하여 채용되었다. x400의 총 배율이 이미지들을 촬영하기 위하여 이용되었다. XRD, AFM, 및 OM의 특성화는 엑스 시츄로 수행되었다.
이종구조체의 특성화 결과들
도 3a 및 도 4a에서는, 각각 종래 기술의 방법(도 3a)에 따라 그리고 본원에서 개시된 프로세스(도 4a)에 따라 제조된 이종구조체에서의 GaN 채널 층들의 광학 현미경(OM) 이미지들이 도시된다.
양자의 샘플들에 대하여, GaN 채널 층의 두께는 0.3 μm이고, SiC 기판들이 이용된다.
OM 이미지들은 대규모 면적에서의 표면 모폴로지를 도시한다. 어두운 스폿(spot)들은 피트들 및 공극들과 같은 구조적 결함들이다.
도 3a 및 도 4a를 비교할 때, 본원에서 개시된 방법에 따라 제조된 이종구조체에서의 GaN 채널 층은 종래 기술의 방법에 따라 제조된 이종구조체에서의 GaN 채널 층과 비교하여, 상당히 더 적은 구조적 결함들, 즉, 개선된 표면 모폴로지를 가진다는 것이 보여진다.
도 3b 및 도 4b에서는, 각각 종래 기술의 방법에 따라 그리고 본원에서 개시된 프로세스에 따라 제조된 GaN 채널 층들의 AFM 이미지들이 도시된다.
AFM 이미지들은 3x3 μm2의 면적 크기에서의 표면 모폴로지를 도시한다. 종래 기술의 방법에 따라 제조된 이종구조체에서의 GaN 채널 층을 예시하는 도 3b는 표면이 피트들 및 공극들과 같은 구조적 결함들의 상당히 높은 밀도를 가진다는 것을 도시한다.
도면들에서 보여진 바와 같이, 본원에서 개시된 방법(도 4a 내지 도 4b)에 의해 성장된 이종구조체에서의 GaN 채널 층은, 피트들 및 공극들과 같은 구조적 결함들의 상당히 높은 밀도를 가지는 종래 기술의 방법(도 3a 내지 도 3b)에 의해 성장된 GaN 층과 비교하여 크게 개선된 모폴로지 및 상당히 더 낮은 결함 밀도를 가진다.
개선된 결정화도(crystallinity)는 도 4a 내지 도 4b에서 도시된 GaN 채널 층의 록킹 곡선들에 의해 확인된다. 도 4a 및 도 4b에서 도시된 GaN 채널 층은 약 88 arcsec의 FWHM을 가지는 (002) 피크 및 255 arcsec의 FWHM을 가지는 (102) 피크를 갖는 록킹 곡선을 제시한다. 이 값들은 약 515 arcsec의 FWHM을 가지는 (002) 피크 및 536 arcsec의 FWHM을 가지는 (102) 피크를 갖는 록킹 곡선을 제시하는 도 3a 및 도 3b에서 도시된 GaN 채널 층과 비교될 수도 있다.
도 5a 및 도 5b는 SiC 기판들 상에서의 이완된 AlN 핵생성 층(도 5a) 및 부정형(완전히 변형된) AlN 핵생성 층(도 5b)의 재귀적 공간 맵들(rlu = 재귀적 격자 단위)을 도시한다. 본원에서 개시된 이종구조체를 제조하기 위한 방법에 의해, 부정형(완전히 변형된) 높은 결정화도 AlN 핵생성 층들이 제조될 수 있다. 완전히 변형된 AlN에 대하여, 비대칭적 AlN 반사는 도 5b에서 보여진 바와 같이, x-축을 따른 비대칭적 SiC 반사와 정렬될 것이다. 도 5a 및 도 5b의 양자에서의 GaN 채널 층들은 이완된다.

Claims (32)

  1. 고 전자 이동도 트랜지스터(high electron mobility transistor; HEMT)를 위한 이종구조체(1)로서,
    SiC 기판(11),
    상기 SiC 기판 상에 형성된 InxAlyGa1-x-yN 핵생성 층(12) - x = 0 내지 1, y = 0 내지 1 -, 및
    상기 InxAlyGa1-x-yN 핵생성 층(12) 상에서 직접적으로 형성되거나, 상기 이종구조체의 기능에 영향을 주지 않는 하나 이상의 추가적인 층들과 함께 형성되는 GaN 채널 층(14)을 포함하고,
    상기 InxAlyGa1-x-yN 핵생성 층(12)은 완전히 변형되고(fully strained), 2 내지 100 nm의 두께를 가지고,
    상기 GaN 채널 층(14)의 두께는 50 내지 500 nm이고,
    상기 GaN 채널 층(14)은 X-선 회절(X-ray diffraction; XRD)에 의해 결정된 300 arcsec 미만인 FMHW를 가지는 (002) 피크를 갖는 록킹 곡선(rocking curve) 및 400 arcsec 미만인 FMHW를 가지는 (102) 피크를 갖는 록킹 곡선을 제시하고,
    상기 이종구조체(1)의 상기 GaN 채널 층(14)의 표면은 원자력 현미경법(atomic force microscopy; AFM)에 의해 결정된, 10 x 10 μm2 스캔 면적(scan area)에 대해 1.8 nm 미만의, 또는 3 x 3 μm2 스캔 면적에 대해 1 nm 미만의 rms 거칠기(roughness)를 갖는 원자 스텝-유동 모폴로지(atomic step-flow morphology)를 나타내고,
    상기 이종 구조체(1)의 총 두께는 1 μm 미만이고,
    상기 GaN 채널 층(14)에서의 탄소의 비의도적인 도핑 농도는 1E+17 cm-2 미만인 것을 특징으로 하는, 이종구조체(1).
  2. 제 1 항에 있어서,
    상기 InxAlyGa1-x-yN 핵생성 층(12)은 Al의 균질 또는 변동되는 함량을 가지는, 이종구조체(1).
  3. 제 1 항에 있어서,
    Alx1Ga1-x1N 및 AIx2Ga1-x2N - x1>x2임 - 의 층들의 주기적 구조체를 가지는 초격자(superlattice)(13) 또는 상기 InxAlyGa1-x-yN 핵생성 층(12)과 상기 GaN 채널 층(14) 사이에 형성된 Inx5Aly5Ga1-x5-y5N 후방 장벽 층(13)를 포함하는, 이종구조체(1).
  4. 제 1 항에 있어서,
    상기 GaN 채널 층(14) 상에 또는 차단 층(15) 상에 형성된, Inx3Aly3Ga1-x3-y3N 장벽 층 - 0≤x3≤0.20 및 0.15≤y3≤1임 - 또는 Alx4Ga1-x4N 장벽 층 - 0.15≤x4≤1임 -을 포함하는 장벽 층(16)을 더 포함하는, 이종구조체(1).
  5. 제 4 항에 있어서,
    상기 이종구조체는 상기 GaN 채널 층(14)과 상기 장벽 층(16) 사이의 AlN 차단 층(15)을 더 포함하는, 이종구조체(1).
  6. 제 5 항에 있어서,
    상기 장벽 층(16) 상에 형성된 SiN 또는 GaN의 패시베이션 층(17)을 더 포함하는, 이종구조체(1).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 이종구조체의 총 두께는 0.8 μm 미만인, 이종구조체(1).
  8. 고 전자 이동도 트랜지스터(HEMT)를 위한 금속 유기 화학 기상 증착(metal organic chemical vapor deposition; MOCVD)에 의한 이종구조체(1)를 제조하는 방법으로서,
    SiC 기판(11)을 제공하는 단계,
    상기 SiC 기판 상에서 InxAlyGa1-x-yN 핵생성 층(12) - x = 0 내지 1, y = 0 내지 1임 - 을 제공하는 단계,
    상기 InxAlyGa1-x-yN 핵생성 층(12) 상에서 직접적으로 형성되거나, 상기 이종구조체의 기능에 영향을 주지 않는 하나 이상의 추가적인 층들과 함께 형성되는 GaN 채널 층(14)을 제공하는 단계
    를 포함하고,
    상기 InxAlyGa1-x-yN 핵생성 층(12) 및 상기 GaN 채널 층(14)의 성장 시의 압력은 20 내지 200 mbar이고,
    상기 InxAlyGa1-x-yN 핵생성 층(12)의 성장 시의 온도는 900 내지 1200 ℃이고,
    상기 GaN 채널 층(14)의 성장 시의 온도는 1000 내지 1150 ℃이고,
    상기 InxAlyGa1-x-yN 핵생성 층(12)은 2 내지 100 nm의 두께를 가지고,
    상기 InxAlyGa1-x-yN 핵생성 층(12)은 완전히 변형되고(fully strained),
    상기 GaN 채널 층(14)은 50 내지 500 nm의 두께로 제공되고,
    상기 이종 구조체(1)의 두께가 1 μm 미만이 되도록 제공되고,
    상기 GaN 채널 층(14)은 상기 GaN 채널 층(14)에서의 탄소의 비의도적인 도핑 농도가 1E+17 cm-2 미만이 되도록 제공되는 것을 특징으로 하는, 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체(1)를 제조하는 방법.
  9. 제 8 항에 있어서,
    상기 GaN 채널 층(14) 상에 형성된, Inx3Aly3Ga1-x3-y3N 장벽 층 - 0≤x3≤0.20임 및 0.15≤y3≤1임 - 또는 Alx4Ga1-x4N 장벽 층 - 0.15≤x4≤1임 -을 포함하는 장벽 층(16)을 제공하는 단계
    를 더 포함하는, 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체(1)를 제조하는 방법.
  10. 제 9 항에 있어서,
    상기 장벽 층(16)과 상기 GaN 채널 층(14) 사이에 AlGaN 차단 층(exclusion layer) (15)을 제공하는 단계
    를 더 포함하고,
    상기 AlGaN 차단 층의 Al 함량은 40% 내지 80%인, 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체(1)를 제조하는 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 장벽 층(16) 상에서 SiN 또는 GaN의 패시베이션 층(17)을 제공하는 단계
    를 더 포함하는, 고 전자 이동도 트랜지스터(HEMT)를 위한 이종구조체(1)를 제조하는 방법.
  12. HEMT 디바이스를 제조하는 방법으로서,
    제 11 항에 따른 이종구조체(1)를 제공하는 단계, 및
    상기 패시베이션 층(17) 상으로의 소스, 게이트, 및 드레인 컨택을 제공하는 단계를 포함하는, HEMT 디바이스를 제조하는 방법.
  13. 제 12 항에 있어서,
    상기 패시베이션 층(17)과 상기 게이트 컨택(19) 사이에 절연 층(21)을 제공하는 단계를 더 포함하는, HEMT 디바이스를 제조하는 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020207004339A 2017-07-20 2017-07-20 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법 KR102330907B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/068300 WO2019015754A1 (en) 2017-07-20 2017-07-20 ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME

Publications (2)

Publication Number Publication Date
KR20200057698A KR20200057698A (ko) 2020-05-26
KR102330907B1 true KR102330907B1 (ko) 2021-11-25

Family

ID=59523080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004339A KR102330907B1 (ko) 2017-07-20 2017-07-20 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법

Country Status (7)

Country Link
US (1) US20200203521A1 (ko)
EP (1) EP3655989A1 (ko)
JP (1) JP7039684B2 (ko)
KR (1) KR102330907B1 (ko)
CN (1) CN111164733B (ko)
TW (1) TWI786156B (ko)
WO (1) WO2019015754A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150069407A1 (en) * 2012-04-26 2015-03-12 Sharp Kabushiki Kaisha Group iii nitride semiconductor multilayer substrate and group iii nitride semiconductor field effect transistor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167275A (ja) 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
JP5903818B2 (ja) 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
TW201340335A (zh) * 2012-03-16 2013-10-01 Richtek Technology Corp 蕭特基位障二極體及其製造方法
JP5465294B2 (ja) 2012-08-31 2014-04-09 富士通株式会社 半導体エピタキシャル基板、およびその製造方法
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
JP2016004948A (ja) 2014-06-18 2016-01-12 株式会社東芝 半導体装置
EP3243212B1 (en) * 2015-01-09 2021-06-09 Swegan AB Semiconductor device structure and methods of its production
EP3267497A4 (en) * 2015-03-06 2018-10-10 Stanley Electric Co., Ltd. Group iii nitride laminate and light emitting element comprising said laminate
US10403746B2 (en) * 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150069407A1 (en) * 2012-04-26 2015-03-12 Sharp Kabushiki Kaisha Group iii nitride semiconductor multilayer substrate and group iii nitride semiconductor field effect transistor

Also Published As

Publication number Publication date
TWI786156B (zh) 2022-12-11
CN111164733B (zh) 2024-03-19
JP2020530939A (ja) 2020-10-29
US20200203521A1 (en) 2020-06-25
WO2019015754A1 (en) 2019-01-24
JP7039684B2 (ja) 2022-03-22
EP3655989A1 (en) 2020-05-27
KR20200057698A (ko) 2020-05-26
CN111164733A (zh) 2020-05-15
TW201919238A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
USRE49285E1 (en) Semiconductor device structure and methods of its production
Hertkorn et al. Optimization of nucleation and buffer layer growth for improved GaN quality
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
CN100524621C (zh) 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件
KR102330907B1 (ko) 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
CN107995995B (zh) 异质结构及其生产方法
Jianchang et al. High quality AlGaN grown on a high temperature AIN template by MOCVD
US11908902B2 (en) Group III nitride laminate, semiconductor element, and method for producing group III nitride laminate
Mrad et al. H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq
JP2021007142A (ja) 窒化物半導体基板
EP3616243A1 (en) Interlayer barrier
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Hertkorn Optimization of GaN Growth Conditions for Improved Device Performance
Jain Epitaxial deposition of low-defect AlN and AlGaN films

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant