CN107995995B - 异质结构及其生产方法 - Google Patents

异质结构及其生产方法 Download PDF

Info

Publication number
CN107995995B
CN107995995B CN201580078600.2A CN201580078600A CN107995995B CN 107995995 B CN107995995 B CN 107995995B CN 201580078600 A CN201580078600 A CN 201580078600A CN 107995995 B CN107995995 B CN 107995995B
Authority
CN
China
Prior art keywords
gan
layer
algan
heterostructure
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580078600.2A
Other languages
English (en)
Other versions
CN107995995A (zh
CN107995995B8 (zh
Inventor
埃里克·扬森
陈志泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swegan AB
Original Assignee
Swegan AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swegan AB filed Critical Swegan AB
Publication of CN107995995A publication Critical patent/CN107995995A/zh
Application granted granted Critical
Publication of CN107995995B publication Critical patent/CN107995995B/zh
Publication of CN107995995B8 publication Critical patent/CN107995995B8/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本文件公开了AlxGa1‑xN/GaN异质结构，其中x是0.10<x<0.60、优选地0.13<x<0.40、最优选地0.15<x<0.25。该异质结构包括在GaN层上直接形成的AlxGa1‑xN层。该异质结构呈现1800cm2/Vs至2300cm2/Vs、优选地1900cm2/Vs至2300cm2/Vs、最优选地2000cm2/Vs至2300cm2/Vs的室温2DEG迁移率，以及与夹断电压的理论值相差0.3V或更小、优选地0.25V或更小、最优选地0.20V或更小的夹断电压，其中夹断电压的理论值是基于AlxGa1‑xN/GaN异质结构的通过XRD获得的静电带图来估算的。

Description

异质结构及其生产方法
技术领域
本公开内容涉及用于半导体装置的AlxGa1-xN/GaN异质结构并且涉及生产AlxGa1- xN/GaN异质结构的方法。
背景
AlxGa1-xN/GaN异质结构由于优良的高频率和功率操作能力(powerhandlingcapability)，对于在半导体装置例如但不限于高电子迁移率晶体管HEMT(也被称为异质结构或异质结场效晶体管，HFET)中使用是令人感兴趣的。
在过去的二十年中，AlxGa1-xN/GaN异质结构的传输性质已经被重点研究了。在对于大部分装置应用感兴趣的高温范围(high temperature regime)(>100K)，在AlxGa1-xN/GaN异质结构的界面附近形成的二维电子气(two-dimensional electron gas)(2DEG)的迁移率已经从理论上计算并且已经示出最终受声子散射所限制(L.Hsu和W.Walukiewicz，Physical Review B56,1520(1997)，L.Hsu和W.Walukiewicz，Journal of AppliedPhysics 89,1783(2001))。
然而，在实践中，与材料的结构不完整性(structural imperfection)(包括合金无序和界面粗糙度)有关的其它重要的散射机制实际上可以主导2DEG迁移率。
对于AlxGa1-xN/GaN异质结构，已经报告了1300cm2/Vs至1600cm2/Vs的室温2DEG迁移率，这取决于2DEG密度和结晶品质(N.Maeda等人，Optical Materials 23,211，(2003)和V.M.Polyakov等人，Applied Physics Letters 97,142112(2010))。
通过在GaN层和AlxGa1-xN层之间插入薄的(～1-2nm)氮化铝排斥(aluminumnitride exclusion)(AlNex)层，2DEG迁移率可以增加到～2200cm2/Vs(R.S.Balmer等人，Phys.Stat.Sol.7,2331(2003)，X.Wang等人,Journal of Crystal Growth 298,835(2007)和U.Forsberg等人,Journal of Crystal Growth 311,3007(2009))。此改进与在AlxGa1- xN/GaN界面附近的较好的2DEG限域性(2DEG confinement)和较少的合金无序相关，能够使较少的电子波函数渗透到AlGaN阻挡物(barrier)中，以便减少合金无序散射。
插入AlNex排斥层的缺点是：由于AlNex排斥层的宽带隙性质，其可能增加HEMT结构中的表面电势，导致难以获得低欧姆接触。低欧姆接触对于高频率应用是必要的。用于接触金属化工艺的蚀刻到AlxGa1-xN阻挡物中的另外的凹陷对于将接触电阻减小到低于0.5Ωmm变为必要。
因此，高度合意的是开发具有高迁移率、但不具有现有技术AlxGa1-xN/GaN异质结构的缺点的AlxGa1-xN/GaN异质结构，以及生产AlxGa1-xN/GaN异质结构的方法。
此外，高度合意的是开发用于半导体装置、导致具有较高操作频率以及具有较少捕获效应(trapping effect)和迟滞效应(lagging effect)的装置的AlxGa1-xN/GaN异质结构。
概述
本公开内容的目的是提供改进的AlxGa1-xN/GaN异质结构，并且特别地在一个或更多个上文提及的性质方面被改进的AlxGa1-xN/GaN异质结构。
本发明由所附的独立权利要求，以及在所附从属权利要求中、在以下描述中和在附图中陈述的实施方案来限定。
根据第一方面，提供了AlxGa1-xN/GaN异质结构，其中x是0.10<x<0.60、优选地0.13<x<0.40、最优选地0.15<x<0.25，该异质结构包括在GaN层上直接形成的AlxGa1-xN层。该异质结构呈现1800cm2/Vs至2300cm2/Vs、优选地1900cm2/Vs至2300cm2/Vs、最优选地2000cm2/Vs至2300cm2/Vs的室温2DEG迁移率，以及与夹断电压的理论值相差0.5V或更小，优选地0.4V或更小、0.3V或更小、0.25V或更小并且最优选地0.20V或更小的夹断电压，其中该夹断电压的理论值是基于AlxGa1-xN/GaN异质结构的通过XRD获得的静电带图(electrostaticband diagram)来估算的。
“异质结构”在本文中被定义为包含两种或更多种不同半导体材料的结构。
对于“在……上直接形成”，意指异质结构不包含可测量地影响异质结构的任何其它层。
对于“2DEG迁移率”，意指在二个维度中自由移动，但在第三个维度中被严格地限制的电子气的迁移率。
“室温”可以被定义为16℃至27℃。
对于“夹断电压”，意指在场效晶体管的材料水平，异质结构中的2DEG被完全耗尽时所处于的电压。在场效晶体管的装置水平，其意指由于在源极(source)和漏极(drain)之间的通道完全被所应用的门电压(gate voltage)耗尽，这些电极之间的电流被阻断时所处于的电压。
对于“静电带图”，意指通过静电分析的完全耗尽近似。此近似是通过假定2DEG被所应用的夹断电压Vp完全耗尽而获得的。此分析基于例如从表面到AlGaN/GaN界面的耗尽区中电荷和电场的静电分布。
此异质结构的优点可以是在GaN层和AlxGa1-xN层之间不需要所谓的排斥层，以便改进异质结构的迁移率。此外，与现有技术异质结构相比，包括此异质结构的装置可以具有更高的操作频率以及更少的捕获效应和迟滞效应。
异质结构的夹断电压的理论值可以基于按照通过XRD测量确定的AlxGa1-xN层的厚度和Al浓度来估算。
夹断电压Vp可以通过以下等式来计算：
Figure GDA0001426044710000032
其中：
Figure GDA0001426044710000031
即GaN的总极化密度，其中Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且q＝1.6×10-19C，即电荷常数。P总(AlGaN)是AlGaN的总极化密度，其中AlGaN是阻挡层，即AlxGa1-xN层是在Al和Ga同时流动时产生的；并且通过
Figure GDA0001426044710000041
来确定，其中Psp(AlGaN)＝xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b，即AlGaN的自发极化密度，其中x是按照通过X射线衍射(XRD)测量确定的以％计的Al含量并且Psp(AlN)＝-8.1×10-6C/cm2，即AlN的自发极化，并且Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且b＝-2.1×10-6C/cm2，即AlGaN自发极化的弯曲参数(bowing parameter)。Ppz(AlGaN)是AlGaN的压电极化，并且ε(AlGaN)≈ε(GaN)-x，即具有单位ε0的AlGaN的介电常数，其中ε(GaN)＝10.0ε0，GaN的介电常数，并且ε0＝8.884×10-14F/cm，即真空介电常数，tAlGaN是AlGaN的以cm计的厚度，并且ΦB≈(1.3x+0.84)eV≈1.04eV，肖特基势垒高度。
Al浓度相对于GaN和AlxGa1-xN的过渡区(transition zone)的厚度的斜率可以是大于20％每1nm、优选地大于20％每0.7nm、最优选地大于20％每0.5nm。
对于“过渡区”，在本文中意指在AlxGa1-xN层和GaN层之间的区域(界面)。
GaN层的厚度可以是1400nm至4000nm、优选地1400nm至3000nm、最优选地1400nm至2000nm。
GaN层可以具有98％至100％的纯度。
AlxGa1-xN层的厚度可以是5nm至35nm、优选地10nm至30nm、最优选地15nm至25nm。
AlxGa1-xN/GaN异质结构可以呈现高于1800cm2/V-s、优选地高于1850cm2/V-s或高于1900cm2/V-s的2DEG迁移率，同时2DEG密度是从约0.6E+13cm-2至约1.4E+13cm-2。
根据第二方面，提供了由AlxGa1-xN/GaN异质结构形成的半导体装置。
根据第三方面，提供了由AlxGa1-xN/GaN异质结构形成的高电子迁移率晶体管(HEMT)。
根据第四方面，提供了生产AlxGa1-xN/GaN异质结构的方法，所述AlxGa1-xN/GaN异质结构包括在GaN层上直接形成的AlxGa1-xN层。该方法包括以下步骤：提供具有第一Ga流量(flow rate)的第一Ga前体流，由此产生GaN层；使Ga前体流大体上停止；提供以第一Al流量的第一Al前体流；仅使第一Al前体流保持持续足以提供具有以下性质的异质结构的时间：1800cm2/Vs至2300cm2/Vs、优选地1900cm2/Vs至2300cm2/Vs、最优选地2000cm2/Vs至2300cm2/Vs的室温2DEG迁移率，以及与夹断电压的理论值相差0.5V或更小、优选地0.4V或更小、0.3V或更小、0.25V或更小、最优选地0.20V或更小的夹断电压，其中夹断电压的理论值是基于AlxGa1-xN/GaN异质结构的通过XRD获得的静电带图来估算的；使第一Al前体流大体上停止；以及提供以第二Al流量的第二Al前体流和以第二Ga流量的第二Ga前体流，由此形成AlxGa1-xN层。
对于“大体上停止”，在本文中意指Ga流的提供被停止至少95％、优选地至少99％、最优选地至少99.9％。
对于“在……上直接形成”，意指异质结构不包含可测量地影响异质结构的任何其它层。
该方法的优点是可以提供根据第一方面的AlxGa1-xN/GaN异质结构。
提供以第一流量的Al前体流的优点可以是产生在GaN和AlxGa1-xN之间的所谓的清晰(sharp)的Al含量过渡区或界面，从而导致具有改进的迁移率的异质结构。
第一Al前体流量以及第一Al前体流量被保持的时间是关于彼此并且关于反应器的因素例如尺寸来选择的。换言之，对于较大的反应器将需要较高的流量和/或较长的时间。
该方法可以包括提供诸如NH3前体流的氮前体流的另外的步骤。可以在提供第一Ga前体流、第一Al前体流、第二Ga前体流和第二Al前体流中的至少一个期间，至少部分地保持氮前体流。
术语“部分地保持”意指可以向上或向下调整流量。通常，可以在整个的上文提及的步骤的全部步骤中保持此氮前体流。斜升或斜降可以例如与步骤之间的过渡一起进行。
第一Al前体流可以以第一Al流量并且在一定时间期间提供，所述时间使得引入的Al的量不足以提供Al的完整的单层、优选地小于Al的单层的80％、小于Al的单层的60％、小于Al的单层的40％或小于Al的单层的20％。
对于“不足以提供完整的单层”，意指引入的材料的量不足以提供下面的表面的完全覆盖。
异质结构的夹断电压的理论值可以基于按照通过XRD测量确定的AlxGa1-xN层的厚度和Al浓度来估算。
夹断电压Vp可以通过下式来计算：
Figure GDA0001426044710000061
其中：
Figure GDA0001426044710000062
即GaN的总极化密度，其中Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且q＝1.6×10-19C，即电荷常数。P总(AlGaN)是AlGaN的总极化密度，其中AlGaN是阻挡层，即AlxGa1-xN层是在Al和Ga同时流动时产生的；并且通过
Figure GDA0001426044710000063
来确定，其中Psp(AlGaN)＝xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b，即AlGaN的自发极化密度，其中x是按照通过X射线衍射(XRD)测量确定的以％计的Al含量，并且Psp(AlN)＝-8.1×10-6C/cm2，即AlN的自发极化，并且Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且b＝-2.1×10-6C/cm2，即AlGaN自发极化的弯曲参数。Ppz(AlGaN)是AlGaN的压电极化，并且ε(AlGaN)≈ε(GaN)-x，即具有单位ε0的AlGaN的介电常数，其中ε(GaN)＝10.0ε0，GaN的介电常数，并且ε0＝8.884×10-14F/cm，即真空介电常数，tAlGaN是AlGaN的以cm计的厚度，并且ΦB≈(1.3x+0.84)eV≈1.04eV，肖特基势垒高度。
该方法可以包括在使具有第一流量的Ga前体流停止的步骤与提供具有第一流量的Al前体流的步骤之间等待0min至5min、优选地0min至3min、最优选地0min至1min的步骤。
等待的目的是从反应器除去残余的Ga。
可以进行该方法的步骤，使得GaN层的厚度是1400nm至4000nm、优选地1400nm至3000nm、最优选地1400nm至2000nm。
可以进行该步骤，使得AlxGa1-xN层的厚度是5nm至35nm、优选地10nm至30nm、最优选地15nm至25nm。
AlxGa1-xN/GaN异质结构可以通过金属有机化学气相沉积(MOCVD)来生长。
Ga前体可以是例如TMGa或TEGa。
Al前体可以是例如TMAl或TEA。
Ga前体和Al前体中的每一种通过至少一种载气例如Ar、H2或N2来提供。
在异质结构生长时，MOCVD反应器中的压力可以是10毫巴至1000毫巴、优选地30毫巴至200毫巴、最优选地50毫巴至100毫巴。
在异质结构生长时，MOCVD反应器中的压力可以是950℃至1150℃、优选地1000℃至1100℃、最优选地1020℃至1080℃。
GaN的生长速率可以是200nm/h至4000nm/h、优选地400nm/h至2000nm/h、最优选地800nm/h至1500nm/h。
AlxGa1-xN的生长速率是200nm/h至2000nm/h、优选地300nm/h至1000nm/h、最优选地400nm/h至800nm/h。
附图说明
图1a示意地图示包括AlxGa1-xN/GaN异质结构的HEMT结构。
图1b示意地图示AlxGa1-xN/GaN异质结构。
图2a示出具有扩散界面的AlxGa1-xN/GaN异质结构的高分辨率扫描透射电子显微术(STEM)照片。
图2b示出具有在AlxGa1-xN和Ga之间插入的排斥层的AlxGa1-xN/GaN异质结构的高分辨率扫描透射电子显微术(STEM)照片。
图2c示出具有清晰的界面的AlxGa1-xN/GaN异质结构的STEM照片。
图3示出铝的浓度相对于图2a-2c中的三种不同的AlxGa1-xN/GaN异质结构的界面的厚度的图。
图4示出作为AlxGa1-xN/GaN异质结构的TMAl流动时间的函数的迁移率和夹断电压。
图5示出作为AlxGa1-xN/GaN异质结构的TMAl流动时间的函数的2DEG迁移率。
图6示出作为2DEG密度的函数的DEG迁移率(圆点)和薄层电阻(sheetresistance)(三角形)。
详述
现在将更详细地解释本文公开的概念。首先，讨论了用于半导体装置的AlxGa1-xN/GaN异质结构，其后描述了用于生产AlxGa1-xN/GaN异质结构的方法，并且最后讨论了通过此方法生产的AlxGa1-xN/GaN异质结构的表征结果。
AlxGa1-xN/GaN异质结构
如上文提及的，AlxGa1-xN/GaN异质结构可以用于半导体装置，例如用于高电子迁移率晶体管(HEMT)装置。图1a示意地图示HEMT装置结构的一个实例，当从底部到顶部观察时，所述HEMT装置结构包括任选的基质11、氮化铝(AlN)成核层(nucleation layer)12、氮化镓(GaN)、缓冲层13、氮化铝镓(AlxGa1-xN)层14、以及最后GaN或氮化硅(SiN)钝化层15。
氮化镓层13可以包括靠近成核层12的缓冲层和靠近氮化铝镓层14的间隔层(spacer layer)。这样的层可以通过如对于技术人员是已知的并且因此无需在本文另外描述的掺杂来提供。
由于SiC基质的高的导热性性质，可以使用SiC基质以便有效地提取热并且使半导体装置中的温度升高最小化。SiC多型体可以是例如4H或6H。作为可选择的方案，可以使用硅、蓝宝石、N-极性GaN(N-polar GaN)或Ga-极性GaN基质。
AlN成核层的一个目的是补偿基质和GaN缓冲层之间的晶格失配，并且获得GaN缓冲层在基质上的高品质的外延生长。成核层的另一个目的是使例如GaN能够在成核层上生长。在诸如SiC的某些基质上GaN不会二维地成核，因此可能需要AlN成核层以改变表面电势，使得GaN可以生长。
GaN缓冲层的目的是通过厚层生长增进结构品质并且呈现半绝缘性质。GaN间隔层防止不利地影响2DEG迁移率的可能的捕获效应和电离杂质散射(ionized impurityscattering)。
AlGaN层的目的是诱导2DEG电子气。
GaN或SiN钝化层的目的是稳定HEMT结构的表面条件，因为表面条件影响2DEG密度。通过使用GaN或SiN钝化层，2DEG密度可以增加或减小，但2DEG迁移率将没有太大变化。
在图1b中，图示了AlxGa1-xN/GaN异质结构，其示出GaN层13和AlxGa1-xN层14。
在GaN层中的诸如氧、硅和/或碳的杂质的量可以是低的，通常约小于5·1016cm-3，即接近二次离子质谱法(SIMS)的检测限。
与GaN层相比，在AlxGa1-xN层中的诸如氧、硅和/或碳的杂质的量可以略微高些，然而这可以是不重要的，因为在AlxGa1-xN层中的杂质可以不影响AlxGa1-xN/GaN异质结构的迁移率。
用于生长AlxGa1-xN/GaN异质结构的方法
AlxGa1-xN/GaN异质结构可以通过金属有机化学气相沉积(MOCVD)来沉积，金属有机化学气相沉积还被称为金属有机气相外延(MOVPE)。MOCVD或MOVPE是化学气相沉积方法，其中固体材料通过气相前体的化学反应被沉积到基质上。该方法主要用于生长复合半导体多层结构(complex semiconductor multilayer structure)。
在MOCVD中，前体是金属-有机化合物，通常与氢化物气体例如NH3组合。用于GaN生长的前体可以是TMGa，三甲基镓，即Ga(CH3)3；或TEGa，三乙基镓Ga(C2H5)3；以及氨，NH3。用于AlxGa1-xN生长的前体可以是例如TMGa或TEGa；NH3；以及TMAl，三甲基铝，Al2(CH3)6或三乙基铝，TEA，Al2(C2H5)6。
前体通常借助于载气被传输到反应器室中，在反应器室中放置至少一种基质。流动通过前体(例如TMAl或TMGa)起泡器的诸如H2的载气的流量对于AlN可以是70ml/min，以及对于GaN可以是50ml/min。将前体流与主要载气流合并，其可以是约50l/min，用于进一步传输至反应器。
形成反应性中间体和副产物的前体的反应在基质上或在基质附近发生。反应物被吸附在基质上形成薄膜层，并且最后借助于在MOCVD系统/反应器上抽吸，副产物被传输远离基质。
在薄膜生长时MOCVD系统中的压力通常在从几毫巴一直到大气压的范围内。
反应器室可以是冷壁型(cold-wall type)或热壁型(hot-wall type)。在冷壁反应器中，基质通常从下面加热，同时反应器壁保持比基质冷。相反地，在热壁反应器中，整个反应器室即基质和反应器两者被加热。对于在本公开内容中讨论的AlxGa1-xN/GaN异质结构的生长，使用热壁VP508GFR，Aixtron反应器。反应器的背景压力(background pressure)是～1·10-4毫巴。(参考文献：Doping of Al-content AIGaN grown by MOCVD,PhD thesis,D.Nilsson,2014和维基百科)。
AlxGa1-xN/GaN异质结构的生长
现在将详细地描述通过MOCVD生长AlxGa1-xN/GaN异质结构的步骤。
将样品例如HEMT结构的一部分插入到MOCVD反应器(关于MOCVD的详细说明，参见上文)中，AlxGa1-xN/GaN异质结构将在该样品上生长。
在下文讨论的所有生产步骤期间，MOCVD反应器中的温度和压力可以是恒定的。作为实例，在AlxGa1-xN/GaN异质结构生长时，MOCVD反应器中的温度可以是1070℃，并且压力可以是50毫巴。
在下文描述的生产步骤期间，Ga前体和Al前体之一或两者可以通过至少一种载气例如H2、N2或Ar被传输至反应器，如上文描述的。
另外，前体可以在室温被提供。作为可选方案，可以加热前体中的至少一种以便增加蒸气压并因此增加不同层的生长速率。
此外，在下文讨论的步骤中，前体和/或载气的流动可以通过至少一个质量流量控制器(mass flow controller)来控制，所述至少一个质量流量控制器可以位于前体容器的每一个和反应器之间。
对将前体供应至MOCVD反应器的控制可以通过打开/关闭位于前体容器和MOCVD反应器之间的至少一个阀来进行。打开/关闭可以手动进行或通过计算机控制来进行。
为了消除爆发进入到反应器中的气体的累积，前体流可以被引导绕开主运行管线进入到二级管线(secondary line)中。此二级管线被称为排气管线(vent line)。可以在排气管线和运行管线之间提供压力平衡，以避免当气体被切换到主载气流中时，流量爆发。
在下文中所有工艺步骤期间，可以提供NH3的流。在所有生产步骤期间，NH3的流量例如2l/min可以被保持为恒定的。
步骤可以以下顺序进行：
首先，可以生长GaN层。用于产生此层的前体可以是Ga前体例如TMGa以及氨NH3。TMGa的纯度可以是大于5N，即99.999％。选择的NH3和Ga前体的流量和时间取决于许多不同的参数，例如反应器尺寸、样品/基质尺寸、前体的气体出口和样品/基质之间的距离、反应器的背景压力等。因此，在不同的实验设置中，流的流量和时间可以变化。
开始提供Ga前体和NH3可以同时发生。作为可选方案，可以在开始提供Ga前体之前提供NH3。
作为实例，Ga前体例如TMGa可以以例如3.2ml/min的第一流量被提供至反应器。NH3的流量可以是2l/min，如上文提及的。
在这些条件下，GaN层的生长速率可以是约1200nm/h，并且导致约1.6μm至1.8μm的GaN厚度。
在达到期望的GaN层的厚度之后，通过(大体上)停止向MOCVD反应器提供Ga前体，即通过将Ga前体的流切换到排气管线中来停止GaN层生长。NH3的流可以被保持在与上文相同的流量，即2l/min。
在(大体上)停止提供Ga之后，可以进行等待持续约0min至5min、通常5秒至60秒的任选步骤。此步骤的目的是借助于在MOCVD反应器/系统上抽吸，使残余的镓从反应器冲洗掉。此步骤是任选的，并且作为可选方案，无需等待就继续移动到下一步骤是可能的。
下一步骤是开始生长AlxGa1-xN层。首先，Al前体例如TMAl可以以第一流量被提供至反应器，所谓的Al的预流动(pre-flow)。
提供TMAl的此“预流动”，以便促进过渡区中从GaN到AlGaN的陡峭的(steep)Al含量过渡，但在GaN层上未完全形成AlN层。
TMAl的纯度可以大于5N，即99.999％。
选择的Al前体的流量和流动时间取决于许多不同的参数，例如反应器尺寸、样品/基质尺寸、前体的气体出口和样品/基质之间的距离、反应器的背景压力等。因此，在不同的设置中，流的流量和时间可以变化。
优选地，可以选择预流动的时间和流量，使得形成小于一个单层的ALN、优选地小于单层的80％、小于单层的60％或小于单层的40％或小于单层的20％。“AlN的单层”的定义是表面被一层的AlN覆盖。AlN的一个单层具有约0.50nm的厚度。
不同的流量和流动时间的实例可以是如下文所陈述的。
当提供AlN前体以实现0.2-1.0nm/min、优选地>0.5nm/min的生长速率(取决于前体流和反应器的性质)时，总时间可以小于1小时、优选地小于30min、小于20min、小于10min、小于5min、小于3min、小于90秒、小于60秒、小于40秒或小于30秒。
当提供AlN前体以实现0.2-1.0nm/min、优选地0.5-1.0nm/min的生长速率(取决于前体流和反应器的性质)时，总时间可以大于5秒、优选地大于10秒、大于20秒或大于30秒。
作为实例，Al前体的第一流量(所谓的预流动)可以是0.2ml/min，并且NH3的流量可以与上文相同，即约2l/min。
两种不同的起泡器用于预流动和Al前体的第二流。预流动的流量独立于第二流的流量。这可以导致～1nm/min的AlN的生长速率。
此步骤(即，Al的预流动)可以进行持续约20秒至30秒。因此，在保持流动持续20秒至30秒之后，例如通过关闭关于Al前体的阀来停止提供Al前体。提供Al前体持续20秒至30秒的此步骤在本公开内容中被称为“另外的锐化步骤(additional sharpening step)”。
然后，可以将Al前体和Ga前体两者提供至MOCVD反应器。可以同时提供前体，例如通过同时打开关于两个前体的阀。Al前体可以以第二流量来提供，所述第二流量与上文讨论的第一Al流量(预流动)相比，可以是相同的或不同的。作为实例，在此步骤提供的Al的流量可以与上文相同，即0.2ml/min。Ga前体可以以第二流量来提供，所述第二流量与第一Ga前体流量相比，可以是不同的，并且作为实例，第二GaN流量可以是1.21ml/min。第一流的流量独立于第二流的流量。
最后，当达到期望的AlxGa1-xN层的厚度时，停止提供Al前体和Ga前体。优选地，这是同时进行的。NH3的流也可以停止，或其可以被保持。
作为实例，在这些条件下，这可以导致AlxGa1-xN的～6nm/min的生长速率，其中x～0.185，以及约21nm的厚度。
AlxGa1-xN/GaN异质结构的表征
通过热壁MOCVD系统在4H半绝缘SiC基质上生长三个不同的AlxGa1-xN/GaN(x～0.17)异质结构S1、S2和S3，全部具有～28nm的厚度。关于热壁MOCVD系统和方法的详细说明在上文讨论了。
S1是没有插入排斥层AlNex的AlxGa1-xN/GaN异质结构，并且S1根据现有技术方法生长导致扩散界面。
S2是通过与S1相同的方法生长的AlxGa1-xN/GaN异质结构，但在AlxGa1-xN和GaN之间插入～2nm的排斥层AlNex(高Al含量的AlGaN)。
S3是根据本公开内容中描述的方法生长的AlxGa1-xN/GaN异质结构，即具有在同时提供Al前体和Ga前体得到AlxGa1-xN层之前，提供Al前体的预流动持续约20-30秒的所谓的另外的锐化步骤。与S1的更加扩散的界面相比，此另外的步骤导致更清晰的界面。
2DEG迁移率通常随着2DEG密度的增加而降低，特别是当2DEG密度增加到高于0.6E+13cm-2时。参见例如Maeda等人，Optical Materials 23,211，(2003))。在清晰的界面的情况下，在从0.6E+13cm-2至1.4E+13cm-2的2DEG密度的宽范围内，室温2DEG迁移率可以保持远高于1900cm2/V-s，如在图6中示出的。
用于测量半导体材料的性质的技术例如夹断电压是从例如Schroeder，D.K.：Semiconductor Material and Device Characterization，第三版，Wiley-Interscience，2006中已知的。
三个样品S1-S3通过汞-探针电容-电压(CV)测量来表征，以提取2DEG密度和夹断电压。进行非接触式涡流技术(contactless eddy-current technique)和Lehighton(LEI1610)迁移率系统，以分别测量薄层电阻(Rs)和2DEG迁移率。
三个不同的样品S1-S3的电学性质的总结在下文表2中的表中示出。
S1 S2 S3
界面 无AlN<sub>ex</sub> AlN<sub>ex</sub> 锐化的
2DEG迁移率(cm<sup>2</sup>/Vs) 1669 2190 2154
2DEG密度(cm<sup>-2</sup>) 6.34·10<sup>12</sup> 7.8·10<sup>12</sup> 6.5·10<sup>12</sup>
薄层电阻Rs(Ω/平方) 612 330 450
夹断电压(V) -3.0 -4.2 -3.1
表2.三个样品S1、S2和S3的电学性质。
通过比较样品S1和S2，清楚地看到，通过插入AlNex层，2DEG迁移率如预期地从1669cm2/Vs大大提高到2190cm2/Vs。然而，2DEG密度和夹断电压也增加了，这指示由AlNex层贡献的厚度和极化强度是不可忽略的。
另一方面，根据本文公开的方法生产的样品S3呈现与样品S1的电学性质几乎相同的电学性质，但除了S3呈现2154cm2/Vs的非常高的迁移率。此迁移率改进导致36％的Rs减小，从S1的612Ω/平方减小到S3的450Ω/平方。
为了排除此处观察到的迁移率的差异可能与先前示出的不同水平的位错散射(dislocation scattering)(L.S.Yu等人，Applied Physics Letters，73,238(1998))相关的可能性，进行了高分辨率X射线衍射摇摆曲线测量(high-resolution x-raydiffraction rocking curve measurement)。三个样品的结晶品质被确定是类似的。所有样品的(102)峰的摇摆曲线的半峰全宽是约200弧秒(arcsec)。
通过此比较，示出在不插入AlNex层的MOCVD生长的AlxGa1-xN/GaN异质结构中2DEG迁移率可以被大大地改进。
因此，与根据现有技术方法产生的不具有排斥层的异质结构(样品S1)相比，根据本文方法生产的AlxGa1-xN/GaN异质结构(样品S3)呈现同样低的夹断电压，但更低的薄层电阻。
此外，进行高分辨率扫描透射电子显微术(STEM)以研究在三个样品S1-S3的AlxGa1-xN/GaN界面处的结构特性。
在分析之前，通过标准抛光和氩离子碾磨程序来制备样品。
图2a-2c分别示出样品S1、S2和S3的STEM图像，虚线指示EDX探测方向，并且箭头指出界面。
在图2a中，示出了样品S1，即在没有提供Al的预流动的额外步骤的情况下生长的、具有扩散界面的AlxGa1-xN/GaN异质结构的STEM照片。图2b示出了样品S2，即插入排斥层的异质结构的STEM照片。在图2c中，示出了在提供Al的预流动的另外的锐化步骤下生长的样品S3的STEM照片。
如在图2a中看到的，界面是模糊的，这表明在此区域中的元素组成具有扩散特性。此外，此样品的界面，即AlxGa1-xN和GaN之间的过渡区域比图2c中示出的样品S3的界面厚。
在图2b中，具有～2nm的AlNex层的样品S2示出清晰的AlNex/GaN界面，这与图2c中的样品S3的AlNex/GaN界面类似或相同。此外，通过比较图2a和图2c，样品S3明显示出比S1更清晰的AlxGa1-xN/GaN界面。
术语“清晰的”可以通过提供从GaN层至AlxGa1-xN层或AlNex层的铝的EDX信号的过渡速率(transition rate)而更容易可视化。
在图3中示出样品S1、S2和S3的EDX线(Al浓度)与厚度的关系曲线。为了更容易比较，将三个样品的EDX光谱在x方向上彼此对齐。光谱示出Al的浓度以及在形成异质结构时Al的浓度如何增加。当比较样品S1的Al浓度与样品S3的Al浓度的增加时，看出S3的在GaN和AlXGa1-xN之间的过渡区域(即，当Al含量开始增加时)的斜率是陡峭，因此指示更清晰的界面。
此外，样品S1的斜率不像样品S3的斜率那样平滑，这指示缓慢的Al掺入导致扩散的、不均匀的Al生长。
此不均匀的Al掺入可以负面地影响AlxGa1-xN层的迁移率。
在S1中从GaN到AlGaN的Al过渡是～1.5nm，以便逐渐达到设定的AlGaN层的Al含量，而S3中的过渡是更平滑的并且小于
Figure GDA0001426044710000161
的突变(abrupt)。因此，相信如在样品S1和样品S3之间看到的迁移率差异与Al过渡的陡度相关。此建议通过以下事实被支持：高迁移率样品S3在AlxGa1-xN/GaN界面处还呈现急剧的Al过渡。
如在图3中看出的，样品S2也示出相当陡峭且平滑的斜率，这指示其具有高的迁移率。然而，在S2中，产生薄的高Al含量AlxGa1-xN层。相反地，样品S3具有陡峭且平滑的斜率，而不产生在AlxGa1-xN和GaN之间的高Al含量AlGaN层。
在基于AlGaN的HEMT结构中的界面控制
另一组样品被制备并且在下文中讨论。
使用相同的生长时间和前体流量，按照通过XRD确定的异质结构AlxGa1-xN/GaN，x～0.19，是在1070℃和50毫巴生长的。AlxGa1-xN层的厚度被确定为～21nm。
在GaN生长之后，将TMAl的预流动与NH3一起引入到MOCVD反应器中，并且Al预流动的时间从0秒至75秒变化。在这些生长条件下的AlN生长速率(从AlN成核层的厚度估算)被粗略地估算为～0.03nm/s。
使用生长中断(本文定义为任选的等待步骤)以便在GaN生长之后冲洗掉残余的Ga前体，没有观察到对电学性质的明显影响。
下文表3中的前四个样品是根据现有技术、没有Al预流动步骤来生长的，即0秒的Al预流动。
对于在该表中示出的接下来的四个样品，引入具有不同流动时间的Al的预流动。
如在表3中看出的，对于TMAl流动时间≥30秒，迁移率在约～2200cm2/Vs饱和，并且在TMAl流动时间30秒时，实现-2.1V的夹断电压和2200cm2/Vs的迁移率。
Figure GDA0001426044710000171
表3.不同样品的电学性质、生长中断时间和TMAl流动时间。
当提供Al预流动持续较长时间，≥30秒时，夹断电压显著增加，这指示太高的Al浓度，即开始形成AlN的层。
表3中示出的样品SL2、样品SL5、样品SL6、样品SL7和样品SL8的结果还在图4和图5中示出。图4示出作为TMAl流动时间的函数的AlxGa1-xN/GaN异质结构的密度和夹断电压，并且图5示出作为TMAl流动时间的函数的AlxGa1-xN/GaN异质结构的2DEG迁移率。
夹断电压的理论计算
AlxGa1-xN/GaN异质结构的夹断电压的理论值可以基于按照从通过X射线衍射XRD获得的静电带图确定的AlxGa1-xN层的厚度和Al浓度来估算。
Vp/(AlGaN的厚度)＝-e*Ns/ε0εr
然后，夹断电压的理论值可以通过以下等式来计算：
Figure GDA0001426044710000181
其中：
Figure GDA0001426044710000182
即GaN的总极化密度，其中Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化(F.Bernardini等人，Phys.Rev.B 56(R10 024-R10027))，并且q＝1.6×10-19C，即电荷常数。
P总(AlGaN)是AlGaN的总极化密度，其中AlGaN是阻挡层，即在Al和Ga同时流动时产生的AlxGa1-xN层；并且通过下式来确定：
Figure GDA0001426044710000183
其中
Psp(AlGaN)＝xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b (4)
即AlGaN的自发极化密度，其中x是按照通过X射线衍射(XRD)测量确定的以％计的Al含量，并且Psp(AlGaN)＝-8.1×10-6C/cm2，即AlN的自发极化，并且Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且b＝-2.1×10-6C/cm2，即AlGaN自发极化的弯曲参数(F.Bernardini等人，Phys.Rev.B 56(R10 024-R10027))。
Ppz(AlGaN)是AlGaN的压电极化。
ε(AlGaN)≈ε(GaN)-x (5)
即，具有单位ε0的AlGaN的介电常数，其中
ε(GaN)＝10.0ε0，GaN的介电常数(O.Ambacher,R.Dimitrov,W.Rieger等人,J.Appl.Phys.85(1999),3222-3233，并且ε0＝8.884×10-14F/cm，即真空介电常数，
tAlGaN是AlGaN的以cm计的厚度，并且
ΦB≈(1.3x+0.84)eV≈1.04eV，Ni肖特基势垒高度(参见L.S.Yu等人，AppliedPhysics Letters,73,238(1998))。
等式1可以来源于：
Figure GDA0001426044710000191
其中
ΔEc(AlGaN2-GaN)＝0如果不具有迁移率增强层，即在Al的预流动时产生的层，具有厚度T2，其中1nm≤T2≤3nm。
Figure GDA0001426044710000192
其中ΔEc(AlGaN-GaN)和ΔEc(AlGaN2-GaN)分别是AlGaN阻挡层和迁移率增强层之间的导带偏移(conduction band offset)，并且GaN，E场(AlGaN)是内置静电场(built-inelectrostatic field)。
实验/表征详细说明
AlxGa1-xN/GaN异质结构通过汞-探针电容-电压(CV)测量来表征，以提取2DEG密度和夹断电压。分别使用非接触式涡流技术和Lehighton(LEI 1610)迁移率系统来测量薄层电阻和2DEG迁移率。
GaN层的厚度通过白光干涉测量术(white-light interferometry)技术来测量。测量的分辨率是10nm。AlxGa1-xN层的厚度提取自X射线衍射(XRD)测量(详细说明见下文)和模拟拟合。
对于XRD表征，使用具有λ＝0.15406nm的CuKα1辐射的高分辨率X射线衍射计(Philips X’Pert MRD)来表征HEMT样品或HEMT片的结构。HR-XRD系统装配有分别作为一级光学部件和二级光学部件的混合镜(hybrid mirror)和三轴晶体(triple-axis crystal)，其中可以实现～0.003°(～11弧秒)的分辨率。可以使用软件Epitaxy，从样品或片的测量的2θ/ω光谱提取AlGaN阻挡物的厚度和组成，以进行测量的2θ/ω光谱的拟合。
Al浓度测量从XRD测量获得，并且Al的浓度基于层的XRD光谱来估算。通过使用软件Epitaxy拟合在测量的2θ/ω光谱中的AlGaN峰位置来确定Al的浓度。
通过使用软件Epitaxy拟合来自2θ/ω光谱中的AlGaN峰的边缘的间隔来确定AlGaN的厚度。
在装配有在300kV运行的单色化的高亮度肖特基场发射枪(XFEG)的图像和探针Cs像差校正的FEI Titan3 60-300S/TEM中进行高分辨率扫描透射电子显微术(STEM)测量。使用Super-X EDX光谱仪进行能量色散X射线(EDX)测量，并且扫描TEM(STEM)图像用高角度环形暗场(HAADF)检测器获取。

Claims (14)

1.一种AlxGa1-xN/GaN异质结构(1’)，其中x是0.10<x<0.60，
其特征在于，
所述异质结构包括在GaN层(13)上直接形成的AlxGa1-xN层(14)，
所述GaN层(13)的厚度是1400nm至4000nm，
所述AlxGa1-xN层(14)的厚度是5nm至35nm，
其中Al浓度相对于所述GaN层(13)和所述AlxGa1-xN层(14)之间的界面的厚度的斜率大于20％每1nm，
其中在所述界面的Al的量不足以完成AlN的单层，“AlN的单层”意指具有0.50nm厚度的AlN的一个层，该AlN的一个层覆盖所述GaN层的表面，
所述异质结构呈现1800cm2/Vs至2300cm2/Vs的室温2DEG迁移率，以及
与夹断电压的理论值相差0.5V或更小的夹断电压，其中所述夹断电压的理论值是基于所述AlxGa1-xN/GaN异质结构的通过X射线衍射XRD获得的静电带图来估算的，所述静电带图意指通过静电分析的完全耗尽近似。
2.根据权利要求1所述的AlxGa1-xN/GaN异质结构(1’)，其中所述异质结构的夹断电压的理论值是基于按照通过XRD测量确定的所述AlxGa1-xN层的厚度和Al浓度来估算的。
3.根据前述权利要求中任一项所述的AlxGa1-xN/GaN异质结构(1’)，其中所述理论夹断电压Vp通过以下等式来计算：
Figure FDA0003345826890000011
其中
Figure FDA0003345826890000012
即GaN的总极化密度，其中Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且q＝1.6×10-19C，即电荷常数，
P总(AlGaN)是AlGaN的总极化密度，其中AlGaN是阻挡层，即AlxGa1-xN层是在Al和Ga同时流动时产生的；并且通过下式来确定：
Figure FDA0003345826890000021
其中
Psp(AlGaN)＝xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b
即AlGaN的自发极化密度，其中x是如通过XRD测量确定的以％计的Al含量，并且Psp(AlN)＝-8.1×10-6C/cm2，即AlN的自发极化，并且Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且b＝-2.1×10-6C/cm2，即AlGaN自发极化的弯曲参数，Ppz(AlGaN)是AlGaN的压电极化，
ε(AlGaN)≈ε(GaN)-x
即具有单位ε0的AlGaN的介电常数，其中
ε(GaN)＝10.0ε0，GaN的介电常数，并且ε0＝8.884×10-14F/cm，即真空介电常数，
tAlGaN是AlxGa1-xN的以cm计的厚度，并且
ΦB≈(1.3x+0.84)eV≈1.04eV，Ni肖特基势垒高度。
4.根据权利要求1所述的AlxGa1-xN/GaN异质结构(1’)，其中2DEG迁移率高于1800cm2/V-s，而2DEG密度是从0.6E+13cm-2至1.4E+13cm-2。
5.一种半导体装置，包括根据权利要求1至4中任一项所述的AlxGa1-xN/GaN异质结构。
6.一种高电子迁移率晶体管(HEMT)，包括根据权利要求1至4中任一项所述的AlxGa1-xN/GaN异质结构。
7.一种生产AlxGa1-xN/GaN异质结构(1’)的方法，所述AlxGa1-xN/GaN异质结构(1’)包括在GaN层(13)上直接形成的AlxGa1-xN层(14)，所述方法包括以下步骤：
提供具有第一Ga流量的第一Ga前体流，由此产生所述GaN层，
使所述第一Ga前体流停止，
提供以第一Al流量的第一Al前体流，
仅使所述第一Al前体流保持在第一Al流量并且持续足以提供具有以下性质的所述异质结构的时间，所述时间使得Al浓度相对于所述GaN层(13)和所述AlxGa1-xN层(14)之间的界面的厚度的斜率大于20％每1nm，并且引入的Al的量不足以提供完全的AlN的单层，“AlN的单层”意指具有0.50nm厚度的AlN的一个层，该AlN的一个层覆盖所述GaN层的表面：
-1800cm2/Vs至2300cm2/Vs的室温2DEG迁移率，以及
-与夹断电压的理论值相差0.5V或更小的夹断电压，其中所述夹断电压的理论值是基于所述AlxGa1-xN/GaN异质结构的通过XRD获得的静电带图来估算的，所述静电带图意指通过静电分析的完全耗尽近似，
使所述第一Al前体流停止，以及
提供以第二Al流量的第二Al前体流和以第二Ga流量的第二Ga前体流，由此形成所述AlxGa1-xN层(14)，其中进行所述步骤使得
所述GaN层(13)的厚度是1400nm至4000nm，并且
所述AlxGa1-xN层(14)的厚度是5nm至35nm。
8.根据权利要求7所述的方法，包括提供氮前体流的另外的步骤，其中在提供所述第一Ga前体流、所述第一Al前体流、所述第二Ga前体流和所述第二Al前体流中的至少一个期间，保持所述氮前体流。
9.根据权利要求7或8所述的方法，其中所述异质结构(1’)的夹断电压的理论值是基于按照通过XRD测量确定的所述AlxGa1-xN层(14)的厚度和Al浓度来估算的。
10.根据权利要求7或8所述的方法，其中所述理论夹断电压Vp是通过下式来计算的：
Figure FDA0003345826890000031
其中
Figure FDA0003345826890000041
即GaN的总极化密度，其中Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且q＝1.6×10-19C，即电荷常数，
P总(AlGaN)是AlGaN的总极化密度，其中AlGaN是阻挡层，即AlxGa1-xN层是在Al和Ga同时流动时产生的；并且通过下式来确定：
Figure FDA0003345826890000042
其中
Psp(AlGaN)＝xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b
即AlGaN的自发极化密度，其中x是按照通过XRD测量确定的以％计的Al含量，并且Psp(AlN)＝-8.1×10-6C/cm2，即AlN的自发极化，并且Psp(GaN)＝-2.9×10-6C/cm2，即GaN的自发极化，并且b＝-2.1×10-6C/cm2，即AlGaN自发极化的弯曲参数，Ppz(AlGaN)是AlGaN的压电极化，
ε(AlGaN)≈ε(GaN)-x
即具有单位ε0的AlGaN的介电常数，其中
ε(GaN)＝10.0ε0，GaN的介电常数，并且ε0＝8.884×10-14F/cm，即真空介电常数，
tAlGaN是AlxGa1-xN的以cm计的厚度，并且
ΦB≈(1.3x+0.84)eV≈1.04eV，Ni肖特基势垒高度。
11.根据权利要求7至8中任一项所述的方法，包括在使处于所述第一Ga流量的所述第一Ga前体流停止的所述步骤与提供处于所述第一Al流量的所述第一Al前体流的所述步骤之间等待0min至5min的步骤。
12.根据权利要求7至8中任一项所述的方法，其中所述AlxGa1-xN/GaN异质结构(1’)是通过金属有机化学气相沉积MOCVD来生长的。
13.根据权利要求12所述的方法，其中在所述异质结构的生长时，在MOCVD反应器中的压力是10毫巴至1000毫巴。
14.根据权利要求13所述的方法，其中在所述异质结构的生长时，在所述MOCVD反应器中的温度是950℃至1150℃。
CN201580078600.2A 2015-03-31 2015-03-31 异质结构及其生产方法 Active CN107995995B8 (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/057038 WO2016155794A1 (en) 2015-03-31 2015-03-31 Heterostructure and method of its production

Publications (3)

Publication Number Publication Date
CN107995995A CN107995995A (zh) 2018-05-04
CN107995995B true CN107995995B (zh) 2022-03-04
CN107995995B8 CN107995995B8 (zh) 2022-03-25

Family

ID=52781093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078600.2A Active CN107995995B8 (zh) 2015-03-31 2015-03-31 异质结构及其生产方法

Country Status (7)

Country Link
US (1) US10403746B2 (zh)
EP (2) EP4092719A1 (zh)
JP (1) JP6736577B2 (zh)
KR (1) KR102330910B1 (zh)
CN (1) CN107995995B8 (zh)
TW (1) TW201705496A (zh)
WO (1) WO2016155794A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
EP3616243A1 (en) 2017-04-24 2020-03-04 Swegan AB Interlayer barrier
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
US10718726B2 (en) * 2017-10-13 2020-07-21 Infineon Technologies Austria Ag Method for determining the concentration of an element of a heteroepitaxial layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938413A (zh) * 2012-11-21 2013-02-20 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708810B2 (ja) * 2000-09-01 2005-10-19 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
US7777217B2 (en) 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
CN102460664B (zh) 2009-05-11 2014-08-13 同和电子科技有限公司 电子器件用外延衬底及其制造方法
JP5402454B2 (ja) * 2009-09-18 2014-01-29 コニカミノルタ株式会社 露光装置のミラーユニットおよびこれを用いた画像形成装置
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5384450B2 (ja) 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2012174705A (ja) 2011-02-17 2012-09-10 Sharp Corp 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
FR2998709B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Procede de fabrication d'un transistor a heterojonction de type normalement bloque
CN104134690B (zh) * 2014-07-22 2017-06-06 华为技术有限公司 一种高电子迁移率晶体管及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938413A (zh) * 2012-11-21 2013-02-20 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法

Also Published As

Publication number Publication date
EP3278366A1 (en) 2018-02-07
CN107995995A (zh) 2018-05-04
KR20170137128A (ko) 2017-12-12
US10403746B2 (en) 2019-09-03
TW201705496A (zh) 2017-02-01
CN107995995B8 (zh) 2022-03-25
JP2018514946A (ja) 2018-06-07
US20180358457A1 (en) 2018-12-13
JP6736577B2 (ja) 2020-08-05
EP4092719A1 (en) 2022-11-23
WO2016155794A1 (en) 2016-10-06
KR102330910B1 (ko) 2021-11-24

Similar Documents

Publication Publication Date Title
CN107995995B (zh) 异质结构及其生产方法
US9806183B2 (en) Stress control on thin silicon substrates
CN107210192B (zh) 半导体装置结构及其生产方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
US12002881B2 (en) Heterostructure for a high electron mobility transistor and a method of producing the same
Naresh-Kumar et al. Multicharacterization approach for studying InAl (Ga) N/Al (Ga) N/GaN heterostructures for high electron mobility transistors
Siddique Diamond on GaN: Heterointerface and Thermal Transport Study
Mrad et al. H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq
US20150255589A1 (en) Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
WO2018196948A1 (en) Interlayer barrier
Usov et al. InAlN/AlN/GaN heterostructures for high electron mobility transistors
Li New aspect in MOCVD of metal-and N-polar (Al, Ga) N and its device applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Chen Zhitai

Inventor after: Eric Jansen

Inventor before: Eric Jansen

Inventor before: Chen Zhitai

CB03 Change of inventor or designer information
CI03 Correction of invention patent

Correction item: Inventor

Correct: Chen Zhitai|Eric Janssen

False: Eric Janssen|Chen Zhitai

Number: 09-02

Page: The title page

Volume: 38

Correction item: Inventor

Correct: Chen Zhitai|Eric Janssen

False: Eric Janssen|Chen Zhitai

Number: 09-02

Volume: 38

CI03 Correction of invention patent