KR102330910B1 - 헤테로구조 및 그것의 제조 방법 - Google Patents

헤테로구조 및 그것의 제조 방법 Download PDF

Info

Publication number
KR102330910B1
KR102330910B1 KR1020177031480A KR20177031480A KR102330910B1 KR 102330910 B1 KR102330910 B1 KR 102330910B1 KR 1020177031480 A KR1020177031480 A KR 1020177031480A KR 20177031480 A KR20177031480 A KR 20177031480A KR 102330910 B1 KR102330910 B1 KR 102330910B1
Authority
KR
South Korea
Prior art keywords
gan
layer
heterostructure
flow
precursor
Prior art date
Application number
KR1020177031480A
Other languages
English (en)
Other versions
KR20170137128A (ko
Inventor
에릭 잔젠
제이알-타이 첸
Original Assignee
스웨간 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스웨간 에이비 filed Critical 스웨간 에이비
Publication of KR20170137128A publication Critical patent/KR20170137128A/ko
Application granted granted Critical
Publication of KR102330910B1 publication Critical patent/KR102330910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 명세서는 x가 0.10 <x <0.60, 바람직하게는 0.13 <x <0.40, 가장 바람직하게는 0.15 <x <0.25 인 AlxGa1-xN/GaN 헤테로 구조를 개시한다. 헤테로구조는 GaN 레이어 상에 직접 형성된 AlxGa1-xN 레이어를 포함한다. 헤테로 구조는 1800 내지 2300 cm2/Vs, 바람직하게는 1900 내지 2300 cm2/Vs, 가장 바람직하게는 2000 내지 2300 cm2/Vs의 상온 2DEG 이동도를 나타내고, 핀치-오프 전압은, 상기 핀치-오프 전압의 이론 값으로부터 0.5V 이하, 바람직하게는 0.4V 이하, 0.3V 이하, 0.25V 이하 또는 0.20V 이하 차이가 나고, 여기서 핀치-오프 전압의 이론 값은 상기 AlxGa1-xN/GaN 헤테로 구조의 XRD에 의해 획득된 정전 밴드 다이어그램에 기초하여 추정된다.

Description

헤테로구조 및 그것의 제조 방법{heterostructure and method of its production}
본 발명은 반도체 소자를 위한 AlxGa1-xN/GaN 헤테로구조 및 그 제조 방법에 관한 것이다.
AlxGa1-xN/GaN 헤테로구조는 우수한 고주파 및 전력 처리 능력 때문에 고 전자 이동도 트랜지스터, HEMTs(헤테로구조 또는 헤테로접합 전계 효과 트랜지스터, HFETs 로도 알려짐)와 같은, 하지만 이에 제한되지 않는, 반도체 소자의 사용에 큰 관심의 대상이된다.
AlxGa1-xN/GaN 헤테로구조의 전달 특성은 지난 20년 동안 집중적으로 연구되어왔다. 대부분의 장치 응용 분야에서 관심있는 고온 영역(> 100 K)에서 AlxGa1-xN/GaN 헤테로구조의 계면 근처에 형성된 2 차원 전자 가스(2DEG)의 이동도가 이론적으로 계산되었고, 포논 산란(phonon scattering)에 의해 궁극적으로 제한된 것으로 나타났다(L.Hsu and W. Walukiewicz, Physical Review B 56, 1520 (1997), L. Hsu and W. Walukiewicz, Journal of Applied Physics 89, 1783 (2001)).
그럼에도 불구하고, 실제로는, 합금 비배열(alloy disordering) 및 계면 거칠기를 포함한 재료의 구조적 불완전성에 관련된 다른 중요한 산란 메커니즘이 실제로 2DEG 이동도에서 두드러질 수 있다(dominate).
2DEG 밀도 및 결정질에 따른, AlxGa1-xN/GaN 헤테로구조에 대한 1300 내지 1600 cm2/Vs의 실온 2DEG 이동도가 보고되었다(N. Maeda et al, Optical Materials 23,　211, (2003), and V. M. Polyakov et al, Applied Physics Letters 97, 142112 (2010)).
GaN과 AlxGa1-xN 레이어 사이에 얇은(~1-2 nm) AlNex(Aluminum Nitride exclusion) 레이어를 삽입함으로써, 2DEG 이동도는 ~2200 cm2/Vs로 증가될 수 있다(R.S. Balmer et al, Phys. Stat. Sol. 7, 2331 (2003), X. Wang et al, Journal of Crystal Growth 298, 835 (2007) and U. Forsberg et al, Journal of Crystal Growth 311, 3007 (2009)). 이러한 개선은 AlxGa1-xN/GaN 계면 근처에서 보다 우수한 2DEG 구속(confinement) 및 보다 적은 합금 불규칙(disorder) 와 관련되어 AlGaN 장벽으로의 전자 파동 기능 침투를 감소시켜 합금 불규칙 산란을 완화시킨다.
AlNex 배제 레이어의 삽입의 단점은, 넓은 밴드 갭 특성으로 인해 HEMT 구조에서 표면 전위를 증가시킬 수 있기 때문에, 낮은 오믹(ohmic) 접촉을 얻는 것이 어렵다는 것이다. 낮은 오믹 접촉은 고주파 어플리케이션에 필수적이다. 접점 금속화 공정을 위한 AlxGa1-xN 장벽으로의 추가적인 리세스 에칭(recess etching)은 0.5Ωmm 이하의 접촉 저항을 줄이기 위해 필요하다.
따라서, 종래 기술의 AlxGa1-xN/GaN 헤테로구조의 단점이 없이, 높은 이동도를 갖는 AlxGa1-xN/GaN 헤테로구조, 및 이를 제조하는 방법을 개발하는 것이 바람직하다.
또한, 반도체 소자를 위한 AlxGa1-xN/GaN 헤테로구조를 개발하는 것이 바람직하고, 이는 더 높은 동작 주파수뿐만 아니라 보다 적은 트래핑(trapping) 및 래깅(lagging) 효과를 갖는 장치를 초래한다.
본 발명의 목적은 개선된 AlxGa1-xN/GaN 헤테로구조, 및 특히 상술된 특성 중 하나 이상의 측면에서 개선된 AlxGa1-xN/GaN 헤테로구조를 제공하는 것이다.
본 발명은 다음의 설명 및 도면들에서, 첨부된 종속항에서 설명되는 실시예들과 함께, 첨부된 독립 청구항들에 의해 정의된다.
제1 측면에 따르면, x는 0.10 <x <0.60, 바람직하게는 0.13 <x <0.40, 가장 바람직하게는 0.15 <x <0.25인 AlxGa1-xN/GaN 인 헤테로구조가 제공되고, 상기 헤테로구조는 GaN 레이어 상에 직접 형성된 AlxGa1-xN 레이어를 포함한다. 상기 헤테로구조는 1800 내지 2300 cm2/Vs, 바람직하게는 1900 내지 2300 cm2/Vs, 가장 바람직하게는 2000 내지 2300 cm2/Vs의 상온 2DEG 이동도 및, 이론 값으로부터 0.5V 이하, 바람직하게는 0.4V 이하, 0.3V 이하, 0.25V 이하 또는 0.20V 이하만큼 차이나는 핀치-오프 전압을 나타내고, 상기 핀치-오프 전압의 이론 값은 상기 AlxGa1-xN/GaN 헤테로구조의 XRD에 의해 획득된 정전 밴드 다이어그램에 기초하여 추정된다.
"헤테로구조(Heterostructure)"는 본 발명에서 두 개 이상의 상이한 반도체 물질을 포함하는 구조로서 정의된다.
"직접 형성된(on formed directly on)"은 헤테로구조가 헤테로구조에 측정 가능한 영향을 미치는 다른 레이어를 포함하지 않는다는 것을 의미한다.
"2DEG 이동도(mobility)"는 2차원에서 자유롭게 움직일 수 있는 전자가스의 이동도를 의미하지만 3차원에서 밀접하게 제한된다.
"실온(Room temperature)"은 16℃ 내지 27℃로 정의될 수 있다.
"핀치-오프 전압(pinch-off voltage)"은 전계 효과 트랜지스터의 재료 레벨에서 헤테로구조 내의 2DEG가 완전히 공핍된 전압을 의미한다. 전계 효과 트랜지스터의 소자 레벨에서, 이것은 소스와 드레인 사이의 전류 흐름이 차단되는 전압을 의미하고, 그 이유는 이러한 전극들 사이의 채널이 인가된 게이트 전압에 의해 완전히 공핍되기 때문이다.
"정전 밴드 다이어그램(electrostatic band diagram)"이란 정전 분석에 의한 완전 공핍 근사를 의미한다. 이러한 근사값은 2DEG가 적용된 핀치-오프 전압 Vp에 의해 완전히 공핍된 것을 가정하여 구한다. 이러한 분석은 공핍 영역 내, 다시 말해 상기 표면으로부터 AlGaN/GaN 계면으로의 전계 및 전계의 정전기 분포에 기초한다.
이러한 헤테로구조의 이점은 헤테로구조의 이동도를 개선하기 위해 GaN 및 AlxGa1-xN 레이어 사이에 소위 배제 레이어(exclusion layer)가 필요하지 않을 수 있다는 것이다. 또한, 이러한 헤테로구조를 포함하는 디바이스는 종래 기술의 헤테로구조와 비교하여 더 높은 동작 주파수뿐만 아니라 트래핑 및 지연 효과를 가질 수 있다.
상기 핀치-오프 전압
Figure 112017108290136-pct00121
는, 수학식
Figure 112017108290136-pct00122
에 의해 계산되고,
여기서
Figure 112017108290136-pct00123
, 즉 GaN의 전체 분극 밀도(total polarization density)이고,
여기서
Figure 112017108290136-pct00124
, 즉 GaN의 자발 분극이고,
Figure 112017108290136-pct00125
, 즉 전하 상수이고,
Figure 112017108290136-pct00126
는 AlGaN의 전체 분극 밀도이고, AlGaN은 장벽 레이어, 즉 Al 및 Ga의 동시 흐름 시에 생성된 AlxGa1-xN 레이어이고,
Figure 112017108290136-pct00127
에 의해 결정되고, 여기서
Figure 112017108290136-pct00128
, AlGaN의 자발 분극 밀도이고, 여기서
Figure 112017108290136-pct00129
는 X-선 회절(X-ray diffraction; XRD) 측정에 의해 결정된 Al % 함유량 이고,
Figure 112017108290136-pct00130
, 즉 AlN의 자발 분극이고,
Figure 112017108290136-pct00131
, 즉 GaN의 자발 분극이고,
Figure 112017108290136-pct00132
, 즉 AlGaN의 자발 분극에 대한 보잉 파라미터 (bowing parameter)이고,
Figure 112017108290136-pct00133
는 AlGaN의 압전 편광이고,
Figure 112017108290136-pct00134
, 즉 단위
Figure 112017108290136-pct00135
의 AlGaN의 유전 상수이고, 여기서
Figure 112017108290136-pct00136
, GaN의 유전 상수이고,
Figure 112017108290136-pct00137
, 즉 진공 유전율이고,
Figure 112017108290136-pct00138
은 AlGaN의 cm두께이고,
Figure 112017108290136-pct00139
eV, Ni 쇼트키 장벽 높이이다.
삭제
삭제
삭제
삭제
GaN 및 AlxGa1-xN의 전이 영역(transition zone)의 두께에 대한 Al 농도의 기울기는 1nm 당 20 % 초과, 바람직하게는 0.7nm 당 20 % 초과, 가장 바람직하게는 0.5nm 당 20 % 초과이다.
"전이 영역(transition zone)"은 AlxGa1-xN과 GaN 레이어 사이의 영역(계면)을 의미한다.
GaN 레이어의 두께는 1400 내지 4000 nm, 바람직하게는 1400 내지 3000 nm, 가장 바람직하게는 1400 내지 2000 nm 일 수 있다.
GaN 레이어는 98 % 내지 100 %의 순도를 가질 수 있다.
AlxGa1-xN 레이어의 두께는 5 내지 35nm, 바람직하게는 10 내지 30nm, 가장 바람직하게는 15 내지 25nm 일 수 있다.
AlxGa1-xN/GaN 헤테로구조는 2DEG 밀도가 약 0.6E+13 내지 약 1.4E+13cm-2인 동안 1800cm2/Vs 이상, 바람직하게는 1850 이상 또는 1900cm2/Vs 이상인 2DEG 이동도를 나타낼 수 있다.
제2 측면에 따르면, AlxGa1-xN/GaN 헤테로구조로 형성된 반도체 소자가 제공된다.
제3 측면에 따르면, AlxGa1-xN/GaN 헤테로구조로부터 형성된 고 전자 이동도 트랜지스터(High Electron Mobility Transistor; HEMT)가 제공된다.
제3 측면에 따르면, GaN 레이어 상에 직접 형성된 AlxGa1-xN 레이어를 포함하는 AlxGa1-xN/GaN 헤테로구조의 제조 방법이 제공된다. 상기 방법은 제1 Ga 유량의 제1 Ga 전구체 흐름을 제공함으로써, GaN 레이어를 생성하는 단계, 상기 Ga 전구체 흐름을 실질적으로 정지시키는 단계, 제1 Al 전구체 흐름을 제1 Al 유량으로 제공하고, 상기 헤테로구조에 1800 내지 2300 cm2/Vs, 바람직하게는 1900 내지 2300 cm2/Vs, 가장 바람직하게는 2000 내지 2300 cm2/Vs의 상온 2DEG 이동도, 및 이론 값으로부터 0.5V 이하, 바람직하게는 0.4V 이하, 0.3V 이하, 0.25V 이하 또는 0.20V 이하만큼 차이 나는 핀치-오프 전압 ―상기 핀치-오프 전압의 이론적 핀치 오프 전압의 값은 AlxGa1-xN/GaN 헤테로구조의 XRD에 의해 획득된 정전 밴드 다이어그램에 기초하여 추정 됨-을 제공하기에 충분한 시간 동안 상기 제1 Al 전구체 흐름만을 유지시키는 단계, 상기 제 1 Al 전구체 흐름을 실질적으로 정지시키는 단계 및 제2 Al 전구체 흐름을 제2 Al 유량으로 제공하고, 제2 Ga 전구체 흐름을 제 2 Ga 유량으로 제공함으로써, AlxGa1-xN 레이어를 형성하는 단계를 포함한다.
본 명세서에서 "실질적으로 정지하는(substantially stopping)"은 Ga 흐름의 공급이 적어도 95 %, 바람직하게는 적어도 99 %, 가장 바람직하게는 적어도 99.9 % 정지되는 것을 의미한다.
"직접 형성됨(formed directly on)"은 헤테로구조가 헤테로구조에 측정 가능한 영향을 미치는 다른 레이어를 포함하지 않는다는 것을 의미한다.
상기 방법의 이점은 제1 측면에 따른 AlxGa1-xN/GaN 헤테로구조가 제공될 수 있다는 것이다.
Al 전구체 흐름을 제1 유량으로 제공하는 것의 이점은 소위 첨예한(sharp) Al-함유 전이 영역 또는 GaN과 AlxGa1-xN 사이의 계면이 생성되고, 따라서 개선된 이동도를 갖는 헤테로구조를 초래할 수 있다는 것이다.
제1 Al 전구체 유량 및 이것이 유지되는 시간은 서로에 관하여, 그리고 반응기의 크기와 같은 인자에 관하여 선택된다. 다시 말해, 더 큰 반응기에 대하여 더 높은 유량 및/또는 더 긴 시간이 필요하게 될 것이다.
상기 방법은 NH3 전구체 흐름과 같은 질소 전구체 흐름을 제공하는 단계를 더 포함할 수 있다. 질소 전구체 흐름은 제1 Ga 전구체 흐름, 제1 Al 전구체 흐름, 제2 Ga 전구체 흐름 및 제2 Al 전구체 흐름 중 적어도 하나를 제공하는 동안 적어도 부분적으로 유지 될 수 있다.
용어 "부분적으로 유지됨"은 유량이 위 또는 아래로 조정될 수 있음을 의미한다. 일반적으로, 이러한 질소 전구체 흐름은 상술된 모든 단계를 통해 유지될 수 있다. 램핑 업 또는 램핑 다운이 예를 들어, 단계들 사이의 전이와 관련하여 수행될 수 있다.
제1 Al 전구체 흐름은, 제 1 Al 유량으로 Al의 완전한 모노레이어를 제공하기에는 불충분한, 바람직하게는 Al의 모노레이어의 80 % 미만, Al의 모노레이어의 60 % 미만, Al의 모노레이어의 40 % 미만 또는 Al의 모노레이어의 20 % 미만의 일정량의 Al이 유입되도록 제공될 수 있다.
"완전한 모노 레이어를 제공하기에 불충분하다(insufficient to provide a complete monolayer)"는 것은 유입된 물질의 양이 기저 표면의 완전한 커버리지를 제공하기에 불충분 함을 의미한다.
상기 헤테로구조의 핀치-오프 전압의 이론 값은 XRD 측정에 의해 결정된 AlxGa1-xN 레이어의 두께 및 Al 농도에 기초하여 추정된다.
상기 핀치-오프 전압
Figure 112017108290136-pct00140
는, 수학식
Figure 112017108290136-pct00141
에 의해 계산되고, 여기서
Figure 112017108290136-pct00142
, 즉 GaN의 전체 분극 밀도(total polarization density)이고, 여기서
Figure 112017108290136-pct00143
, 즉 GaN의 자발 분극이고,
Figure 112017108290136-pct00144
, 즉 전하 상수이다.
Figure 112017108290136-pct00145
는 AlGaN의 전체 분극 밀도이고, AlGaN은 장벽 레이어, 즉 Al 및 Ga의 동시 흐름 시에 생성된 AlxGa1-xN 레이어이고,
Figure 112017108290136-pct00146
에 의해 결정되고, 여기서
Figure 112017108290136-pct00147
, AlGaN의 자발 분극 밀도이고, 여기서
Figure 112017108290136-pct00148
는 X-선 회절(X-ray diffraction; XRD) 측정에 의해 결정된 Al % 함유량 이고,
Figure 112017108290136-pct00149
, 즉 AlN의 자발 분극이고,
Figure 112017108290136-pct00150
, 즉 GaN의 자발 분극이고,
Figure 112017108290136-pct00151
, 즉 AlGaN의 자발 분극에 대한 보잉 파라미터 (bowing parameter)이다.
Figure 112017108290136-pct00152
는 AlGaN의 압전 편광이고,
Figure 112017108290136-pct00153
, 즉 단위
Figure 112017108290136-pct00154
의 AlGaN의 유전 상수이고, 여기서
Figure 112017108290136-pct00155
, GaN의 유전 상수이고,
Figure 112017108290136-pct00156
, 즉 진공 유전율이고,
Figure 112017108290136-pct00157
은 AlGaN의 cm두께이고,
Figure 112017108290136-pct00158
eV, Ni 쇼트키 장벽 높이이다.
상기 방법은 제1 유량의 Ga 전구체 흐름을 정지시키는 단계 및 상기 제1 유속의 Al 전구체 흐름을 제공하는 단계 사이에, 0 내지 5 분, 바람직하게는 0 내지 3 분, 가장 바람직하게는 0 내지 1 분 동안 대기하는 단계를 포함할 수 있다.
대기의 목적은 반응기에서 잔여 Ga를 제거하는 것이다.
상기 방법의 단계들은 GaN 레이어의 두께는 1400 내지 4000 nm, 바람직하게는 1400 내지 3000 nm, 가장 바람직하게는 1400 내지 2000 nm가 되도록 수행될 수 있다.
상기 단계들이 AlxGa1-xN 레이어의 두께는 5 내지 35nm, 바람직하게는 10 내지 30nm, 가장 바람직하게는 15 내지 25nm가 되도록 수행될 수 있다.
상기 AlxGa1-xN/GaN 헤테로구조는 금속 유기 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 성장될 수 있다.
상기 Ga 전구체는 TMGa 또는 TEGa일 수 있다.
Al 전구체는 TMAl 또는 TEA 일 수 있다.
상기 Ga 전구체 및 상기 Al 전구체 각각은 Ar, H2 또는 N2와 같은 적어도 하나의 캐리어 기체에 의해 제공된다.
상기 헤테로구조의 성장 시 MOCVD 반응기 내의 압력은 10 내지 1000 mbar, 바람직하게는 30 내지 200 mbar, 가장 바람직하게는 50 내지 100 mbar일 수 있다.
상기 헤테로구조의 성장 시 MOCVD 반응기에서의 온도는 950 내지 1150 ℃, 바람직하게는 1000 내지 1100 ℃, 가장 바람직하게는 1020 내지 1080 ℃ 일 수 있다.
상기 GaN의 성장 속도는 200nm/h 내지 4000nm/h, 바람직하게는 400nm/h 내지 2000nm/h, 가장 바람직하게는 800 내지 1500nm/h일 수 있다.
상기 AlxGa1-xN의 성장 속도는 200 내지 2000nm/h, 바람직하게는 300 내지 1000nm/h, 가장 바람직하게는 400 내지 800nm/h이다.
도 1a는 AlxGa1-xN/GaN 헤테로구조를 포함하는 HEMT 구조를 개략적으로 도시한다.
도 1b는 AlxGa1-xN/GaN 헤테로구조를 개략적으로 도시한다.
도 2a는 확산 계면을 갖는 AlxGa1-xN/GaN 헤테로구조의 고해상도 스캐닝 투과 전자 현미경(STEM) 사진을 도시한다.
도 2b는 AlxGa1-xN과 Ga 사이에 삽입된 배제 레이어를 갖는 AlxGa1-xN/GaN 헤테로구조의 고해상도 스캐닝 투과 전자 현미경(STEM) 사진을 도시한다.
도 2c는 첨예한 계면을 갖는 AlxGa1-xN/GaN 헤테로구조의 STEM 사진을 도시한다.
도 3은 도 2a-2c의 3 개의 상이한 AlxGa1-xN/GaN 헤테로구조의 계면의 두께에 대한 알루미늄의 농도의 그래프를 도시한다.
도 4는 AlxGa1-xN/GaN 헤테로구조의 TMAl 흐름 시간의 함수로서 이동도 및 핀치 오프 전압을 도시한다.
도 5는 AlxGa1-xN/GaN 헤테로구조의 TMAl 흐름 시간의 함수로서 2DEG 이동도를 도시한다. .
도 6은 2DEG 밀도의 함수로서의 DEG 이동도(도트) 및 시트 저항 (삼각형)을 도시한다.
본 발명에 개시된 개념이 이제 더욱 상세히 설명될 것이다. 우선, 반도체 소자를위한 AlxGa1-xN/GaN 헤테로구조에 대해 논의하고, 그 후에 AlxGa1-xN/GaN 헤테로구조를 생성하는 방법을 설명하고, 이러한 방법으로 생성된 AlxGa1-xN/GaN 헤테로구조의 특성 결과를 논의한다.
Al x Ga 1-x N/GaN 헤테로구조
상술된 바와 같이, AlxGa1-xN/GaN 헤테로구조는 고 전자 이동도 트랜지스터(HEMT) 장치와 같은 반도체 장치에 사용될 수 있다. 도 1a는 HEMT 디바이스 구조의 일례를 개략적으로 도시 한 것으로서, 아래에서 위로 볼 때, 추가 기판(11), 질화 알루미늄(aluminum nitride; AlN) 핵생성 레이어(12), 질화 갈륨(gallium nitride; GaN), 버퍼 레이어(buffer layer)(13), 질화 알루미늄 갈륨 (AlxGa1-xN) 레이어(14), 마지막으로 GaN 또는 질화규소(silicon nitride; SiN) 패시베이션 레이어(passivation layer)(15)을 포함한다.
질화 갈륨 레이어(13)은 핵생성 레이어(12) 근처의 버퍼 및 질화 알루미늄 갈륨 레이어(14) 근처의 스페이서 레이어를 포함할 수 있다. 이러한 레이어는 당업자에게 공지된 바와 같이 도핑에 의해 제공될 수 있으므로, 여기서는 더 이상의 설명을 필요로 하지 않는다.
SiC 기판은 높은 열전도 특성으로 인해, 열을 효율적으로 추출하고 반도체 소자의 온도 상승을 최소화하기 위해 사용될 수 있다. SiC 폴리 타입은 예를 들어, 4H 또는 6H일 수 있다. 대안으로서, 실리콘, 사파이어, N-극 GaN 또는 Ga-극 Ga0 기판이 사용될 수 있다.
AlN 핵생성 레이어의 한 가지 목적은 기판과 GaN 버퍼 레이어 사이의 격자 부정합을 보상하고, 기판 상에 GaN 버퍼 레이어의 고품질 에피 택셜 성장을 획득하는 것이다. 핵 형성 레이어의 또 다른 목적은 그것 상에, 예를 들어 GaN의 성장을 가능하게 하는 것이다. GaN은 SiC와 같은 일부 기판에서 2-차원 적으로 핵 생성을 하지 않으므로, GaN이 성장할 수 있도록 표면 전위를 변화시키는 AlN 핵 생성 레이어가 필요할 수 있다.
GaN 버퍼 레이어의 목적은 두꺼운 레이어 성장에 의해 구조 품질을 개선하고 반-절연 특성을 나타내는 것이다. GaN 스페이서 레이어(GaN spacer layer)는 2DEG 이동도에 악영향을주는 가능한 테이핑 효과 및 이온화된 불순물 산란을 방지한다.
AlGaN 레이어의 목적은 2DEG 전자 가스를 유도하는 것이다.
GaN 또는 SiN 패시베이션 레이어의 목적은, 표면 조건이 2DEG 밀도에 영향을주기 때문에 HEMT 구조의 표면 상태를 안정화시키는 것이다. GaN 또는 SiN 패시베이션 레이어를 사용함으로써 2DEG 밀도가 증가되거나 감소될 수 있지만, 2DEG 이동도는 크게 변하지 않을 것이다.
도 1b에서, AlxGa1-xN/GaN 헤테로구조는 GaN 레이어(13) 및 AlxGa1-xN 레이어(14)를 도시한다.
GaN 레이어 내의 산소, 규소 및/또는 탄소와 같은 불순물의 양은 전형적으로 약 5·1016cm-3 미만, 다시 말해 2차 이온 질량 분광학(Secondary Ion Mass Spectroscopy; SIMS)의 검출 한계에 근접 할 수 있다.
AlxGa1-xN 레이어의 불순물, 예를 들어 산소, 규소 및/또는 탄소의 양은 GaN 레이어에 비해 약간 더 클 수 있지만, AlxGa1-xN 레이어의 불순물이 AlxGa1-xN/GaN 헤테로구조의 이동도에 영향을 미치지 않을 수 잇기 때문에 이것은 중요하지 않을 수 있다.
Al x Ga 1-x N/GaN 헤테로구조의 성장 방법
AlxGa1-xN/GaN 헤테로구조는 금속 유기 화학 기상 증착(Metal Organic Vapor Phase Epitaxy; MOVPE)으로서 공지된 금속 유기 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 증착 될 수 있다. MOCVD 또는 MOVPE는 기상 전구체의 화학 반응에 의해 고체 물질이 기판 상에 증착되는 화학 기상 증착 방법이다. 이러한 방법은 주로 복잡한 반도체 멀티레이어 구조를 성장시키는데 사용된다.
MOCVD에서, 전구체는 금속 유기 화합물이고, 전형적으로 NH3와 같은 수 소화물 가스와 조합된다. GaN 성장에 사용되는 전구체는 TMGa, 트리메틸 갈륨(trimethylgallium), 다시 말해 Ga(CH3)3 또는 TEGa, 트리 에틸 갈륨 Ga(C2H5)3 및 암모니아, NH3일 수 있다. AlxGa1-xN 성장에 사용되는 전구체는 예를 들어, TMGa 또는 TEGa, NH3 및 TMAl, 트리메틸 알루미늄, Al2(CH3)6 또는 트리에틸 알루미늄, TEA, Al2(C2H5)6일 수 있다.
전구체는 종종 캐리어 가스에 의해 적어도 하나의 기판이 배치된 반응기 챔버로 전달된다. 캐리어 가스의 유량, 예를 들어 전구체(예를 들어, TMAl 또는 TMGa) 버블러를 통해 흐르는 H2는 AlN에 대해 70ml/min 및 GaN에 대해 50ml/min일 수 있다. 전구체 흐름은 주 캐리어 가스 흐름과 합쳐지고, 이것은 반응기로의 추가 전달을 위해 50l/min 정도일 수 있다.
반응 중간체(reactive intermediates) 및 부산물을 형성하는 전구체의 반응은 기판(들) 부근에서 일어난다. 반응물은 기판 상에 흡착되어 박막 레이어를 형성하고, 최종적으로 부산물은 MOCVD 시스템/반응기로 펌핑(pumping)함으로써 기판으로부터 전달된다.
박막 성장시의 MOCVD 시스템 내의 압력은 통상적으로 수 mbar에서 대기압까지의 범위이다.
반응기 챔버는 저온-벽(cold-wall) 또는 고온-벽(hot-wall) 형태일 수 있다. 저온-벽 반응기에서, 반응기 벽은 기판보다 저온으로 유지되는 반면, 기판은 일반적으로 아래로부터 가열된다. 대조적으로, 고온-벽 반응기에서, 전체 반응기 챔버가 가열되고, 다시 말해 기판과 반응기 모두가 가열된다.
본원에서 논의된 AlxGa1-xN/GaN 헤테로구조의 성장을 위해, 고온-벽 VP508GFR, Aixtron 반응기가 사용되었다. 반응기의 주변 압력은 ~1·10-4 mbar이다. (참고 문헌: MOCVD에 의해 성장된 Al-함유 AlGaN의 도핑, PhD 논문, D. Nilsson, 2014 및 Wikipedia).
Al x Ga 1-x N/GaN 헤테로구조의 성장
이하, MOCVD에 의한 AlxGa1-xN/GaN 헤테로구조의 성장 단계를 상세히 설명한다.
샘플, 예를 들어 AlxGa1-xN/GaN 헤테로구조가 성장될 HEMT 구조의 일부분이 MOCVD 반응기에 삽입된다(MOCVD에 대한 자세한 내용은 위 참조).
MOCVD 반응기의 온도 및 압력은 아래에서 논의되는 모든 제조 단계 동안 일정할 수 있다. 예를 들어 AlxGa1-xN/GaN 헤테로구조 성장 시 MOCVD 반응기의 온도는 1070 ℃, 압력은 50mbar가 될 수 있다.
아래에서 설명되는 제조 단계 동안, Ga 및 Al 전구체 중 하나 또는 둘 모두는 상술된 바와 같이 H2, N2 또는 Ar과 같은 적어도 하나의 캐리어 가스에 의해 반응기로 전달될 수 있다.
또한, 전구체는 실온에서 제공될 수 있다. 대안으로서, 전구체 중 하나 이상을 가열하여 증기압을 증가시키고 따라서 상이한 레이어의 성장 속도를 증가시킬 수 있다.
또한, 아래에서 설명되는 단계에서, 전구체 및/또는 캐리어 가스의 흐름은 각각의 전구체 용기와 반응기 사이에 위치할 수 있는 적어도 하나의 질량 흐름 제어기에 의해 제어될 수 있다.
MOCVD 반응기에 전구체를 공급하는 제어는 전구체 용기와 MOCVD 반응기 사이에 위치한 적어도 하나의 밸브를 개/폐함으로써 수행될 수 있다. 개/폐는 수동 또는 컴퓨터 제어에 의해 수행될 수 있다.
반응기 내로 파열되는 가스의 축적을 제거하기 위해, 전구체 흐름은 주 주행 라인을 우회하는 2차 라인으로 유도될 수 있다. 이러한 2차 라인을 벤트 라인(vent line)이라 한다. 가스가 주요 캐리어 흐름으로 전환될 때 흐름 파열(flow bursts)을 피하기 위해 벤트 라인과 러닝 라인 사이에 압력 균형이 제공될 수 있다.
아래의 모든 공정 단계 동안 NH3의 흐름이 제공될 수 있다. 유량, 예를 들어 2l/min의 NH3가 모든 제조 단계들에서 일정하게 유지될 수 있다.
상기 단계들은 다음 순서로 수행될 수 있다:
먼저, GaN 레이어가 성장될 수 있다. 이러한 레이어의 제조를 위한 전구체는 Ga 전구체, 예를 들어 TMGa 및 암모니아, NH3일 수 있다. TMGa의 순도는 5N 초과, 다시 말해 99.999 % 일 수 있다. NH3 및 Ga 전구체의 선택된 유량 및 시간은 많은 상이한 파라미터, 예를 들어 반응기 크기, 샘플/기판 크기, 전구체의 가스 유출구와 샘플/기판 사이의 거리, 반응기의 백그라운드 압력 등에 의존한다. 따라서, 흐름의 유량과 시간은 실험 설정에 따라 다를 수 있다.
Ga 전구체 및 NH3의 공급 시작은 동시에 일어날 수 있다. 대안으로서, NH3는 Ga 전구체를 공급하기 시작하기 전에 제공될 수 있다.
예로서, Ga 전구체, 예를 들어 TMGa는 예를 들어 3.2 ml/min의 제1 유량으로 반응기에 제공될 수 있다. NH3의 유량은 상술된 바와 같이 2l/min 일 수 있다.
이러한 조건 하에서, GaN 레이어의 성장 속도는 약 1200nm/h 일 수 있고, 약 1.6 내지 1.8㎛의 GaN 두께를 가져온다.
GaN 레이어의 원하는 두께에 도달한 후, GaN 레이어 성장은 MOCVD 반응기로의 Ga 전구체의 공급을 (실질적으로) 중단시킴으로써, 다시 말해 Ga 전구체의 흐름을 벤트 라인으로 전환시킴으로써 중단된다. NH3의 흐름은 상기와 동일한 유량, 다시 말해 2l/min으로 유지될 수 있다.
Ga의 공급을 (실질적으로) 정지시킨 후, 약 0 내지 5 분, 통상적으로 5 내지 60 초 동안 대기하는 선택적 단계가 수행 될 수 있다. 이러한 단계의 목적은 잔류 갈륨을 MOCVD 반응기/시스템에서 펌핑(pumping)을 통해 반응기에서 버리기 위한 것이다. 이러한 단계는 선택 사항이며, 대안적으로는, 대기하지 않고 다음 단계로 넘어갈 수 있다.
다음 단계는 AlxGa1-xN 레이어의 성장을 시작하는 것이다. 먼저, Al 전구체, 예를 들어 TMAl은 제1 유량, 다시 말해 A1의 소위 프리-플로우(pre-flow)에서 반응기에 제공될 수 있다.
전이 영역(transition zon)에서 GaN으로부터 AlGaN으로의 가파른 Al 함유량 전이를 용이하게하기 위해서 TMAl의 "프리 플로우(pre-flow)"가 제공되지만, GaN 레이어 상에 AlN 레이어의 형성은 완료되지 않는다.
TMAl의 순도는 5N 초과, 다시 말해 99.999 % 일 수 있다.
Al 전구체의 선택된 유량 및 흐름 시간은 많은 상이한 파라미터 예를 들어 반응기 크기, 샘플/기판 크기, 전구체의 가스 유출구와 샘플/기판 사이의 거리, 반응기의 주변 압력 등에 의존한다. 따라서, 흐름의 유량과 시간은 다른 설정에서 다를 수 있다.
바람직하게는, 프리-플로우의 시간 및 유량은 AlN의 모노 레이어가 1 개 미만, 바람직하게는 모노 레이어의 80 % 미만, 모노 레이어의 60 % 미만, 모노 레이어의 40 % 미만, 또는 모노 레이어의 20 % 미만이되도록 선택될 수 있다. "AlN의 모노 레이어"의 정의는 표면이 AlN의 하나의 레이어로 덮여 있다는 것이다. AlN의 하나의 모노 레이어는 약 0.50 nm의 두께를 갖는다.
상이한 유량 및 흐름 시간의 예는 아래에서 설명하는 바와 같을 수 있다.
0.2-1.0 nm/min, 바람직하게는 > 0.5 nm/min의 성장 속도(전구체 흐름 및 반응기 특성에 의존)를 달성하기 위해 AlN 전구체를 제공하는 경우, 총 시간은 1 시간 미만, 바람직하게는 30 분 미만 20 분 미만, 10 분 미만, 5 분 미만, 3 분 미만, 90 초 미만, 60 초 미만, 40 초 미만 또는 30 초 미만일 수 있다.
0.2-1.0 nm/min, 바람직하게는 0.5-1.0 nm/min의 성장 속도(전구체 흐름 및 반응기 특성에 의존)를 달성하기 위해 AlN 전구체를 제공하는 경우, 총 시간은 5 초 이상, 바람직하게는 5 초 이상, 10 초, 20 초 이상 또는 30 초 이상일 수 있다.
예로서, Al 전구체의 제1 유량(소위 프리-플로우(pre-flow))은 0.2ml/min 일 수 있고, NH3의 유량은 상기, 다시 말해 약 2l / min와 같을 수 있다.
두 개의 상이한 버블러가 Al 전구체의 프리-플로우 및 제2 흐름을 위해 사용된다. 프리-플로우의 유량은 제2 유량의 유속에 독립적이다. 이것은 ~1 nm/min의 AlN 성장 속도를 가져올 수 있다.
이러한 단계(다시 말해, Al의 프리-플로우)는 약 20 내지 30 초 동안 수행될 수 있다. 따라서, 흐름을 20 초 내지 30 초 동안 유지한 후에, 예를 들어 밸브를 알루미늄 전구체로 폐쇄함으로써 Al 전구체의 제공이 중단된다. 20 내지 30 초 동안 Al 전구체를 제공하는 이러한 단계는 본 명세서에서 "추가적인 연마 단계(additional sharpening step)"로 언급된다.
이후, Al 전구체 및 Ga 전구체 모두가 MOCVD 반응기에 제공될 수 있다. 전구체는 예를 들어 동시에 두 전구체에 밸브를 열어서 동시에 제공될 수 있다. Al 전구체는 상술된 제1 Al 유량 (프리-플로우)과 비교하여 동일하거나 상이할 수있는 제2 유량으로 제공될 수 있다. 예로서, 이러한 단계에서 제공되는 Al의 유량은 상기, 다시 말해 0.2ml/min 와 같을 수 있다. Ga 전구체는 제1 Ga 전구체 유량과 비교하여 다른 제2 유량으로 제공될 수 있고, 일예로서 제2 GaN 유량은 1.21 ml/min 일 수 있다. 제 1 흐름의 유량은 제2 흐름의 유량에 독립적이다.
마지막으로, 원하는 두께의 AlxGa1-xN 레이어에 도달하면, Al 전구체 및 Ga 전구체의 공급이 정지된다. 바람직하게는 동시에 수행된다. NH3의 흐름은 정지되거나 유지될 수 있다.
일예로서, 이러한 조건 하에서, 이는 약 x~0.185의 AlxGa1-xN의 ~6nm/min의 성장 속도 및 약 21nm의 두께를 초래할 수 있다.
Al x Ga 1-x N/GaN 헤테로구조의 특성
고온-벽 MOCVD 시스템에 의해 두께가 ~28 nm 인 3 개의 다른 AlxGa1-xN/GaN (x~0.17) 헤테로구조 S1, S2 및 S3를 4H 반-절연 SiC 기판에서 성장시켰다. 고온-벽 MOCVD 시스템 및 방법에 대한 세부 사항은 상술된 바와 같다.
S1은 배타 레이어, AlNex이 삽입되지 않은 AlxGa1-xN/GaN 헤테로구조고, 확산 계면을 초래하는 종래 기술의 방법에 따라 성장된다.
S2는 S1과 동일한 방법으로 성장되었지만 AlxGa1-xN과 GaN 사이에 ~2 nm의 배타 레이어 AlNex(고-Al-함유 AlGaN)이 삽입된 AlxGa1-xN/GaN 헤테로구조이다.
S3는 본 명세서에 기재된 방법에 따라 성장된 AlxGa1-xN/GaN 헤테로구조이고, 동시에 Al 및 Ga 프리 커서를 제공하기 전에 다시 말해 약 20 내지 30 초 동안 Al 전구체의 프리-플로우(pre-flow)를 제공하는 이른바 추가적 첨예화 단계로 AlxGa1-xN 레이어를 만든다. 이러한 추가적인 단계는 S1의보다 확산된 계면과 비교하여보다 첨예한 계면을 제공한다.
2DEG 이동도는 2DEG 밀도가 0.6E+13cm-2 이상으로 증가할 때 2DEG 밀도가 증가하면 감소한다. (예를 들어, Maeda et al, Optical Materials 23, 211, (2003) 참조). 도 6에 보여진 바와 같이, 첨예한 계면에서, 상온 2DEG 이동도는 0.6E+13에서 1.4E+13cm-2까지의 광범위한 2DEG 밀도에서 1900 cm2/V-s보다 훨씬 높게 유지될 수 있다.
핀치 오프 전압과 같은 반도체 물질의 특성을 측정하기위한 기술은 예를 들어 Schroeder, D.K. : Semiconductor Material and Device Characterization, Third Edition, Wiley-Interscience, 2006에 공지되어있다.
3 개의 샘플 S1-S3는 2DEG 밀도 및 핀치-오프 전압을 추출하기 위해 머큐리-프로브(mercury-probe) 커패시턴스-전압(capacitance-voltage; CV) 측정에 의해 특성화된다. 비접촉식 와전류 기술과 Lehighton(LEI 1610) 이동도 시스템을 수행하여 시트 저항(Rs)과 2DEG 이동도를 각각 측정한다.
3 개의 상이한 샘플 S1-S3의 전기적 특성의 요약은 아래 표 2의 표에 도시된다.
Figure 112017107397638-pct00039
표 2. 3 개의 샘플 S1, S2 및 S3의 전기적 특성.
샘플 S1과 S2를 비교하면, AlNex 레이어를 삽입함으로써 2DEG 이동도가 예상대로 1669에서 2190 cm2/Vs로 크게 증가하는 것을 알 수 있다. 하지만, 2DEG 밀도와 핀치-오프 전압도 증가하여, AlNex 레이어에 기인하는 두께와 분극 강도가 무시할 수 없다는 것을 나타낸다.
한편, 2154 cm2/Vs의 매우 높은 이동도를 나타낸다는 점을 제외하고, 본원에 개시된 방법에 따라 제조된 샘플 S3은 샘플 S1과 거의 동일한 전기적 특성을 나타낸다. 이러한 이동도 향상으로 612Ω/square 의 S1에서 450Ω/square 의 S3까지 Rs의 36 % 감소를 야기한다.
여기서 관찰된 이동도의 차이가 이전에 보여진 바와 같이(L.S. Yu et al, Applied Physics Letters, 73, 238 (1998)), 다양한 레벨의 전위 산란과 관련될 가능성을 배제하기 위해, 고-해상도 x-선 회절 요동 곡선 측정이 실시된다. 3 개의 샘플의 결정질이 유사한 것으로 확인되었다. 모든 샘플에 대한 (102) 피크의 록킹 커브의 반값의 전폭은 약 200 arcsec이다.
이러한 비교에 의해, AlNex 레이어를 삽입하지 않은 MOCVD-성장 AlxGa1-xN/GaN 헤테로구조에서 2DEG 이동도가 크게 개선될 수 있음이 보여진다.
따라서, 본 발명의 방법에 따라 제조된 AlxGa1-xN/GaN 헤테로구조(샘플 S3)는 배제 레이어가 없는 종래 기술의 방법에 따라 제조된 헤테로구조와 비교하여 동일한 낮은 핀치-오프 전압을 나타내지만 시트 저항이 낮다(샘플 S1).
또한, 3 개의 샘플 S1-S3의 AlxGa1-xN/GaN 계면에서의 구조적 특성을 조사하기 위해 고해상도 스캐닝 투과 전자 현미경(scanning transmission electron micro-scopy; STEM)을 수행한다.
분석 전에, 표준 연마 및 아르곤 이온 분쇄 공정에 의해 샘플을 제조 하였다.
도 2a-도 2c는 각각 샘플 S1, S2 및 S3의 STEM 이미지를 도시하고, 점선은 EDX 프로빙 방향 및 계면을 지시하는 화살표를 나타낸다.
도 2a에서, 샘플 S1의 STEM 사진, 다시 말해 Al의 프리-플로우를 제공하는 추가 단계없이 성장된 확산 계면을 갖는 AlxGa1-xN/GaN 헤테로구조가 도시되어있다. 도 2b는 샘플 S2의 STEM 사진, 다시 말해 배제 레이어가 삽입된 헤테로구조를 도시한다. 도 2c에는 Al의 프리-플로우를 제공하는 추가적인 첨예화 단계(sharpening step)로 성장한 샘플 S3의 STEM 사진이 도시되어있다.
도 2a에서 알 수 있듯이, 계면은 모호하고, 이러한 영역의 원소 조성이 확산 특성을 갖는다는 것을 암시한다. 더욱이, 이러한 샘플의 계면, 다시 말해 AlxGa1-xN과 GaN 사이의 전이 영역은 도 2c에 도시된 샘플 S3의 계면보다 두껍다.
~2nm의 AlNex 레이어를 갖는 샘플 S2는 도 2c의 샘플 S3의 AlNex/GaN 계면과 유사하거나 동일한 도 2b의 샘플 AlNex/GaN 계면을 보여준다. 또한, 도 2a와 도 2c를 비교하면, 샘플 S3은 명백하게 S1보다 더 첨예한 AlxGa1-xN/GaN 계면을 나타낸다.
용어 "첨예한(sharp)"은 GaN 레이어로부터 AlxGa1-xN 레이어 또는 AlNex 레이어로의 알루미늄의 EDX 신호의 전이 속도를 나타냄으로써보다 쉽게 가시화 될 수있다.
EDX 라인(Al 농도) 대 샘플 S1, S2 및 S3의 두께는 도 3에 보여진다. 세 샘플의 EDX 스펙트럼은 x 방향으로 서로 정렬되어 더 쉽게 비교할 수 있다. 스펙트럼은 이종 구조의 형성 시 Al의 농도와 그것의 증가를 보여준다. 샘플 S1의 Al 농도의 증가를 샘플 S3의 Al 농도와 비교할 때(다시 말해, Al 함량이 증가하기 시작할 때), S3의 GaN과 AlxGa1-xN 사이의 전이 구역에서의 기울기가 가파르므로 더 첨예한 계면을 나타낸다. 또한, 샘플 S1의 기울기는 샘플 S3의 기울기만큼 부드럽지 않아, 확산에서의 느린 Al 결합, 불균일 Al 성장을 나타낸다. 이러한 불균일 Al 결합은 AlxGa1-xN 레이어의 이동도에 부정적으로 영향을 줄 수 있다.
S1에서 GaN으로부터 AlGaN으로의 Al 전이는 AlGaN 레이어의 설정 Al 함량에 점차적으로 도달하기 위해 ~ 1.5 nm인 반면에, S3에서의 전이는 보다 부드럽고 5
Figure 112017107397638-pct00040
미만이다. 따라서, 샘플 S1과 S3 사이에서 보이는 이동도 차이는 Al 전이의 갑작스러운 정도와 관련이 있다고 여겨진다. 이러한 제안은 고 이동도 샘플 S3이 AlxGa1-xN/GaN 계면에서 급격한 Al 전이를 나타내는 사실에 의해 또한 뒷받침된다.
도 3에 보여진 것과 같이, 샘플 S2는 다소 급격하고 부드러운 슬로프를 나타내어 높은 이동도를 나타낸다. 하지만, S2에서 얇은 고 Al-함유 AlxGa1-xN 레이어가 생성되었다. 대조적으로, 샘플 S3은 AlxGa1-xN과 GaN 사이에 고 Al-함유 AlGaN 레이어를 생성하지 않으면서 급격하고 부드러운 기울기를 갖는다.
AlGaN-기반 HEMT 구조의 계면 제어
또 다른 세트의 샘플이 준비되었고 아래에서 설명된다. XRD에 의해 결정된 AlxGa1-xN/GaN, x~0.19, 헤테로구조는 동일한 성장 시간 및 전구체 유량을 사용하여 1070 ℃ 및 50 mbar에서 성장되었다. AlxGa1-xN 레이어의 두께는 ~ 21nm로 결정되었다.
NH3와 함께 TMAl의 프리-플로우는 GaN 성장 후 Al 프리-플로우의 시간이 0에서 75 초까지 변한 후에 MOCVD 반응기로 도입되었다. AlN 핵생성 레이어의 두께로부터 추정된 이러한 성장 조건에서의 AlN 성장 속도는 ~0.03 nm/s로 대략 추정되었다.
GaN 성장 후 잔류 Ga 전구체를 제거하기 위해 성장 중단(여기서는 선택적 대기 단계로 정의 됨)을 사용하여 전기적 특성에 중대한 영향이 관찰되지 않았다.
아래 표 3의 처음 4 개 샘플은 Al 프리-플로우 단계없이, 다시 말해 0 초의 Al 프리-플로우로 종래 기술에 따라 성장되었다.
표에 도시된 다음 4 개의 샘플에 대하여, 상이한 흐름 시간의 A1의 프리-플로우가 도입되었다.
표 3에 보이는 바와 같이, 이동도는 TMAl 흐름 시간이 30 초 이상이고, TMAl 흐름 시간이 30 초인 경우 ~2200 cm2/Vs에서 포화되고, -2.1 V의 핀치-오프 전압과 2200 cm2/Vs의 이동도가 달성된다.
Figure 112017107397638-pct00041
표 3. 다른 샘플의 전기 특성, 성장 중단 시간 및 TMAl 흐름 시간.
30 초 이상의 장시간 동안 Al 프리-플로우를 제공할 때, 핀치-오프 전압은 상당히 증가하여, 너무 높은Al 농도를 나타내고, 다시 말해 AlN의 레이어가 형성되기 시작한다.
도 4 및 도 5에 표 3에 나타낸 샘플 SL2, SL5, SL6, SL7 및 SL8의 결과를 또한 나타내었다. 도 4는 AlxGa1-xN/GaN 헤테로구조의 TMAl 유동 시간 및 TMAl 유동 시간의 함수로서 밀도 및 핀치-오프 전압을 도시한다. 도 5는 AlxGa1-xN/GaN 헤테로구조의 TMAl 흐름 시간의 함수로서 2DEG 이동도를 보여준다.
핀치-오프 전압의 이론적 계산
AlxGa1-xN/GaN 헤테로구조의 핀치-오프 전압의 이론 값은, X-선 회절(X-ray diffraction; XRD)에 의해 얻어진 정전기 밴드 다이어그램으로부터 결정된 AlxGa1-xN 레이어의 두께 및 Al 농도에 기초하여 추정될 수 있다.
Vp/(AlGaN의 두께) = -e * Ns/
Figure 112017107397638-pct00042
Figure 112017107397638-pct00043
핀치-오프 전압의 이론 값은 다음 방정식에 의해 계산된다:
Figure 112017108290136-pct00159

여기서:
Figure 112017108290136-pct00160

즉, GaN의 전체 분극 밀도, 여기서
Figure 112017108290136-pct00161
, 즉 GaN의 자발 분극(F. Bernardini et al, Phys. Rev. B 56 (R10　024-R10027)), 및
Figure 112017108290136-pct00162
, 즉 전하 상수를 나타낸다.
Figure 112017108290136-pct00163
는 AlGaN1의 총 분극 밀도이고, 여기서 AlGaN1은 장벽 레이어, 즉 Al 및 Ga의 동시 흐름 시에 생성되는 AlxGa1-xN 레이어이고, 다음 식에 의해 결정되고,
Figure 112017108290136-pct00164
(3)
여기서
Figure 112017108290136-pct00165
(4)
여기서
Figure 112017108290136-pct00166
, AlGaN의 자발 분극 밀도이고, 여기서
Figure 112017108290136-pct00167
는 X-선 회절(X-ray diffraction; XRD) 측정에 의해 결정된 Al % 함유량 이고,
Figure 112017108290136-pct00168
, 즉 AlN의 자발 분극이고,
Figure 112017108290136-pct00169
, 즉 GaN의 자발 분극이고,
Figure 112017108290136-pct00170
, 즉 AlGaN의 자발 분극에 대한 보잉 파라미터 (bowing parameter)이고,
Figure 112017108290136-pct00171
는 AlGaN의 압전 편광이다.
Figure 112017108290136-pct00172
(5)
즉 단위
Figure 112017108290136-pct00173
의 AlGaN의 유전 상수이고, 여기서
Figure 112017108290136-pct00174
, GaN의 유전 상수이고(O. Ambacher, R. Dimitrov, W. Rieger et al, J. Appl. Phys.85 (1999), 3222-3233),
Figure 112017108290136-pct00175
, 즉 진공 유전율이고,
Figure 112017108290136-pct00176
은 AlGaN의 cm두께이고,
Figure 112017108290136-pct00177
eV, Ni 쇼트키 장벽 높이이다(L.S. Yu et al, Applied Physics Letters, 73, 238 (1998) 참조).
방정식 1은 다음으로부터 유도될 수 있다:
Figure 112017108290136-pct00178
, 여기서
Figure 112017108290136-pct00179
이고, 이동도 향상 레이어를 가지지 않는 경우, 즉 A1의 프리-플로우 시에 생성된 두께 T2를 갖고, 여기서 1 nm
Figure 112017108290136-pct00180
T2
Figure 112017108290136-pct00181
3 nm이다.
Figure 112017108290136-pct00182

Figure 112017108290136-pct00183

Figure 112017108290136-pct00184

여기서
Figure 112017108290136-pct00185
및
Figure 112017108290136-pct00186
는 각각 AlGaN 장벽 레이어와 이동도 향상 레이어 사이의 전도 밴드 오프셋이며, GaN,
Figure 112017108290136-pct00187
은 내장된 정전기 장이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
실험적/특성화 세부 정보
AlxGa1-xN/GaN 헤테로구조는 2DEG 밀도와 핀치-오프 전압을 추출하기 위해 머큐리-프로브 캐패시턴스-전압(CV) 측정으로 특성화 되었다. 비접촉식 와전류 기술과 Lehighton(LEI 1610) 이동성 시스템을 사용하여 시트 저항 및 2DEG 이동성을 각각 측정했다.
GaN 레이어의 두께는 백색광 상호 간섭 측정법에 의해 측정되었다. 측정의 분해능은 10 nm였다. AlxGa1-xN 레이어의 두께는 X-선 회절(XRD) 측정(자세한 내용은 아래 참조)과 시뮬레이션 피팅에서 추출했다.
XRD 특성화를 위해 Cu Kαl 방사의 λ= 0.15406nm를 갖는 고해상도 X-선 회절기(Philips X'Pert MRD)를 사용하여 HEMT 샘플 또는 웨이퍼의 구조를 특성화했다. HR-XRD 시스템은 ~0.003o(~11 arcsec)의 분해능을 얻을 수있는 1 차 광학계와 2 차 광학계로서 각각 하이브리드 미러와 3 중 축 크리스털을 갖고 있다. AlGaN 장벽의 두께와 조성은 측정된 29θ/ω 스펙트럼의 피팅을 수행하기 위해 소프트웨어 Epitaxy를 사용하여 샘플 또는 웨이퍼의 측정 된 2θ/ω 스펙트럼에서 추출할 수 있다.
Al 농도 측정은 XRD 측정으로부터 얻어졌고, Al의 농도는 레이어의 XRD 스펙을 기초로 평가되었다. Al의 농도는 Epitaxy 소프트웨어를 사용하여 측정된 2θ/ω 스펙트럼에서 AlGaN 피크 위치를 맞추어서 결정되었다.
AlGaN의 두께는 소프트웨어 인 Epitaxy를 사용하여 2θ/ω 스펙트럼에서 AlGaN 피크로부터의 무늬의 간격을 맞추어 결정되었다.
300kV에서 작동하는 단색화된 고휘도 쇼트키 전계 방출 건(Schottky field emission gun; XFEG)이 장착된 이미지 및 프로브 Cs 수차 보정 FEI Titan3 60-300 S/TEM에서 고해상도 스캐닝 투과 전자 현미경(scanning transmission electron microscopy; STEM) 측정이 수행되었다. Super-X EDX 분광기를 사용하여 EDX(energy dispersive x-ray) 측정을 수행하고 HAADF(high angle annular dark field) 검출기로 스캔 TEM(STEM) 이미지를 수집했다.

Claims (25)

  1. AlxGa1-xN/GaN 헤테로구조(1')에 있어서, x는 0.10 <x <0.60이고, 상기 헤테로구조는 GaN 레이어(13) 상에 직접 형성된 AlxGa1-xN 레이어(14)를 포함하고,
    상기 GaN 레이어(13)의 두께는 1400 내지 4000 nm이고,
    AlxGa1-xN 레이어(14)의 두께는 5 내지 35nm이고,
    상기 GaN 레이어(13) 및 상기 AlxGa1-xN 레이어(14) 사이의 계면(interface)의 두께에 대한 Al 농도의 기울기(slope)는 1nm 당 20 % 초과이고,
    상기 계면에서의 Al의 양은 AlN의 모노레이어를 완성시키기에 불충분하고, AlN의 모노레이어는, 기저 표면을 커버하는, 0.50nm의 두께를 갖는 AlN의 하나의 레이어를 의미하고,
    상기 헤테로구조는 1800 내지 2300 cm2/Vs의 상온 2DEG 이동도 및,
    이론 값으로부터 0.5V 이하만큼 차이나는 핀치-오프 전압을 나타내고, 상기 핀치-오프 전압의 이론 값은, 정전기 분석에 의한 완전 공핍 근사를 의미하는, 상기 AlxGa1-xN/GaN 헤테로구조의 X-선 회절(XRD)에 의해 획득된 정전기 밴드 다이어그램에 기초하여 추정되는 것을 특징으로 하는
    AlxGa1-xN/GaN 헤테로구조(1').
  2. 제1항에 있어서,
    상기 헤테로구조의 핀치-오프 전압의 이론 값은 XRD 측정에 의해 결정된 AlxGa1-xN 레이어의 두께 및 Al 농도에 기초하여 추정되는
    AlxGa1-xN/GaN 헤테로구조(1').
  3. 제2항에 있어서,
    핀치-오프 전압의 이론 값
    Figure 112021049500285-pct00188
    는, 수학식
    Figure 112021049500285-pct00189

    에 의해 계산되고, 여기서
    Figure 112021049500285-pct00190
    ,
    즉 GaN의 전체 분극 밀도(total polarization density)이고, 여기서
    Figure 112021049500285-pct00191
    , 즉 GaN의 자발 분극이고,
    Figure 112021049500285-pct00192
    , 즉 전하 상수이고,
    Figure 112021049500285-pct00193
    는 AlGaN의 전체 분극 밀도이고, AlGaN은 장벽 레이어, 즉 Al 및 Ga의 동시 유동 시에 생성된 AlxGa1-xN 레이어이고,
    Figure 112021049500285-pct00194

    에 의해 결정되고, 여기서
    Figure 112021049500285-pct00195
    ,
    즉 AlGaN의 자발 분극 밀도이고, 여기서
    Figure 112021049500285-pct00196
    는 XRD 측정에 의해 결정된 Al % 함유량 이고,
    Figure 112021049500285-pct00197
    , 즉 AlN의 자발 분극이고,
    Figure 112021049500285-pct00198
    , 즉 GaN의 자발 분극이고,
    Figure 112021049500285-pct00199
    , 즉 AlGaN의 자발 분극에 대한 보잉 파라미터 (bowing parameter)이고,
    Figure 112021049500285-pct00200
    는 AlGaN의 압전 편광이고,
    Figure 112021049500285-pct00201
    ,
    즉 단위
    Figure 112021049500285-pct00202
    의 AlGaN의 유전 상수이고, 여기서
    Figure 112021049500285-pct00203
    , GaN의 유전 상수이고,
    Figure 112021049500285-pct00204
    , 즉 진공 유전율이고,
    Figure 112021049500285-pct00205
    은 AlxGa1-xN의 cm두께이고,
    Figure 112021049500285-pct00206
    eV, Ni 쇼트키 장벽 높이인
    AlxGa1-xN/GaN 헤테로구조(1').
  4. 제1항에 있어서,
    2DEG 이동도는 1800cm2/V-s를 넘고, 2DEG 밀도는 0.6E + 13 내지 1.4E + 13cm-2 인
    AlxGa1-xN/GaN 헤테로구조(1').
  5. 제1항 내지 제4항 중 어느 한 항에 따른 AlxGa1-xN/GaN 헤테로구조를 포함하는
    반도체 소자.
  6. 제1항 내지 제4항 중 어느 한 항에 따른 AlxGa1-xN/GaN 헤테로구조를 포함하는
    고 전자 이동도 트랜지스터(High Electron Mobility Transistor; HEMT).
  7. GaN 레이어(13) 상에 직접 형성된 AlxGa1-xN 레이어(14)를 포함하는 AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법에 있어서,
    제1 Ga 유량의 제1 Ga 전구체 흐름을 제공함으로써, GaN 레이어를 생성하는 단계;
    상기 제1 Ga 전구체 흐름을 정지시키는 단계;
    제1 Al 전구체 흐름을 제1 Al 유량으로 제공하는 단계;
    상기 GaN 레이어(13) 및 상기 AlxGa1-xN 레이어(14) 사이의 계면(interface)의 두께에 대한 Al 농도의 기울기(slope)가 1nm 당 20 % 초과가 되고, 유입된 Al의 양이 완전한 AlN의 모노레이어 -AlN의 모노레이어는, 기저 표면을 커버하는, 0.50nm의 두께를 갖는 AlN의 하나의 레이어를 의미함-를 제공하기에 불충분하도록, 제 1 Al 전구체 흐름만을 제 1 Al 유량 및 일정 시간 동안, 상기 헤테로구조에 다음을 제공하기에 충분한 시간 동안, 유지하는 단계:
    1800 내지 2300 cm2/Vs의 상온 2DEG 이동도, 및
    이론 값으로부터 0.5V 이하만큼 차이 나는 핀치-오프 전압 -상기 핀치-오프 전압의 이론 값은, 정전기 분석에 의한 완전 공핍 근사를 의미하는, AlxGa1-xN/GaN 헤테로구조의 XRD에 의해 획득된 정전기 밴드 다이어그램에 기초하여 추정됨-,
    상기 제 1 Al 전구체 흐름을 정지시키는 단계; 및
    제2 Al 전구체 흐름을 제2 Al 유량으로 제공하고, 제2 Ga 전구체 흐름을 제 2 Ga 유량으로 제공함으로써, AlxGa1-xN 레이어(14)를 형성하는 단계
    를 포함하고,
    상기 단계들은, 상기 GaN 레이어(13)의 두께가 1400 내지 4000 nm이 되고, AlxGa1-xN 레이어(14)의 두께가 5 내지 35nm이 되도록 수행되는
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  8. 제7항에 있어서,
    NH3와 같은 질소, 전구체 흐름을 제공하는 단계를 더 포함하고, 여기서 상기 제1 Ga 전구체 흐름, 상기 제 1 Al 전구체 흐름, 상기 제 2 Ga 전구체 흐름 및 상기 제2 Al 전구체 흐름 중 적어도 하나를 제공하는 동안 질소 전구체 흐름이 유지되는
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 헤테로구조(1')의 핀치-오프 전압의 이론 값은 XRD 측정에 의해 결정된 AlxGa1-xN 레이어(14)의 두께 및 Al 농도에 기초하여 추정되는
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  10. 제9항에 있어서,
    상기 이론적 핀치-오프 전압
    Figure 112021049500285-pct00207
    는, 수학식
    Figure 112021049500285-pct00208

    에 의해 계산되고, 여기서
    Figure 112021049500285-pct00209
    ,
    즉 GaN의 전체 분극 밀도(total polarization density)이고, 여기서
    Figure 112021049500285-pct00210
    , 즉 GaN의 자발 분극이고,
    Figure 112021049500285-pct00211
    , 즉 전하 상수이고,
    Figure 112021049500285-pct00212
    는 AlGaN의 전체 분극 밀도이고, AlGaN은 장벽 레이어, 즉 Al 및 Ga의 동시 유동 시에 생성된 AlxGa1-xN 레이어이고,
    Figure 112021049500285-pct00213

    에 의해 결정되고, 여기서
    Figure 112021049500285-pct00214
    ,
    즉 AlGaN의 자발 분극 밀도이고, 여기서
    Figure 112021049500285-pct00215
    는 XRD 측정에 의해 결정된 Al % 함유량 이고,
    Figure 112021049500285-pct00216
    , 즉 AlN의 자발 분극이고,
    Figure 112021049500285-pct00217
    , 즉 GaN의 자발 분극이고,
    Figure 112021049500285-pct00218
    , 즉 AlGaN의 자발 분극에 대한 보잉 파라미터 (bowing parameter)이고,
    Figure 112021049500285-pct00219
    는 AlGaN의 압전 편광이고,
    Figure 112021049500285-pct00220
    ,
    즉 단위
    Figure 112021049500285-pct00221
    의 AlGaN의 유전 상수이고, 여기서
    Figure 112021049500285-pct00222
    , GaN의 유전 상수이고,
    Figure 112021049500285-pct00223
    , 즉 진공 유전율이고,
    Figure 112021049500285-pct00224
    은 AlxGa1-xN의 cm두께이고,
    Figure 112021049500285-pct00225
    eV, Ni 쇼트키 장벽 높이인
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  11. 제7항에 있어서,
    상기 제1 Ga 유량의 상기 제1 Ga 전구체 흐름을 정지시키는 단계 및 상기 제1 Al 유량의 상기 제1 Al 전구체 흐름을 제공하는 단계 사이에, 0 내지 5 분 동안 대기하는 단계를 포함하는
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  12. 제7항에 있어서,
    상기 AlxGa1-xN/GaN 헤테로구조(1')는 금속 유기 화학 기상 증착(Metal Organic Chemical Vapor Deposition, MOCVD)에 의해 성장되는
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  13. 제7항에 있어서,
    상기 헤테로구조의 성장 시 MOCVD 반응기 내의 압력은 10 내지 1000 mbar인
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  14. 제7항에 있어서,
    상기 헤테로구조의 성장 시 MOCVD 반응기에서의 온도는 950 내지 1150 ℃인
    AlxGa1-xN/GaN 헤테로구조(1')의 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020177031480A 2015-03-31 2015-03-31 헤테로구조 및 그것의 제조 방법 KR102330910B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/057038 WO2016155794A1 (en) 2015-03-31 2015-03-31 Heterostructure and method of its production

Publications (2)

Publication Number Publication Date
KR20170137128A KR20170137128A (ko) 2017-12-12
KR102330910B1 true KR102330910B1 (ko) 2021-11-24

Family

ID=52781093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031480A KR102330910B1 (ko) 2015-03-31 2015-03-31 헤테로구조 및 그것의 제조 방법

Country Status (7)

Country Link
US (1) US10403746B2 (ko)
EP (2) EP4092719A1 (ko)
JP (1) JP6736577B2 (ko)
KR (1) KR102330910B1 (ko)
CN (1) CN107995995B8 (ko)
TW (1) TW201705496A (ko)
WO (1) WO2016155794A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
EP3616243A1 (en) 2017-04-24 2020-03-04 Swegan AB Interlayer barrier
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
US10718726B2 (en) * 2017-10-13 2020-07-21 Infineon Technologies Austria Ag Method for determining the concentration of an element of a heteroepitaxial layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US20120132962A1 (en) * 2010-11-30 2012-05-31 Sanken Electric Co., Ltd Method of Manufacturing Semiconductor Device and Semiconductor Device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
US7777217B2 (en) 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
CN102460664B (zh) 2009-05-11 2014-08-13 同和电子科技有限公司 电子器件用外延衬底及其制造方法
JP5402454B2 (ja) * 2009-09-18 2014-01-29 コニカミノルタ株式会社 露光装置のミラーユニットおよびこれを用いた画像形成装置
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5384450B2 (ja) 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP2012174705A (ja) 2011-02-17 2012-09-10 Sharp Corp 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
CN102938413B (zh) * 2012-11-21 2015-05-27 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
FR2998709B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Procede de fabrication d'un transistor a heterojonction de type normalement bloque
CN104134690B (zh) * 2014-07-22 2017-06-06 华为技术有限公司 一种高电子迁移率晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US20120132962A1 (en) * 2010-11-30 2012-05-31 Sanken Electric Co., Ltd Method of Manufacturing Semiconductor Device and Semiconductor Device

Also Published As

Publication number Publication date
EP3278366A1 (en) 2018-02-07
CN107995995A (zh) 2018-05-04
KR20170137128A (ko) 2017-12-12
US10403746B2 (en) 2019-09-03
TW201705496A (zh) 2017-02-01
CN107995995B8 (zh) 2022-03-25
CN107995995B (zh) 2022-03-04
JP2018514946A (ja) 2018-06-07
US20180358457A1 (en) 2018-12-13
JP6736577B2 (ja) 2020-08-05
EP4092719A1 (en) 2022-11-23
WO2016155794A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
KR102330910B1 (ko) 헤테로구조 및 그것의 제조 방법
US20100117118A1 (en) High electron mobility heterojunction device
EP2889398A1 (en) Method of forming Ga2O3-based crystal film and crystal multilayer structure
US9281183B2 (en) Metalorganic chemical vapor deposition of oxide dielectrics on N-polar III-nitride semiconductors with high interface quality and tunable fixed interface charge
US9806183B2 (en) Stress control on thin silicon substrates
CN111406306B (zh) 半导体装置的制造方法、半导体装置
US11721752B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US8901609B1 (en) Transistor having doped substrate and method of making the same
KR102330907B1 (ko) 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
Kaneki et al. Interface characterization of Al2O3/m-plane GaN structure
Ramesh et al. Influence of AlN interlayer on AlGaN/GaN heterostructures grown by metal organic chemical vapour deposition
Mrad et al. H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq
JP2008205029A (ja) 窒化物半導体装置
Usov et al. InAlN/AlN/GaN heterostructures for high electron mobility transistors
Aidam et al. Mbe of iii-nitride semiconductors for electronic devices
Heuken GaN based HEMT technology for Power and RF applications
WO2018196948A1 (en) Interlayer barrier
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant