JP6736577B2 - ヘテロ構造体およびその生成方法 - Google Patents

ヘテロ構造体およびその生成方法 Download PDF

Info

Publication number
JP6736577B2
JP6736577B2 JP2017551123A JP2017551123A JP6736577B2 JP 6736577 B2 JP6736577 B2 JP 6736577B2 JP 2017551123 A JP2017551123 A JP 2017551123A JP 2017551123 A JP2017551123 A JP 2017551123A JP 6736577 B2 JP6736577 B2 JP 6736577B2
Authority
JP
Japan
Prior art keywords
gan
layer
flow
precursor
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017551123A
Other languages
English (en)
Other versions
JP2018514946A (ja
Inventor
エリク、ジャンセン
イェーアル−タイ、チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swegan AB
Original Assignee
Swegan AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swegan AB filed Critical Swegan AB
Publication of JP2018514946A publication Critical patent/JP2018514946A/ja
Application granted granted Critical
Publication of JP6736577B2 publication Critical patent/JP6736577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示は、半導体素子用のAlGa1−xN/GaNヘテロ構造体および同構造体を
生成する方法に関する。
AlGa1−xN/GaNヘテロ構造体は、卓越した高周波性能およびパワー処理性
能によって、非限定的に、高電子移動度トランジスタHEMT(ヘテロ構造またはヘテロ
接合電界効果トランジスタHFETとしても知られている)などの半導体素子における使
用の対象となる。
ここ20年にわたってAlGa1−xN/GaNヘテロ構造体の輸送特性が集中的に
研究されてきた。大半の素子用途の対象となる高温状況(>100K)では、AlGa
1−xN/GaNヘテロ構造体の界面近くに形成された二次元電子ガス(2DEG)の移
動度が理論的に計算されており、最終的にはフォノン散乱により制限されることが示され
ている(L.Hsu and W.Walukiewicz,Physical Rev
iew B56,1520(1997)およびL.Hsu and W.Walukie
wicz,Journal of Applied Physics 89,1783(
2001))。
それにもかかわらず、実際には、合金不規則化および界面粗さを含む、物質の構造欠陥
に関連する他の有力な散乱メカニズムが、2DEG移動度を事実上支配する場合がある。
AlGa1−xN/GaNヘテロ構造体については、2DEG密度および結晶品質に
応じて、1300〜1600cm/Vsの室温2DEG移動度が報告されている(N.
Maeda et al,Optical Materials 23,211,(20
03)およびV.M.Polyakov et al,Applied Physics
Letters 97,142112(2010)。
GaN層とAlGa1−xN層との間に薄い(〜1〜2nm)窒化アルミニウム排他
(AlNex)層を挿入することによって、2DEG移動度を〜2200cm/Vsま
で増加させることができる(R.S.Balmer et al,Phys.Stat.
Sol.7,2331(2003)、X.Wang et al,Journal of
Crystal Growth 298,835(2007)、およびU.Forsb
erg et al,Journal of Crystal Growth 311,
3007(2009))。この改良は、AlGa1−xN/GaN界面近くでの2DE
Gの封じ込め性の向上および合金不規則性の低下を伴い、AlGaNバリアへの電子波動
関数浸透の低下を可能にし、もって、合金不規則性散乱を抑制するようになる。
AlNex排他層の挿入の欠点は、それが、その広範なバンドギャップ性によって、H
EMT構造体の表面電位を高め、低オーミック接触を得ることを困難にする場合があるこ
とにある。低オーミック接触は、高周波用途では必須である。接触抵抗を0.5Ωmm未
満に抑制するために、接点金属化処理のためのリセスをAlGa1−xNバリア内に追
加エッチングすることが必要となる。
よって、移動度が高いが、先行技術のAlGa1−xN/GaNヘテロ構造体の不利
益を伴わない、AlGa1−xN/GaNヘテロ構造体および同構造体の生成方法の開
発が非常に望まれている。
その上、動作周波数が高く、トラップ効果および遅延効果が小さい素子をもたらす、半
導体素子用のAlGa1−xN/GaNヘテロ構造体の開発が非常に望まれている。
本開示の目的は、改良されたAlGa1−xN/GaNヘテロ構造体、特に、上述し
た特性のうちの1つ以上が改良されたAlGa1−xN/GaNヘテロ構造体を提供す
ることにある。
本発明は、添付の独立請求項により定義されており、添付の従属請求項、以下の説明お
よび図面において実施形態について述べる。
第1の態様によれば、AlGa1−xN/GaNヘテロ構造体であって、xが0.1
0<x<0.60、好ましくは0.13<x<0.40、最も好ましくは0.15<x<
0.25であり、GaN層上に直接的に形成されたAlGa1−xN層を備えるヘテロ
構造体が提供される。ヘテロ構造体は、1800〜2300cm/Vs、好ましくは1
900〜2300cm/Vs、最も好ましくは2000〜2300cm/Vsの室温
2DEG移動度と、ピンチオフ電圧の理論値とは0.5V以下、好ましくは0.4V以下
、0.3V以下、0.25V以下、最も好ましくは0.20V以下だけ異なるピンチオフ
電圧とを呈し、ピンチオフ電圧の理論値は、AlGa1−xN/GaNヘテロ構造体の
、XRDにより得られる静電バンドダイアグラムに基づいて推定される。
「ヘテロ構造体」は、本明細書では、2つ以上の異なる半導電性物質を備える構造体と
定義される。
「直接的に形成された」は、ヘテロ構造体が、測定できるほどの影響をヘテロ構造体に
及ぼすいかなる他の層(1つ以上)も含まないことを意味する。
「2DEG移動度」は、電子ガスの移動が2つの次元で自由であるが、第3の次元では
固く制限される、移動度を意味する。
「室温」は、16℃〜27℃と定義することができる。
「ピンチオフ電圧」は、電界効果トランジスタの物質レベルでは、ヘテロ構造体内の2
DEGが完全に空乏する電圧を意味する。電界効果トランジスタの素子レベルでは、ソー
スとドレーンとの間の電流が、印可されたゲート電圧により同電極間のチャンネルが完全
に空乏していることにより阻止される電圧を意味する。
「静電バンドダイアグラム」は、静電分析による完全空乏近似を意味する。この近似は
、印可されたピンチオフ電圧Vpにより2DEGが完全に空乏していると仮定することに
よって得られる。この分析は、例えば、表面からAlGaN/GaN界面までの、空乏領
域における電荷および電界の静電分布に基づく。
このヘテロ構造体による利益は、ヘテロ構造体の移動度を向上させるために、GaN層
とAlGa1−xN層との間にいわゆる排他層が必要とされないことにある。その上、
このヘテロ構造体を備える素子は、先行技術のヘテロ構造体と比べて、高い動作周波数お
よび僅かなトラップ効果および遅延効果を有することができる。
ヘテロ構造体のピンチオフ電圧の理論値は、XRD測定値により求められる、Al
1−xN層の厚さおよびAl濃度に基づいて推定することができる。
ピンチオフ電圧Vpは、以下の公式により計算することができ、
ここで、
、すなわち、GaNの総分極密度、ここで、Psp(GaN)=−2.9×10−6C/cm、すなわち、GaNの自発分極、q=1.6×10−19C、すなわち電荷定数である。 Total(AlGaN) は、AlGaNの総分極密度であり、ここで、AlGaNがバリア層、すなわちAlとGaの同時フロー時に形成されるAlGa1−xN層であり、下式により求められ、
、ここで、 sp(AlGaN) =xPsp(AlN)+(1−x)Psp(GaN)−x(1−x)b、すなわち、AlGaNの自発分極密度、ここで、xが、X線回折(XRD)測定値により求められるAl含有率であり、Psp(AlN)=−8.1×10−6C/cm、すなわちAlNの自発分極、Psp(GaN)=−2.9×10−6C/cm、すなわちGaNの自発分極、b=−2.1×10−6C/cm、すなわちAlGaN自発分極の湾曲係数である。 pz(AlGaN) は、AlGaNの圧電分極であり、ε (AlGaN) ≒ε(GaN)−x、すなわち単位εのAlGaNの誘電率、ここで、ε(GaN)=10.0ε、GaNの誘電率、ε=8.884×10−14F/cm、すなわち真空の誘電率であり、tAlGaNは、AlGaNのcm厚さ、
、Schottkyバリア高である。
GaNとAlGa1−xNとの遷移ゾーンの厚さに対するAl濃度の傾きを、1nm
当り20%より大であり、好ましくは0.7nm当り20%より大であり、最も好ましく
は0.5nm当り20%より大であるとすることができる。
「遷移ゾーン」は、本明細書では、AlGa1−xN層とGaN層との間のゾーン(
界面)を意味する。
GaN層の厚さを、1400〜4000nm、好ましくは1400〜3000nm、最
も好ましくは1400〜2000nmとすることができる。
GaN層は、98%〜100%の純度を有することができる。
AlGa1−xN層の厚さを、5〜35nm、好ましくは10〜30nm、最も好ま
しくは15〜25nmとすることができる。
AlGa1−xN/GaNヘテロ構造体は、2DEG密度が、約0.6E+13〜約
1.4E+13cm−2である間、2DEG移動度を、1800cm/V−sより大で
あり、好ましくは1850または1900cm/V−sより大であるを提示することが
できる。
第2の態様によれば、AlGa1−xN/GaNヘテロ構造体から形成された半導体
素子が提供される。
第3の態様によれば、AlGa1−xN/GaNヘテロ構造体から形成された高電子
移動度トランジスタ(HEMT)が提供される。
第4の態様によれば、GaN層上に直接的に形成されたAlGa1−xN層を備える
AlGa1−xN/GaNヘテロ構造体を生成する方法が提供される。方法は、第1の
Ga流量の第1のGa前駆体フローを供給する工程であり、GaN層が生成される工程と
、Ga前駆体フローを実質的に停止させる工程と、第1のAl前駆体フローを第1のAl
流量で供給する工程と、ヘテロ構造体を提供するのに十分な時間の間、第1のAl前駆体
フローのみを維持する工程であり、ヘテロ構造体は、1800〜2300cm/Vs、
好ましくは1900〜2300cm/Vs、最も好ましくは2000〜2300cm
/Vsの室温2DEG移動度と、ピンチオフ電圧の理論値とは0.5V以下、好ましくは
、0.4V以下、0.3V以下、0.25V以下、最も好ましくは0.20V以下だけ異
なるピンチオフ電圧であり、ピンチオフ電圧の理論値は、AlGa1−xN/GaNヘ
テロ構造体の、XRDにより得られる静電バンドダイアグラムに基づいて推定される、ピ
ンチオフ電圧とを有する、工程と、第1のAl前駆体フローを実質的に停止させる工程と
、第2のAl前駆体フローを第2のAl流量で供給し、第2のGa前駆体フローを第2の
Ga流量で供給する工程であり、AlGa1−xN層が形成される工程とを含む。
「実質的に停止させる」は、本明細書では、Gaフローの供給を、少なくとも95%、
好ましくは少なくとも99%、最も好ましくは少なくとも99.9%だけ停止させること
を意味する。
「直接的に形成された」は、ヘテロ構造体が、測定できるほどの影響をヘテロ構造体に
及ぼすいかなる他の層も含まないことを意味する。
本方法の利益は、第1の態様によるAlGa1−xN/GaNヘテロ構造体を提供で
きることにある。
Al前駆体フローを第1の流量で供給する利益は、GaNとAlGa1−xNとの間
のいわゆる鮮明なAl含有遷移ゾーンまたは界面が形成され、よって、移動度が向上した
ヘテロ構造体がもたらされることにある。
第1のAl前駆体流量および同流量が維持される時間は、互いに関して、および反応器
の、サイズなどの要因に関して選択される。つまり、反応器が大きいほど多くの流量およ
び/または長い時間が必要とされる。
方法は、NH前駆体フローなどの窒素前駆体フローを供給するさらなる工程を含むこ
とができる。窒素前駆体フローは、第1のGa前駆体フロー、第1のAl前駆体フロー、
第2のGa前駆体フローおよび第2のAl前駆体フローのうちの少なくとも1つの供給中
、少なくとも部分的に維持されることができる。
用語「部分的に維持される」は、流量を上下調整できることを意味する。典型的に、上
述した工程の全体を通して、この窒素前駆体フローを維持することができる。例えば、工
程間の遷移に関連して、増加または減少させることができる。
第1のAl前駆体フローは、第1のAl流量で供給され、Alの完全な単一層、好まし
くは、Alの単一層の80%未満、Alの単一層の60%未満、Alの単一層の40%未
満またはAlの単一層の20%未満を提供するには不十分な量のAlが導入されるような
時間にわたり供給することができる。
「完全な単一層を提供するには不十分な」は、導入される物質の量が、下面を完全に覆
うには不十分であることを意味する。
ヘテロ構造体のピンチオフ電圧の理論値は、XRD測定値により求められる、Al
1−xN層の厚さおよびAl濃度に基づいて推定することができる。
ピンチオフ電圧Vpは、以下の公式により計算することができ、

ここで、
、すなわち、GaNの総分極密度、ここで、Psp(GaN)=−2.9×10−6C/
cm、すなわち、GaNの自発分極、q=1.6×10−19C、すなわち電荷定数で
ある。 Total(AlGaN) は、AlGaNの総分極密度であり、ここで、AlGaNがバリア層、すなわちAlとGaの同時フロー時に形成されるAlGa1−
N層であり、下式により求められ、
、ここで、 sp(AlGaN) =xPsp(AlN)+(1−x)Psp(GaN)
−x(1−x)b、すなわち、AlGaNの自発分極密度、ここで、xが、X線回折(X
RD)測定値により求められるAl含有率であり、Psp(AlN)=−8.1×10
C/cm、すなわちAlNの自発分極、Psp(GaN)=−2.9×10−6C/
cm、すなわちGaNの自発分極、b=−2.1×10−6C/cm、すなわちAl
GaN自発分極の湾曲係数である。 pz(AlGaN) は、AlGaNの圧電分極
であり、ε (AlGaN) ≒ε(GaN)−x、すなわち単位εのAlGaNの誘電
率、ここで、ε(GaN)=10.0ε、GaNの誘電率、ε=8.884×10
14F/cm、すなわち真空の誘電率であり、tAlGaNは、AlGaNのcm厚さ、
、Schottkyバリア高である。
方法は、第1の流量のGa前駆体フローを停止させる工程と、第1の流量のAl前駆体
フローを供給する工程との間に、0〜5分、好ましくは0〜3分、最も好ましくは0〜1
分待機する工程を含むことができる。
待機の目的は、残留Gaを反応器から除去することにある。
工程は、GaN層の厚さが、1400〜4000nm、好ましくは1400〜3000
nm、最も好ましくは1400〜2000nmとなるように行うことができる。
工程は、AlGa1−xN層の厚さが、5〜35nm、好ましくは10〜30nm、
最も好ましくは15〜25nmとなるように行うことができる。
AlGa1−xN/GaNヘテロ構造体は、金属有機化学気相成長法(MOCVD)
により成長させることができる。
Ga前駆体は、例えばTMGaまたはTEGaとすることができる。
Al前駆体は、例えばTMAlまたはTEAとすることができる。
Ga前駆体およびAl前駆体のそれぞれが、Ar、HまたはNなどの少なくとも1つのキャリアガスにより供給される。
ヘテロ構造体の成長時のMOCVD反応器内の圧力を、10〜1000ミリバール、好ましくは30〜200ミリバール、最も好ましくは50〜100ミリバールとすることができる。
ヘテロ構造体の成長時のMOCVD反応器内の温度を、950〜1150℃、好ましく
は1000〜1100℃、最も好ましくは1020〜1080℃とすることができる。
GaNの成長速度を、200nm/時間〜4000nm/時間、好ましくは400nm
/時間〜2000nm/時間、最も好ましくは800〜1500nm/時間とすることが
できる。
AlGa1−xNの成長速度を、200〜2000nm/時間、好ましくは300〜
1000nm/時間、最も好ましくは400〜800nm/時間とすることができる。
AlGa1−xN/GaNヘテロ構造体を備えるHEMT構造体を概略的に図示している。 AlGa1−xN/GaNヘテロ構造体を概略的に図示している。 ぼやけた界面を伴うAlGa1−xN/GaNヘテロ構造体の高分解能走査型透過電子顕微鏡観察(STEM)写真を示している。 AlGa1−xNとGaNとの間に挿入された排他層を伴うAlGa1−xN/Gaヘテロ構造体の高分解能走査型透過電子顕微鏡観察(STEM)写真を示している。 鮮明な界面を伴うAlGa1−xN/GaNヘテロ構造体のSTEM写真を示している。 図2a〜図2cにおける異なる3つのAlGa1−xN/GaNヘテロ構造体の界面厚さに対するアルミニウム濃度のグラフを示している。 AlGa1−xN/GaNヘテロ構造体のTMAlフロー時間に応じた移動度およびピンチオフ電圧を示している。 AlGa1−xN/GaNヘテロ構造体のTMAlフロー時間に応じた2DEG移動度を示している。 2DEG密度に応じたDEG移動度(点)およびシート抵抗(三角)を示している。
本明細書に開示する着想について、より詳細に説明する。最初に、半導体素子用のAl
Ga1−xN/GaNヘテロ構造体について議論し、その後に、AlGa1−xN/
GaNヘテロ構造体を生成する方法について記述し、最後に、本方法により生成されたA
Ga1−xN/GaNヘテロ構造体の特徴付け結果について議論する。
AlGa1−xN/GaNヘテロ構造体
上述したように、AlGa1−xN/GaNヘテロ構造体は、高電子移動度トランジ
スタ(HEMT)素子などの半導体素子において使用することができる。図1aは、下か
ら上に見ると、任意選択的な基板11、窒化アルミニウム(AlN)核生成層12、窒化
ガリウム(GaN)、バッファ層13、窒化ガリウムアルミニウム(AlGa1−x
)層14、および最後にGaNまたは窒化ケイ素(SiN)パッシベーション層15を備
える、HEMT素子構造体の例を概略的に図示している。
窒化ガリウム層13は、核生成層12層に近いバッファと、窒化ガリウムアルミニウム層14に近いスペーサ層とを備えてもよい。このような層は、当業者に知られているよう
にドーピングにより提供することができ、よって、ここでは、さらなる説明を必要としな
い。
SiC基板は、その高い熱伝導特性によって、熱を効率的に抽出し、半導体素子内の温
度上昇を最小化するために使用することができる。SiCポリタイプは、例えば、4Hま
たは6Hとすることができる。代わりに、ケイ素、サファイア、N極GaNまたはGa極
GaNの基板を使用してもよい。
AlN核生成層の一目的は、基板とGaNバッファ層との間の格子不整合を補うことと
、基板上のGaNバッファ層の高品質なエピタキシャル成長を得ることとにある。核生成
層の別の目的は、例えばその上のGaNの成長を可能にすることにある。GaNは、Si
Cなどの一部の基板上で二次元的に核生成しないので、GaNを成長させることができる
ように、表面電位を変化させるためのAlN核生成層が必要となることがある。
GaNバッファ層の目的は、厚層成長により構造体品質を発展させることと、半絶縁特
性を提示することとにある。GaNスペーサ層は、潜在的なトラップ効果と、2DEG移
動度に悪影響を及ぼす電離不純物の散乱とを防止する。
AlGaN層の目的は、2DEG電子ガスを誘導することにある。
GaNまたはSiNパッシベーション層の目的は、HEMT構造体の表面状態を安定化
させることにあり、これは、表面状態が2DEG密度に影響を及ぼすためである。GaN
またはSiNパッシベーション層の使用によって、2DEG密度を増減させることができ
るが、2DEG移動度は大きく変化しない。
図1bには、AlGa1−xN/GaNヘテロ構造体を図示しており、GaN層13
およびAlGa1−xN層14を示している。
GaN層内の酸素、ケイ素および/または炭素などの不純物の量は、典型的に約5・1
16cm−3未満、すなわち二次イオン質量分析(SIMS)の検出限界付近と少なく
することができる。
AlGa1−xN層内の酸素、ケイ素および/または炭素などの不純物の量は、Ga
N層と比べて多少多くてもよいが、このことは、AlGa1−xN層内の不純物がAl
Ga1−xN/GaNヘテロ構造体の移動度に影響を及ぼし得ないので、重大な意味を
持たない。
AlGa1−xN/GaNヘテロ構造体の成長方法
AlGa1−xN/GaNヘテロ構造体は、金属有機気相エピタキシ法(MOVPE
)としても知られている金属有機化学気相成長法(MOCVD)により堆積させることが
できる。MOCVDすなわちMOVPEは、気相前駆体の化学反応により基板に固体物質
を堆積させる化学気相蒸着法である。方法は、主として複雑な半導体多層構造体を成長さ
せるために使用される。
MOCVDでは、前駆体は、典型的に、NHなどの水素化合物ガスと組み合わされた
金属有機化合物である。GaNの成長に使用する前駆体は、TMGa、トリメチルガリウ
ム、すなわちGa(CH、またはTEGa、トリエチルガリウム、すなわちGa(
、およびアンモニアNHとすることができる。AlGa1−xNの成長
に使用する前駆体は、例えば、TMGaまたはTEGa、NH、およびTMAl、トリ
メチルアルミニウム、すなわちAl(CHまたはトリエチルアルミニウム、TE
A、すなわちAl(Cでもよい。
前駆体は、大抵キャリアガスによって、少なくとも1つの基板が配置されている反応器
チャンバ内に輸送される。前駆体(例えばTMAlまたはTMGa)バブリング装置を通
って流れるキャリアガス、例えばHの流量は、AlNについては70ml/分、GaN
については50ml/分とすることができる。前駆体フローは、反応器までのさらなる輸
送のために50l/分のオーダーでありうる主キャリアガスフローと合流する。
反応中間物および副生成物を形成する前駆体の反応が、基板(1つ以上)の上またはそ
の付近で起きる。反応物質は、基板に吸着されて薄膜層を形成し、最後にMOCVDシス
テム/反応器上のポンピングによって副生成物が基板から離れるように輸送される。
薄膜成長時のMOCVDシステム内の圧力は、通常、数ミリバールから大気圧まで及ぶ
反応器チャンバは、低温壁型または高温壁型のいずれでもよい。低温壁反応器では、基
板は典型的に下から加熱され、反応器壁は基板よりも低温に保たれる。対照的に、高温壁
反応器では、反応器チャンバ全体、すなわち基板と反応器の両方が加熱される。
本開示で議論するAlGa1−xN/GaNヘテロ構造体の成長には、高温壁VP5
08GFR,Aixtron反応器を使用した。反応器のバックグラウンド圧力は、〜1
・10−4ミリバールである。(参照:Doping of Al−content A
lGaN grown by MOCVD,博士課程論文,D.Nilsson,201
4およびWikipedia)。
AlGa1−xN/GaNヘテロ構造体の成長
MOCVDによるAlGa1−xN/GaNヘテロ構造体の成長工程について、詳細
に記述する。
AlGa1−xN/GaNヘテロ構造体を表面に成長させる試料、例えば、HEMT
構造体の一部が、MOCVD反応器(MOCVDの詳細については、上を参照)に挿入さ
れる。
MOCVD反応器内の温度および圧力は、以下で議論する全ての生成工程中、一定とす
ることができる。例として、AlGa1−xN/GaNヘテロ構造体の成長時のMOC
VD反応器内の温度を1070℃、圧力を50ミリバールとしてもよい。
以下に記述する生成工程中、上述したように、H、NまたはArなどの少なくとも
1つのキャリアガスによって、Ga前駆体およびAl前駆体の一方または両方を反応器に
輸送することができる。
さらに、前駆体は、室温で供給されてもよい。代わりに、前駆体のうちの少なくとも1
つは、蒸気圧ひいては様々な層の成長速度を高めるために加熱されてもよい。
その上、以下で議論する工程では、前駆体容器のそれぞれと反応器との間に配置され得
る少なくとも1つの質量流コントローラによって、前駆体フローおよび/またはキャリア
ガスを制御することができる。
前駆体容器とMOCVD反応器との間に配置された少なくとも1つのバルブの開閉によ
って、MOCVD反応器への前駆体の供給を制御することができる。手動またはコンピュ
ータ制御で開閉を行うことができる。
反応器に急に放出するガスの蓄積を取り除くために、主ランラインを迂回する副ライン
内に前駆体フローを導くことができる。この副ラインは通気ラインと呼ばれる。通気ライ
ンとランラインとの間には、ガスが主キャリアフローに切り替えられるときにフローが急
に放出することを避けるために、圧力バランスをもたらすことができる。
以下の全処理工程中、NHのフローを供給することができる。全生成工程中、NH
の流量、例えば2l/分を一定に保ってもよい。
以下の順序で工程を行うことができる。
最初に、GaN層を成長させることができる。この層を生成するための前駆体は、Ga
前駆体、例えばTMGaと、アンモニアNHとすることができる。TMGaの純度は、
5Nより大であり、すなわち99.999%とすることができる。NHおよびGa前駆
体の流量および時間は、様々な多くのパラメータ、例えば、反応器サイズ、試料/基板サ
イズ、前駆体のガス出口と試料/基板との間の距離、反応器のバックグラウンド圧力など
によって選択される。よって、フローの流量および時間は、様々な実験装置において変更
することができる。
Ga前駆体の供給とNHの供給とを同時に開始することができる。代わりに、Ga前
駆体の供給を開始する前に、NHを供給してもよい。
例として、Ga前駆体、例えばTMGaを第1の流量、例えば3.2ml/分で反応器
に供給してもよい。NHの流量は、上述したように2l/分とすることができる。
これらの条件では、GaN層の成長速度を約1200nm/時間とし、約1.6〜1.
8μm厚のGaNを生じさせることができる。
GaN層が所望の厚さに達した後に、MOCVD反応器へのGa前駆体の供給を(実質
的に)停止させること、すなわちGa前駆体のフローを通気ラインに切り替えることによ
って、GaN層の成長が停止される。NHのフローを上記したのと同じ流量、すなわち
2l/分に保つことができる。
Gaの供給を(実質的に)停止させた後に、約0〜5分、通常は5〜60秒の間待機す
る任意選択的な工程を行ってもよい。この工程の目的は、MOCVD反応器/システム上
のポンピングによって、残留ガリウムが反応器から流れ去るようにすることにある。この
工程は、任意選択的なものであり、代わりに、待機を伴わずに次の工程に進んでもよい。
次の工程は、AlGa1−xN層の成長を開始させることである。最初に、Al前駆
体、例えばTMAlを第1の流量、いわゆるAlのプリフローで反応器に供給することが
できる。
このTMAlの「プリフロー」は、GaN層上のAlN層の形成を完了させないが、遷
移ゾーンにおけるGaNからAlGaNへのAl含有量の急激な遷移を促すために供給さ
れる。
TMAlの純度は、5Nより大であり、すなわち99.999%とすることができる。
Al前駆体の流量およびフロー時間は、様々な多くのパラメータ、例えば、反応器サイ
ズ、試料/基板サイズ、前駆体のガス出口と試料/基板との間の距離、反応器のバックグ
ラウンド圧力などによって選択される。よって、フローの流量および時間は、様々な装置
において変更することができる。
好ましくは、AlNの1単一層未満、好ましくは、単一層の80%未満、単一層の60%未満または単一層の40%未満または単一層の20%未満が形成されるように、プリフローの時間および流量を選
択することができる。「AlNの単一層」の定義は、1層のAlNにより表面が覆われる
ことである。AlNの1単一層は、約0.50nmの厚さを有する。
様々な流量およびフロー時間の例は、以下に述べる通りとすることができる。
0.2〜1.0nm/分、好ましくは>0.5nm/分の成長速度(前駆体フローおよ
び反応器の特性に依存する)を達成するようにAlN前駆体を供給するときには、合計時
間を1時間未満、好ましくは、30分未満、20分未満、10分未満、5分未満、3分未
満、90秒未満、60秒未満、40秒未満または30秒未満とすることができる。
0.2〜1.0nm/分、好ましくは0.5〜1.0nm/分の成長速度(前駆体フロ
ーおよび反応器の特性に依存する)を達成するようにAlN前駆体を供給するときには、
合計時間を5秒より大であり、好ましくは、10秒より大であり、20秒より大でありま
たは30秒より大であるとすることができる。
例として、Al前駆体の第1の流量(いわゆるプリフロー)を0.2ml/分としても
よく、NHの流量を上記したのと同じ、すなわち約2l/分としてもよい。
Al前駆体のプリフローと第2のフローのために、異なる2つのバブリング装置が使用
される。プリフローの流量は、第2のフローの流量に依存しない。これによって、AlN
の〜1nm/分の成長速度をもたらすことができる。
この工程(すなわちAlのプリフロー)を約20〜30秒間実施することができる。よ
って、フローを20〜30秒間維持した後に、例えば、Al前駆体に対するバルブを閉じ
ることによって、Al前駆体の供給が停止される。本開示では、Al前駆体を20〜30
秒間供給するこの工程は、「追加鮮明化工程」と呼ばれる。
次いで、Al前駆体とGa前駆体の両方をMOCVD反応器に供給することができる。
例えば、両方の前駆体に対するバルブを同時に開くことによって、前駆体を同時に供給す
ることができる。Al前駆体は、上で議論した第1のAl流量(プリフロー)と同じでも
よく、異なってもよい第2の流量で供給することができる。例として、この工程で供給さ
れるAlの流量は、上記したのと同じ、すなわち0.2ml/分でもよい。第1のGa前
駆体流量と異なってもよい第2の流量でGa前駆体を供給することができ、例として、第
2のGaN流量を1.21ml/分としてもよい。第1のフローの流量は、第2のフロー
の流量に依存しない。
最後に、AlGa1−xN層が所望の厚さに達すると、Al前駆体およびGa前駆体
の供給が停止される。好ましくは、このことは同時に行われる。NHのフローは、停止
されてもよく、保たれてもよい。
例として、これらの条件では、これによって、〜6nm/分のAlGa1−xN(こ
こで、x〜0.185)の成長速度と、約21nmの厚さとをもたらすことができる。
AlGa1−xN/GaNヘテロ構造体の特徴付け
高温壁MOCVDシステムによって、いずれも〜28nmの厚さの異なる3つのAl
Ga1−xN/GaN(x〜0.17)ヘテロ構造体S1、S2およびS3を4H半絶縁
性SiC基板上で成長させた。高温壁MOCVDのシステムおよび方法の詳細については
、上で議論した。
S1は、排他層AlNexの挿入を伴わないAlGa1−xN/GaNヘテロ構造体
であり、先行技術の方法により成長させられ、ぼやけた界面を生じさせる。
S2は、S1と同じ方法により成長させられるが、AlGa1−xNとGaNとの間
に〜2nmの排他層AlNex(高Al含有AlGaN)を挿入したAlGa1−x
/GaNヘテロ構造体である。
S3は、本開示に記述する方法、すなわち、Al前駆体とGa前駆体とを同時に供給し
てAlGa1−xN層を生じさせる前に、Al前駆体のプリフローを約20〜30秒間
供給する、いわゆる追加鮮明化工程を伴う方法により成長させられたAlGa1−x
/GaNヘテロ構造体である。この追加工程は、S1のぼやけた界面よりも鮮明な界面を
生じさせる。
2DEG移動度は、典型的に、2DEG密度の増加によって、特に、2DEG密度が0
.6E+13cm−2より大でありに増加するときに低下する。例えば、Maeda e
t al,Optical Materials 23,211,(2003)を参照)
。鮮明な界面によって、室温2DEG移動度は、図6に示すように、0.6E+13から
1.4E+13cm−2までの広範な2DEG密度で1900cm/V−sをかなり超
えてとどまることができる。
ピンチオフ電圧などの半導体物質の特性を測定する技術は、例えば、Schroede
r,D.K.:Semiconductor Material and Device
Characterization,Third Edition,Wiley−In
terscience,2006から知られている。
2DEG密度およびピンチオフ電圧を抽出するために、水銀プローブ容量電圧(CV)
測定により3つの試料S1〜S3を特徴付けた。シート抵抗(Rs)および2DEG移動
度を測定するために、非接触渦電流法およびLehighton(LEI1610)移動
度システムをそれぞれ行った。
異なる3つの試料S1〜S3の電気特性の概要を以下の表2の表に示している。
試料S1と試料S2を比較すると、AlNex層の挿入によって、1669から219
0cm/Vsまで2DEG移動度が期待通り大きく増加していることが明らかに見られ
る。しかし、2DEG密度およびピンチオフ電圧も増加しており、AlNex層により提
供される厚さおよび分極強度を無視できないことを示している。
一方、本明細書に開示する方法により生成された試料S3は、2154cm/Vsと
非常に高い移動度を呈する点を除いて、試料S1の電気特性とほぼ同一の電気特性を呈し
ている。この移動度の改良は、S1の612Ω/スクウェアからS3の450Ω/スクウ
ェアまで、36%のRsの低下を招く。
ここで観察される移動度の差が、前に示したように転位の散乱レベルの差と関連し得る
(L.S.Yu et al,Applied Physics Letters,73
,238(1998))可能性を除外するために、高分解能X線回折ロッキング曲線測定
を実施した。3つの試料の結晶品質が同様であることを確認した。全ての試料の(102
)ピークのロッキング曲線の半値全幅は、約200arcsecである。
この比較は、MOCVDにより成長させたAlGa1−xN/GaNヘテロ構造体の
2DEG移動度をAlNex層の挿入を伴わずに大幅に向上できることを示している。
このように、本明細書の方法により生成されたAlGa1−xN/GaNヘテロ構造
体(試料S3)は、排他層を伴わない先行技術の方法により生成されたヘテロ構造体(試
料S1)と同じ低ピンチオフ電圧を呈するが、同構造体よりも低いシート抵抗を呈する。
さらに、3つの試料S1〜S3のAlGa1−xN/GaN界面での構造特性を調査
するために、高分解能走査型透過電子顕微鏡観察(STEM)を行った。
分析の前に、標準的な研磨処理およびアルゴンイオン切削処理により試料を準備した。
図2a〜図2cは、試料S1、S2およびS3のSTEM画像をそれぞれ示しており、
破線がEDXプロービング方向を示し、矢印が界面を指し示している。
図2aには、試料S1、すなわち、Alのプリフローを供給する追加工程を伴わずに成
長させた、ぼやけた界面を伴うAlGa1−xN/GaNヘテロ構造体のSTEM写真
を示している。図2bは、試料S2、すなわち、排他層の挿入を伴うヘテロ構造体のST
EM写真を示している。図2cには、Alのプリフローを供給する追加鮮明化工程を伴っ
て成長させた試料S3のSTEM写真を示している。
図2aに見られるように、界面は不明瞭であり、この領域の元素組成が拡散した特性を
有することを示唆している。その上、この試料の界面、すなわちAlGa1−xNとG
aNの間の遷移領域は、図2cに示した試料S3の界面よりも厚い。
〜2nmのAlNex層を伴う試料S2は、図2cの試料S3のAlNex/GaN界
面と同様かまたは同じである、図2bの鮮明なAlNex/GaN界面を示している。さ
らに、図2aと図2cを比較すると、試料S3は、S1の界面よりも鮮明なAlGa
−xN/GaN界面を明らかに示している。
GaN層からAlGa1−xN層またはAlNex層までのアルミニウムのEDX信
号の遷移速度を表すことによって、用語「鮮明な」をより容易に視覚化することができる
図3には、試料S1、S2およびS3の厚さに対するEDX線(Al濃度)を示してい
る。比較を容易にするために、3つの試料のEDXスペクトルをx方向に互いに揃えた。
スペクトルは、Al濃度と共に、Al濃度がヘテロ構造体の形成時にどのように増加する
かを示している。試料S1のAl濃度と試料S3のAl濃度との増加を比較すると、S3
のGaNとAlGa1−xNの間の遷移ゾーン(すなわち、Al含有量が増加し始める
とき)の傾きが急激であり、よって、より鮮明な界面を示していることが見られる。その
上、試料S1の傾きは、試料S3の傾きほど滑らかではなく、緩やかなAl取り込みが、
拡散した非一様なAl成長をもたらすことを示している。この非一様なAl取り込みは、
AlGa1−xN層の移動度に悪影響を及ぼすことがある。
S1におけるGaNからAlGaNへのAl遷移は、AlGaN層の設定Al含有量に
徐々に達するために〜1.5nmである一方で、S3における遷移は、より滑らかであり
、5Å未満と急激である。よって、試料S1とS3の間に見られる移動度の差は、急激な
Alの遷移と関連すると考えられる。この示唆は、高移動度の試料S3がAlGa1−
N/GaN界面で急激なAl遷移も呈するという事実により確認される。
図3に見られるように、試料S2も、かなり急激かつ滑らかな傾きを示しており、高い
移動度を有することを示している。しかし、S2では、薄い高Al含有AlGa1−x
N層が形成された。対照的に、試料S3は、AlGa1−xNとGaNの間に高Al含
有AlGaN層の形成を伴わずに、急であり滑らかな傾きを有する。
AlGaN系HEMT構造体における界面制御
以下に議論する別の組の試料を準備した。XRDにより求められたx〜0.19のAl
Ga1−xN/GaNヘテロ構造体を、同じ成長時間および前駆体流量を用いて107
0℃、50ミリバールで成長させた。AlGa1−xN層の厚さは、〜21nmと求め
られた。
GaNの成長後にTMAlのプリフローをNHと共にMOCVD反応器に導入した。
Alプリフローの時間を0〜75秒で変化させた。これらの成長条件でのAlN成長速度
(AlN核生成層の厚さから推定される)は、〜0.03nm/秒と概算された。
GaNの成長後に残留Ga前駆体を流し去るために成長を中断(本明細書では、任意選
択的な待機工程と定義される)させることによる、電気特性への著しい影響は観察されな
かった。
Alプリフロー工程を伴わない、すなわちAlプリフローが0秒である、先行技術によ
って、以下の表3における最初の4つの試料を成長させた。
表に示す次の4つの試料については、様々なフロー時間のAlプリフローを導入した。
表3に見られるように、TMAlフロー時間≧30秒での移動度は、約〜2200cm
/Vsで飽和し、TMAlフロー時間30秒では、−2.1Vのピンチオフ電圧および
2200cm/Vsの移動度が達成された。
≧30秒の長い時間Alプリフローを供給すると、ピンチオフ電圧は、著しく増加し、
Al濃度が高すぎること、すなわちAlN層の形成が開始することを示している。
表3に示す試料SL2、SL5、SL6、SL7およびSL8の結果を、図4および図
5にも示している。図4は、AlGa1−xN/GaNヘテロ構造体のTMAlフロー
時間に応じた密度およびピンチオフ電圧を示しており、図5は、AlGa1−xN/G
aNヘテロ構造体のTMAlフロー時間に応じた2DEG移動度を示している。
ピンチオフ電圧の理論計算
AlGa1−xN/GaNヘテロ構造体のピンチオフ電圧の理論値は、X線回折XR
Dにより得られる静電バンドダイアグラムにより求められる、AlGa1−xN層の厚
さおよびAl濃度に基づいて推定することができる。
Vp/(AlGaNの厚さ)=−e*Ns/εε
次いで、以下の式によりピンチオフ電圧の理論値を計算することができる。
(1)
ここで、
(2)
すなわち、GaNの総分極密度、ここで、Psp(GaN)=−2.9×10−6C/
cm、すなわち、GaNの自発分極(F.Bernardini et al,Phy
s.Rev.B56(R10024−R10027))、q=1.6×10−19C、す
なわち電荷定数である。
Total(AlGaN) は、AlGaNの総分極密度であり、ここで、AlGaNがバリア層、すなわちAlとGaの同時フロー時に形成されるAlGa1−x
層であり、下式により求められ、
(3)
ここで、
sp(AlGaN) =xPsp(AlN)+(1−x)Psp(GaN)−x(1
−x)b (4)
すなわち、AlGaNの自発分極密度、ここで、xが、X線回折(XRD)測定値によ
り求められるAl含有率であり、Psp(AlN)=−8.1×10−6C/cm、す
なわちAlNの自発分極、Psp(GaN)=−2.9×10−6C/cm、すなわち
GaNの自発分極、b=−2.1×10−6C/cm、すなわちAlGaN自発分極の
湾曲係数であり(F.Bernardini et al,Phys.Rev.B56(
R10024−R10027))、
pz(AlGaN) は、AlGaNの圧電分極である。
ε (AlGaN) ≒ε(GaN)−x (5)
すなわち、単位εのAlGaNの誘電率であり、ここで、
ε(GaN)=10.0ε、GaNの誘電率(O.Ambacher,R.Dimi
trov,W.Rieger et al,J.Appl.Phys.85(1999)
,3222−3233、ε=8.884×10−14F/cm、すなわち真空の誘電率
であり、
AlGaNは、AlGaNのcm厚さであり、
、Ni Schottkyバリア高である(L.S.Yu et al,Applied
Physics Letters,73,238(1998)を参照)。
式1は、下式から導き出される。
、ここで、
移動度改良層、すなわち、Alプリフロー時に形成される厚さT2の層、ここで、1n
m≦T2≦3nm、を有しない場合、ΔEC(AlGaN2−GaN)=0である。
ここで、ΔE C(AlGaN−GaN) およびΔEC(AlGaN2−GaN)は、
それぞれAlGaNバリア層および移動度改良層とGaNとの間の伝導バンドオフセット
であり、 field(AlGaN) は、作り付け静電場である。
実験/特徴付け詳細
AlGa1−xN/GaNヘテロ構造体は、2DEG密度およびピンチオフ電圧を抽
出するために、水銀プローブ容量電圧(CV)測定値により特徴付けられた。非接触渦電
流法およびLehighton(LEI1610)移動度システムを使用して、シート抵
抗および2DEG移動度をそれぞれ測定した。
GaN層の厚さを白色干渉技術により測定した。測定値の分解能は10nmであった。
X線回折(XRD)測定値(詳細については、以下を参照)およびシミュレーションフィ
ッティングによって、AlGa1−xN層の厚さを抽出した。
XRD特徴付けでは、HEMT試料またはウェハの構造を特徴付けるために、λ=0.
15406nmのCuKα1放射を有する高分解能X線回折計(Philips X’P
ert MRD)を利用した。HR−XRDシステムは、ハイブリッドミラーおよび三軸
結晶を、〜0.003°(〜11arcsec)の分解能を達成できる、一次光学系およ
び二次光学系としてそれぞれ備えている。AlGaNバリアの厚さおよび組成は、試料ま
たはウェハの2θ/ω測定スペクトルから、ソフトウェアEpitaxyを用いて2θ/
ω測定スペクトルのフィッティングを行うことによって、抽出することができる。
XRD測定値からAl濃度の測定値を得て、層のXRDスペクトルに基づいてAl濃度
を推定した。ソフトウェアEpitaxyを用いてAlGaNピーク位置を2θ/ω測定
スペクトルにフィッティングすることによって、Al濃度を求めた。
ソフトウェアEpitaxyを用いてAlGaNピークからのフリンジの間隔を2θ/
ωスペクトルにフィッティングすることによって、AlGaNの厚さを求めた。
高分解能走査型透過電子顕微鏡観察(STEM)の測定は、300kVで動作する単色
化高輝度Schottky電界放射電子銃(XFEG)を備える、画像プローブCs収差
を補正したFEI Titan 60−300S/TEMにおいて行った。Super
−X EDX分光計を用いてエネルギー分散X線(EDX)測定を行うとともに、高角度
円環状暗視野(HAADF)検出器を用いて走査用TEM(STEM)画像を得た。

Claims (9)

  1. GaN層(13)上に直接的に形成されたAlGa1−xN層(14)を備え、xが0.10<x<0.60であるAlGa1−xN/GaNヘテロ構造体(1’)を生成する方法であって、
    第1のGa流量の第1のGa前駆体フローを供給する工程であり、前記GaN層が生成される工程と、
    前記第1のGa前駆体フローを実質的に停止させる工程と、
    第1のAl前駆体フローを第1のAl流量で供給する工程と、
    前記ヘテロ構造体を提供するのに十分な時間の間、前記第1のAl前駆体フローのみを、第1のAl流量で、Alの完全な単一層を提供するには不十分な量のAlが導入されるような時間にわたり維持する工程であり、前記ヘテロ構造体は、
    − 1800〜2300cm/Vsの室温2DEG移動度と、
    − ピンチオフ電圧の理論値とは0.5V以下だけ異なるピンチオフ電圧であり、前記ピンチオフ電圧の前記理論値は、前記AlGa1−xN/GaNヘテロ構造体の、XRDにより得られ、静電分析による完全空乏近似を意味する静電バンドダイアグラムに基づいて推定される、ピンチオフ電圧とを有する、工程と、
    前記第1のAl前駆体フローを実質的に停止させる工程と、
    第2のAl前駆体フローを第2のAl流量で供給し、第2のGa前駆体フローを第2のGa流量で供給する工程であり、前記AlGa1−xN層(14)が形成され、 前記工程は、前記GaN層(13)の厚さが、1400〜4000nmとなるように行われ、 前記工程は、前記AlGa1−xN層(14)の厚さが、5〜35nmとなるように行われる、工程と、
    を含む方法。
  2. NHなどの窒素前駆体フローを供給するさらなる工程を含み、前記窒素前駆体フローは、前記第1のGa前駆体フロー、前記第1のAl前駆体フロー、前記第2のGa前駆体フローおよび前記第2のAl前駆体フローのうちの少なくとも1つの供給中、維持される、請求項1に記載の方法。
  3. 前記ヘテロ構造体(1’)の前記ピンチオフ電圧の前記理論値は、XRD測定値により求められる、前記AlGa1−xN層(14)の厚さおよびAl濃度に基づいて推定される、請求項1又は2に記載の方法。
  4. 記ピンチオフ電圧の前記理論値、Vpは、以下の公式により計算され、
    、ここで、
    すなわち、GaNの総分極密度、ここで、Psp(GaN)=−2.9×10−6C/cm、すなわち、GaNの自発分極、q=1.6×10−19C、すなわち電荷定数であり、
    Total(AlGaN1)は、AlGaNの総分極密度であり、ここで、AlGaNがバリア層、すなわち、AlとGaの同時フロー時に形成される前記AlGa1−xN層であり、下式により求められ、
    ここで、
    sp(AlGaN)=xPsp(AlN)+(1−x)Psp(GaN)−x(1−x)b
    すなわち、AlGaNの自発分極密度、ここで、xが、XRD測定値により求められるAl含有率であり、Psp(AlN)=−8.1×10−6C/cm、すなわちAlNの自発分極、Psp(GaN)=−2.9×10−6C/cm、すなわちGaNの自発分極、b=−2.1×10−6C/cm、すなわちAlGaN自発分極の湾曲係数であり、Ppz(AlGaN1)がAlGaNの圧電分極であり、
    ε(AlGaN)≒ε(GaN)−x
    すなわち単位εのAlGaNの誘電率、ここで、
    ε(GaN)=10.0ε、GaNの誘電率、ε=8.884×10−14F/cm、すなわち真空の誘電率であり、
    AlGaNは、AlGa1−xNのcm厚さ、
    、Ni Schottkyバリア高である、請求項1または3に記載の方法。
  5. 前記第1のGa流量の前記第1のGa前駆体フローを停止させる前記工程と、第1のAl流量の前記第1のAl前駆体フローを供給する前記工程との間に、0〜5分待機する工程を含む、請求項1から4のいずれか一項に記載の方法。
  6. 前記第1のGa流量の前記第1のGa前駆体フローを停止させる前記工程と、第1のAl流量の前記第1のAl前駆体フローを供給する前記工程との間に、0〜1分待機する工程を含む、請求項1から4のいずれか一項に記載の方法。
  7. 前記AlGa1−xN/GaNヘテロ構造体(1’)は、金属有機化学気相成長法MOCVDにより成長させられる、請求項1から6のいずれか一項に記載の方法。
  8. 前記ヘテロ構造体の成長時のMOCVD反応器内の圧力が、10〜1000ミリバールである、請求項1から7のいずれか一項に記載の方法。
  9. 前記ヘテロ構造体の成長時の前記MOCVD反応器内の温度が、950〜1150℃である、請求項に記載の方法。
JP2017551123A 2015-03-31 2015-03-31 ヘテロ構造体およびその生成方法 Active JP6736577B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/057038 WO2016155794A1 (en) 2015-03-31 2015-03-31 Heterostructure and method of its production

Publications (2)

Publication Number Publication Date
JP2018514946A JP2018514946A (ja) 2018-06-07
JP6736577B2 true JP6736577B2 (ja) 2020-08-05

Family

ID=52781093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551123A Active JP6736577B2 (ja) 2015-03-31 2015-03-31 ヘテロ構造体およびその生成方法

Country Status (7)

Country Link
US (1) US10403746B2 (ja)
EP (2) EP3278366A1 (ja)
JP (1) JP6736577B2 (ja)
KR (1) KR102330910B1 (ja)
CN (1) CN107995995B8 (ja)
TW (1) TW201705496A (ja)
WO (1) WO2016155794A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Iii−v族窒化物半導体エピタキシャルウェハの製造方法
EP3616243A1 (en) 2017-04-24 2020-03-04 Swegan AB Interlayer barrier
EP3655989A1 (en) * 2017-07-20 2020-05-27 Swegan AB A heterostructure for a high electron mobility transistor and a method of producing the same
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
US10718726B2 (en) * 2017-10-13 2020-07-21 Infineon Technologies Austria Ag Method for determining the concentration of an element of a heteroepitaxial layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708810B2 (ja) * 2000-09-01 2005-10-19 シャープ株式会社 窒化物系iii−v族化合物半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP2009519202A (ja) 2005-12-12 2009-05-14 キーマ テクノロジーズ, インク. Iii族窒化物製品及び同製品の作製方法
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
EP2432005A4 (en) 2009-05-11 2015-05-27 Dowa Electronics Materials Co Ltd EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5402454B2 (ja) * 2009-09-18 2014-01-29 コニカミノルタ株式会社 露光装置のミラーユニットおよびこれを用いた画像形成装置
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5384450B2 (ja) 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2012174705A (ja) 2011-02-17 2012-09-10 Sharp Corp 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP2013229493A (ja) 2012-04-26 2013-11-07 Sharp Corp Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ
CN102938413B (zh) * 2012-11-21 2015-05-27 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
FR2998709B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Procede de fabrication d'un transistor a heterojonction de type normalement bloque
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
CN104134690B (zh) * 2014-07-22 2017-06-06 华为技术有限公司 一种高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
KR102330910B1 (ko) 2021-11-24
CN107995995A (zh) 2018-05-04
CN107995995B8 (zh) 2022-03-25
JP2018514946A (ja) 2018-06-07
US10403746B2 (en) 2019-09-03
US20180358457A1 (en) 2018-12-13
EP4092719A1 (en) 2022-11-23
WO2016155794A1 (en) 2016-10-06
KR20170137128A (ko) 2017-12-12
EP3278366A1 (en) 2018-02-07
CN107995995B (zh) 2022-03-04
TW201705496A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP6736577B2 (ja) ヘテロ構造体およびその生成方法
US9123534B2 (en) Semiconductor device and method of manufacturing the same
Ligl et al. Metalorganic chemical vapor phase deposition of AlScN/GaN heterostructures
Hertkorn et al. Optimization of nucleation and buffer layer growth for improved GaN quality
JP6893883B2 (ja) 半導体デバイス構造およびその製造方法
Choi et al. Vertical leakage mechanism in GaN on Si high electron mobility transistor buffer layers
US20240304715A1 (en) A heterostructure for a high electron mobility transistor and a method of producing the same
EP3550592A1 (en) Semiconductor substrate
Naresh-Kumar et al. Multicharacterization approach for studying InAl (Ga) N/Al (Ga) N/GaN heterostructures for high electron mobility transistors
Kaneki et al. Interface characterization of Al2O3/m-plane GaN structure
Drechsel et al. Strain controlled growth of crack-free GaN with low defect density on silicon (1 1 1) substrate
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
Stanishev et al. Low Al-content n-type AlxGa1− xN layers with a high-electron-mobility grown by hot-wall metalorganic chemical vapor deposition
US20240363745A1 (en) High-frequency group iii-nitride-based high electron mobility transistors with high-aluminum concentration barriers and recessed gates
Usov et al. InAlN/AlN/GaN heterostructures for high electron mobility transistors
WO2018196948A1 (en) Interlayer barrier
Kaun Growth optimization of metal-polar III-nitride high-electron-mobility transistor structures by molecular beam epitaxy
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250