TW201705496A - 異質結構及其生產方法 - Google Patents

異質結構及其生產方法 Download PDF

Info

Publication number
TW201705496A
TW201705496A TW105105699A TW105105699A TW201705496A TW 201705496 A TW201705496 A TW 201705496A TW 105105699 A TW105105699 A TW 105105699A TW 105105699 A TW105105699 A TW 105105699A TW 201705496 A TW201705496 A TW 201705496A
Authority
TW
Taiwan
Prior art keywords
gan
heterostructure
precursor
aluminum
epitaxial layer
Prior art date
Application number
TW105105699A
Other languages
English (en)
Inventor
陳志泰
艾利克 簡森
Original Assignee
艾利克 簡森
陳志泰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾利克 簡森, 陳志泰 filed Critical 艾利克 簡森
Publication of TW201705496A publication Critical patent/TW201705496A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明揭露一AlxGa1-xN/GaN異質結構，其中0.10<x<0.60，較理想為0.13<x<0.40，最佳狀況則為0.15<x<0.25，該異質結構包含一直接在GaN磊晶層上形成一AlxGa1-xN磊晶層，室溫下2DEG遷移率為1800至2300cm2/Vs，較理想為1900至2300cm2/Vs，最佳為2000至2300cm2/Vs，夾止電壓與理論之夾止電壓值間的誤差小於0.5V，理想為誤差小於0.4V、小於0.3V或小於0.25V，最佳狀況為小於0.20V，XRD可測得一靜電能帶曲線圖，該AlxGa1-xN/GaN異質結構的夾止電壓理論值是基於此曲線圖所推算出來。

Description

異質結構及其生產方法 發明領域
本發明係關於一用於半導體元件上之氮化鋁鎵(AlxGa1-xN)/氮化鎵(GaN)的異質結構，及其生產製造方法。
發明背景
AlxGa1-xN/GaN的異質結構在半導體元件製作技術領域一直以來被認為深具發展潛力，例如高速載子電晶體(high electron mobility transistors，HEMTs)，又稱異質結構或異質介面場效電晶體(heterojunction field effect transistors，HFETs)，就是利用此異質結構，以獲得優異的高頻與高功率處理效能。
過去的20年間，AlxGa1-xN/GaN異質結構的輸運特性(transport propertiesf)在學產界已有相當多的研究與討論；如L.Hsu和W.Walukiewicz於Physical Review B 56,1520(1997)與在Journal of Applied Physics 89,1783(2001)發表的兩篇著作中指出，適合大多數元件應用的大於100K的高溫區域，靠近AlxGa1-xN/GaN異質介面形成的二維電子氣體(2DEG)遷移率(mobility)已經透過理論計算估算出來，並且 顯示其最終被聲子散射(phonon scattering)所限制；儘管如此，在實務操作時，其他與材料結構性缺陷相關的重要散射機制(包含合金失序(alloy disordering)和表面粗糙度(interface roughness))實際上仍舊強烈地影響2DEG遷移率。
N.Maeda及其他作者於Optical Materials 23,211,(2003)期刊上，與V.M.Polyakov及其他作者於Applied Physics Letters 97,142112(2010)上所記述，AlxGa1-xN/GaN異質結構室溫下的2DEG遷移率可達1300至1600cm2/Vs，取決於2DEG密度和結晶品質。
根據R.S Balmer及其他作者在Phys.Stat.Sol.7,2331(2003)、X.Wang及其他作者在Journal of Crystal Growth 298,835(2007)與U.Forsberg及其他作者在Journal of Crystal Growth 311,3007(2009)所發表之論文中提及，在氮化鋁(GaN)和氮化銦鋁鎵(AlxGa1-xN)磊晶層間，插入一層約1至2奈米細薄的氮化鋁(AlNex)排斥層，2DEG遷移率便可提升至約2200cm2/Vs；此一重大突破是由於接近AlxGa1-xN/GaN介面處之有較佳的2DEG局限性和較少的合金失序，如此一來能夠抑制較少的電子波函數穿透至氮化鋁鎵(AlGaN)阻隔層(barrier layer)，以緩和合金失序散射的狀況。
然而，插入一氮化鋁排斥層(AiNex)存在一個缺點：在HEMT結構上，因為其較寬的能帶間隙本質，會使表面電位增加，於是更難獲得低歐姆接觸阻值(low ohmic contact resistance)；對於高頻應用來說，低歐姆性接觸阻值是相當必要的，顧及接觸金屬化過程(contact metallization process)，必須在AlxGa1-xN阻隔層上做額外的凹處刻蝕(recess etching)，以降低接觸電阻至低於0.5歐姆毫米(ohm-mm)的程度。
因此克服現有習知技術所產的AlxGa1-xN/GaN異質結構缺點，發展新的生產製造具有高電子遷移率的AlxGa1-xN/GaN異質結構之製程方法，一直以來都是各界關注的重點；再者，發展於一用於半導體元件上的AlxGa1-xN/GaN異質結構，使其能夠在高頻下操作，同時降低阻塞效應(trapping effect)和落後效應(lagging effect)，則是另一關注的重點。
發明概要
本發明揭露了一先進的AlxGa1-xN/GaN異質結構，尤指關於前述所提之AlxGa1-xN/GaN異質結構特性之上。本發明由所附的獨立權利說明中定義，與被設定的實施方案列在附加的從屬權利要求中，在以下的說明和附圖。
本發明首要目的係提供一AlxGa1-xN/GaN異質結構，其中0.10<x<0.60，較理想為0.13<x<0.40，最佳狀況則為0.15<x<0.25，該異質結構直接在氮化鎵磊晶層上形成一AlxGa1-xN磊晶層；該異質結構在室溫下的2DEG遷移率呈現1800至2300cm2/Vs，較理想為1900至2300cm2/Vs，最佳狀況則為2000至2300cm2/Vs；且其夾止電壓(pinch-off voltage)與夾止電壓理論值間的誤差小於0.5V，理想為誤差 小於0.4V、小於0.3V或小於0.25V，最佳狀況為小於0.20V，可由XRD獲得得一靜電能帶曲線圖(electrostatic band diagram)，該AlxGa1-xN/GaN異質結構的夾止電壓理論值是基於此曲線圖所推算出來。
在此揭露文件中所提及之「異質結構」係指由兩個或是多個不同的半導體材料所構成之結構。
當提及「直接在…磊晶層上構成」係指該異質結構中不包含任何其他能夠顯著影響該異質結構之磊晶層。
「2DEG遷移率」係指一電子氣體在二維空間下自由的移動的移動性，但其移動性被嚴格限制在第三維的方向上。
室溫通常係指攝氏16至27度。
若在一場效電晶體(field-effect transistor)的材料方面，「夾止電壓」係指位於異質結構上的2DEG載子完全被空乏；而若在一場效電晶體的元件方面，則是指當流於源極(source terminal)與汲極(drain terminal)之間的電流被完全封閉時的電壓，因為在這兩電極間的渠道中的電子，完全的被施予的閘極電壓(gate voltage)所空乏。
「靜電能帶曲線圖(electrostatic band diagram)」係指藉由靜電分析所做之完全空乏近似法(full depletion approximation)。此近似法是在假設夾止電壓將2DEG完全空乏的情況下所獲得。此分析是基於來自電荷的靜電分佈和在空乏區域(從該表面至AlxGa1-xN/GaN介面)的電場。
該異質結構所帶來的一大優勢，是不需為了增進異質 結構的遷移率，便將所謂的排斥層(exclusion layer)置於GaN與AlxGa1-xN磊晶層間；再進一步說明，相較於已有習知技術相比，構成該異質結構的元件能夠更頻率地操作，且有更低的阻塞效應和落後效應。
經由XRD量測後，該異質結構之夾止電壓理論值可基於AlxGa1-xN磊晶層的厚度與鋁濃度估算出來；該夾止電壓(VP)可由以下之方程式計算出來，該方程式為 其中為GaN之總極化密度、Psp(GaN)=-2.9×10-6C/cm2為GaN之自發性極化(spontaneous polarization)，且q=1.6×10-19C為電荷常數；PTotal(AlGaN1)為AlGaN1之總極化密度，AlGaN1為阻隔層，該阻隔層為一AlxGa1-xN磊晶層，是同時通入鋁和鎵氣流所成長出來，能夠由方程式來算出：其中Psp(AlGaN1)=xPsp(AlN)+(1-x)Psp(GaN)-x(1-x)b為AlGaN1之自發性極化密度，且x為由XRD測得之鋁含量(以百分比顯示)，Psp(AlN)=-8.1×10-6C/cm2為AlN自發性極化，Psp(GaN)=-2.9×10-6C/cm2為GaN自發性極化，且b=-2.1×10-6C/cm2為AlGaN1自發性極化下的拋物參數(bowing parameter)；Ppz(AlGaN1)為AlGaN1壓電極化(piezoelectrical polarization)，且ε (AlGaN1) ε (GaN)-x為以ε 0為單位的AlGaN1介電常數(dielectric polarization)：其中 ε (GaN)=10.0ε 0為GaN介電常數，且ε 0=8.884×10-14 F/cm為真空介電係數；t AlGaN1為AlxGa1-xN1以公分為單位的厚度，且(1.3x+0.84)eV 1.04eV(蕭特基位障Schottky barrier height)。
鋁濃度比上GaN至AlxGa1-xN過渡區(transition zone)之厚度的斜率(slope)，每1奈米可高於20%，較理想為每0.7奈米高於20%，最佳則為每0.5奈米高於20%。
「過渡區」係指位於GaN和AlxGa1-xN之間的區域(或介面)；GaN厚度可為1400至4000奈米，較理想為1400至3000奈米，最佳則為1400至2000奈米；GaN純度可達98%至100%；AlxGa1-xN厚度可為5至35奈米，較理想為7至30奈米，最佳為10至25奈米。
當一2DEG密度約從0.6E+13至1.4E+13cm-2時，該AlxGa1-xN/GaN異質結構之2DEG遷移率可高於1800cm2/Vs，較理想為高於1850cm2/Vs或是高於1900cm2/Vs。
此發明第二個目的係提供一半導體元件，由AlxGa1-xN/GaN異質結構所組成。
此發明第三個目的係提供一高速載子電晶體(HEMT)，由AlxGa1-xN/GaN異質結構所組成。
此發明第四個目的係提供一AlxGa1-xN/GaN異質結構之生產製造方法，該AlxGa1-xN磊晶層直接形成於GaN磊晶層之上，此方法由數個步驟構成：首先，通入具有一氣流流量的第一個Ga(鎵)前導物(precursor)，GaN磊晶層則在 此階段被生產，當鎵前導氣流大致上停止時，通入具有一氣流流量的第一個Al(鋁)前導物，之後維持通入第一個鋁前導物氣流一段時間，此時間長度為恰足以使該異質結構之室溫下2DEG遷移率為1800至2300cm2/Vs，較理想為1900至2300cm2/Vs，最佳則為2000至2300cm2/Vs，且夾止電壓與夾止電壓理論值間的誤差小於0.5V，理想為誤差小於0.4V、小於0.3V或小於0.25V，最佳狀況為小於0.20V，XRD可測得一靜電能帶曲線圖，該AlxGa1-xN/GaN異質結構的夾止電壓理論值是基於此曲線圖所推算出來。當第一個Al前導物氣流大致上停止時，再通入第二個Al前導物氣流與第二個Ga前導物氣流，用以成長AlxGa1-xN，兩者之氣流流量不一定與第一個Al前導物氣流與第一個Ga前導物氣流的氣流流量相同。
「大致上停止(substantially stopping)」之此狀況係指鎵氣體的供給量至少95%停止，較理想為供給量至少99%停止，最佳狀況為供給量至少99.9%停止。
當提及「直接在…磊晶層上構成」係指該異質結構中不包含任何其他能夠顯著影響該異質結構之磊晶層。
此製程方法的優點便是提供第一目的中所提到的AlxGa1-xN/GaN異質結構。
以第一個Al前導物氣流流量提供之Al前導物氣流有其優點，能夠創造一所謂的「鋒利鋁含量過渡區」(sharp Al-content transition zone)，或是一「鋒利介面」(sharp interface)在於GaN和AlxGa1-xN間，如此一來異質結構 可以獲得較優異的遷移率。
第一個Al前導氣流通入流量與時間維持長短的選擇，是考慮兩者相互的搭配方式，及考慮反應爐本身的要素，例如反應爐大小，越大的反應爐，氣流流速需越高，或者是需要越長的時間，更有時兩者必須同時提高。
這個方法可能還包含另一步驟--通入氮前導物氣流，如NH3前導物氣流；在通入第一個Ga前導物、第一個Al前導物、第二個Ga前導物或第二個Al前導物至少其一氣體時，至少要部分維持此氮前導氣流；「部分維持(partially maintain)」係指通入流量可能往上或往下調整，一般來說，該氮前導物氣流必須維持在上述所提及的所有步驟。其氣流流量增高或降低可能可以執行於上述的步驟間。
當第一個鋁前導氣流通入，其流速與維持時間應調整至不足以提供一完整鋁單層，較理想為少於80%鋁單層、少於60%、少於40%或少於20%；「不足以提供一完整鋁單層」係指使用材料之含量，不足以提供完整的覆蓋層來覆蓋下層表面。
經由XRD測定，異質結構之夾止電壓理論值可基於AlxGa1-xN磊晶層的厚度與鋁濃度估算出來；該夾止電壓(Vp)可由以下之方程式計算出來，該方程式為 其中為GaN之總極化密度、 P sp(GaN)=-2.9×10-6 C/cm 2為GaN之自發性極化(spontaneous polarization)，且q=1.6×10-19 C為電荷常數；P Total(AlGaN1)為AlGaN1之總極化密度，AlGaN1為阻隔層，該阻隔層為一AlxGa1-xN磊晶層，是同時通入鋁和鎵氣流所創造出來，能夠由方程式來算出：其中P sp(AlGaN1)=xP sp(AlN)+(1-x)P sp(G)-x(1-x)b為AlGaN1之自發性極化密度，且x為由XRD測得之鋁含量(以百分比顯示)，P sp(AlN)=-8.1×10-6 C/cm 2為AlN自發性極化，P sp(GaN)=-2.9×10-6 C/cm 2為GaN自發性極化，且b=-2.1×10-6 C/cm 2為AlGaN1自發性極化下的拋物參數(bowing parameter)；P pz(AlGaN1)為AlGaN1壓電極化(piezoelectrical polarization)，且ε (AlGaN1) ε (GaN)-x為以ε 0為單位的AlGaN 1介電常數(dielectric polarization)：其中ε (GaN)=10.0ε 0為GaN介電常數，且ε 0=8.884×10-14 F/cm為真空介電係數；t AlGaN1為AlxGa1-xN1以公分為單位的厚度，且(1.3x+0.84)eV 1.04(蕭特基位障Schottky barrier height)。
此方法可包括一「等待」的步驟，在第一個Ga前導物氣流停止供應後，並且在第一個Al前導物氣流開始供應前，等待0至5分鐘，較理想為等待0至3分鐘，最佳則只等待0至1分鐘；等待目的是為了移除反應爐內殘餘的鎵氣體。
執行這些步驟時，GaN磊晶層的厚度可為1400至4000奈米間，較理想為1400至3000奈米間，最佳狀況則為1400至2000奈米間；AlxGa1-xN磊晶層厚度可為5至35奈米間， 較理想為10至30奈米間，最佳狀況則為15至25奈米間。
該AlxGa1-xN/GaN異質結構可以金屬有機化學氣相沉積法(Metal Organic Chemical Vapor Deposition，MOCVD)來成長；鎵(Ga)前導物可以是TMGa或TEGa，而鋁(Al)前導物可以是TMAl或TEA；提供Ga前導物和Al前導物時，兩者需各別由至少一個承載氣體所提供，例如氬(Ar)、氫(H2)或氮(N2)。
在生長該異質結構時，MOCVD反應爐中的壓力可為10至1000毫巴間，較理想為30至200毫巴間，最佳則為50至100毫巴間；反應爐中的溫度可為攝氏950至1150度間，較理想為攝氏1000至1100度間，最佳狀況則為攝氏1020至1080度間。
GaN的成長速率可為每小時200至4000奈米間，較理想為每小時400至2000奈米間，最佳則為每小時800至1500奈米間；AlxGa1-xN的成長速率可為每小時200至2000奈米間，較理想為每小時300至1000奈米間，最佳狀況則為每小時400至800奈米間。
圖1a、綱要式地描繪一組成AlxGa1-xN/GaN異質結構之HEMT結構。
圖1b、綱要式地描繪一AlxGa1-xN/GaN異質結構。
圖2a、為一高解析掃描穿透電子顯微鏡(scanning transmission electron microscopy，STEM)圖，顯示一具有散漫性質的介面(diffuse interface)之AlxGa1-xN/GaN異質結 構。
圖2b、為一高解析掃描穿透電子顯微鏡(STEM)圖，顯示一AlxGa1-xN/GaN異質結構，此異質結構帶有一排除層，嵌於AlxGa1-xN和GaN之間。
圖2c、為一STEM圖帶有銳利的介面(sharp interface)之AlxGa1-xN/GaN異質結構。
圖3、為一圖表顯示鋁濃度相對於圖2a至圖2c中在三種不同的AlxGa1-xN/GaN異質結構上之介面厚度。
圖4、顯示AlxGa1-xN/GaN異質結構之TMAI流量時間改變時，2DEG密度和夾止電壓所呈現之變化。
圖5、顯示AlxGa1-xN/GaN異質結構之TMAI流量時間改變時，2DEG遷移率所呈現之變化。
圖6、顯示當2DEG密度變化時，2DEG遷移率(點狀)和片電阻(三角狀)所呈現之變化。
詳細說明
此發明內容將在以下做更進一步的闡述；在此文件中最初討論了半導體元件上的AlxGa1-xN/GaN異質結構，接著討論了該AlxGa1-xN/GaN異質結構之生產製造方法，最後為以此方法生產出的AlxGa1-xN/GaN異質結構之特性結果。
˙AlxGa1-xN/GaN異質結構
如上所述，AlxGa1-xN/GaN異質結構可用於半導體元件上，例如高載子電晶體(HEMT)元件；圖1a綱要式地描繪 一HEMT元件結構，由底部往上看時，其中包含一可選擇的基板11、一氮化鋁(AlN)成核層12、一氮化鎵(GaN)緩衝層13、一氮化鋁鎵(AlxGa1-xN)磊晶層14，最後是一GaN或氮化矽(silicon nitride，SiN)保護層15。
氮化鎵磊晶層13可包含一接近成核層12之緩衝層，以及一靠近氮化鋁鎵磊晶層14之間隔層(spacer layer)；這樣的磊晶層可藉由摻入雜質原子而得，此方法廣為專業技術人員所熟之，便不在此贅述。
由於碳化矽(SiC)基板有著高導熱性之特性，能夠有效地散熱，抑制元件溫度上升的幅度，因此SiC基板常被使用於半導體元件上；SiC多形體可為4H或6H；可考慮使用矽基板、藍寶石基板、氮極氮化鎵基板或鎵極氮化鎵基板做為替代方案。
AlN成核層存在的重要目的其一為調和基板和GaN緩沖層間晶格不匹配的問題(lattice mismatch)，以便在基板上獲得高品質之GaN緩衝層磊晶成長；由於GaN在某些基板(如SiC基板)上無法二維成核，因此AlN成核層存在的另一重要目的為利用其來改變表面電位，使GaN能夠成長。
GaN緩衝層之目的為藉由生成一厚實的磊晶層，提高結構品質，並呈現半絕緣(semi-insulating)特性，此GaN間隔層斷絕了阻塞效應和離子化的雜質散射(ionized impurity scattering)，此二者則是降低2DEG遷移率的可能因素。
AlGaN磊晶層之目的則為引發(induce)2DEG。
GaN或SiN保護層(passivation layer)之目的為穩定 HEMT基板的表面狀態，因為此表面狀態相當程度地影響2DEG密度，使用GaN或SiN保護層雖然可能使2DEG密度增加或減少，但是對於2DEG遷移率卻不會有太大地改變。
在圖1b中，該AlxGa1-xN/GaN異質結構呈現一GaN磊晶層13和一AlxGa1-xN磊晶層14。
於GaN磊晶層上的雜質，例如氧、矽或碳，或矽和碳兩者同時存在，這些雜質含量可能不高，一般來說少於5x1016cm-3，即非常接近二次離子質譜法(Secondary Ion Mass Spectronspcopy，SIMS)可偵測的範圍。
於AlxGa1-xN磊晶層上的雜質(如氧、矽或碳，或矽和碳兩者同時存在)含量與GaN磊晶層相比可能稍微偏高，然而這些雜質並不影響AlxGa1-xN/GaN異質結構的遷移率，因此這個狀況實際上並不這麼關鍵。
˙AlxGa1-xN/GaN異質結構的生長方式
該AlxGa1-xN/GaN異質結構可由金屬有機化學氣相沉積法(Metal Organic chemical Vapor Deposition，MOCVD)所沈積而成，此法也稱作金屬有機氣相磊晶法(Metal Organic Vapor Phase Epitaxy，MOVPE)，不論是MOCVD或MOVPE都是一種化學氣相沈積方法，藉由氣相前導物進行化學反應後，使材料以固態形式沈積於基板上，這種方法主要用於生成複雜的半導體多層結構。
在MOCVD，前導物為金屬有機化合物，一般來說與氫氣體之化合物，例如NH3，一起使用；用於GaN成長之前導 物可為TMGa、三甲基鎵(如Ga(CH3)3或TEGa)、三乙基鎵(Ga(C2H5)3)和氨氣(NH3)；用於AlxGa1-xN/GaN成長之前導物可為TMGa或TEGa和TMAl、三甲基鋁(Al2(CH3)6)或三乙基鋁(TEA，也稱Al2(C2H5)6)和氨氣。
通常利用承載氣體將前導物運送至反應爐腔，反應爐腔內至少有一基板至於其中，承載氣體(如氫氣)流經起泡器(bubbler)的流量，提供給AlN磊晶成長的流量可為每分鐘70毫升，提供給GaN磊晶成長的流量可為每分鐘50毫升，之後該前導氣流會與主要乘載氣流合併，並且再以每分鐘50公升等級的流量送入反應爐。
前導物的化學反應會在基板周圍附近發生，並構成反應性中間物(reactive intermediates)與其副產品，反應物會被吸附在基板上，形成一薄膜磊晶層，最後藉由把MOCVD系統或反應爐內的氣體抽出，將副產品運離基板。
用於薄膜生長時的MOCVD系統壓力，普遍來講介於幾毫巴至大氣壓力的範圍之間。
反應爐腔可為冷壁(cold-wall)或者熱壁(hot-wall)型態；在冷壁反應爐中，對基板進行加熱的同時，在反應爐壁的溫度會保持比基板溫度還要低；相對地，在熱壁反應爐中，則是對整體的反應爐腔進行加熱，其中包含了基板和反應爐本身。
關於前述所提之AlxGa1-xN/GaN異質結構生長，其磊晶成長是在一熱壁式反應爐(型號為Axtron VP508GFR)完成，反應爐內背景壓力約為1x10-4毫巴，資料來源根據D. Nilsson在2014年Doping of Al-content AlGaN grown by MOCVD一博士論文中，以及Wikipedia中所提。
˙ALXGA1-XN/GAN異質結構的生長
使用MOCVD來成長AlxGa1-xN/GaN異質結構將在以下的篇幅詳細說明。
採用的樣本為一HEMT基板，插入MOCVD反應爐(關於MOCVD的細節請參閱之前的篇幅說明)，AlxGa1-xN/GaN異質結構在該基板上某部份上成長。
在之後的討論說明中，所有在MOCVD反應爐內的生產步驟，壓力和溫度皆可恆持的，例如在生成AlxGa1-xN/GaN異質結構時，MOCVD反應爐內的溫度設定為攝氏1070度，而壓力為50毫巴。
在之後的生產步驟，鎵和鋁前導物或兩者其一，就如上述所提，可至少由一種承載氣體運送至反應爐，如氬氣(Ar)、氫氣(H2)或氮氣(N2)；再者，前導物一般可在室溫下提供，其他的方式則是加溫至少其一前導物，使增加其氣相壓力，這樣一來不同的磊晶層的成長速率也可以加快；另外，之後的步驟中，前導物流量和承載氣體，或兩者之一可藉由至少一個大量氣流控制閥(mass flow controller)來控制，該控制閥可位於每個前導物儲存槽與反應爐之間；供應前導物至MOCVD反應爐，以開或關至少一個位於前導物儲存槽與反應爐之間的氣閥加以控制，開關氣閥可以手動控制或是電腦控制。
為了防止累積的氣體衝進反應爐，前導物氣體可繞過 主要運行管路，直接導入副管路，該副管路稱為通氣管路(vent line)，一平衡壓力可提供在該通氣管路與運行管路之間，在氣體轉換至主要承載氣體時，可避免氣流爆衝。
在之後所有的步驟中可提供一NH3氣流，該NH3氣流流速可為每分鐘2公升，並且在所有的產步驟中保持不變。
步驟以下列順序執行：
首先，先生成一GaN磊晶層，生產該磊晶層之前導物可為一鎵前導物，例如TMGa，和氨氣(NH3)，TMGa的純度可高於5N，即99.999%，氨和鎵前導物選擇的氣流流量與通入時間，會受到不同參數之影響，例如反應爐的尺寸、樣本或是基板的尺寸、反應爐內的被警壓力等，因此該氣流流量與通入時間可能在不同的實驗設定下，有相當大的差別。
鎵前導物和氨前導物可在同一時間開始提供，而替代方案則可為先提供氨氣，再提供鎵前導物。
舉例來說，以TMGa做為鎵前導物，以每分鐘3.2毫升做為其氣流的流量匯入反應爐內，如同前面提到的，氨氣流量則可為每分鐘2公升；在此條件下，GaN磊晶層之成長速率可約為每小時1200奈米，可得之GaN厚度約為1.6至1.8微米。
當GaN磊晶層已達到所期待的厚度，將停止GaN磊晶層成長，可藉由(大致上)停止通入鎵前導物至MOCVD反應爐來達成，即將鎵前導物氣流改匯入通氣管路，氮氣流量則可保持一樣每分鐘2公升，如同前述。
一能夠自由選擇的暫停步驟，可在(大致上)停止通入鎵前導物後執行，暫停時間約在0至5分鐘間，一般來說最常的等待時間為5至60秒，此步驟的目的為藉由將氣體抽離MOCVD反應爐或系統，使殘餘的鎵能夠被送離反應爐；這不是一個必要的步驟，因此也可以不要等待，直接進入下一個步驟。
下一個步驟，將開始成長AlxGa1-xN磊晶層：首先提供一鋁前導物(如TMAl)入反應爐，以一氣流流量提供，又稱做鋁前置流(pre-flow of Al)。
提供該TMAl前置流是為了促使在過渡區中的鋁含量陡峭地從GaN上升至AlGaN，但是不過度地上升鋁含量，以避免在GaN磊晶層上直接生成AlN磊晶層，TMAl的純度可高於5N，即高於99.999%。
為鋁前導物所選的氣流流量與通入時間，會受到不同參數之影響，例如反應爐的尺寸、樣本或是基板的尺寸、反應爐內的背景壓力等，因此該氣流流量與通入時間可能在不同的實驗設定下，有相當大的差別。
前置流的通入時間與氣流流量，最好低於一個AlN單層形成所需的時間和流量，理想中可低於一單層的90%，或低於一單層的75%，又或或低於一單層的50%；AlN單層的定義為表面由一AlN磊晶層所覆蓋，一AlN單層之厚度約為0.50奈米。
不同的氣流流量與通入時間範例可如下面說明設置。
當提供用以生長AlN的前導物時以達到成長速率至每 分鐘0.2至1.0奈米間(依據使用之前導氣流和反應爐條件來決定)，較理想為每分鐘大於0.5奈米。總通入時間可少於1小時，較理想可少於30分鐘、少於20分鐘、少於10分鐘、少於5分鐘、少於3分鐘、少於90秒、少於60秒、少於40秒或少於30秒；當提供用以生長AlN的前導物時以達到成長速率至每分鐘0.2至1.0奈米間，最好是在每分鐘0.5至1.0奈米間，則總通入時間可多於5秒鐘，較理想可多於10秒、多於20秒或多於30秒。
舉一實例，鋁前導物之第一個氣流流量(又稱前置流)可為每分鐘0.2毫升，NH3流量可如前述般設定在約每分鐘2公升。
前置流與鋁前導物的第二氣流可使用兩個不同的起泡器，使前置流流量與前導物流量互不影響，這樣的設定可得每分鐘約1奈米的AlN磊晶成長。
此鋁前置流步驟可執行約20至30秒，氣流持續通入20至30秒後，將停止提供鋁前導物，即關閉鋁前導物控制閥，這為時20至30秒提供鋁前導物的步驟，在此發明中意指為一「附加銳利化步驟」(additional sharpening step)。
接著鋁前導與鎵前導物可提供至該MOCVD反應爐內，兩前導物同時提供，即在同一個時間開啟兩者之供應氣閥。
鋁前導物可以以第二個氣流流量提供，此第二個氣流流量可能與上述之第一鋁氣流流量相同，也有可能不同； 在此實例中，此步驟之鋁氣流流量可為每分鐘0.2毫升，如同上述鋁第一氣流流量。鎵前導物可以以第二個流量提供，此第二個氣流流量可能與上述之第一個鎵氣流流量相同，也有可能不同；在此實例中，此步驟之鎵氣流流量可為每分鐘1.21毫升，第一個氣流與第二個氣流流量互不影響。
最後，當AlxGa1-xN已達到理想厚度，鋁前導物和鎵前導物便停止提供，最好同時執行，NH3則也可停止，或者保留。
在此實例中，在這樣的條件下，可獲得AlxGa1-xN之成長速率約為每分鐘6奈米，其中x約為0.185，與厚度約為21奈米。
˙AlxGa1-xN/GaN異質結構特性
三個不同的AlxGa1-xN/GaN(x約為0.17)異質結構、S1、S2、S3，全部接有約為28奈米的厚度，成長於4H絕緣SiC基板，以熱壁MOCVD系統生成，關於熱壁MOCVD系統以於上述篇幅中討論過。
S1為一不帶有AlNex排斥層之AlxGa1-xN/GaN異質結構，以習知現有知技術所生長所得一具有散漫性質的介面。
S2為一AlxGa1-xN/GaN異質結構，以與S1相同方法生長而得，與S1不同的地方為，S2帶有一約為2奈米之AlNex排斥層(高鋁含量AlGaN)，介於AlxGa1-xN和GaN兩者間。
S3為一AlxGa1-xN/GaN異質結構，以本發明之製程所得，即增加使用所謂的附加銳利化步驟，在同時提供鋁與鎵前導物，以形成AlxGa1-xN磊晶層之前，提供鋁前導物前 置流，時間約為20至30秒；利用此附加步驟後，可形成更銳利的介面，S1的介面相較之下便顯得較為散漫。
當2DEG密度上升時，其遷移率通常下降，尤其是當2DEG密度提升超過0.6E+13cm-2時，詳細說明可參考2003年Maeda與其他作者共同在Optional Materials 23,211(2003)之著作；藉由鋒利介面，室溫2DEG遷移率可保持在1900cm2/V-s之上，其密度範圍非常的寬廣，可能從0.6E+13至1.4E+13間，如圖6中所示。
各項測量半導體材料特性的技術(如夾止電壓)，眾所皆知是來自於Schroeder,D.K.所著之「半導體材料與原件特性」，第三版，Wiley-Interscience出版社，2006。
此S1至S3三個樣本之2DEG密度和夾止電壓是由水銀接觸電容電壓(mercury-probe capacitance-voltage，CV)測定；非接觸式的渦電流(eddy current)技術和Lehighton mobility measurement(LEI 1610)遷移率量測系統，則是分別用來測量片電阻(Rs)與2DEG遷移率。
下方表格2總結上述S1至S3三樣本之電子特性：
圖2、S1、S2、S3三樣本之電子特性。
比較S1和S2兩樣本，插入一AlNex磊晶層後，一如預期中地，在2DEG遷移率上可見明顯的提升，自1669提升至2190cm2/Vs，然而2DEG密度和夾止電壓也同樣的升高，這表示AlNex對於厚度與極化強度的影響是不可忽略的。
在另一方面，以本發明製法所得的S3樣本，S1樣本在多項電子特性上幾乎相同，唯獨S3樣本展現了相當高的遷移率，2154cm2/Vs，該遷移率的大幅上升，促使Rs降低了36%，自S1的每單位面積612Ω降至S3的每單位面積450Ω。
在此排除與不同程度的錯位散射相關之受觀察的遷移率差異的可能，如同前面顯示，參考L.S Yu與其他作者在Applied Physics Letter,73,238(1998)之著作，以高解析x光繞射搖擺曲線量測，三樣本結晶品質以確認相當類似，每一個樣本上的GaN其搖擺曲線晶格面(102)最大半高寬都約為200角秒。
在這個比較下顯示出在一MOCVD下成長無插入AlNex磊晶層的AlxGa1-xN/GaN異質結構，其2DEG遷移率 可大幅度地得到提升。
因此由此發明方法所生產的AlxGa1-xN/GaN異質結構(樣本3)，和由習之既有技術生產的AlxGa1-xN/GaN異質結構(樣本1)相比，有著差不多低的夾止電壓，但是卻有更低的片電阻。
此外，以高解析掃描穿透電子顯微鏡(STEM)來觀察S1至S3樣本上AlxGa1-xN/GaN介面之結構特性。
在之前的分析中，樣本皆經過標準研磨和氬離子銑削加工過程(argon milling procedures)。
圖2a至圖2c分別為樣品S1、S2、S3之STEM圖，其中的點狀線是指X光能譜分析儀(energy-dispersive x-ray spectrometry,EDX)探測方向，圖上箭頭指出了介面位置。
圖2a為樣本S1之STEM圖，是具有散漫性質的介面之AlxGa1-xN/GaN異質結構，成長時沒有另外提供鋁前置流的步驟；圖2b為樣本S2之STEM圖，該異質結構中有差入一排斥層；圖2c為樣本S1之STEM圖，該樣本成長時，加上了提供鋁前置流此附加銳利化步驟。
在圖2a中，該介面相當模糊，說明了在該區域內的成分有著散漫的特性；此外，此樣品的介面(指在AlxGa1-xN和GaN間的過渡區)，比在圖2c樣本S3的界面還要厚。
樣本S2的AlNex磊晶層厚度約為2奈米，在圖2b中可看到此樣本擁有一銳利的AlNex/GaN介面，該介面與圖2c中S3樣本之AlNex/GaN介面相當類似，甚至完全相同；並且當比較圖2a和圖2c時，樣本S3之AlNex/GaN介面顯然的樣 本S1還要銳利。
使用「銳利」一詞是為了讓讀者能夠試想出一陡峭的曲線，該曲線是鋁EDX訊號自GaN磊晶層到AlxGa1-xN磊晶層或到AlNex磊晶層之過渡率。
圖3為EDX鋁濃度曲線比上樣本S1、S2、S3之厚度；三樣本之EDX光譜在x方向彼此互相對齊，以便於比較；在該光譜圖上展示鋁濃度，並且說明在生成該異質結構時，鋁濃度如何提升，當比較樣本S1和樣本S3鋁上升幅度，便可發現在S3樣本上，介於GaN層和AlxGa1-xN層間過度區之曲線坡度很陡峭，此陡峭的曲線坡度便意味著有較銳利的介面；此外，樣本S1的坡度不如樣本S3般地平滑，意指較慢的鋁併入(Al incorporation)會造成散射且不均勻的鋁成長，此不均勻的鋁併入可為AlxGa1-xN層遷移率帶來不好的影響。
樣本S1，自GaN到AlGaN之鋁成分過渡需要約1.5奈米，以逐漸地達到預先設定之鋁含量，然而，在樣本S3具有更滑順與陡峭的過渡，所需的厚度少於5Å，因此從樣本S1和樣本S3的結果看來，我們相信遷移率與鋁含量過渡提升的方式有很大的關聯性。有著高遷移率的樣本3在AlxGa1-xN/GaN介面上具有陡峭上升的鋁含量過渡，這樣的結果支持了這個看法。
在圖3，也能夠觀察到樣本S2有著陡峭並且平滑的坡度，意味著該樣本也擁有高遷移率，然而樣本S2上卻出現了高鋁含量的AlxGa1-xN薄層；樣本S3也有著陡峭且平滑的坡度， 相對地，卻不見介於AlxGa1-xN層與GaN層間的高含量AlGaN薄層。
˙以AlGaN為基礎的HEMT結構之介面控制
另一種樣本設定，可如下述條件來準備：AlxGa1-xN/GaN異質結構，由XRD測量其中x約為0.19，該異質結構在攝氏1070度和壓力50毫巴的條件下生成，並使用相同的生成時間與相同的前導物流速，AlxGa1-xN磊晶層的厚度測量的結果約為21奈米。
TMAl和NH3一起的前置流，在GaN成長後，通入MOCVD反應爐中，而鋁的前置流通入時間在0至75秒間不等，AlN成長速率在這樣的條件下(由AlN成核層厚度來計算)，估算的結果約在每秒0.03奈米。
我們觀察到利用成長中斷(在本發明中定義為可選擇的等待步驟)來排除殘餘之鎵前導物，對於其電子特性沒有顯著的影響。
下方表格3中，最初的四個樣本是以習知現有技術所生長而得，無執行鋁前置流之步驟，鋁前置流的時間為0秒；接下來的四個樣本，鋁前置流則是使用了不同的時間。
在表格3中可見，當TMAl氣流所需的時間則大於等於30秒，遷移率約在2200cm2/Vs趨於飽和，當TMAl氣流時間剛好等於30秒時，夾止電壓便達到-2.1V，而遷移率也達到2200cm2/Vs。
表格3、多個樣本之電子特性、成長中段時間和TMAl氣流時間。
當鋁前置流提供的時間較長，大於等於30秒時，夾止電壓便會顯著地提升，也就是說鋁濃度開始過高，進而促使AlN層開始形成。
樣本SL2、SL6、SL7和SL8的結果顯示於表格3、圖4和圖5中；圖4呈現了在AlxGa1-xN/GaN異質結構上，TMAl氣流時間改變時，造成密度和夾止電壓的變化；圖5則顯示AlxGa1-xN/GaN異質結構上TMAl氣流時間改變時，2DEG遷移率所呈現的變化。
˙夾止電壓理論估算方法
AlxGa1-xN/GaN異質結構之夾止電壓理論值，可藉由AlxGa1-xN層的鋁濃度與厚度估算而得，鋁濃度與厚度可從由XRD測量後代入靜電能帶表上得知。
Vp/(the thickness of AlGaN1)=-e * Ns/ε 0 ε r
夾止電壓的理論值可利用下列方程式估算出來： 其中，
為GaN之總級化密度，又P sp(GaN)=-2.9×10-6 C/cm 2為GaN之自發性極化，參考F.Bernardini與其他作者之著作，Phys.Rev.B 56(R10 024-R10027)，而q=1.6×10-19 C為電子電荷常數。
P Total(AlGaN1)為AlGaN1之總極化密度，AlGaN1為阻隔層，是同時通入鋁和鎵所創造出的AlxGa1-xN磊晶層，可由下列方程式計算出來，
其中，P sp(AlGaN1)=xP sp(AlN)+(1-x)P sp(GaN)-x(1-x)b (4)
即AlGaN1自發性極化密度，其中的x為由XRD測得之鋁含量(以百分比顯示)，且P sp(AlN)=-8.1×10-6 C/cm 2為AlN之自發性極化，P sp(GaN)=-2.9×10-6 C/cm 2為GaN之自發性極化，且b=-2.1×10-6 C/cm 2為AlGaN 1自發性極化下的拋物參數(bowing parameter)，參考F.Bernardini與其他作者之著作Phys.Rev.B 56(R10 024-R10027)。
P pz(AlGaN1)為AlGaN1之壓電極化(piezoelectrical polarization)。
即以ε 0為單位之AlGaN1介電常數，其中ε (GaN)=10.0ε 0為GaN介電常數(參考O.Ambacher，R.Dimitrov，W.Rieger與其他作者在1999年之著作，J.Appl.Phys.85，3222-3233)，t AlGaN1為AlxGa1-x1N1以公分為單位的厚度，(1.3x+0.84)eV 1.04eV為鎳蕭特基位障高度(Ni Schottky barrier height)，參考L.S Yu與其他作者在1998年之著作，Applied Physics Letter，73，238。
方程式(1)來自：，其中△E c(AlGaN2-GaN)=0，若沒有由鋁前置流所製造出來之遷移率強化層(mobility enhancement layer)，厚度為T2，1nm T23nm。
其中△E c(AlGaN1-GaN)和△E c(AlGaN2-GaN)為介於AlGaN阻隔層和遷移率強化層與GaN之間的各別傳導能帶偏移(conduction band offset)，而E field(AlGaN1)為內建靜電場(built-in electrostatic field)。
˙實驗性與特性詳細內容
AlxGa1-xN/GaN異質結構由水銀接觸電容電壓測量法 (mercury-probe capacitance-voltage，CV)來量測，以獲得2DEG密度和夾止電壓數值，無接觸的渦電流(eddy current)技術和Lehighton mobility measurement(LEI 1610)遷移率量測系統，則是分別用來測量片電阻(Rs)與2DEG遷移率。
GaN磊晶層厚度使用白光干涉測量法(white-light interferometry technique)所得，量測解析度為10奈米，AlxGa1-xN厚度則先用XRD量測(詳細內容請看下述說明)，再經由一曲線模擬擬合(simulation fitting)所獲得其值。
使用一高解析X光繞射儀(Philips X’ Pert MRD)來執行XRD量測，以λ=0.15406nm之Cu Kα1射線，測量HEMT樣本或晶圓之結構；該HR-XRD系統配有一混合鏡作為主光學鏡，與一三軸晶體(triple-axis crystal)為副光學鏡，可獲得約0.003°(約11角秒)之解析度；AlGaN阻隔層的厚度與構成成分，可經由樣本或晶圓上測得之2θ/ω光譜，並且使用程式軟體Epitaxy來擬合該測得2θ/ω光譜所獲得。
鋁濃度的測量自XRD量測結果中獲得，基於各磊晶層之XRD光譜結果，對鋁濃度進行估算，鋁濃度的最後測定則須利用Epitaxy程式軟體，以擬合AlGaN在測得之2θ/ω光譜上的波峰位置。
AlGaN厚度是利用Epitaxy程式軟體來擬合在2θ/ω光譜自AlGaN層所產生的波峰區間邊緣數(fringe)而決定。
高解析掃描穿透電子顯微鏡(scanning transmission electron microscopy，STEM)測定執行於一影像上，其型號 為具銫(Cs)探測器像差校正FEI Titan3 60-300S/TEM，該STEM帶有一可操作於300千伏特(kV)下之單頻化高輝度蕭基場發射電子槍(monochromated high brightness Schottky field emission gun，XFEG)；利用一超X EDX(Super-X EDX)光譜儀進行能量分散X光的量測；掃描穿透電子顯微鏡圖則需與一高角環形暗場(high angle annular dark field，HAADF)偵測器。

Claims (25)

  1. 一種AlxGa1-xN/GaN異質結構，其中0.10<x<0.60，較理想0.13<x<0.40，最佳為0.15<x<0.25，上述異質結構直接於GaN磊晶層上構成一AlxGa1-xN磊晶層。其特性為，該異質結構室溫下2DEG遷移率為1800至2300cm2/Vs，較理想為1900至2300cm2/Vs，最佳為2000至2300cm2/Vs，且夾止電壓與理論之夾止電壓值間的誤差小於0.5V，理想為誤差小於0.4V、小於0.3V或小於0.25V，最佳狀況為小於0.20V，XRD可測得一靜電能帶曲線圖，該AlxGa1-xN/GaN異質結構的夾止電壓理論值是基於此曲線圖所推算出來。
  2. 如請求項1之半導體元件結構，該AlxGa1-xN/GaN異質結構之夾止電壓理論值能夠基於AlxGa1-xN磊晶層其厚度與鋁濃度估算而來，厚度及鋁濃度則是以XRD測定後得知。
  3. 如請求項1或2所述，該AlxGa1-xN/GaN異質結構之夾止電壓(Vp)可由下列方程式導出： 其中， 為GaN總極化密度，P sp(GaN)=-2.9×10-6 C/cm 2為GaN自發性極化，且q=1.6×10-19 C為電荷常數；P Total(AlGaN1)為AlGaN1之總極化密度，AlGaN1為阻隔層，該阻隔層為一AlxGa1-xN磊晶層，是同時通入鋁和鎵氣流所創造出來，能夠由下列方程式計算出來， 其中P sp(AlGaN1)=xP sp(AlN)+(1-x)P sp(GaN)-x(1-x)b為AlGaN1之自發性極化密度，且x為由XRD測得之鋁含量(以百分比顯示)，且P sp(AlN)=-8.1×10-6 C/cm 2為AlN自發性極化，P sp(GaN)=-2.9×10-6 C/cm 2為GaN自發性極化，b=-2.1×10-6 C/cm 2為AlGaN1自發性極化下的拋物參數(bowing parameter)，P pz(AlGaN1)為AlGaN1壓電極化(piezoelectrical polarization)，ε (AlGaN1) ε (GaN)-x為以ε 0為單位的AlGaN1介電常數(dielectric polarization)，其中ε 0(GaN)=10.0ε 0為GaN介電常數，且ε 0=8.884x10-14F/cm為真空介電係數，t AlGaN1為AlxGa1-x1N1以公分為單位的厚度，且(1.3x+0.84)eV 1.04eV為蕭特基位障(Schottky barrier height)。
  4. 如請求項1至3中任一項之AlxGa1-xN/GaN異質結構，其 鋁濃度比上GaN至AlxGa1-xN過渡區之厚度的斜率(slope)，每1奈米可高於20%，較理想為每0.7奈米高於20%，最佳則為每0.5奈米高於20%。
  5. 如請求項1至4中任一項之AlxGa1-xN/GaN異質結構，GaN磊晶層的厚度可為1400至4000奈米間，較理想為1400至3000奈米間，最佳狀況則為1400至2000奈米間；
  6. 如請求項1至5中任一項之AlxGa1-xN/GaN異質結構，AlxGa1-xN磊晶層厚度可為5至35奈米間，較理想為7至30奈米間，最佳狀況則為10至25奈米間。
  7. 如請求項1至6中任一項之AlxGa1-xN/GaN異質結構，當2DEG密度約從0.6E+13至1.4E+13cm-2時，2DEG遷移率高於1800cm2/V-s，較理想為高於1850或高於1900cm2/Vs。
  8. 一種半導體元件，包含一請求項1至7中任一項之AlxGa1-xN/GaN異質結構。
  9. 一種高速載子電晶體(HEMT)，包含一請求項1至8中任一項之AlxGa1-xN/GaN異質結構。
  10. 一種生產AlxGa1-xN/GaN異質結構之製造方法，含有一直接生成在GaN磊晶層之上的AlxGa1-xN磊晶層，此方法包含下列步驟：首先，通入具有一氣流流量的第一個Ga(鎵)前導物(precursor)，GaN磊晶層則在此階段被生產。當鎵前導氣流大致上停止時，通入具有一氣流流量的第一個Al(鋁)前導物，之後維持通入第一個鋁前導物 氣流一段時間，此時間長度為恰足以使其異質結構具有：˙室溫下2DEG遷移率為1800至2300cm2/Vs，較理想為1900至2300cm2/Vs，最佳為2000至2300cm2/Vs，且˙夾止電壓與夾止電壓理論值間的誤差小於0.5V，理想為誤差小於0.4V、小於0.3V或小於0.25V，最佳狀況為小於0.20V，XRD可測得一靜電能帶曲線圖，該AlxGa1-xN/GaN異質結構的夾止電壓理論值是基於此曲線圖所推算出來，當第一個Al前導物氣流大致上停止時，再通入第二個Al前導物氣流與第二個Ga前導物氣流，用以生長AlxGa1-xN，兩者之氣流流量不一定與第一個Al前導物氣流與第一個Ga前導物氣流的氣流流速相同。
  11. 如請求項10之方法，包含一特別的步驟，即提供氮前導氣流(例如使用NH3)，在通入第一個Ga前導物、第一個Al前導物、第二個Ga前導物或第二個Al前導物至少其一氣體時，至少要部分維持此氮前導氣流。
  12. 如請求項10或請求項11之方法，當第一個鋁前導氣流通入，其流速與維持時間應調整至不足以提供一完整鋁單層，較理想為少於80%鋁單層、少於60%、少於40%或少於20%。
  13. 如請求項12之方法，經由XRD測定後，異質結構之夾止電壓理論值可基於AlxGa1-xN磊晶層的厚度與鋁濃度估 算出來。
  14. 如請求項12或請求項13之方法，該夾止電壓(VP)可由以下之方程式計算出來，該方程式為 為GaN之總極化密度，P sp(GaN)=-2.9×10-6 C/cm 2為GaN之自發性極化，且q=1.6×10-19 C為電荷常數。 P Total(AlGaN1)為AlGaN1之總極化密度，AlGaN1為阻隔層，該阻隔層為一AlxGa1-xN磊晶層，是同時通入鋁和鎵氣流所創造出來，能夠由下列方程式計算出來， 其中P sp(AlGaN1)=xP sp(AlN)+(1-x)P sp(GaN)-x(1-x)b為AlGaN1之自發性極化密度，且x為由XRD測得之鋁含量(以百分比顯示)，P sp(AlN)=-8.1×10-6 C/cm 2為AlN自發性極化，P sp(GaN)=-2.9×10-6 C/cm 2為GaN自發性極化，且b=-2.1×10-6 C/cm 2為AlGaN自發性極化下的拋物參數，P pz(AlGaN1)為AlGaN1壓電極化，ε (AlGaN1) ε (GaN)-x為以ε 0為單位的AlGaN1介電常數，其中 ε (GaN)=10.0ε 0為GaN介電常數，且ε 0=8.884×10-14 F/cm為真空介電係數，t AlGaN1為AlxGa1-x1N1以公分為單位的厚度，且(1.3x+0.84)eV 1.04eV(蕭特基位障Schottky barrier height)。
  15. 如請求項10至項14之方法，包含一等待步驟，在第一個Ga前導物氣流停止供應後，並且在第一個Al前導物氣流開始供應前，等待0至5分鐘，較理想為等待0至3分鐘，最佳則只等待0至1分鐘。
  16. 如請求項10至項15之方法，這些步驟執行時，GaN磊晶層厚度在1400至4000奈米間，較理想為1400至3000奈米間，最佳為1400至2000奈米間。
  17. 如請求項10至項16之方法，這些步驟執行時，AlxGa1-xN磊晶層厚度在5至35奈米間，較理想為7至30奈米間，最佳為10至25奈米間。
  18. 如請求項10至項17之方法，該AlxGa1-xN/GaN異質結構可以金屬有機化學氣相沉積法(Metal Organic Chemical Vapor Deposition，MOCVD)來成長。
  19. 如請求項10至項18之方法，其中之Ga前導物為TMGa或TEGa。
  20. 如請求項10至項19之方法，其中之Al前導物為TMAl或TEA。
  21. 如請求項10至項20之方法，Ga前提供導物和Al前導物時，兩者需各別由至少一個承載氣體所提供，例如氬(Ar)、 氫(H2)或氮(N2)。
  22. 如請求項10至項21之方法，在生長該異質結構時，MOCVD反應爐中的壓力可為10至1000毫巴間，較理想為30至200毫巴間，最佳則為50至100毫巴間。
  23. 如請求項10至項22之方法，反應爐中的溫度可為攝氏950至1150度間，較理想為攝氏1000至1100度間，最佳狀況則為攝氏1020至1080度間。
  24. 如請求項10至項23之方法，GaN的成長速率可為每小時200至4000奈米間，較理想為每小時400至2000奈米間，最佳則為每小時800至1500奈米間。
  25. 如請求項10至項24之方法，AlxGa1-xN的成長速率可為每小時200至2000奈米間，較理想為每小時300至1000奈米間，最佳狀況則為每小時400至800奈米間。
TW105105699A 2015-03-31 2016-02-25 異質結構及其生產方法 TW201705496A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/057038 WO2016155794A1 (en) 2015-03-31 2015-03-31 Heterostructure and method of its production

Publications (1)

Publication Number Publication Date
TW201705496A true TW201705496A (zh) 2017-02-01

Family

ID=52781093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105699A TW201705496A (zh) 2015-03-31 2016-02-25 異質結構及其生產方法

Country Status (7)

Country Link
US (1) US10403746B2 (zh)
EP (2) EP3278366A1 (zh)
JP (1) JP6736577B2 (zh)
KR (1) KR102330910B1 (zh)
CN (1) CN107995995B8 (zh)
TW (1) TW201705496A (zh)
WO (1) WO2016155794A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
WO2018196948A1 (en) 2017-04-24 2018-11-01 Swegan Ab Interlayer barrier
JP7039684B2 (ja) * 2017-07-20 2022-03-22 スウェガン、アクチボラグ 高電子移動度トランジスタのためのヘテロ構造及びその製造方法
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
US10718726B2 (en) * 2017-10-13 2020-07-21 Infineon Technologies Austria Ag Method for determining the concentration of an element of a heteroepitaxial layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708810B2 (ja) * 2000-09-01 2005-10-19 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
US20070138505A1 (en) 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
WO2010131451A1 (ja) 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5402454B2 (ja) * 2009-09-18 2014-01-29 コニカミノルタ株式会社 露光装置のミラーユニットおよびこれを用いた画像形成装置
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5384450B2 (ja) 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2012174705A (ja) 2011-02-17 2012-09-10 Sharp Corp 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
CN102938413B (zh) * 2012-11-21 2015-05-27 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
FR2998709B1 (fr) * 2012-11-26 2015-01-16 Commissariat Energie Atomique Procede de fabrication d'un transistor a heterojonction de type normalement bloque
CN104134690B (zh) * 2014-07-22 2017-06-06 华为技术有限公司 一种高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
KR20170137128A (ko) 2017-12-12
WO2016155794A1 (en) 2016-10-06
JP2018514946A (ja) 2018-06-07
KR102330910B1 (ko) 2021-11-24
JP6736577B2 (ja) 2020-08-05
CN107995995B (zh) 2022-03-04
EP3278366A1 (en) 2018-02-07
EP4092719A1 (en) 2022-11-23
US20180358457A1 (en) 2018-12-13
CN107995995A (zh) 2018-05-04
CN107995995B8 (zh) 2022-03-25
US10403746B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN102456730B (zh) 半导体器件及其制造方法
US9355843B2 (en) Semiconductor device and method of manufacturing the same
Ligl et al. Metalorganic chemical vapor phase deposition of AlScN/GaN heterostructures
US20100117118A1 (en) High electron mobility heterojunction device
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
TW201705496A (zh) 異質結構及其生產方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
TW201431084A (zh) ＧａＮ半導體裝置及其形成方法
US20190181240A1 (en) Methods for transistor epitaxial stack fabrication
KR20200066141A (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
TW201611268A (zh) 半導體裝置
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
Kaneki et al. Interface characterization of Al2O3/m-plane GaN structure
Partida-Manzanera et al. Comparative analysis of the effects of tantalum doping and annealing on atomic layer deposited (Ta2O5) x (Al2O3) 1− x as potential gate dielectrics for GaN/AlxGa1− xN/GaN high electron mobility transistors
Mrad et al. H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq
JP2007234986A (ja) ＡｌＮ障壁層を有するＧａＮ系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
Laurent et al. Extraction of net interfacial polarization charge from Al0. 54In0. 12Ga0. 34N/GaN high electron mobility transistors grown by metalorganic chemical vapor deposition
JP2014138166A (ja) Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
Usov et al. InAlN/AlN/GaN heterostructures for high electron mobility transistors
JP2012190852A (ja) Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法
WO2018196948A1 (en) Interlayer barrier
Ganguly High performance III-nitride heterostructure devices exploiting polarization, isotope physics and integrating with silicon