JP6652042B2 - Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法 - Google Patents

Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP6652042B2
JP6652042B2 JP2016241448A JP2016241448A JP6652042B2 JP 6652042 B2 JP6652042 B2 JP 6652042B2 JP 2016241448 A JP2016241448 A JP 2016241448A JP 2016241448 A JP2016241448 A JP 2016241448A JP 6652042 B2 JP6652042 B2 JP 6652042B2
Authority
JP
Japan
Prior art keywords
source gas
temperature
growth
preflow
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241448A
Other languages
English (en)
Other versions
JP2018098356A (ja
Inventor
淳史 惠良
淳史 惠良
奨 畠中
奨 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016241448A priority Critical patent/JP6652042B2/ja
Priority to US15/657,242 priority patent/US10199218B2/en
Priority to CN201711326833.7A priority patent/CN108231556B/zh
Publication of JP2018098356A publication Critical patent/JP2018098356A/ja
Application granted granted Critical
Publication of JP6652042B2 publication Critical patent/JP6652042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明はＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法に関する。
ＩＩＩ−Ｖ族窒化物半導体は飽和電子速度及び耐圧が高いという特長を持ち、特にヘテロ構造を用いて界面に高濃度の２次元電子ガスを生じさせる高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が注目を集めている。ＩＩＩ−Ｖ族窒化物半導体であるＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）で構成されたＨＥＭＴ（以下、ＧａＮ系ＨＥＭＴと呼ぶ）では、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ≧０、ｙ＞０、ｚ≧０）で作られたチャネル層の上に、チャネル層よりもバンドギャップの大きなＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０）で作られたバリア層を設けることで発生する分極効果により、高濃度の２次元電子ガスが生じる。そのため２次元電子ガスのシート抵抗が低くなり、高速、高出力動作が可能になる。
ＧａＮ系ＨＥＭＴにおいて高速、高出力動作を実現するには移動度を高くする必要がある。移動度を高くするにはチャネル層とバリア層との界面における組成変化の急峻性を高めるのが有効である。これまで界面の急峻性を高めるために、ＧａＮで作られたチャネル層の形成後、Ｇａ原料ガス及びＡｌ原料ガスのいずれも供給しない成長中断工程を設け、成長中断工程後、Gａ原料ガスを供給せずＡｌ原料ガスを供給するプリフロー工程を実施し、プリフロー工程後、Ｇａ原料ガス及びＡｌ原料ガスを供給してＡｌｘＧａ１−ｘＮで作られたバリア層を形成し、ＧａＮ系ＨＥＭＴ用のエピタキシャルウェハを製造する方法が提案されている（例えば特許文献１参照）。
特開２０１２−１１９４２９号公報
従来の製造方法では、チャネル層中のＧａがバリア層に混入することで界面の急峻性が損なわれ、高い移動度を持つＧａＮ系ＨＥＭＴが得られないという問題がある。
この発明は上記の問題を解決するためになされたもので、チャネル層とバリア層との界面の急峻性が高く、バリア層の結晶性悪化が抑制されたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法を提供することを目的としている。
この発明に係るＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法は、Ｇａ原料ガス及び窒素原料ガスを供給し、半導体基体上にＧａＮチャネル層を成長させる第１成長工程と、第１成長工程のあと、少なくとも窒素原料ガスを供給しながら温度を下げる降温工程と、降温工程のあと、Ｇａ原料ガスを供給せず、かつ、Ａｌ原料ガス及び窒素原料ガスを供給するプリフロー工程と、プリフロー工程のあと、Ａｌ原料ガス及びＧａ原料ガスを供給せず、かつ、窒素原料ガスを供給しながら温度を上げる昇温工程と、昇温工程のあと、Ａｌ原料ガス及び窒素原料ガスを供給し、かつ、Ｇａ原料ガス及びＩｎ原料ガスのうち少なくともいずれか一方を供給し、ＡｌｘＧａｙＩｎｚＮバリア層（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０、ｙ＋ｚ＞０）を成長させる第２成長工程と、を備える。
この発明によれば、プリフロー工程時の温度をチャネル層の成長工程時より下げ、バリア層の成長工程時の温度をプリフロー工程時より上げることによって、チャネル層とバリア層との界面の急峻性が高く、バリア層の結晶性悪化が抑制されたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハを製造できる。
この発明の実施の形態１に係る製造方法を用いて作製したＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの断面図である。 この発明の実施の形態１に係る製造方法における温度及び各原料ガスの供給状況の時間変化を示す図である。 この発明の実施の形態２に係る製造方法におけるＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。 この発明の実施の形態３に係る製造方法における温度及び各原料ガスの供給状況の時間変化を示す図である。 この発明の実施の形態４に係る製造方法におけるＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。
実施の形態１．
図１は、この発明の実施の形態１に係る製造方法で作製されたエピタキシャルウェハの断面構造を模式的に表した図である。エピタキシャルウェハはＳｉＣ、Ｓｉ又はサファイアなどで作られた基板１を備える。なお基板１、及び、基板１の上に各種半導体が積層された状態の構造体を半導体基体と呼ぶ。
基板１の上にＡｌＮ核形成層２が形成されている。ＡｌＮ核形成層２はＡｌＮで作られている。ＡｌＮ核形成層２は、この層の上に形成されるＧａＮ高抵抗層３などを成長させるためのバッファ層である。ＡｌＮ核形成層２の厚さは例えば５０ｎｍである。なおＡｌＮ核形成層２はＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）で作られていてもよいし、複数の組成のＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）層を重ねた多層構造でもよいし、基板１上にＳｉＮなどの材料で作られた層を設けたあとにＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）を成長させた構造でもよい。
ＡｌＮ核形成層２の上にＧａＮ高抵抗層３が形成されている。ＧａＮ高抵抗層３はＦｅがドープされたＧａＮで作られている。ＧａＮ高抵抗層３は耐圧向上やピンチオフ特性改善のために設けられている。ＧａＮ高抵抗層３の厚さは例えば３００ｎｍである。なおＧａＮ高抵抗層３はＣがドープされたＧａＮで作られていてもよい。またＧａＮ高抵抗層３を設けなくてもかまわない。
ＧａＮ高抵抗層３の上にＧａＮチャネル層４が形成されている。ＧａＮチャネル層４はアンドープのＧａＮで作られている。ＧａＮチャネル層４の厚さは例えば１μｍである。なおＧａＮ高抵抗層３を設けない場合、ＧａＮチャネル層４はＡｌＮ核形成層２の上に形成される。
ＧａＮチャネル層４の上にＡｌｘＧａ１−ｘＮバリア層５が形成されている。ＡｌｘＧａ１−ｘＮバリア層５はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で作られており、例えばｘ＝０．２である。ＡｌｘＧａ１−ｘＮバリア層５の厚さは例えば２５ｎｍである。
なおＡｌｘＧａ１−ｘＮバリア層５の上にＧａＮ等の窒化物半導体で作られたキャップ層を設けてもよい。
この発明の実施の形態１に係るエピタキシャルウェハの製造方法を以下に記載する。図２は、この実施の形態においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでの温度及び各原料ガスの供給状況の時間変化を示す図である。図２において、各原料ガスの供給状況として実線が供給を表し、破線が停止を表している。なお図２に示すとおり、窒素原料ガスは第１成長工程、降温工程、プリフロー工程、昇温工程及び第２成長工程の各工程において常時供給されている。また図２には示していないが、キャリアガスも窒素原料ガスと同様に各工程において常時供給されている。各原料ガスは、Ａｌ原料ガスがトリメチルアルミニウム、Ｇａ原料ガスがトリメチルガリウム、窒素原料ガスがアンモニアである。またキャリアガスとして水素を用いる。なお上記以外の原料ガスやキャリアガスを用いてもよい。
まず基板１の上にＡｌＮ核形成層２を有機金属気相エピタキシャル（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成長させる。なおこれ以降、各種の層のエピタキシャル成長について記載するが、これらの成長はＭＯＣＶＤ法で実施されるものとする。ただしこれらの成長は、ＭＯＣＶＤ法で成長したエピタキシャル層と同等の物が形成できれば、ＭＯＣＶＤ法以外の方法を用いてもよい。
次にＡｌＮ核形成層２の上にＧａＮ高抵抗層３をＦｅのドーパントガスを供給しながら成長させる。成長条件は例えば温度が１１００℃、圧力が２００ｍｂａｒである。Ｆｅのドープ量は例えば１×１０１８ｃｍ−３である。
次にＧａＮ高抵抗層３の上にＧａＮチャネル層４を成長させる第１成長工程を実施する。第１成長工程ではＧａ原料ガスを供給してＧａＮチャネル層４を成長させる。成長条件は例えば温度が１１００℃、圧力が２００ｍｂａｒ、Ｖ／ＩＩＩ比が５００である。
第１成長工程のあと、温度を下げる降温工程を実施する。この実施の形態では降温工程においてＧａ原料ガスの供給を停止する。降温工程における到達温度は９００℃以上、１０５０℃以下が望ましい。理由は次工程であるプリフロー工程の説明箇所で記述する。この実施の形態での到達温度は例えば１０００℃とする。なおプリフロー開始時に圧力とＶ／ＩＩＩ比が所望の設定となるように、降温工程中に圧力と窒素原料ガスの流量を調整することが望ましい。
降温工程のあと、Ａｌ原料ガスを供給するプリフロー工程を実施する。プリフロー工程における成長温度は降温工程の到達温度と同じであり、９００℃以上、１０５０℃以下が望ましい。成長温度を９００℃以上にするのが望ましいのは、温度を下げすぎるとプリフロー工程で成長する層の結晶性が悪くなるからである。成長温度を１０５０℃以下にするのが望ましいのは、温度を上げすぎるとプリフロー工程で成長する層にＧａＮチャネル層４からＧａが混入するからである。この実施の形態での成長温度は例えば１０００℃とする。温度以外の成長条件は例えば圧力が５０ｍｂａｒ、Ｖ／ＩＩＩ比が４００である。プリフロー工程において成長する層の厚さは２ＭＬ（ｍｏｎｏｌａｙｅｒ）以下とするのが望ましい。この厚さが２ＭＬを超えると、格子緩和などの結晶性悪化が起こるからである。実施の形態１ではこの厚さを例えば１ＭＬとする。なおプリフロー工程で成長する層は非常に薄いため、図１において図示を省略している。
プリフロー工程のあと、Ａｌ原料ガスの供給を停止し、温度を上げる昇温工程を実施する。昇温工程における到達温度は例えば１１００℃である。なお次工程である第２成長工程開始時に圧力とＶ／ＩＩＩ比が所望の設定となるように、昇温工程中に圧力と窒素原料ガスの流量を調整することが望ましい。
昇温工程のあと、ＡｌｘＧａ１−ｘＮバリア層５を成長させる第２成長工程を実施する。第２成長工程ではＡｌ原料ガス及びＧａ原料ガスを供給してＡｌｘＧａ１−ｘＮバリア層５を成長させる。成長条件は例えば温度が１１００℃、圧力が５０ｍｂａｒ、Ｖ／ＩＩＩ比が５００である。
この発明の実施の形態１に係る製造方法を用いると、ＧａＮチャネル層４とＡｌｘＧａ１−ｘＮバリア層５との界面における組成変化の急峻性が高いエピタキシャルウェハを製造できる。界面の急峻性が低下する原因として、ＡｌｘＧａ１−ｘＮバリア層５形成時にＧａＮチャネル層４表面付近のＧａが脱離し、ＡｌｘＧａ１−ｘＮバリア層５に混入することが挙げられる。Ｇａの脱離及び混入は温度が高いほど起こりやすいが、実施の形態１に係る製造方法ではプリフロー工程時の温度をＧａＮチャネル層４形成時より低くしており、Ｇａの脱離及び混入が抑制される。そのためプリフロー工程で成長する層のＡｌ組成はＡｌリッチあるいはＡｌｘＧａ１−ｘＮバリア層５と同程度となる。この層が形成されるため、ＡｌｘＧａ１−ｘＮバリア層５形成時においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５へのＧａの混入が抑制され、ＧａＮチャネル層４とＡｌｘＧａ１−ｘＮバリア層５との界面の急峻性を高くすることができる。
さらに、実施の形態１に係る製造方法を用いると、ＡｌｘＧａ１−ｘＮバリア層５の結晶性悪化が抑制されたエピタキシャルウェハを製造できる。なぜなら、ＡｌｘＧａ１−ｘＮバリア層５形成時の温度が低いと結晶性の悪いバリア層が成長するが、実施の形態１に係る製造方法ではＡｌｘＧａ１−ｘＮバリア層５形成の前に昇温工程を実施しており、結晶性悪化が抑制される高い温度でＡｌｘＧａ１−ｘＮバリア層５が形成されるからである。またプリフロー工程時の温度を９００℃以上にすることと、プリフロー工程で成長する層の厚さを２ＭＬ以下にすることも結晶性悪化の抑制に寄与する。
さらに、実施の形態１に係る製造方法を用いると、降温工程中に、Ｇａ原料ガスに含まれるＣがＧａＮチャネル層４へ混入することを抑制できる。なぜなら降温工程中にはＧａ原料ガスの供給を停止しているからである。ＧａＮチャネル層４へのＣの混入により電流コラプスに代表される電流電圧特性の過渡応答悪化が引き起こされるが、実施の形態１に係る製造方法を用いることでＣの混入が抑制され、その結果、過渡応答悪化が抑制される。
実施の形態２．
この発明の実施の形態２に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
図３は、実施の形態２においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでのＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。なおＶ／ＩＩＩ比は、ＩＩＩ族原料ガスの供給をいずれも停止している状態では定義できないが、図３では便宜上破線で前後をつないでいる。
実施の形態１に対して実施の形態２に係る製造方法には、プリフロー工程時のＶ／ＩＩＩ比が第１成長工程時及び第２成長工程時よりも高いという特徴がある。それ以外の製造方法は実施の形態１と同様である。Ｖ／ＩＩＩ比の設定値は例えば第１成長工程時が５００、プリフロー工程時が１０００、第２成長工程時が５００である。
この発明の実施の形態２に係る製造方法を用いると、プリフロー工程中に、Ａｌ原料ガスに含まれるＣがＧａＮチャネル層４へ混入することを抑制できる。なぜなら、Ｃの混入を抑制するにはＶ／ＩＩＩ比を高くすることが有効であり、この実施の形態ではプリフロー工程時のＶ／ＩＩＩ比を高くしているからである。ＧａＮチャネル層４へのＣの混入により電流コラプスに代表される電流電圧特性の過渡応答悪化が引き起こされるが、実施の形態２に係る製造方法を用いることでＣの混入が抑制され、その結果、過渡応答悪化が抑制される。
実施の形態３．
この発明の実施の形態３に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
図４は、実施の形態３においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでの温度及び各原料ガスの供給状況の時間変化を示す図である。
実施の形態１に対して実施の形態３に係る製造方法には、降温工程中にもＧａ原料ガスを引き続き供給し、Ｇａ原料ガスの供給停止と同時にプリフロー工程を開始するという特徴がある。それ以外の製造方法は実施の形態１と同様である。ＧａＮチャネル層４のうち降温工程時に成長する分の厚さは薄いことが望ましく、１０ｎｍ以下とするのがよい。そのため実施の形態３の降温工程においては早く温度を下げ、必要に応じて成長速度を下げることが望ましい。
この発明の実施の形態３に係る製造方法を用いると、ＧａＮチャネル層４表面の不純物吸着や表面荒れを抑制できる。なぜなら、不純物吸着や表面荒れはＩＩＩ族原料ガスを供給しない成長中断中に生じるが、この実施の形態では降温工程中にもＧａ原料ガスの供給を続け、その後すぐにプリフロー工程を実施するため、成長中断が生じないからである。ＧａＮチャネル層４表面への不純物吸着や表面荒れによりＨＥＭＴデバイスの移動度低下が引き起こされるが、実施の形態３に係る製造方法を用いることで、不純物吸着や表面荒れが抑制される。
実施の形態４．
この発明の実施の形態４に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
図５は、実施の形態４においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでのＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。なおＶ／ＩＩＩ比は、ＩＩＩ族原料ガスの供給をいずれも停止している状態では定義できないが、図５では便宜上破線で前後をつないでいる。
実施の形態４に係る製造方法は、プリフロー工程時のＶ／ＩＩＩ比を第１成長工程時及び第２成長工程時よりも高くし、さらに降温工程中にもＧａ原料ガスを引き続き供給し、Ｇａ原料ガスの供給停止と同時にプリフロー工程を開始するものである。また降温工程中にはＶ／ＩＩＩを徐々に高くしている。それら以外の製造方法は実施の形態１と同様である。Ｖ／ＩＩＩ比の設定値は例えば第１成長工程時が５００、プリフロー時が１０００、第２成長工程時が５００である。ＧａＮチャネル層４のうち降温工程時に成長する分の厚さは薄いことが望ましく、１０ｎｍ以下とするのがよい。そのため実施の形態４の降温工程においては早く温度を下げ、必要に応じて成長速度を下げることが望ましい。
なお図５では降温工程完了時に対し、プリフロー工程開始時のＶ／ＩＩＩ比が高くなっているが、両者のＶ／ＩＩＩが等しくてもよいし、プリフロー工程開始時のＶ／ＩＩＩが低くてもよい。
この発明の実施の形態４に係る製造方法を用いると、ＧａＮチャネル層４へのＣの混入を抑制することができ、さらにＧａＮチャネル層４表面の不純物吸着や表面荒れを抑制することができる。
なお実施の形態１〜４において、第２成長工程で成長させるバリア層をＡｌｘＧａ１−ｘＮで形成していたが、Ｉｎ原料ガスも追加で供給してＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ＞０、ｚ＞０）で作られたバリア層を形成してもよい。またＧａ原料ガスを供給せず、Ａｌ原料ガス及びＩｎ原料ガスを供給してＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）で作られたバリア層を形成してもよい。バリア層がＡｌｘＧａｙＩｎｚＮ又はＡｌｘＩｎ１−ｘＮで作られていても、ＡｌｘＧａ１−ｘＮで作られた場合と同様の効果が得られる。
１ 基板、２ ＡｌＮ核形成層、３ ＧａＮ高抵抗層、４ ＧａＮチャネル層、５ ＡｌｘＧａ１−ｘＮバリア層

Claims (9)

  1. Ｇａ原料ガス及び窒素原料ガスを供給し、半導体基体上にＧａＮチャネル層を成長させる第１成長工程と、
    前記第１成長工程のあと、少なくとも前記窒素原料ガスを供給しながら温度を下げる降温工程と、
    前記降温工程のあと、前記Ｇａ原料ガスを供給せず、かつ、Ａｌ原料ガス及び前記窒素原料ガスを供給するプリフロー工程と、
    前記プリフロー工程のあと、前記Ａｌ原料ガス及び前記Ｇａ原料ガスを供給せず、かつ、前記窒素原料ガスを供給しながら温度を上げる昇温工程と、
    前記昇温工程のあと、前記Ａｌ原料ガス及び前記窒素原料ガスを供給し、かつ、前記Ｇａ原料ガス及びＩｎ原料ガスのうち少なくともいずれか一方を供給し、ＡｌｘＧａｙＩｎｚＮバリア層（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０、ｙ＋ｚ＞０）を成長させる第２成長工程と、
    を備えたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  2. 前記プリフロー工程における温度が９００℃以上、１０５０℃以下であることを特徴とする請求項１に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  3. 前記プリフロー工程において成長する層の厚さが２ＭＬ以下であることを特徴とする請求項１又は２に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  4. 前記降温工程において、前記Ｇａ原料ガスを供給しないことを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  5. 前記プリフロー工程におけるＶ／ＩＩＩ比が前記第１成長工程及び前記第２成長工程におけるＶ／ＩＩＩ比に比べて高いことを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  6. 前記降温工程において、前記Ｇａ原料ガスを供給することを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  7. 前記プリフロー工程におけるＶ／ＩＩＩ比が前記第１成長工程及び前記第２成長工程におけるＶ／ＩＩＩ比に比べて高く、
    前記降温工程において、前記Ｇａ原料ガスを供給し、かつ、Ｖ／ＩＩＩ比を徐々に高くすることを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  8. 前記第１成長工程、前記プリフロー工程及び前記第２成長工程におけるエピタキシャル成長がＭＯＣＶＤ法を用いてなされることを特徴とする請求項１〜５のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
  9. 前記第１成長工程、前記降温工程、前記プリフロー工程及び前記第２成長工程におけるエピタキシャル成長がＭＯＣＶＤ法を用いてなされることを特徴とする請求項６〜７のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
JP2016241448A 2016-12-13 2016-12-13 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法 Active JP6652042B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016241448A JP6652042B2 (ja) 2016-12-13 2016-12-13 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
US15/657,242 US10199218B2 (en) 2016-12-13 2017-07-24 Method for manufacturing group III-V nitride semiconductor epitaxial wafer
CN201711326833.7A CN108231556B (zh) 2016-12-13 2017-12-13 Iii-v族氮化物半导体外延片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241448A JP6652042B2 (ja) 2016-12-13 2016-12-13 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2018098356A JP2018098356A (ja) 2018-06-21
JP6652042B2 true JP6652042B2 (ja) 2020-02-19

Family

ID=62489600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241448A Active JP6652042B2 (ja) 2016-12-13 2016-12-13 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法

Country Status (3)

Country Link
US (1) US10199218B2 (ja)
JP (1) JP6652042B2 (ja)
CN (1) CN108231556B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7314960B2 (ja) * 2018-12-27 2023-07-26 住友電気工業株式会社 窒化物半導体デバイスの製造方法
TWI701717B (zh) 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
CN113502460B (zh) * 2021-09-09 2021-12-03 苏州长光华芯光电技术股份有限公司 一种半导体结构的制备方法、半导体生长设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478083A (en) * 1977-12-05 1979-06-21 Nippon Telegr & Teleph Corp <Ntt> Vapour-phase growth and vapour-phase growth unit
US5843590A (en) * 1994-12-26 1998-12-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method of preparing the same
CN1154568A (zh) * 1995-12-11 1997-07-16 三菱电机株式会社 半导体器件及其制造方法
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
JP3708810B2 (ja) * 2000-09-01 2005-10-19 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
GB2392170A (en) * 2002-08-23 2004-02-25 Sharp Kk MBE growth of a semiconductor layer structure
JP4241051B2 (ja) * 2003-01-08 2009-03-18 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体発光素子の製造方法
TWI320948B (en) * 2003-03-19 2010-02-21 Japan Science & Tech Agency Method for growing emiconductor crystal and laminated structure thereof and semiconductor device
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
JP4424680B2 (ja) * 2006-04-04 2010-03-03 スタンレー電気株式会社 ３族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法
JP5079361B2 (ja) * 2007-03-23 2012-11-21 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP2009026798A (ja) * 2007-07-17 2009-02-05 Hitachi Cable Ltd 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
WO2010100689A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 窒化ガリウム系化合物半導体の製造方法、および半導体発光素子
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2013093515A (ja) * 2011-10-27 2013-05-16 Sharp Corp 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
JP6156833B2 (ja) * 2012-10-12 2017-07-05 エア・ウォーター株式会社 半導体基板の製造方法
CN107995995B8 (zh) * 2015-03-31 2022-03-25 斯维甘公司 异质结构及其生产方法
CN105261683B (zh) * 2015-11-03 2017-10-10 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法

Also Published As

Publication number Publication date
US20180166271A1 (en) 2018-06-14
CN108231556B (zh) 2021-12-14
CN108231556A (zh) 2018-06-29
JP2018098356A (ja) 2018-06-21
US10199218B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
TWI606587B (zh) 碳摻雜半導體元件
KR100690413B1 (ko) 질화물 반도체 성장용 기판
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
TWI685884B (zh) 半導體異質結構及其製造方法
JP2007518266A (ja) 半絶縁ｉｉｉ族窒化物においてフェルミ準位を制御するための同時ドーピング
JP6652042B2 (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
WO2017150161A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP4748945B2 (ja) トランジスタ素子の作製方法
JP2005277047A (ja) 半導体積層構造およびトランジスタ素子
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
JP5460751B2 (ja) 半導体装置
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
WO2022176412A1 (ja) 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
JP2009289826A (ja) へテロ接合を有する半導体装置とその製造方法
JP5519547B2 (ja) トランジスタ素子
JP5917849B2 (ja) 半導体基板および電子デバイス
JP2012184121A (ja) ウェーハ及び結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6652042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250