JP2007518266A - 半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング - Google Patents

半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング Download PDF

Info

Publication number
JP2007518266A
JP2007518266A JP2006549236A JP2006549236A JP2007518266A JP 2007518266 A JP2007518266 A JP 2007518266A JP 2006549236 A JP2006549236 A JP 2006549236A JP 2006549236 A JP2006549236 A JP 2006549236A JP 2007518266 A JP2007518266 A JP 2007518266A
Authority
JP
Japan
Prior art keywords
dopant
level
concentration
transition metal
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006549236A
Other languages
English (en)
Inventor
ウィリアム サックスラー アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007518266A publication Critical patent/JP2007518266A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02581Transition metal or rare earth elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半絶縁III族窒化物層および半絶縁III族窒化物層の製造方法は、III族窒化物層を浅い準位のp型ドーパントでドーピングすること、およびIII族窒化物層を、例えば深い準位の遷移金属ドーパントなどの深い準位のドーパントでドーピングすることを有する。このような層および/または方法はまた、III族窒化物層をおよそ1×1017cm−3よりも小さい濃度を有する浅い準位のドーパントでドーピングすること、およびIII族窒化物層を深い準位の遷移金属ドーパントでドーピングすることを有する。深い準位のドーパントの濃度は、浅い準位のp型ドーパントの濃度よりも大きい。

Description

本発明は、半導体材料に関し、より詳細には、半絶縁III族窒化物半導体層に関する。
シリコン(Si)やヒ化ガリウム(GaAs)などの材料は、低パワーおよび(Siの場合では)低周波数アプリケーション用の半導体デバイスにおいて広く応用されてきている。しかしながら、これら半導体材料は、比較的小さなバンドギャップ(例えば、室温において、Siでは1.12eV、GaAsでは1.42eV)および/または比較的小さな降伏電圧のために、高パワーおよび/または高周波数アプリケーションにうまく適合しない可能性がある。
SiやGaAsによって示された困難性を考慮して、高パワー、高温、および/または高周波数アプリケーションならびにデバイスに対する関心は、炭化ケイ素(室温において、アルファSiCでは2.996eV)やIII族窒化物(室温において、GaNでは3.36eV)などのワイドバンドギャップ半導体材料に移行してきた。これらの材料は一般に、ヒ化ガリウムやシリコンと比較して、高い電界降伏強度と高い電子飽和速度とを有している。
III族窒化物から高パワーおよび/または高周波数アプリケーションを作製する際、半絶縁GaNおよび/またはAlInGaN層上にこれらデバイスを作製することが有益かもしれない。半絶縁GaN層は、アンドープGaNの堆積条件を注意深く制御することによって作製されてきた。また、半絶縁GaN層は、FeまたはCをGaN層にドーピングすることによって作製されてきた。
米国再発行特許第34、861号明細書 米国特許第4,946、547号明細書 米国特許第5,200、022号明細書 米国特許第6,218、680号明細書 米国特許第5、210、051号明細書 米国特許第5、393、993号明細書 米国特許第5、523、589号明細書 米国特許第5、292、501号明細書
このような技術により半絶縁III族窒化物層が製造できるがその一方、生産量の変動により、製造された層の絶縁特性が異なる可能性がある。
本発明の一実施形態は、半絶縁III族窒化物半導体層、および半絶縁III族窒化物層の製造方法を提供するものである。本発明の一実施形態では、半絶縁III族窒化物層の製造方法は、III族窒化物層を浅い準位のp型ドーパントでドーピングすること、およびIII族窒化物層を深い準位のドーパントでドーピングすることを含む。深い準位のドーパントの濃度は、浅い準位のp型ドーパントの濃度よりも大きい。本発明の一実施形態では、深い準位のドーパントは深い準位の遷移金属ドーパントである。さらに、浅い準位のドーパントの濃度は正味の濃度であっても良い。
本発明のさらなる実施形態では、浅い準位のp型ドーパントの濃度は、III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きい。浅い準位のp型ドーパントの濃度をおよそ1×1017cm−3より小さくしても良い。浅い準位のp型ドーパントは、Mg、および/またはZn、および/または他のp型ドーパントであっても良い。深い準位の遷移金属ドーパントは、Fe、Co、Mn,Cr、V、および/またはNi、および/または他の遷移金属ドーパントであっても良い。本発明の特定の実施形態では、深い準位の遷移金属はFeである。
本発明のさらなる実施形態では、浅い準位のp型ドーパントの濃度は、深い準位の遷移金属ドーパントのドナー状エネルギー準位を深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるのに十分である。
本発明のさらに他の実施形態では、深い準位の遷移金属ドーパントの濃度は、浅い準位のp型ドーパントの濃度よりも少なくともおよそ3倍よりも大きい。本発明の特定の実施形態では、深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きい。本発明の他の実施形態では、深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3とすることができる。さらに、浅い準位のp型ドーパントでドーピングすること、および深い準位の遷移金属でドーピングすることを、実質的に同時に行っても良い。例えば、III族窒化物層を、化学気相成長法を利用して成長することができ、また浅い準位のp型ドーパントでドーピングすること、および深い準位の遷移金属でドーピングすることを、化学気相成長法中に行っても良い。
本発明のさらに他の実施形態では、半絶縁III族窒化物層を、III族窒化物層をおよそ1×1017cm−3よりも小さい濃度を有する浅い準位のドーパントでドーピングすることによって、およびIII族窒化物層を、例えば深い準位の遷移金属ドーパントなどの深い準位のドーパントでドーピングすることによって製造する。深い準位のドーパントの濃度は、浅い準位のドーパントの濃度よりも大きい。本発明の特定の実施形態では、深い準位の遷移金属ドーパントの濃度は、2×1017cm−3よりも大きい。本発明の他の実施形態において、深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3である。浅い準位のドーパントの濃度は、III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きい。浅い準位のドーパントの濃度は、正味の濃度であっても良い。
本発明の特定の実施形態では、浅い準位のドーパントは、n型ドーパントである。深い準位の遷移金属ドーパントは、Fe、Co,Mn,Cr,V、および/またはNi、および/または他の遷移金属ドーパントであっても良い。p型ドーパントおよびn型ドーパントのうちから1つをそれぞれ、深い準位の遷移金属ドーパントのドナー状エネルギー準位を深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるように、あるいは、深い準位の遷移金属ドーパントのアクセプタ状エネルギー準位を深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるように、浅い準位のドーパントとして選択することができる。
本発明のさらなる実施形態では、半絶縁半導体材料層を、浅い準位のp型ドーパントや、例えば深い準位の遷移金属ドーパントなどの深い準位のドーパントを含む、III族窒化物層によって提供する。深い準位の遷移金属ドーパントの濃度は、浅い準位のp型ドーパントの濃度よりも大きい。浅い準位のp型ドーパントの濃度は、III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きくしても良い。浅い準位のp型ドーパントの濃度は、およそ1×1017cm−3よりも小さくすることができる。浅い準位のp型ドーパントは、Mg、および/またはZn、および/または他のp型ドーパントとしても良い。深い準位の遷移金属ドーパントは、Fe、Co,Mn、Cr、V、および/またはNi、および/または他の遷移金属ドーパントとすることができる。さらに、深い準位の遷移金属ドーパントのドナー状エネルギー準位は、深い準位の遷移金属ドーパントの優位なエネルギー準位であっても良い。本発明のさらなる実施形態では、深い準位の遷移金属ドーパントの濃度は、浅い準位のp型ドーパントの濃度よりも少なくともおよそ3倍よりも大きい。本発明の特定の実施形態では、深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きい。本発明の他の実施形態では、深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3である。
本発明さらに他の実施形態では、半絶縁半導体材料層を、およそ1×1017cm−3よりも小さい濃度を有する浅い準位のドーパント、および例えば深い準位の遷移金属ドーパントのような深い準位のドーパントを含む、III族窒化物層によって提供する。深い準位の遷移金属ドーパントの濃度は、浅い準位のドーパントの濃度よりも大きい。浅い準位のドーパントの濃度は、III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きくしても良い。浅い準位のドーパントは、n型ドーパントとすることができる。深い準位の遷移金属ドーパントは、Fe,Co,Mn,Cr,V、および/またはNi、および/または他の遷移金属ドーパントとすることができる。浅い準位のドーパントがn型ドーパントである場合は、深い準位の遷移金属ドーパントのアクセプタ状エネルギー準位は、深い準位の遷移金属ドーパントの優位なエネルギー準位とすることができる。深い準位の遷移金属ドーパントの濃度は、浅い準位のドーパントの濃度よりも少なくともおよそ3倍よりも大きくすることができる。本発明の特定の実施形態では、深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きい。本発明の他の実施形態では、深い準位の遷移金属ドーパントの濃度は、2×1016cm−3である。
本発明を以下で、本発明の実施形態が示された図面を参照してより詳細に説明する。しかしながら、本発明を、多くの異なる形態で表現することができ、本明細書に記載した実施形態に限定されると解釈すべきではない。そうではなく、これらの実施形態は、本開示を詳細で完全なものとし、本発明の範囲を当業者に詳細に伝えるために提示されるものである。類似の符号は全体を通して類似の要素を示している。当業者にまた理解されるように、基板や他の層の「上に」形成された層を言及する場合、ここでは、基板や他の層に直接形成された層、介在層に直接形成された層、あるいは基板や他の層に形成された複数の層に言及することができる。本明細書で用いられる「および/または」という用語は、1つまたは複数の関連する列挙項目の任意および全ての組み合わせを含む。
本発明の一実施形態は、浅い準位のドーパントと深い準位のドーパントとを用いたIII族窒化物層の同時ドーピング(co−doping)を利用して、半絶縁III族窒化物層の予期可能な特性を提供することができる。用語「半絶縁」は、絶対的な意味というよりは相対的な意味で描写的に用いられる。本発明の特定の実施形態では、半絶縁III族窒化物層は、室温でおよそ1×10Ω−cm以上の抵抗率を有する。
本発明の一実施形態は、例えばIII族窒化物ベースのデバイスなど、窒化物ベースのデバイスでの使用に特に適しているかもしれない。本明細書で用いられているように、用語「III族窒化物」は、窒素と、通常、アルミニウム(Al)、ガリウム(Ga)、および/またはインジウム(In)といった周期表の第III族の元素との間で形成された半導体化合物を指す。またその用語は、例えばAlGaNおよびAlInGaN等の三元化合物および四元化合物を指す。当技術分野ではよく知られているように、第III族元素は窒素と結合して二元化合物(例えば、GaN)、三元化合物(例えば、AlGaN、AlInN)、そして四元化合物(例えば、AlInGaN)を生成することができる。これら化合物は全て、1モルの窒素を総数1モルの第III族元素と結合する実験式を有している。従って、それらを記述するために、AlGa1−xN(0≦x≦1)等の式がしばしば用いられる。
本発明の一実施形態に係る材料の製造を図1のフローチャートに示す。図1に示すように、III族窒化物層を浅い準位のドーパントによって1×1017cm−3より小さい濃度でドープする(ブロック100)。浅い準位のドーパントはn型ドーパントでも良いし、p型ドーパントであっても良い。例えば、浅い準位のドーパントは、Si、Ge、O、Mg、またはZnおよび/または他のp型、あるいはn型ドーパントとすることができる。本明細書で用いられるように、浅い準位のドーパントは、故意に導入された深い準位のドーパントの意図されたドーパント準位よりもIII族窒化物層の伝導帯や荷電子帯に近いアクセプタ/ドナーエネルギー準位を有するドーパントを指す。本発明の特定の実施形態では、浅い準位のドーパントのアクセプタ/ドナーエネルギー準位は、およそIII族窒化物層の伝導帯または荷電子帯の0.3eV以内である。
III族窒化物層を、III族窒化物層を半絶縁にするために、遷移金属等の深い準位のドーパントによってドープする(ブロック110)。深い準位の遷移金属ドーパントは例えば、Fe、Co、Mn、Cr、Vおよび/またはNi、および/または他の遷移金属ドーパントとすることができる。他の深い準位のドーパントとして、例えばCや炭素錯体を利用することもできる。本発明の特定の実施形態では、深い準位の遷移金属ドーパントはFeである。本明細書で用いられるように、動作温度においてかなり少数の自由キャリアが伝導帯または荷電子帯にあるような、深い準位のドーパントは伝導帯または荷電子帯から大きなエネルギーを有しているドーパントを指している。例えば、伝導帯からおよそ0.5eVよりも大きく、1014cm−3よりもはるかに小さい自由キャリアを与えるエネルギー準位を有するドーパントを、深い準位のドーパントとして考えても良い。
およそ1×1017cm−3よりも小さい濃度の浅い準位のドーパントを供給することにより、およそ1×1017cm−3よりも大きな濃度の浅い準位のドーパントで必要であるかもしれないものより低い濃度の深い準位のドーパントを持った半絶縁層の生産を考慮に入れることができる。深い準位のドーパントの濃度がより高いと、ある状況では望ましくないかもしれない。例えば、Feの濃度が高い場合、Feの濃度がより低い場合に比べてトラッピングが増加する。従って、Feの濃度をより低くした半絶縁III族窒化物を提供することは有利であるかもしれない。
図2は、本発明の更なる実施形態を例示している。図2に示されるように、III族窒化物層を浅い準位のp型ドーパントでドープする(ブロック200)。例えば、浅い準位のp型ドーパントは、Mg、Zn、および/または他のp型ドーパントとすることができる。また、III族窒化物層を、III族窒化物層を半絶縁にするために、遷移金属等の深い準位のドーパントでドープする(ブロック210)。深い準位の遷移金属ドーパントは例えば、Fe、Co、Mn、Cr、Vおよび/またはNiとすることができる。他の深い準位のドーパントとして、例えばCや炭素錯体を利用することもできる。本発明の特定の実施形態では、深い準位の遷移金属ドーパントはFeである。
図1と図2とを組み合わせても良く、その場合は、およそ1×1017cm−3よりも小さな濃度を有する浅い準位のp型ドーパントが提供される。
図1および図2に例示されたような絶縁III族窒化物の製造において、深い準位のドーパントの濃度は、浅い準位のドーパントの濃度よりも大きい。本発明の特定の実施形態において、深い準位のドーパントの濃度は、浅い準位のドーパントの正味の濃度(net concentration)よりも大きい。本明細書で用いられるように、用語「正味の濃度」は、浅い準位のドーパントの実効濃度を指す。本発明の特定の実施形態において、深い準位の遷移金属ドーパントの濃度は、浅い準位のドーパントの濃度の少なくともおよそ3倍である。深い準位のドーパントの特定の濃度レベルは、半絶縁III族窒化物層を製造すべき、デバイスおよび/またはデバイスの使用に依存する可能性がある。本発明の特定の実施形態において、深い準位の遷移金属ドーパントは、2×1017cm−3よりも大きい濃度を有しても良い。このような濃度により、例えば、半絶縁層にて製造されたパワーデバイスにおいて降伏電圧をより高くすることができる。本発明の他の実施形態では、深い準位の遷移金属ドーパントは、およそ2×1016cm−3の濃度を有しても良い。このような濃度により例えば、半絶縁層にて製造したパワーデバイスにおいてパワー濃度(power density)をより高くすることができる。
さらに、浅い準位のドーパントの濃度を、欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きくすべきである。本発明の特定の実施形態において、浅い準位のドーパントの濃度を充分に大きくして、材料のフェルミ準位の位置を、深い準位のドーパントが無い状態で浅い準位のドーパントにより制御する。しかしながら、深い準位のドーパントの濃度は、浅い準位のドーパントの濃度よりも高いので、材料のフェルミ準位は、深い準位のドーパントと関連する準位に固定される(pin)。
浅い準位のドーパントがp型か、またはn型かに依存して、深い準位のドーパントの特性やエネルギー準位が異なることもある。層の抵抗率とトラッピング特性(trapping characteristics)は、浅い準位のドーパントがp型か、またはn型かによって影響される。例えば、深い準位のドーパントが2つのエネルギー準位を有し、一方のエネルギー準位がドナー状であり、他方のエネルギー準位がアクセプタ状である場合が、そんなケースかもしれない。このように、例えば、浅い準位のドーパントがp型である場合、深い準位のドーパントの優位なエネルギー準位は、ドナー状であるかもしれない。このような場合を、図3のバンドダイアグラムに例示する。浅い準位のドーパントがn型である場合、深い準位のドーパントの優位なエネルギー準位は、アクセプタ状であるかもしれない。このような場合を、図4のバンドダイアグラムに例示する。このように、浅い準位のドーパントを選択することによって、同時ドーピングした層のエネルギー準位の特性を制御して、アクセプタ状またはドナー状にすることができる。本明細書において、アクセプタ状とは、深い準位のアクセプタエネルギー準位で追加の電子を有することを指し、そこでは、それら追加の電子は同時ドーピング無しでは存在しない。一方、本明細書において、ドナー状とは、深い準位のドナーエネルギー準位でわずかな電子を有することを指し、そこでは、それらわずかな電子は同時ドーピング無しでは存在しない。従って、深い準位のドーパントと浅い準位のドーパントとの組み合わせに基づいて層のフェルミ準位を確立することによって、結果的に生成される層の特性は容易に再現可能であり、加工処理同士間(between processing runs)のばらつきを低減、最小化、および/または抑制することができる。
さらに、III族窒化物層を、例えば、化学気相成長法等によって、III族窒化物層の形成中に、浅い準位のドーパントと深い準位のドーパントとでほぼ同時にドープすることができる。III族窒化物層の形成を、MOCVDや当業者に良く知られた他の技術によって行うことができる。上記他の技術としては例えば、MBE、HVPE、溶液成長、および/または高圧成長等が挙げられる。III族窒化物層のドーピングを、成長プロセスの一部として組み込むことができ、かつ/または、例えば成長後に打ち込むことによって、別個のプロセスとして提供することもできる。例えば、本発明の特定の実施形態では、CpFeおよび(p型ドーパントに対して)CpMgまたは(n型ドーパントに対して)SiHの双方を流しながら、半絶縁III族窒化物層をMOCVDを用いて製造することができる。別法で、あるいは追加して、DeZn、GeH、Si、HO、および/またはOをも、ドーパントソースとして用いても良い。他のソースを用いることもできる。
本発明の実施形態では、シリコン炭化物基板および/または層、ならびに/またはIII族窒化物基板および/または層、ならびに/またはバッファ層であっても良い、半絶縁層ベースの窒化物が形成される基板上に、半絶縁III族窒化物層を形成する。さらに、半絶縁III族窒化物層を基板として提供しても良い。従って、用語“層”は、複数の層、および/または複数の基板を含む。本発明の特定の実施形態では、半絶縁III族窒化物層を形成する基板を、例えば、シリコン炭化物の4Hポリタイプとすることができる半絶縁シリコン炭化物(SiC)基板とすることができる。
シリコン炭化物は、III族窒化物デバイスの基板材料として非常に一般的であるサファイア(Al)よりも結晶格子が整合している。格子がより整合しているので、III族窒化物フィルムは、サファイアの一般的な有用性よりも高い品質を有するようになる。また、シリコン炭化物は、非常に高い熱伝導率を有するので、シリコン炭化物上のIII族窒化物デバイスの総出力パワーは、サファイア上に形成された同様のデバイスの場合ほど基板の熱散逸(tharmal dissipation)によって制限されない。適切なSiC基板は、例えば、本発明の譲受人である、ノースカロライナ州、ダラムにあるクリー株式会社によって製造されている。また、製造方法は、例えば、その全体を参照により本明細書に組み込まれる、特許文献1〜4に記載されている。同様に、III族窒化物のエピタキシャル成長技術は、例えば、その全体を参照により本明細書に組み込まれる、特許文献5〜8に記載されている。
シリコン炭化物および/またはIII族窒化物を基板材料として用いても良いが、本発明の一実施形態では、例えばサファイア、窒化アルミニウム、シリコン、GaAs、LGO、ZnO、LAO、InPなど、適切な基板であれば、いずれの基板を用いても良い。幾つかの実施形態では、適切なバッファ層も形成することができる。
例えば、III族窒化物層をアニールして、半絶縁III族窒化物層の同時ドーピングから生じる可能性がある、天然の(native)欠陥や、水素などの不純物を取り除いても良い。例えば、後成長窒素アニール(post growth nitrogen anneal)をIII族窒化物層に行っても良い。
図面や明細書において、本発明の典型的な実施形態を記載しており、特定の用語を用いてきたが、それらは、包括的で説明的な意味でのみ用いられており、限定を目的とするものではない。
本発明の一実施形態に係る、半絶縁III族窒化物層を製造するための動作を例示する流れ図である。 本発明の一実施形態に係る、半絶縁III族窒化物層を製造するための動作を例示する流れ図である。 浅いアクセプタを同時ドーピングして、遷移金属ドーパントのドナー状準位でフェルミ準位を固定することを例示するバンドダイアグラムである。 浅いドナーを同時ドーピングして、遷移金属ドーパントのアクセプタ状準位でフェルミ準位を固定することを例示するバンドダイアグラムである。

Claims (50)

  1. 半絶縁III族窒化物半導体層を製造する方法であって、
    III族窒化物層を浅い準位のp型ドーパントでドーピングすること、および
    前記III族窒化物層を深い準位のドーパントでドーピングすることを有し、
    前記深い準位のドーパントの濃度は、前記浅い準位のp型ドーパントの濃度よりも大きいことを特徴とする方法。
  2. 前記深い準位のドーパントの濃度は、前記浅い準位のp型ドーパントの正味の濃度よりも大きいことを特徴とする請求項1記載の方法。
  3. 前記浅い準位のp型ドーパントの濃度は、前記III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きいことを特徴とする請求項1記載の方法。
  4. 前記浅い準位のp型ドーパントの濃度は、およそ1×1017cm−3よりも小さいことを特徴とする請求項1記載の方法。
  5. 前記浅い準位のp型ドーパントは、Mgおよび/またはZnを含むことを特徴とする請求項1記載の方法。
  6. 前記深い準位のドーパントは、深い準位の遷移金属ドーパントを含むことを特徴とする請求項1記載の方法。
  7. 前記深い準位の遷移金属ドーパントは、Fe、Co,Mn、Cr、V、および/またはNiを含むことを特徴とする請求項6記載の方法。
  8. 前記深い準位の遷移金属ドーパントは、Feを含むことを特徴とする請求項6記載の方法。
  9. 前記浅い準位のp型ドーパントの濃度は、前記深い準位の遷移金属ドーパントのドナー状エネルギー準位を前記深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるのに十分であることを特徴とする請求項6記載の方法。
  10. 前記深い準位の遷移金属ドーパントの濃度は、前記浅い準位のp型ドーパントの濃度よりも少なくともおよそ3倍よりも大きいことを特徴とする請求項6記載の方法。
  11. 前記浅い準位のp型ドーパントでドーピングすること、および前記深い準位の遷移金属でドーピングすることを、実質的に同時に行うことを特徴とする請求項6記載の方法。
  12. 前記III族窒化物層を、化学気相成長法を利用して成長することをさらに有し、
    前記浅い準位のp型ドーパントでドーピングすること、および前記深い準位の遷移金属でドーピングすることを、前記化学気相成長法中に行うことを特徴とする請求項6記載の方法。
  13. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きいことを特徴とする請求項6記載の方法。
  14. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3であることを特徴とする請求項6記載の方法。
  15. 半絶縁III族窒化物半導体層を製造する方法であって、
    III族窒化物層をおよそ1×1017cm−3よりも小さい濃度を有する浅い準位のドーパントでドーピングすること、および
    前記III族窒化物層を深い準位のドーパントでドーピングすることを有し、
    前記深い準位のドーパントの濃度は、前記浅い準位のドーパントの濃度よりも大きいことを特徴とする方法。
  16. 前記浅い準位のドーパントの濃度は、正味の濃度であることを特徴とする請求項15記載の方法。
  17. 前記浅い準位のドーパントの濃度は、前記III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きいことを特徴とする請求項15記載の方法。
  18. 前記浅い準位のドーパントは、n型ドーパントを含むことを特徴とする請求項15記載の方法。
  19. 前記深い準位のドーパントは、深い準位の遷移金属ドーパントを含むことを特徴とする請求項15記載の方法。
  20. 前記深い準位の遷移金属ドーパントは、Fe、Co,Mn、Cr、V、および/またはNiを含むことを特徴とする請求項19記載の方法。
  21. 前記深い準位の遷移金属ドーパントは、Feを含むことを特徴とする請求項19記載の方法。
  22. 前記深い準位の遷移金属ドーパントのドナー状エネルギー準位を前記深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるように、あるいは、前記深い準位の遷移金属ドーパントのアクセプタ状エネルギー準位を前記深い準位の遷移金属ドーパントの優位なエネルギー準位にさせるように、p型ドーパントおよびn型ドーパントのうちから1つを浅い準位のドーパントとして選択することをさらに有することを特徴とする請求項19記載の方法。
  23. 前記深い準位の遷移金属ドーパントの濃度は、前記浅い準位のドーパントの濃度よりも少なくともおよそ3倍よりも大きいことを特徴とする請求項22記載の方法。
  24. 前記浅い準位のドーパントでドーピングすること、および前記深い準位の遷移金属でドーピングすることを、実質的に同時に行うことを特徴とする請求項19記載の方法。
  25. 前記III族窒化物層を、化学気相成長法を利用して成長することをさらに有し、
    前記浅い準位のドーパントでドーピングすること、および前記深い準位の遷移金属でドーピングすることを、前記化学気相成長法中に行うことを特徴とする請求項19記載の方法。
  26. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きいことを特徴とする請求項19記載の方法。
  27. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3であることを特徴とする請求項19記載の方法。
  28. 半絶縁の半導体材料層であって、
    浅い準位のp型ドーパントおよび深い準位のドーパントを含むIII族窒化物層を備え、
    前記深い準位のドーパントの濃度は、前記浅い準位のp型ドーパントの濃度よりも大きいことを特徴とする半導体材料層。
  29. 前記浅い準位のp型ドーパントの濃度は、前記III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きいことを特徴とする請求項28記載の半導体材料層。
  30. 前記浅い準位のp型ドーパントの濃度は、およそ1×1017cm−3よりも小さいことを特徴とする請求項28記載の半導体材料層。
  31. 前記浅い準位のp型ドーパントは、Mgおよび/またはZnを含むことを特徴とする請求項28記載の半導体材料層。
  32. 前記浅い準位のドーパントの濃度は、正味の濃度であることを特徴とする請求項28記載の半導体材料層。
  33. 前記深い準位のドーパントは、深い準位の遷移金属ドーパントを含むことを特徴とする請求項28記載の半導体材料層。
  34. 前記深い準位の遷移金属ドーパントは、Fe、Co,Mn、Cr、V、および/またはNiを含むことを特徴とする請求項33記載の半導体材料層。
  35. 前記深い準位の遷移金属ドーパントは、Feを含むことを特徴とする請求項33記載の半導体材料層。
  36. 前記深い準位の遷移金属ドーパントのドナー状エネルギー準位は、前記深い準位の遷移金属ドーパントの優位なエネルギー準位であることを特徴とする請求項33記載の半導体材料層。
  37. 前記深い準位の遷移金属ドーパントの濃度は、前記浅い準位のp型ドーパントの濃度よりも少なくともおよそ3倍よりも大きいことを特徴とする請求項33記載の半導体材料層。
  38. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きいことを特徴とする請求項33記載の半導体材料層。
  39. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3であることを特徴とする請求項33記載の半導体材料層。
  40. 半絶縁の半導体材料層であって、
    およそ1×1017cm−3よりも小さい濃度を有する浅い準位のドーパント、および深い準位のドーパントを含む、III族窒化物層を備え、
    前記深い準位のドーパントの濃度は、前記浅い準位のドーパントの濃度よりも大きいことを特徴とする半導体材料層。
  41. 前記浅い準位のドーパントの濃度は、前記III族窒化物層における欠陥や故意ではない不純物によって生じたバックグランド濃度よりも大きいことを特徴とする請求項40記載の半導体材料層。
  42. 前記浅い準位のドーパントは、n型ドーパントであることを特徴とする請求項40記載の半導体材料層。
  43. 前記浅い準位のドーパントの濃度は、正味の濃度であることを特徴とする請求項40記載の半導体材料層。
  44. 前記深い準位のドーパントは、深い準位の遷移金属ドーパントを含むことを特徴とする請求項40記載の半導体材料層。
  45. 前記深い準位の遷移金属ドーパントは、Fe、Co,Mn、Cr、V、および/またはNiを含むことを特徴とする請求項44記載の半導体材料層。
  46. 前記深い準位の遷移金属ドーパントは、Feを含むことを特徴とする請求項44記載の半導体材料層。
  47. 前記浅い準位のドーパントはn型ドーパントを含み、前記深い準位の遷移金属ドーパントのアクセプタ状エネルギー準位は、前記深い準位の遷移金属ドーパントの優位なエネルギー準位であることを特徴とする請求項44記載の半導体材料層。
  48. 前記深い準位の遷移金属ドーパントの濃度は、前記浅い準位のドーパントの濃度よりも少なくともおよそ3倍よりも大きいことを特徴とする請求項44記載の半導体材料層。
  49. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1017cm−3よりも大きいことを特徴とする請求項44記載の半導体材料層。
  50. 前記深い準位の遷移金属ドーパントの濃度は、およそ2×1016cm−3であることを特徴とする請求項44記載の半導体材料層。
JP2006549236A 2004-01-07 2004-09-28 半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング Pending JP2007518266A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/752,970 US7135715B2 (en) 2004-01-07 2004-01-07 Co-doping for fermi level control in semi-insulating Group III nitrides
PCT/US2004/031982 WO2005069357A1 (en) 2004-01-07 2004-09-28 Co-doping for fermi level control in semi-insulating group iii nitrides

Publications (1)

Publication Number Publication Date
JP2007518266A true JP2007518266A (ja) 2007-07-05

Family

ID=34711721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006549236A Pending JP2007518266A (ja) 2004-01-07 2004-09-28 半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング

Country Status (8)

Country Link
US (2) US7135715B2 (ja)
EP (1) EP1709669B1 (ja)
JP (1) JP2007518266A (ja)
KR (1) KR20060127028A (ja)
CN (2) CN100508123C (ja)
CA (1) CA2552704A1 (ja)
TW (1) TW200525613A (ja)
WO (1) WO2005069357A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199398A (ja) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
US8860038B2 (en) 2011-09-20 2014-10-14 Furukawa Electric Co., Ltd. Nitride semiconductor device and manufacturing method for the same
JP2016192460A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
GB2459422A (en) * 2007-02-16 2009-10-28 Sumitomo Chemical Co Epitaxial substrate for field effect transistor
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
US8779462B2 (en) 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
JP5328887B2 (ja) * 2009-02-20 2013-10-30 国立大学法人京都工芸繊維大学 光吸収材料及びそれを用いた光電変換素子
US8557693B2 (en) 2010-06-03 2013-10-15 International Business Machines Corporation Contact resistivity reduction in transistor devices by deep level impurity formation
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
EP3929336A4 (en) * 2019-02-22 2022-09-14 Mitsubishi Chemical Corporation GAN CRYSTAL AND SUBSTRATE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247399A (ja) * 2000-03-03 2001-09-11 Furukawa Electric Co Ltd:The 高抵抗GaN結晶層の製造方法
JP2002176004A (ja) * 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Iii族窒化物半導体の製造方法及びiii族窒化物半導体素子
JP2003264347A (ja) * 2002-03-11 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793585A (en) * 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
DE3785578T2 (de) 1986-12-16 1993-07-29 American Telephone & Telegraph Halbisolierende, auf iii-v-elementen basierende materialien.
US4782034A (en) * 1987-06-04 1988-11-01 American Telephone And Telegraph Company, At&T Bell Laboratories Semi-insulating group III-V based compositions doped using bis arene titanium sources
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247399A (ja) * 2000-03-03 2001-09-11 Furukawa Electric Co Ltd:The 高抵抗GaN結晶層の製造方法
JP2002176004A (ja) * 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Iii族窒化物半導体の製造方法及びiii族窒化物半導体素子
JP2003264347A (ja) * 2002-03-11 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6011030634; WITTE H, ET AL: 'DEEP DEFECTS IN FE-DOPED GAN LAYERS ANALYSED BY ELECTRICAL AND PHOTOELECTRICAL SPECTROSCOPIC METHODS' GAN AND RELATED ALLOYS - 2003 SYMPOSIUM, 1-5 DEC. 2003, MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEED vol. 798, 2004, p. 575-580 *
JPN6011030635; R. Y. Korotkov, J. M. Gregie, B. Han and B. W. Wessels: 'Optical study of GaN : Mn co-doped with Mg grown by metal organic vapor phase epitaxy' Physica B vol. 308-310, 200112, p. 18-21 *
JPN7011002147; Sten Heikman, et al.: 'Growth of Fe doped semi-insulating GaN by metalorganic chemical vapordeposition' APPLIED PHYSICS LETTERS VOLUME 81, NUMBER 3, p. 439-441 *
JPN7011002148; C. H. Seager, et al.: 'Role of carbon in GaN' Journal of Applied Physics vol. 92 no. 11, 2002, p. 6553-6560 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199398A (ja) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
US8860038B2 (en) 2011-09-20 2014-10-14 Furukawa Electric Co., Ltd. Nitride semiconductor device and manufacturing method for the same
JP2016192460A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP1709669A1 (en) 2006-10-11
KR20060127028A (ko) 2006-12-11
CN101556915B (zh) 2012-09-05
CN101556915A (zh) 2009-10-14
US7135715B2 (en) 2006-11-14
EP1709669B1 (en) 2018-11-21
US7449353B2 (en) 2008-11-11
US20050145874A1 (en) 2005-07-07
CA2552704A1 (en) 2005-07-28
CN100508123C (zh) 2009-07-01
CN1910736A (zh) 2007-02-07
US20070015299A1 (en) 2007-01-18
WO2005069357A1 (en) 2005-07-28
TW200525613A (en) 2005-08-01

Similar Documents

Publication Publication Date Title
US7449353B2 (en) Co-doping for fermi level control in semi-insulating Group III nitrides
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR20030023742A (ko) 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법
JP2005167275A (ja) 半導体素子
JP2013004681A (ja) 窒化物半導体装置の製造方法
JP2016511545A (ja) 半絶縁性iii族窒化物の混合ドーピング
CN108807499B (zh) 半导体异质结构及其形成方法
CN111406306A (zh) 半导体装置的制造方法、半导体装置
JP6242941B2 (ja) Iii族窒化物半導体及びその製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP5053362B2 (ja) P型iii族窒化物半導体およびiii族窒化物半導体素子
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN108122966B (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2005277357A (ja) 半導体積層構造、トランジスタ素子、および半導体積層構造の作製方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
WO2022180659A1 (ja) Iii族窒化物半導体エピタキシャルウエハの製造方法
JP2000294880A (ja) Iii族窒化物半導体薄膜およびその製造方法
JP6654409B2 (ja) Iii族窒化物半導体デバイス用基板およびその製造方法
CN113659006A (zh) 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
JP2006013006A (ja) 半導体複合基板及びそれを用いた化合物半導体素子
JP2005126306A (ja) シリコン結晶基板上へのリン化ボロン結晶成長法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111017

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226