JP2006013006A - 半導体複合基板及びそれを用いた化合物半導体素子 - Google Patents

Abstract

【課題】 ４Ｈ−ＳｉＣ基板上に高品質のＧａＮ系化合物半導体がエピタキシャル成長された半導体複合基板を提供する。
【解決手段】 半導体複合基板１は、ＳｉＣ単結晶基板１０１の主表面上にＡｌ_１−ｘＧａ_ｘＮ（０≦ｘ≦１）エピタキシャル成長層１００が直接形成されている。ＳｉＣ単結晶基板１０１は４Ｈ−ＳｉＣ単結晶基板であり、Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層の厚さが少なくとも４μｍである。
【選択図】 図１

Description

この発明は、半導体複合基板及びそれを用いた化合物半導体素子に関する。

特開２００３−１７４１９号公報 特開平１０−２６１６１５号公報 特開平２００３−２３４３２３号公報

化合物半導体の多層構造は、周知の通り、ＭＥＳＦＥＴ（Metal-Semiconductor Field
Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などの超高速トランジスタや、発光ダイオードやレーザーなどの発光素子に応用され、多くの需要を獲得するに至っている。近年注目を集めている半導体多層構造に、ＧａＮ系化合物半導体を用いたヘテロ接合構造がある。ＧａＮ系化合物半導体は室温におけるバンドギャップが２．０ｅＶ〜６．２ｅＶまで変化可能であり、化学的にも安定であることから、青色等の発光素子に応用され、普及しつつある。また、ＧａＮ系化合物半導体はバンドギャップの広さに加え、高い電子移動度を有し、かつヘテロ接合形成が容易であることから、高温環境での動作が可能であり、より高速・高出力の次世代型超高速トランジスタへの応用も注目されており、研究が重ねられている。

ＧａＮ系化合物半導体は、ＧａＡｓ系化合物などと異なり、ホモエピタキシャル成長を可能とする半絶縁性単結晶基板を製造することが困難であるため、ヘテロ接合構造を有する素子層を形成するに際しては、ＳｉＣ単結晶基板やサファイア（単結晶アルミナ）基板が使用されている。しかしながら、サファイアはＧａＮ系化合物との格子不整が１３パーセント以上もあるので、この上に成長されるＧａＮ系化合物の結晶は結晶欠陥が非常に大きいといった問題を有する。従って、ＧａＮ系半導体装置を高出力電子デバイスとして応用する場合には、ＧａＮ系半導体との格子不整が小さく熱伝導率の大きいＳｉＣ基板を用いるほうが有利とされている。

ＳｉＣ結晶には多数のポリタイプが存在することが知られているが、結晶成長用の単結晶基板としては、昇華法によりバルク成長が比較的容易な４Ｈ−ＳｉＣ及び６Ｈ−ＳｉＣが用いられ、研究も進んでいる。図２は、４Ｈ−ＳｉＣと６Ｈ−ＳｉＣとの結晶積層構造を対比して示すものであり、前者はｃ面上への４周期積層構造を有し、後者は同じく６周期積層構造を有している。

ＳｉＣはＧａＮ系半導体の結晶成長用以外にも用途が多く、単結晶基板も４Ｈ型のものと６Ｈ型のものとの双方が製造されている。ＧａＮ系化合物半導体の成長用としては４Ｈ−ＳｉＣと６Ｈ−ＳｉＣとのいずれも使用可能であり、品質や価格に応じて適宜使い分けられているのが現状である。

しかしながら、本発明者が検討したところ、次のようなことがわかった。すなわち、４Ｈ−ＳｉＣ基板と６Ｈ−ＳｉＣ基板とでは、その上に成長するＧａＮ系化合物エピタキシャル層への影響が異なり、結果として、得られるエピタキシャル層の結晶品質に差が生じる。この場合、高品質なエピタキシャル層を得るには、４Ｈ−ＳｉＣと６Ｈ−ＳｉＣとに対し、それぞれ好適な成長条件を選択する必要がある。そして、基板上のバッファ層に由来するピーク強度やフリンジの急峻性の差異、及びバッファ層上のエピタキシャル層について測定されたロッキングカーブ半値幅などから、高品質なエピタキシャル層を得るのは、４Ｈ−ＳｉＣの方が６Ｈ−ＳｉＣよりも困難であることがわかった。電子デバイス用途としては、半絶縁性半導体基板が用いられるが、６Ｈ−ＳｉＣについては半絶縁性基板が現在入手困難であり、半絶縁性基板が比較的入手しやすい４Ｈ−ＳｉＣ上で、結晶品質の良好なエピタキシャル層が得られるようにする必要がある。

本発明の課題は、４Ｈ−ＳｉＣ基板上に高品質のＧａＮ系化合物半導体がエピタキシャル成長された半導体複合基板と、それを用いて得られる化合物半導体素子とを提供することにある。

課題を解決するための手段及び発明の効果

上記の課題を解決するために、本発明の半導体複合基板は、ＳｉＣ単結晶基板の主表面上にＡｌ_１−ｘＧａ_ｘＮ（０≦ｘ≦１）エピタキシャル成長層が直接形成されてなり、ＳｉＣ単結晶基板は４Ｈ−ＳｉＣ単結晶基板であり、かつ、Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層の厚さを少なくとも４μｍとなしたことを特徴とする。

また、本発明の化合物半導体素子は、上記本発明の半導体複合基板の、Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層（以下、単に「ＡｌＧａＮ（下位概念はＧａＮ及びＡｌＮを含む）層」ともいう）の主表面上に、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（ただし、０≦ｘ＜１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）よりなる半導体素子層がエピタキシャル成長されてなることを特徴とする。

ＳｉＣ基板上に形成したＡｌＧａＮ層の結晶品質は、周知のＸ線回折（X-Ray Diffraction：ＸＲＤ）による、特定回折ピークの半値幅にて評価できる。具体的には、そのピークが急峻で半値幅が狭いものほど、規則性の乱れた結晶欠陥等の少ない良好な結晶品質が実現していることを意味する。図３は、６Ｈ−ＳｉＣ基板を用いた場合と４Ｈ−ＳｉＣ基板を用いた場合とのそれぞれについて、ＧａＮ層をエピタキシャル成長したときの、ＧａＮ層の層厚と、そのＸＲＤ（ωスキャン）による（００２）ロッキングカーブの半値幅との関係を示すものである。６Ｈ−ＳｉＣ基板の場合、ＧａＮ層の厚さが２μｍ程度と比較的小さくてもロッキングカーブの半値幅は比較的小さく、良好な結晶品質のＧａＮが得られていることがわかる。この場合、さらにＧａＮ層の厚さを増加させても、膜厚２μｍ以上の領域では、ロッキングカーブの半値幅は減少せず、結晶品質の改善効果は見られない。

これに対し、４Ｈ−ＳｉＣ基板の場合は、ＧａＮ層の厚さが２μｍでは、６Ｈ−ＳｉＣ基板を用いた場合よりもロッキングカーブの半値幅が相当大きく、結晶品質の劣るＧａＮ層しか得られていない。従って、このようなＧａＮ層上にエピタキシャル成長した半導体素子層も当然高品質のものは期待できず、電流リークや耐電圧不足などの不具合につながりうる。しかしながら、本発明らは、４Ｈ−ＳｉＣ基板上にエピタキシャル成長するＧａＮ層をさらに増加させて見たところ、図３に示すように、厚さ増大に伴ってロッキングカーブの半値幅が顕著に縮小し、特に、厚さが４μ以上の領域では、半値幅比較にて、６Ｈ−ＳｉＣ上のＧａＮ層との結晶品質の差をかなり改善できることがわかった。この傾向は、エピタキシャル成長するのがＡｌＧａＮ混晶層やＡｌＮ層の場合でも、基本的には変わらないが、ＧａＮ層の場合に特に効果は顕著である。

これにより、用いる基板が４Ｈ−ＳｉＣであっても、成長されるＡｌＧａＮ層（Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層）の結晶品質を大幅に向上することができ、ひいては半導体素子層をさらにエピタキシャル成長して得られる化合物半導体素子の性能も改善することができる。ＡｌＧａＮ層は、その厚みを４μｍ以上とすることで、具体的には、ωスキャンによるＸＲＤ（００２）ロッキングカーブを測定したときの半値幅が２００”以下となる程度に、結晶品質を改善することができる。また、結晶品質のばらつきの影響も受け難くなる。なお、ＡｌＧａＮ層の厚みの上限に特に制限はないが、生産性を考慮すれば、該厚みは８μｍ以下の範囲で選定することが望ましいといえる。

図４は、本発明の半導体素子をＨＥＭＴとして構成した例を示す。該ＨＥＭＴ２００は、ＳｉＣ単結晶基板１０１上にＧａＮ層（ＧａＮエピタキシャル成長層）１００を形成した半導体複合基板１の、該ＧａＮ層１００の主表面上に、、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（ただし、０≦ｘ＜１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）よりなる半導体素子層１０３をヘテロエピタキシャル成長法により形成したものである。

図１に示すように、半導体複合基板１に使用するＳｉＣ単結晶基板１０１は、ｃ面を主表面と一致させた４Ｈ−ＳｉＣ基板である。また、ＧａＮ層（ＡｌＧａＮ混晶層またはＡｌＮ層でもよい）１００の厚さｔは４μｍ以上８μｍ以下である。

図４に示すＨＥＭＴ２００は、ＧａＮバッファ層１０２に近い側から、ノンドープのＧａＮチャネル層１１９、ノンドープのＧａＡｌＮスペーサ層１０５、Ｓｉ等によりｎ型にドープされたＧａＡｌＮ電子供給層１１０、電極とのコンタクト層として機能するｎ型ＧａＮ層１１１がこの順序にて積層された構造を有する。ＧａＮバッファ層１０２及びＧａＮチャネル層１１９が半導体複合基板１のＧａＮ層１００に割り振られ、残余の層が半導体素子層１０３としてＧａＮ層１００上にエピタキシャル成長されている。ｎ型ＧａＮ層１１１上には、ドレイン電極１０６、ソース電極１０７が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出するｎ型ＧａＡｌＮ層１１０にゲート電極１０８が形成されている。ドレイン電極１０６とソース電極１０７とはｎ型ＧａＮ層１１１との間でオーミック接合を形成する金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８はｎ型ＧａＡｌＮ電子供給層１１０との間でショットキー（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）により、それぞれ構成されている。ＧａＡｌＮスペーサ層１０５は、ｎ型ＧａＡｌＮ電子供給層１１０を成長する際に、すでに形成されているＧａＮチャネル層１１９にｎ型ドーパントであるＳｉ等の不純物が拡散することを防止するためのものである。

ＧａＡｌＮスペーサ層１０５とＧａＮチャネル層１１９との間には、電子移動度の高い二次元電子ガス（２ＤＥＧ）層が形成される。そして、ドレイン電極１０６とソース電極１０７との間に電圧を印加し、ゲート電極１０８でその電流値を制御しながら、ドレイン電極１０６とソース電極１０７との間でＧａＮチャネル層１１９を経由した通電を行なうことができる。

以下、半導体複合基板１を含めた上記のＨＥＭＴ２００の製造方法について説明する。バッファ層１０２及び半導体素子層１０３の形成は、公知のＭＯＶＰＥ法あるいはＭＢＥ（Molecular Beam Epitaxy）法を用いた気相成長法により行なうことができる。ＭＯＶＰＥ法を採用する場合、原料ガスとしては次のようなものを用いることができる。
・Ｇａ源：トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など
・Ｉｎ源：トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ａｌ源；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｎ源：アンモニア（ＮＨ_３）など。
また、ｐ型ドーパント源及びｎ型ドーパント源となるドーパントガスは、以下のものが使用可能である。
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）など。
・Ｓｉ源：シランなどのシリコン水素化物など；
なお、本実施例においては、ドーパント元素としてＳｉおよびＭｇを採用しているが、ｎ型ドーパントとしてＣ、Ｇｅ、ＳｎなどのＩＶ族元素を、ｐ型ドーパントとしてＣａ、Ｓｒ、ＺｎなどのＩＩ族元素を用いることができる。
上記の各原料ガスは、キャリアガス（例えば窒素ガス）により適度に希釈した形で、基板１０１を配置した反応容器内に供給される。

まず、半導体複合基板１を製造する。４Ｈ−ＳｉＣ単結晶基板１の主表面上に、バッファ層１０２を成長し、引き続き、ＧａＮチャネル層１１９を成長する。この時点で半導体複合基板１の製造工程が終わる。その後、原料ガス及びドーパントガスとなる有機金属ガスの流量比を層毎に調整することにより、ＧａＡｌＮスペーサ層１０５、ＧａＡｌＮ電子供給層１１０及びｎ型ＧａＮ層１１１を順次エピタキシャル成長させる。そして、ｎ型ＧａＮ層１１１の一部をフォトリソグラフィー等により一部除去し、露出したＧａＡｌＮ電子供給層１１０にゲート電極１０８を、また、残留したｎ型ＧａＮ層１１１上にドレイン電極１０６及びソース電極１０７を形成する。その後、基板１０１とともにダイシングしてチップとなし、各電極に導通するリードフレームとともに樹脂モールドすることにより、最終的なＨＥＭＴ２００となる。

半導体複合基板１において、バッファ層１０２＋ＧａＮチャネル層１１９からなるＧａＮ層１００の厚さを４μｍ以上とすることで、用いる基板が４Ｈ−ＳｉＣであるにもかかわらず、成長されるＧａＮ層１００、ひいては半導体素子層１０３の結晶品質を大幅に向上することができ、得られるＨＥＭＴの耐圧不足やゲート電流リークなどといった性能上の不具合も起こりにくくなる。

特許文献２及び特許文献３に開示されているごとく、薄膜結晶成長に用いるＳｉＣ単結晶基板は、その品質が現状ではＳｉ基板に遠く及ばず、表面の研磨傷当の残留量も多い。特に、４Ｈ−ＳｉＣ基板については６Ｈ−ＳｉＣ基板よりも研磨傷の残留を生じやすく、直接成長するＧａＮ層１００の厚さを増加させることで、層の結晶品質を改善できる一つの要因になっている可能性がある。

以上説明した実施形態では、化合物半導体素子をＨＥＭＴとして構成したが、それ以外の超高速トランジスタ、例えばＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＢＴ（Hetero Bipolar Transistor）などにも本発明を適用することもできる。さらに、化合物半導体素子を発光素子として構成することもできる。

本発明の半導体複合基板の一例を示す模式図。 ４Ｈ−ＳｉＣと６Ｈ−ＳｉＣとの結晶積層構造を対比して示す図。 本発明の効果を説明するグラフ。 本発明の化合物半導体素子の一例であるＨＥＭＴを模式的に示す断面図。

符号の説明

１ 半導体複合基板
１０１ ４Ｈ−ＳｉＣ基板
１０２ バッファ層
１０３ 半導体素子層
１１９ Ｉ−ＧａＮチャネル層（ＡｌＧａＮエピタキシャル成長層）
２００ ＨＥＭＴ（化合物半導体素子）

Claims (4)

1. ＳｉＣ単結晶基板の主表面上にＡｌ_１−ｘＧａ_ｘＮ（０≦ｘ≦１）エピタキシャル成長層が直接形成されてなり、前記ＳｉＣ単結晶基板は４Ｈ−ＳｉＣ単結晶基板であり、かつ、前記Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層の厚さを少なくとも４μｍとなしたことを特徴とする半導体複合基板。
2. 前記Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層は、ωスキャンによるＸＲＤ（００２）ロッキングカーブを測定したときの半値幅が２００”以下であることを特徴とする請求項１記載の半導体複合基板。
3. 前記Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層がＧａＮからなることを特徴とする請求項１又は請求項２に記載の半導体複合基板。
4. 請求項１ないし請求項３のいずれかに記載の半導体複合基板の、前記Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層の主表面上に、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（ただし、０≦ｘ＜１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）よりなる半導体素子層がエピタキシャル成長されてなることを特徴とする化合物半導体素子。

Images