JP7069584B2 - 基板生産物の製造方法 - Google Patents

基板生産物の製造方法 Download PDF

Info

Publication number
JP7069584B2
JP7069584B2 JP2017141960A JP2017141960A JP7069584B2 JP 7069584 B2 JP7069584 B2 JP 7069584B2 JP 2017141960 A JP2017141960 A JP 2017141960A JP 2017141960 A JP2017141960 A JP 2017141960A JP 7069584 B2 JP7069584 B2 JP 7069584B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
semiconductor layer
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017141960A
Other languages
English (en)
Other versions
JP2019021873A (ja
Inventor
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017141960A priority Critical patent/JP7069584B2/ja
Priority to US16/041,214 priority patent/US10505013B2/en
Priority to CN201810802629.6A priority patent/CN109285777B/zh
Publication of JP2019021873A publication Critical patent/JP2019021873A/ja
Application granted granted Critical
Publication of JP7069584B2 publication Critical patent/JP7069584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、基板生産物の製造方法に関するものである。
特許文献１には、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）が記載されている。特許文献１に記載されたＨＥＭＴは、サファイア基板上に形成された低温ＧａＮバッファ層と、低温ＧａＮバッファ層上に形成されたｎ型ＡｌＧａＮ層と、ｎ型ＡｌＧａＮ層上に形成されたアンドープＧａＮ層と、アンドープＧａＮ層上に形成された高濃度ｎ型ＧａＮコンタクト層とを備える。この特許文献１には、アンドープＧａＮ層におけるｎ型ＡｌＧａＮ層側の界面近傍に、二次元電子ガス（２ＤＥＧ）が生じると記載されている。
特許文献２には、ノーマリオフ動作を行うＨＥＭＴが記載されている。特許文献２に記載されたＨＥＭＴは、成長用基板上に形成されたｉ型ＧａＮ層と、ｉ型ＧａＮ層上に形成されたｎ型ＡｌＧａＮ層と、ｎ型ＡｌＧａＮ層上に形成されたｉ型ＡｌＧａＮ層と、ｉ型ＡｌＧａＮ層上に形成されたｉ型ＧａＮ層とを備える。ｉ型ＧａＮ層の表面は窒素極性となっており、ｉ型ＧａＮ層におけるｉ型ＡｌＧａＮ層側の界面近傍に２ＤＥＧが生じる。
特許文献３には、スマートカット法によるＮ極ＧａＮ基板の作製方法が記載されている。特許文献３に記載された方法では、Ｇａ極を表面に有するＧａＮ層を成長し、多量のプロトン（Ｈ＋）をＧａＮ層内部に一定の深さで注入する。この多量のプロトン（Ｈ＋）により、ＧａＮ層内部の或る深さにおけるＧａ－Ｎ結合が破壊される。その後、成長面側にＳｉＯを挟んでＳｉ基板を貼り付け、プロトン（Ｈ＋）が注入された領域を境にしてＧａＮ層を分割する。これにより、Ｓｉ基板上に残ったＧａＮ層の表面がＮ極性面となる。
特開２０００－２７７７２４号公報 国際公開第２０１１／１３２２８４号 特開２０１１－００３８０８号公報
現在、ワイドバンドギャップの窒化物半導体材料を用いた電子デバイスが実用化されている。特に、窒化物半導体材料を用いたＨＥＭＴによれば、従来のトランジスタと比較して高速・高耐圧を実現することができる。通常のＨＥＭＴは、基板上に設けられたＧａＮチャネル層と、ＧａＮチャネル層上に設けられたバリア層（たとえばＡｌＧａＮ層）と、ＡｌＧａＮ層上に設けられたゲート電極、ドレイン電極、及びソース電極とを備える。このような構成のＨＥＭＴにおいては、ＧａＮチャネル層におけるＡｌＧａＮ層側の界面近傍に２ＤＥＧが生じる。
これに対し、ＧａＮチャネル層をバリア層上（すなわちバリア層に対して基板とは反対側）に設け、バリア層から見て電極側の領域に２ＤＥＧを生じさせる、いわゆる逆ＨＥＭＴ構造が研究されている（例えば特許文献１，２を参照）。逆ＨＥＭＴ構造によれば、バリア層を介することなく、ドレイン電極及びソース電極と２ＤＥＧとの導電経路を確保できるので、コンタクト抵抗を低減することができる。また、２ＤＥＧとバッファ層との間にバンドギャップの大きなバリア層が存在するので、バリア層が障壁となってバッファ層への電流のリークが抑制される。
しかしながら、従来より逆ＨＥＭＴ構造の作製には次のような困難が伴う。すなわち、チャネル層におけるバリア層との界面近傍に２ＤＥＧが生じるためには、チャネル層のバリア層側の界面がＧａ極性面（Ｇａ面）であり、バリア層のチャネル層側の界面がＮ極性面（Ｎ面）である必要がある。従って、逆ＨＥＭＴ構造の場合、バリア層の成長面がＮ面である必要がある。しかし、窒化物半導体のＮ面の成長はマイグレーションが乏しく、窒化物半導体を結晶性良く成長させることは困難である。なお、特許文献３にはスマートカット法を用いて窒化物半導体のＮ面を得ることが記載されているが、プロトン（Ｈ＋）の注入によりＧａ－Ｎ結合を破壊するため、得られるＮ面は荒れたものとなってしまう。
本発明は、このような問題点に鑑みてなされたものであり、結晶性の良好な窒化物半導体のＮ面を表面に有し、逆ＨＥＭＴ構造の作製に有用な基板生産物を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る基板生産物の製造方法は、窒化物半導体を表面に有する基板生産物の製造方法であって、ｃ面を主面とする成長用基板の主面上に、Ｚｎを含み、成長面がＯ極性面である酸化物層を成長する工程と、成長面がＮ極性面である第１の窒化物半導体層を酸化物層上に成長する工程と、第１の窒化物半導体層上に、第１の窒化物半導体層のバンドギャップよりも大きなバンドギャップを有する第２の窒化物半導体層を成長する工程と、第２の窒化物半導体層上に、第２の窒化物半導体層のバンドギャップよりも小さなバンドギャップを有する第３の窒化物半導体層を成長する工程と、第３の窒化物半導体層の表面上に仮基板を貼り付ける工程と、酸化物層を除去して第１の窒化物半導体層の裏面を露出させる工程と、第１の窒化物半導体層の裏面に支持基板を貼り付ける工程と、仮基板を除去する工程とを含む。
本発明によれば、結晶性の良好な窒化物半導体のＮ面を表面に有し、逆ＨＥＭＴ構造の作製に有用な基板生産物を提供することができる。
図１は、本発明の第１実施形態に係る製造方法によって製造される基板生産物の断面図である。 図２は、基板生産物を用いて作製されるＨＥＭＴの断面図である。 図３は、第１実施形態に係る基板生産物及びＨＥＭＴの製造方法の各工程を模式的に示す図である。 図４は、第１実施形態に係る基板生産物及びＨＥＭＴの製造方法の各工程を模式的に示す図である。 図５は、第１実施形態に係る基板生産物及びＨＥＭＴの製造方法の各工程を模式的に示す図である。 図６は、第２実施形態に係るＨＥＭＴの構成を示す断面図である。 図７（ａ）は、ＳｉＣ基板のｃ面上に、ＡｌＮ核生成層を介してＧａＮチャネル層を成長した構成を示す模式図である。図７（ｂ）は、ＳｉＣ基板の－ｃ面上に、ＡｌＮ核生成層を介してＧａＮチャネル層を成長した構成を示す模式図である。
［本発明の実施形態の詳細］
本発明の実施形態に係る基板生産物の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る製造方法によって製造される基板生産物１Ａの断面図である。図１に示す基板生産物１Ａは、窒化物半導体を表面に有する板状の部材であって、支持基板１０、窒化物半導体層１１、バリア層１２、チャネル層１３、及び絶縁膜１４を備えている。基板生産物１Ａは、支持基板１０上に、窒化物半導体層１１、バリア層１２、チャネル層１３、及び絶縁膜１４をこの順に有している。窒化物半導体層１１は、本実施形態における第１の窒化物半導体層である。バリア層１２は、本実施形態における第２の窒化物半導体層である。チャネル層１３は、本実施形態における第３の窒化物半導体層である。
図２は、基板生産物１Ａを用いて作製されるＨＥＭＴ２Ａの断面図である。図２に示すＨＥＭＴ２Ａは、図１の基板生産物１Ａを用いて製造されるＨＥＭＴであって、いわゆる逆ＨＥＭＴとしての構造を有する。具体的には、ＨＥＭＴ２Ａは、上述した基板生産物１Ａの構成に加えて、ゲート電極２１、ソース電極２２、ドレイン電極２３を備えている。なお、逆ＨＥＭＴの用途としては、Ｅ－ｂａｎｄ用若しくはＷ－ｂａｎｄ用といった、高周波での使用が考えられる。特に、Ｅ－ｂａｎｄは携帯電話の局間通信等への応用が期待される。
支持基板１０は、半絶縁性もしくは絶縁性の板状の部材であり、互いに対向する平坦な主面１０ａ及び裏面１０ｂを有する。支持基板１０としては、窒化物半導体の成長用基板に限られない様々な材質の半絶縁性基板が用いられ、例えばＳｉ基板、ＳｉＣ基板、ＡｌＮ基板、焼結体等が用いられる。
窒化物半導体層１１は、支持基板１０の主面１０ａに張り付けられた接合面１１ｂと、接合面１１ｂとは反対側の界面１１ａとを有する。窒化物半導体層１１は、例えばＳｉＮ膜を介して若しくは直接に支持基板１０に貼り付けられる。窒化物半導体層１１は、支持基板１０とは異なる半導体基板上にエピタキシャル成長したIII族窒化物半導体層であり、一例ではＧａＮ層である。界面１１ａはＮ（窒素）極性面であり、接合面１１ｂはIII族元素（例えばＧａ）の極性面である。窒化物半導体層１１の厚さは、例えば０．３μｍ以上、或いは０．５μｍ以上である。また、窒化物半導体層１１の厚さは、例えば２．０μｍ以下、或いは１．５μｍ以下である。一実施例では、窒化物半導体層１１の厚さは１．０μｍである。窒化物半導体層１１は半絶縁性（高抵抗）である。
バリア層１２は、窒化物半導体層１１上にエピタキシャル成長した層であって、電子供給層として機能する。バリア層１２は、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、若しくはＩｎＡｌＧａＮ層といったIII族窒化物半導体層であって、窒化物半導体層１１のバンドギャップよりも大きなバンドギャップを有する。バリア層１２は、窒化物半導体層１１の界面１１ａと接する界面１２ａを有し、界面１２ａはＧａ面である。バリア層１２の厚さは、例えば１０ｎｍ以上５０ｎｍ以下であり、一実施例では３０ｎｍである。また、バリア層１２がＡｌｘＧａ１－ｘＮ層である場合、そのＡｌ組成ｘは例えば０．１５以上０．３５以下であり、一実施例では０．２である。バリア層１２の導電型はアンドープもしくはｎ型である。
チャネル層１３は、バリア層１２上にエピタキシャル成長した層である。チャネル層１３は、例えばｎ型ＧａＮ層といったIII族窒化物半導体層であって、バリア層１２のバンドギャップよりも小さなバンドギャップを有する。チャネル層１３の厚さは、例えば１０ｎｍ以上であり、或いは２０ｎｍ以上である。また、チャネル層１３の厚さは、例えば５０ｎｍ以下であり、或いは１００ｎｍ以下である。一実施例では、チャネル層１３の厚さは５０ｎｍである。チャネル層１３とバリア層１２との間にはその格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層１３とバリア層１２との界面近傍であってチャネル層１３側の領域に二次元電子ガス（２ＤＥＧ）が生じ、チャネル領域１３ａが形成される。チャネル層１３の導電型はアンドープ（高抵抗）である。
絶縁膜１４は、窒化物半導体層１１、バリア層１２、及びチャネル層１３を保護する。絶縁膜１４は、例えばＳｉ化合物膜であり、一例ではＳｉＮ膜である。絶縁膜１４の厚さは、例えば１ｎｍ以上１００ｎｍ以下であり、一実施例では５０ｎｍである。なお、必要に応じて、基板生産物１Ａは絶縁膜１４を備えなくてもよい。
図２に示すように、ソース電極２２及びドレイン電極２３のそれぞれは、チャネル層１３上に設けられ、チャネル層１３に接している。ソース電極２２及びドレイン電極２３のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、チタン層が、チャネル層１３に接触する。ソース電極２２とドレイン電極２３との間のチャネル層１３上に設けられた絶縁膜１４は、ゲートリークを低減する。ゲート電極２１は、チャネル層１３上において、ソース電極２２とドレイン電極２３との間に設けられている。本実施形態では、ゲート電極２１は絶縁膜１４上に設けられている。ゲート電極２１は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
ここで、図３～図５を参照しつつ、本実施形態に係る基板生産物１Ａ及びＨＥＭＴ２Ａの製造方法について説明する。図３～図５は、本実施形態に係る基板生産物１Ａ及びＨＥＭＴ２Ａの製造方法の各工程を模式的に示す図である。
まず、図３（ａ）に示されるように、平坦な主面１５ａを有する成長用基板１５を用意する。成長用基板１５は、後述する酸化物層１６、窒化物半導体層１１、バリア層１２、及びチャネル層１３をエピタキシャル成長するための基板であって、一例ではサファイア基板である。なお、これらの層１１～１３及び１６をエピタキシャル成長させ得る基板であれば、サファイア基板に限らず他に様々な種類の基板を用いることができる。主面１５ａの面方位は、例えばｃ面（（０００１）面）若しくはａ面（（１１－２０）面）である。
次に、成長用基板１５の主面１５ａ上に、酸化物層１６を成長する。酸化物層１６はＺｎを含み、一例ではＺｎＯ層である。或いは、酸化物層１６はＺｎに加えてＭｇ及びＣｄの少なくとも一方を含んでもよく、一例ではＺｎＭｇＯ層もしくはＺｎＣｄＯ層である。酸化物層１６は、例えば分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法、ＰＬＤ（Pulsed Laser Deposition）法、或いはスパッタ法を用いて容易に成長することができる。酸化物層１６の成長面はＯ極性面となる。酸化物層１６の成長圧力（炉内圧力）は例えば１×１０－７Ｔｏｒｒ（１．３３×１０－８ｋＰａ）である。また、酸化物層１６の成長温度は例えば３００℃以上８００℃以下の温度である。ＺｎＯ層の原料は、例えば純度９９．９９９９％のＺｎと、ラジカルガンを通した酸素（例えば純度６Ｎ）である。酸化物層の厚さは、例えば２００ｎｍ以上４００ｎｍ以下であり、一実施例では３００ｎｍである。
続いて、窒化物半導体層１１を酸化物層１６上に成長する。前述したように、窒化物半導体層１１は例えばＧａＮ層である。窒化物半導体層１１は、例えば有機金属気相成長法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）を用いて成長することができる。高温且つ水素雰囲気では酸化物層１６の表面のＯ原子が浸食されて反応生成物が形成されるので、少なくとも成長当初は低温且つ窒素雰囲気が望ましい。窒化物半導体層１１の成長温度は例えば８００℃以上１２００℃以下であり、成長圧力（炉内圧力）は例えば１００Ｔｏｒｒ（１３．３ｋＰａ）である。窒化物半導体層１１の原料は、例えばトリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ3）である。一実施例では、ＴＭＧ流量を２０ｓｃｃｍとし、ＮＨ3流量を１０ｓｌｍとする。
Ｚｎを含む酸化物層１６のＯ極性面上に窒化物半導体層１１をエピタキシャル成長すると、成長用基板１５の主面１５ａがｃ面であっても、窒化物半導体層１１はＮ面を成長面として成長する。従って、上記のように酸化物層１６の上に窒化物半導体層１１が成長することにより、窒化物半導体層１１の成長用基板１５とは反対側の界面１１ａをＮ面とすることができる。
酸化物層１６がＺｎＯ層であり、窒化物半導体層１１がＧａＮ層である場合の具体的な成長方法を例示する。まず、成長チャンバ内に成長用基板１５を導入し、７００℃でのクリーニングを行う。その後、成長用基板１５の温度を３００℃まで低下させ、酸化物層１６の一部である低温ＺｎＯバッファ層を５０ｎｍ形成する。直後に成長用基板１５の温度を７００℃まで昇温し、酸化物層１６の残部を３００ｎｍ形成する。窒素雰囲気で成長用基板１５の温度を６５０℃まで変更し、窒化物半導体層１１の一部である低温ＧａＮバッファ層を５０ｎｍ形成する。その後、キャリアガスを水素に切り替えて、成長用基板１５の温度を１０００℃まで昇温し、窒化物半導体層１１の残部を形成する。このように、窒化物半導体層１１の成長温度を始めに低く（例えば６５０℃）することにより、ＮＨ3によるＯ原子の浸食を抑え、窒化物半導体層１１の結晶性を高めることができる。なお、低温ＧａＮバッファ層の成長温度は例えば６００℃以上８００℃以下である。
続いて、バリア層１２を窒化物半導体層１１上に成長する。前述したように、バリア層１２は、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、若しくはＩｎＡｌＧａＮ層である。バリア層１２は、例えばＭＯＣＶＤ法を用いて成長することができる。一例として、窒化物半導体層１１がＡｌＧａＮ層である場合、窒化物半導体層１１の成長温度は例えば９００℃以上１１００℃以下であり、成長圧力（炉内圧力）は例えば５０Ｔｏｒｒ（６．７ｋＰａ）である。窒化物半導体層１１の原料は、例えばトリメチルアルミニウム（ＴＭＡ）、ＴＭＧ及びＮＨ3である。一実施例では、ＴＭＡ流量を３０ｓｃｃｍとし、ＴＭＧ流量を１５ｓｃｃｍとし、ＮＨ3流量を１０ｓｌｍとする。
続いて、チャネル層１３をバリア層１２上に成長する。前述したように、チャネル層１３は、例えばＧａＮ層である。チャネル層１３は、例えばＭＯＣＶＤ法を用いて成長することができる。チャネル層１３の成長温度は例えば９００℃以上１２００℃以下であり、成長圧力（炉内圧力）は例えば１５０Ｔｏｒｒ（２０．０ｋＰａ）である。チャネル層１３の原料は、例えばＴＭＧ及びＮＨ3である。一実施例では、ＴＭＧ流量を３０ｓｃｃｍとし、ＮＨ3流量を１０ｓｌｍとする。チャネル層１３の成長後、成長炉から成長用基板１５を取り出すことなく連続して絶縁膜１４を形成する。
続いて、図３（ｂ）に示されるように、チャネル層１３の表面１３ｂ上（本実施形態では絶縁膜１４上）に、平坦な接合面１７ａを有する仮基板１７を貼り付ける。仮基板１７は、窒化物半導体層１１、バリア層１２、及びチャネル層１３の機械的強度を維持するために用いられ、例えばシリコンといった材料からなる。仮基板１７は、例えば樹脂接着剤を介して絶縁膜１４に貼り付けられる。
続いて、図４（ａ）に示されるように、成長用基板１５及び酸化物層１６を除去する。この工程では、ウェットエッチングにより酸化物層１６を除去することにより、窒化物半導体層１１から成長用基板１５を剥離する。これにより、窒化物半導体層１１の接合面１１ｂが露出する。酸化物層１６に対するエッチャントとしては、半導体のエッチングに通常用いられる酸であれば問題なく使用でき、例えばリン酸溶液（Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ）、希釈クエン酸、希釈アコニット酸、或いは酢酸等を用いることができる。
続いて、図４（ｂ）に示されるように、前工程において露出した窒化物半導体層１１の接合面１１ｂに、支持基板１０を貼り付ける。この工程では、支持基板１０（例えばＳｉ基板）を、例えばＳｉＯ２膜を用いて接合面１１ｂに貼り付ける。ＳｉＯ２膜は、予め支持基板１０上に形成される。なお、このようなＳｉＯ２膜による貼り付け以外にも、例えば窒化物半導体層１１と支持基板１０との間に荷重を与える等、様々な方法を適用できる。その後、図５（ａ）に示されるように、仮基板１７を除去する。仮基板１７は、例えばウェットエッチングといった方法により除去され得る。これにより、絶縁膜１４が露出する。以上の工程を経て、本実施形態の基板生産物１Ａが作製される。
続いて、ＨＥＭＴ２Ａを製造する場合には、図５（ｂ）に示されるように、エッチングにより絶縁膜１４及びチャネル層１３の一部を除去したのち、チャネル層１３上にソース電極２２及びドレイン電極２３を形成する。その後、ソース電極２２とドレイン電極２３との間のチャネル層１３上（絶縁膜１４上）の領域にゲート電極２１を形成する。本工程では、ソース電極２２、ドレイン電極２３及びゲート電極２１を、例えば通常のフォトリソグラフィー技術及びリフトオフ技術によって形成することができる。
以上に説明した本実施形態による基板生産物１Ａの製造方法によって得られる効果について、従来の課題とともに説明する。図７（ａ）は、ｃ面（（０００１）面）を主面とするＳｉＣ基板１１０の主面上に、ＡｌＮ核生成層１１１を介してＧａＮチャネル層１１２を成長した構成を示す模式図である。この場合、ＧａＮチャネル層１１２の成長面はＧａ面となり、表面モフォロジも良好となる。通常のＨＥＭＴ構造の場合には、このように良好な表面モフォロジを有するＧａ面上にバリア層を形成する。
なお、ＡｌＮ核生成層１１１は、ＧａＮチャネル層１１２に対するシード層として機能する。ＡｌＮ核生成層１１１の厚さは、例えば１０ｎｍ以上２０ｎｍ以下であり、一実施例では１５ｎｍである。ＧａＮチャネル層１１２は、濡れ性の問題があり、ＳｉＣ基板１１０上に直接成長できない。このため、ＧａＮチャネル層１１２は、ＡｌＮ核生成層１１１を介して成長する。
これに対し、本実施形態のような逆ＨＥＭＴ構造の場合、バリア層１２の成長面がＮ面である必要がある。ＨＥＭＴ２Ａにおいて、チャネル層１３におけるバリア層１２との界面近傍にチャネル領域（２ＤＥＧ）１３ａが生じるためには、チャネル層１３のバリア層１２側の界面がＧａ面であり、バリア層１２のチャネル層１３側の界面がＮ面である必要があるからである。そこで、図７（ｂ）に示されるように、－ｃ面（（０００－１）面）を主面とするＳｉＣ基板１２０の主面上に、ＡｌＮ核生成層１１１を介してＧａＮチャネル層１２２を成長することが考えられる。しかしながら、－ｃ面ＳｉＣ基板を用いてＡｌＮ及びＧａＮを成長させると、ウェハ上での原料マイグレーションが乏しく、ＧａＮチャネル層１２２を結晶性良く成長させることは困難である。なお、ＳｉＣ基板の主面にオフ角をつけると、ＧａＮチャネル層１２２を結晶性を改善することはできるが、１つのインゴットから取り出される基板の数が減少し、生産効率の低下及び高コスト化につながる。
このような課題を解決するために、本実施形態では、ｃ面を主面１５ａとする成長用基板１５上にＺｎを含む酸化物層１６を成長し、その上に窒化物半導体層１１を成長する。Ｚｎを含む酸化物層１６は、成長用基板１５のｃ面上において、Ｏ極性面（Ｏ面）を成長面として成長する。従って、その上に成長する窒化物半導体層１１の成長面は、Ｎ面となる。また、Ｚｎを含む酸化物は六方晶（ウルツ鉱型）であり、ＧａＮとの格子定数差（ａ軸長差）は極めて小さい。具体的には、ＧａＮのａ軸長は０．３１８８５（ｎｍ）であり、ＺｎＯのａ軸長は０．３２４９６（ｎｍ）である。故に、酸化物層１６と窒化物半導体層１１との間に良好なヘテロ界面を形成できる。これにより、酸化物層１６と窒化物半導体層１１と界面における結晶欠陥の発生が抑制され、窒化物半導体層１１の良好な結晶性が得られるので、窒化物半導体層１１の表面モフォロジは、ＳｉＣ基板の－ｃ面上に成長する場合と比較して良好となる。従って、本実施形態の方法によれば、結晶性の良好な窒化物半導体のＮ面を表面に有し、逆ＨＥＭＴ構造の作製に有用な基板生産物１Ａを提供することができる。更には、窒化物半導体層１１の結晶性のために厚いバッファ層を成長する（或いは窒化物半導体層１１自体を厚くする）必要もないので、ウエハの反りを抑えることができる。
また、Ｚｎを含む酸化物層１６は、エッチングにより容易に除去されることができる。従って、成長用基板１５と窒化物半導体層１１との間に酸化物層１６を介在させることにより、成長用基板１５を窒化物半導体層１１から容易に除去（剥離）することができる。
また、通常のＨＥＭＴでは、チャネル層上にバリア層が設けられ、更にその上にソース電極及びドレイン電極が設けられる。従って、チャネル層の２ＤＥＧとソース電極及びドレイン電極との間に、バリア層とチャネル層との間のバンド障壁が介在する。このことは、コンタクト抵抗の低減を妨げる要因となる。これに対し、本実施形態のＨＥＭＴ２Ａによれば、バリア層１２上に２ＤＥＧが形成されるので、２ＤＥＧとソース電極及びドレイン電極との間にバンド障壁が介在しない。従って、コンタクト抵抗を低減でき、ＨＥＭＴの更なる高速化を実現できる。特に、電流利得遮断周波数ｆＴと最大発振周波数ｆＭＡＸとの比（ｆＴ／ｆＭＡＸ）を高めるためにゲートサイズを小さくすると、内部抵抗の多くをコンタクト抵抗が占めることとなるので、そのような場合に本実施形態のＨＥＭＴ２Ａは特に有効である。加えて、本実施形態のＨＥＭＴ２Ａによれば、エネルギーギャップの大きなバリア層１２がチャネル層１３と窒化物半導体層１１との間に存在するので、これが障壁として作用し、窒化物半導体層１１へのリーク電流を抑制できる。
また、本実施形態のように、酸化物層１６の厚さは２００ｎｍ以上４００ｎｍ以下であってもよい。酸化物層１６の厚さが２００ｎｍ以上であることにより、窒化物半導体層１１の結晶性を高めることができる。また、酸化物層１６の厚さが４００ｎｍ以下であることにより、酸化物層１６の成長時間を抑制して生産効率を高めることができる。
また、本実施形態のように、窒化物半導体層１１の厚さは０．５μｍ以上２．０μｍ以下（或いは１．５μｍ以下）であってもよい。窒化物半導体層１１の厚さが０．５μｍ以上であることにより、バリア層１２の結晶性を高めることができる。また、窒化物半導体層１１の厚さが２．０μｍ以下（より好適には１．５μｍ以下）であることにより、窒化物半導体層１１の成長時間を抑制して生産効率を高めることができる。
また、本実施形態のように、チャネル層１３の厚さは１０ｎｍ以上（或いは２０ｎｍ以上）５０ｎｍ以下であってもよい。チャネル層１３の厚さが１０ｎｍ以上（より好適には２０ｎｍ以上）であることにより、２ＤＥＧを良好に発生させることができる。また、チャネル層１３の厚さが５０ｎｍ以下であることにより、ソース電極２２及びドレイン電極２３とチャネル領域１３ａ（２ＤＥＧ）との間の抵抗を抑制し、ＨＥＭＴの高速化に寄与できる。
また、本実施形態のように、支持基板１０を貼り付ける工程では、支持基板１０としてＳｉ基板を用い、ＳｉＯ２膜を介してＳｉ基板を窒化物半導体層１１の接合面１１ｂに貼り付けてもよい。これにより、基板生産物１Ａの信頼性を高めることができる。
また、本実施形態のように、酸化物層１６を除去する工程では、リン酸溶液を用いたエッチングにより酸化物層１６を除去してもよい。これにより、酸化物層１６を容易に除去することができる。
（第２実施形態）
図６は、第２実施形態に係るＨＥＭＴ２Ｂの構成を示す断面図である。このＨＥＭＴ２Ｂと第１実施形態のＨＥＭＴ２Ａとの相違点は、窒化物半導体層１１よりも下部の構造である。すなわち、ＨＥＭＴ２Ｂは、第１実施形態の支持基板１０に代えて、成長用基板１５及び酸化物層１６を備えている。成長用基板１５及び酸化物層１６は、第１実施形態において説明した基板生産物１Ａの製造の際に用いられたものである。本実施形態のＨＥＭＴ２Ｂは、第１実施形態における、成長用基板１５及び酸化物層１６を除去する工程、及び支持基板１０を貼り付ける工程を省略することにより作製される。
本実施形態のＨＥＭＴ２Ｂにおいても、第１実施形態と同様の効果を得ることができる。なお、酸化物層１６は、酸素原子の空孔がドナーとして振る舞うので導電性が大きく、これによりリーク電流が増大するおそれがある。酸化物層１６がＭｇ及びＣｄの少なくとも一方を含むことにより、リーク電流の増大を抑制することができる。例えば、酸化物層１６のうち成長初期の層をＺｎＭｇＯ層とするとよい。
本発明による基板生産物の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では窒化物半導体層１１としてＧａＮ層を例示し、バリア層１２としてＡｌＧａＮ層、ＩｎＡｌＮ層、ＩｎＡｌＧａＮ層を例示し、チャネル層１３としてＧａＮ層を例示したが、これらの層の組成は例示したものに限られず、バリア層１２のバンドギャップが窒化物半導体層１１及びチャネル層１３のバンドギャップよりも大きい限りにおいて、様々な窒化物半導体を適用できる。
また、上記各実施形態では成長用基板１５の直上に酸化物層１６を成長しているが、成長用基板１５と酸化物層１６との間に別の半導体層が介在してもよい。また、上記各実施形態では酸化物層１６の直上に窒化物半導体層１１を成長しているが、酸化物層１６と窒化物半導体層１１との間に別の窒化物半導体層が介在してもよい。
１Ａ…基板生産物、２Ａ，２Ｂ…ＨＥＭＴ、１０…支持基板、１０ａ…主面、１０ｂ…裏面、１１…窒化物半導体層、１１ａ…界面、１１ｂ…接合面、１２…バリア層、１２ａ…界面、１３…チャネル層、１３ａ…チャネル領域、１４…絶縁膜、１５…成長用基板、１５ａ…主面、１６…酸化物層、１７…仮基板、１７ａ…接合面、２１…ゲート電極、２２…ソース電極、２３…ドレイン電極。

Claims (8)

  1. 窒化物半導体を表面に有する基板生産物の製造方法であって、
    Ｚｎを含み、成長面がＯ極性面である酸化物層を、ｃ面またはａ面を主面とする成長用基板の前記主面上に成長する工程と、
    成長面がＮ極性面である第１の窒化物半導体層を前記酸化物層上に成長する工程と、
    前記第１の窒化物半導体層上に、前記第１の窒化物半導体層のバンドギャップよりも大きなバンドギャップを有する第２の窒化物半導体層を成長する工程と、
    前記第２の窒化物半導体層上に、前記第２の窒化物半導体層のバンドギャップよりも小さなバンドギャップを有する第３の窒化物半導体層を成長する工程と、
    前記第３の窒化物半導体層の表面上に仮基板を貼り付ける工程と、
    前記酸化物層を除去して前記第１の窒化物半導体層の裏面を露出させる工程と、
    前記第１の窒化物半導体層の前記裏面に支持基板を貼り付ける工程と、
    前記仮基板を除去する工程と、
    を含む、基板生産物の製造方法。
  2. 前記酸化物層の厚さは２００ｎｍ以上４００ｎｍ以下である、請求項１に記載の基板生産物の製造方法。
  3. 前記酸化物層がＭｇ及びＣｄの少なくとも一方を含む、請求項１または請求項２に記載の基板生産物の製造方法。
  4. 前記酸化物層はＺｎＯ層であり、前記第１の窒化物半導体層はＧａＮ層である、請求項１または請求項２に記載の基板生産物の製造方法。
  5. 前記第１の窒化物半導体層の厚さは０．５μｍ以上２．０μｍ以下である、請求項１から請求項４のいずれか１項に記載の基板生産物の製造方法。
  6. 前記第３の窒化物半導体層の厚さは１０ｎｍ以上５０ｎｍ以下である、請求項１から請求項５のいずれか１項に記載の基板生産物の製造方法。
  7. 前記支持基板を貼り付ける工程では、前記支持基板としてＳｉ基板を用い、ＳｉＯ２膜を介して前記Ｓｉ基板を前記第１の窒化物半導体層の前記裏面に貼り付ける、請求項１から請求項６のいずれか１項に記載の基板生産物の製造方法。
  8. 前記酸化物層を除去する工程では、リン酸溶液を用いたエッチングにより前記酸化物層を除去する、請求項１から請求項７のいずれか１項に記載の基板生産物の製造方法。
JP2017141960A 2017-07-21 2017-07-21 基板生産物の製造方法 Active JP7069584B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017141960A JP7069584B2 (ja) 2017-07-21 2017-07-21 基板生産物の製造方法
US16/041,214 US10505013B2 (en) 2017-07-21 2018-07-20 Process of forming epitaxial substrate having N-polar gallium nitride
CN201810802629.6A CN109285777B (zh) 2017-07-21 2018-07-20 具有n-极性氮化镓的外延衬底的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017141960A JP7069584B2 (ja) 2017-07-21 2017-07-21 基板生産物の製造方法

Publications (2)

Publication Number Publication Date
JP2019021873A JP2019021873A (ja) 2019-02-07
JP7069584B2 true JP7069584B2 (ja) 2022-05-18

Family

ID=65023267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017141960A Active JP7069584B2 (ja) 2017-07-21 2017-07-21 基板生産物の製造方法

Country Status (3)

Country Link
US (1) US10505013B2 (ja)
JP (1) JP7069584B2 (ja)
CN (1) CN109285777B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790385B2 (en) * 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
JP7193014B2 (ja) * 2020-01-22 2022-12-20 株式会社デンソー 半導体装置の製造方法
WO2023095237A1 (ja) * 2021-11-25 2023-06-01 日本電信電話株式会社 電界効果トランジスタおよびその作製方法
US20240266419A1 (en) * 2023-02-03 2024-08-08 Wolfspeed, Inc. Semiconductor Device Having Semiconductor Structure with Polarity Inverting Layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004284831A (ja) 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd ＧａＮ基板作製方法
JP2007043109A (ja) 2005-06-29 2007-02-15 National Institute Of Advanced Industrial & Technology ＺｎＯデバイス
JP2009238803A (ja) 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2010258351A (ja) 2009-04-28 2010-11-11 Oki Data Corp 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
WO2011132284A1 (ja) 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2016046459A (ja) 2014-08-26 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
JP2000277724A (ja) 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2010040692A (ja) * 2008-08-04 2010-02-18 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
JP5587564B2 (ja) 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
EP3050112B1 (en) * 2013-09-27 2021-12-15 Google LLC Composite high-k metal gate stack for enhancement mode gan semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004284831A (ja) 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd ＧａＮ基板作製方法
JP2007043109A (ja) 2005-06-29 2007-02-15 National Institute Of Advanced Industrial & Technology ＺｎＯデバイス
JP2009238803A (ja) 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2010258351A (ja) 2009-04-28 2010-11-11 Oki Data Corp 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
WO2011132284A1 (ja) 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2016046459A (ja) 2014-08-26 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP2019021873A (ja) 2019-02-07
US20190027577A1 (en) 2019-01-24
CN109285777A (zh) 2019-01-29
CN109285777B (zh) 2024-02-20
US10505013B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
JP6318474B2 (ja) 半導体装置の製造方法
JP5634681B2 (ja) 半導体素子
JP7069584B2 (ja) 基板生産物の製造方法
JP6035721B2 (ja) 半導体装置の製造方法
JP7019942B2 (ja) 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP2003059948A (ja) 半導体装置及びその製造方法
US8754419B2 (en) Semiconductor device
JP2002076023A (ja) 半導体装置
JP2005167275A (ja) 半導体素子
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP5817283B2 (ja) 半導体装置の製造方法
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
US9437725B2 (en) Semiconductor device and semiconductor substrate
US8975641B1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN115799332B (zh) 一种极性硅基高电子迁移率晶体管及其制备方法
JP5776344B2 (ja) 半導体装置
JP7074282B2 (ja) 高電子移動度トランジスタ
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
WO2018234873A1 (ja) 窒化物半導体エピタキシャル基板および半導体装置
US20230154785A1 (en) N-face polar gan-based device and composite substrate thereof, and method of manufacturing composite substrate
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R150 Certificate of patent or registration of utility model

Ref document number: 7069584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150