CN109285777A - 具有n-极性氮化镓的外延衬底的形成方法 - Google Patents

具有n-极性氮化镓的外延衬底的形成方法 Download PDF

Info

Publication number
CN109285777A
CN109285777A CN201810802629.6A CN201810802629A CN109285777A CN 109285777 A CN109285777 A CN 109285777A CN 201810802629 A CN201810802629 A CN 201810802629A CN 109285777 A CN109285777 A CN 109285777A
Authority
CN
China
Prior art keywords
layer
coating
substrate
oxide skin
semiconductor stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810802629.6A
Other languages
English (en)
Other versions
CN109285777B (zh
Inventor
真壁勇夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN109285777A publication Critical patent/CN109285777A/zh
Application granted granted Critical
Publication of CN109285777B publication Critical patent/CN109285777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种形成具有反向布置的阻挡层和沟道层的高电子迁移率晶体管(HEMT)的方法。所述方法包括以下步骤：在衬底上外延生长含锌(Zn)的氧化物层，该氧化物层显示出O极性表面；在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，其中所述半导体堆叠体依次包括位于氧化物层上的氮化物半导体层、阻挡层和沟道层；将临时衬底附接到所述半导体堆叠体上；从所述半导体堆叠体上移除所述衬底和氧化物层；将支撑衬底附接到所述氮化物半导体层上；以及从所述半导体堆叠体上移除所述临时衬底。

Description

具有N-极性氮化镓的外延衬底的形成方法
相关申请的交叉引用
本申请基于并要求于2017年7月21日提交的日本专利申请No.2017-141960的优先权的权益，其全部内容通过引用并入此文。
技术领域
本发明涉及一种外延衬底的形成方法，特别是具有N-极性氮化镓(GaN)的外延衬底，以及一种使用该外延衬底形成高电子迁移率晶体管(HEMT)的方法，其中所述HEMT在阻挡层和沟道层之间具有反向布置。
背景技术
日本专利申请No.JP2000-277724A(公开待审查)公开了一种主要由氮化物半导体材料制成的HEMT，并且在阻挡层和沟道层之间具有反向布置。其中所公开的HEMT具有由在相对较低温度下在蓝宝石衬底上生长的氮化镓(GaN)制成的缓冲层、由在缓冲层上生长的氮化镓铝(AlGaN)制成的n型阻挡层、由在n型AlGaN阻挡层上生长的GaN制成的未掺杂的沟道层、以及由在未掺杂的GaN层上生长的n型GaN制成的接触层。HEMT在AlGaN阻挡层和GaN沟道层之间的界面处形成了二维电子气(2DEG)。
国际专利申请No.WO2011/132284(公开待审查)公开了另一种HEMT，其操作模式为所谓的常闭模式。该HEMT提供了在衬底上生长的i型(本征型)GaN层，在i型GaN层上生长的n型AlGaN层，在n型AlGaN层上生长的i型AlGaN层，以及在i型AlGaN层上生长的另一个i型GaN层。所述i型GaN层暴露出N极性表面。在i型GaN层和i型AlGaN层之间的界面处形成了2DEG。
另一个日本专利申请No.JP2011-003808A(公开待审查)公开了一种形成具有N极性表面的GaN衬底的方法。所公开的方法首先生长具有Ga-极性表面的GaN层，然后通过以特定深度植入巨大剂量的质子(H+)在特定深度切割Ga-N键。将硅衬底附接到所生长的插有氧化硅膜的GaN层上，并且在植入质子的部分处分割GaN衬底，具有N极性表面的GaN层可能会留在Si衬底上。
主要由氮化物半导体材料制成的如HEMT之类的电子器件在本领域中是实际应用的并且是市售可得的。由于氮化物半导体材料的宽带隙能量，该装置可以使高频性能与高击穿电压并存。常规的HEMT提供了在衬底上的GaN沟道层，设置在GaN沟道层上的由例如氮化镓铝(AlGaN)制成的阻挡层，以及在AlGaN阻挡层上的栅极、漏极及源极。这种HEMT在GaN沟道层与AlGaN阻挡层的界面处形成了二维电子气(2DEG)。
目前已经研究了具有其他布置的HEMT，其中所述其他布置中沟道层与阻挡层反向布置。即，GaN沟道层设置在阻挡层上，并且从阻挡层看，2DEG形成在电极的一侧。具有反向布置的阻挡层和沟道层的HEMT可以在不插入阻挡层的情况下将2DEG与电极连接，这不仅可以降低从电极到2DEG的通路电阻，还可以降低在衬底和直接设置在衬底上的缓冲层中流通的泄漏电流；这是因为具有较大的带隙能量的阻挡层插在2DEG与衬底或缓冲层之间。
然而，反向布置的HEMT会存在下列问题。即，为了在沟道层和阻挡层形成2DEG，沟道层必须在与阻挡层的界面处显示出Ga极性表面，这意味着阻挡层必须在与沟道层的界面处具有N极性表面。然而，由于对于III族材料，N极性表面通常显示出更短的扩散长度，因此氮化物半导体材料在外延生长期间难以或几乎不能显示出N极性表面，这导致在N极性表面上生长的层的晶体质量较差。上述现有技术文献已经公开了这样一种技术，其通常被称为智能切割技术，但是这种技术使用了巨大剂量的质子植入，这不可避免地导致了不适宜进行随后外延生长的粗糙表面。
发明内容
本发明的一个方面为一种形成具有反向布置的沟道层和阻挡层的高电子迁移率晶体管(HEMT)的外延衬底的方法。所述方法包括以下步骤：(a)在衬底上外延生长含锌(Zn)的氧化物层，所述氧化物层显示出O极性表面；(b)在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，所述半导体堆叠体包括氮化物半导体层、阻挡层和沟道层，所述阻挡层的带隙能量大于所述氮化物半导体层的带隙能量和所述沟道层的带隙能量，并且所述半导体堆叠体显示出N极性表面；(c)将临时衬底附接到所述半导体堆叠体上；(d)从所述半导体堆叠体上移除所述衬底和所述氧化物层；(e)将支撑衬底附接到所述氮化物半导体层上；以及(f)从所述半导体堆叠体上移除所述临时衬底。
附图说明
从以下参照附图对本发明优选实施方案的详细描述中，将更好地理解本发明的上述及其他目的、方面和优点，其中：
图1示意性地示出了根据本发明实施方案的外延衬底的截面；
图2示意性地示出了形成在图1所示的外延衬底上的高电子迁移率晶体管(HEMT)的截面；
图3A和图3B示出了形成图2所示的HEMT的过程；
图4A和图4B示出了在图3B所示的过程之后的过程；
图5A和图5B示出了在图4B所示的过程之后的过程；
图6示意性地示出了根据本发明第二实施方案的另一HEMT的截面；以及
图7A示意性地示出了这样一种状态，其中在碳化硅(SiC)制成的衬底的C面上生长的、由氮化镓(GaN)制成的沟道层，其中插有由氮化铝(AlN)制成的缓冲层，并且图7B还示出了另一状态，其中GaN沟道层生长在插有AlN缓冲层的SiC衬底的Si面上。
具体实施方式
以下，将参照附图描述根据本发明的一些实施方案。然而，本发明不限于这些实施方案，并且可以具有权利要求中限定的范围，并且包括与权利要求限定的等同物的所有修改和变化。此外，在附图的描述中，彼此相同或相似的数字或符号将表示彼此相同或相似的元件而不重复解释。
第一实施方案
图1示意性地示出了根据本发明实施方案的方法形成的外延衬底1A的截面。外延衬底1A，其顶部具有平板形状的氮化物半导体材料，包括衬底10，以及依次位于衬底10上的氮化物半导体层11、阻挡层12、沟道层13和绝缘膜14。氮化物半导体层11是本发明中的第一氮化物半导体层，而阻挡层12是本发明中的第二氮化物半导体层，沟道层13是本发明中的第三氮化物半导体层。
图2还示意性地示出了形成在图1所示的外延衬底1A上的高电子迁移率晶体管(HEMT)2A的截面。HEMT 2A具有所谓的反向HEMT的结构；具体而言，相对于电极，阻挡层12设置在沟道层13的下方。HEMT 2A在外延衬底1A上设置有栅极21、源极22和漏极23。反向HEMT可以有效地应用于S波段到X波段(2至12GHz)的射频(RF)放大器，特别是在移动电话系统的本地站之间。
支撑衬底10可以由具有电绝缘或半绝缘特性的板状材料制成，其具有上表面10a和与上表面10a相反的后表面10b。支撑衬底10可以由用于在其上外延生长氮化物半导体材料的材料或不限于上述材料的材料制成。例如，可以使用由硅(Si)、碳化硅(SiC)、氮化铝(AlN)和/或烧结体制成的衬底作为衬底10。
氮化物半导体层11具有附接到支撑衬底10的上表面10a的表面11b以及与前述表面11b相反的另一表面11a。氮化物半导体层11可以直接附接到支撑衬底10上；或者间接附接到支撑衬底10上，例如插入由氮化硅(SiN)和/或氧化硅(SiO2)制成的膜。氮化物半导体层11由在支撑衬底10之外的衬底上外延生长的氮化物半导体材料制成，其可以为(例如)氮化镓(GaN)层。表面11a是所谓的N极性表面；而另一个表面是所谓的Ga极性表面。氮化物半导体层11的厚度可以大于0.3μm，优选大于0.5μm，但小于2.0μm，优选小于1.5μm。图1和图2示出的本实施方案提供了厚度为1.0μm并且其具有半绝缘特性的氮化物半导体层11。
在氮化物半导体层11上生长的阻挡层12显示出所谓的电子供给层的功能。阻挡层12可以由例如AlGaN、InAlN和/或InAlGaN之类的氮化物半导体材料制成，这些材料的带隙能量大于氮化物半导体层11的带隙能量。阻挡层12具有暴露III族元素如铝(Al)、镓(Ga)和/或铟(In)的表面12a，其形成与氮化物半导体层11的表面11a相对的界面。阻挡层12的厚度优选为10nm至50nm，本实施方案中的阻挡层12的厚度为30nm。当阻挡层12由AlxGa1-xN制成时，铝组分x为0.15至0.35，其中本实施方案中为0.2。阻挡层12可以是未掺杂的，或者掺杂为n型传导。
沟道层13外延生长在阻挡层12上并掺杂有n型杂质，其可被制成n型GaN。沟道层13的带隙能量小于阻挡层12的带隙能量。沟道层13的厚度大于5nm小于100nm，优选小于20nm。沟道层13和阻挡层12可以引起由形成各层12和13的两种材料之间的晶格错配所导致的应力，其在二者之间的界面中引起压电电荷(piezo charge)。因此，两个层12和13可以在沟道层13与阻挡层12的界面处形成二维电子气(2DEG)，其形成沟道13a以传输载流子，即电子。沟道层13可具有半绝缘特性。
绝缘膜14保护氮化物半导体层11、阻挡层12和沟道层13，其可以由含硅(Si)的无机材料(典型地为氮化硅(SiN))制成。绝缘膜14的厚度优选为10nm至100nm，在本实施方案中，绝缘膜14的厚度为50nm。取决于所使用的用途，外延衬底1A可以省略绝缘膜14。
如图2所示，源极22和漏极23设置于沟道层13上，并与沟道层13相接触。源极22和漏极23可以通过合金化钛(Ti)和铝(Al)的堆叠金属而形成。设置在源极22和漏极23之间的绝缘膜14可以降低栅极漏电流。栅极21设置在源极22和漏极23之间的绝缘膜14上，其可以为镍(Ni)和金(Au)的堆叠金属，其中Ni与绝缘膜14相接触。因此，本实施方案的HEMT 2A具有所谓的金属-绝缘体-半导体场效应晶体管(MISFET)的布置。
以下，将参考附图描述形成外延衬底1A和HEMT 2A的方法。图3A至图5B示意性地示出了在该方法的各个步骤中的外延衬底1A和HEMT 2A的截面。
该方法首先制备具有平面15a的衬底15，其用于在其上生长氧化物层16和半导体层11至13。衬底15可以由蓝宝石(Al2O3)制成，但不限于蓝宝石。只要衬底15具有能够在其上生长层11至13和16的表面，各种其他材料都可以用作衬底15，其中具有六方晶体结构的材料是优选的。平面15a可以具有通常称为c面的面取向(0001)、或另一种称为a面的的面取向(11-20)。
然后，进行氧化物层16的外延生长。氧化物层16可以包含锌(Zn)，典型地为氧化锌(ZnO)、或者含有镁(Mg)和镉(Cd)中至少一者的氧化锌，其中前者表示为ZnMgO，后者表示为ZnCdO。可以通过分子束外延(MBE)技术、脉冲激光沉积(LPD)技术和/或溅射来沉积这种氧化物层。本发明的重点在于氧化物层16显示出O极性表面。将生长ZnO的腔室抽真空至(例如)1×10-7托(1.33×10-8kPa)，并将衬底15的温度升高至300℃至800℃的范围，使用纯度为六个九(99.9999％)的锌源和由氧自由基喷枪提供的氧自由基，生长厚度为200nm至400nm，优选本实施方案中300nm的ZnO膜。
然后，该方法通过金属有机化学气相沉积(MOCVD)技术在氧化物层16上外延生长氮化物半导体层11。如上所述，氮化物半导体层11由GaN制成。由于氧(O)原子在高温和氢气气氛的条件下容易从氧化物层16的表面升华，因此半导体层11的外延生长优选至少在其初始阶段在相对较低的温度和氮气和/或惰性气体的气氛下进行。氮化物半导体层11的生长温度优选为800℃至1200℃，生长压力为约100托(13.3kPa)。此外，原料优选分别为流量为20sccm和10slm的三甲基镓(TMG)和氨(NH3)。
在含有Zn的氧化物层16的O极性表面上生长氮化物半导体层11，即使衬底15的表面15a具有c面，氮化物半导体层11也可以暴露其N极性表面而生长。因此，氮化物半导体层11的表面为N极性表面。
当氧化物层16由ZnO制成并且氮化物半导体层11由GaN制成时，将描述一些特定的生长条件。该方法在将衬底15装入分子束外延(MBE)的生长腔室之后，首先在700℃下处理衬底的表面15a。将衬底15的温度冷却至(例如)低于300℃，在衬底15上生长厚度为50nm、由ZnO制成的缓冲层，所述缓冲层为ZnO氧化物层16的一部分。然后，在将衬底15的温度升高至(例如)650℃至750℃，优选700℃之后，生长ZnO氧化物层16的剩余部分至约300nm厚度。然后，将衬底15从MBE腔室转移至MOCVD装置的腔室中，温度设为650℃，生长约50nm的氮化物半导体层的第一部分作为缓冲层。此后，将载气从氮气(N2)改变为氢气(H2)，并将衬底15的温度升高至1000℃，生长由GaN制成的氮化物半导体层11的第二部分。由于在其初始阶段在相对较低的温度(例如)650℃下进行氮化物半导体层11的生长；因此可以有效地抑制氨(NH3)导致的氧原子的升华，并且氮化物半导体层11可以提高其晶体质量。可以在(例如)高于600℃但低于800℃的温度下进行氮化物半导体层11的缓冲层的低温生长。
此后，该方法可以通过MOCVD技术外延生长氮化物半导体层11的阻挡层12。如所描述的，阻挡层12可以由AlGaN、InAlN和/或InAlGaN制成。在阻挡层为AlGaN的情况下，其生长条件可以为温度为高于900℃但低于1100℃，压力为50托(6.7kPa)，以及流量分别为30sccm，15sccm和10slm的三甲基铝(TMA)、TMG和NH3的原料。AlGaN阻挡层12的生长温度可以与氮化物半导体层11的第二部分的生长温度基本相同。
此后，通过MOCVD技术在900℃至1200℃的温度和150托(20.0kPa)的生长压力下，在阻挡层12上生长沟道层13，其中沟道层13可以由GaN制成。当沟道层13由GaN制成时，原料TMG和NH3的流量分别为30sccm和10slm。该方法可以形成与半导体层11至13的生长连续的绝缘膜14，而不将衬底15和半导体层11至13暴露于空气中。
此后，如图3B所示，用粘合剂将临时衬底17的平面17a附接到表面13b或绝缘膜14的表面上。增强外延半导体层11至13的机械强度的临时衬底17可以由(例如)硅(Si)制成。
此后，如图4A所示，通过蚀刻氧化物层16将衬底15从半导体外延层11至13上分离，这会暴露氮化物半导体层11的后表面11b。后表面11b与相对的氧化物层16形成界面。将通常用于蚀刻半导体材料的磷酸过氧化物溶液(H3PO4、H2O2、H2O)或其他溶液(例如稀释的柠檬酸、稀释的乌头酸、乙酸等)用作由ZnO制成的氧化物层16的蚀刻剂。
此后，如图4B所示，将支撑衬底10附接到氮化物半导体层11的表面11b上。支撑衬底10可以由与绝缘膜14顶部上的临时衬底17相同的硅(Si)制成。衬底10与半导体层11的附接在其间插入由氧化硅(SiO2)制成的膜。具体而言，可以在支撑衬底10上设置SiO2膜，并且该SiO2膜附接到氮化物半导体层11的表面11b上。此后，如图5A所示，通过(例如)熔化涂覆在绝缘膜14和临时衬底17之间的粘合剂，移除绝缘膜14顶部上的临时衬底17，露出绝缘膜14的上表面。图4B中示出的步骤与图3B中示出的步骤相比，用Si衬底10代替了增强外延层11至13的衬底15。
此后，可以形成HEMT 2A。如图5B所示，部分移除绝缘膜14和沟道层13，在通过局部蚀刻而暴露的沟道层13的表面上形成源极22和漏极23。可以在源极22与漏极23之间的绝缘膜14上形成栅极21。可以通过光刻之后的常规光刻和金属剥离技术形成源极22和漏极23。
下面将描述根据本实施方案的处理形成的外延衬底1A与传统技术相比的优点。图7A示意性地示出了设置在由SiC 110制成的衬底的主表面上的外延衬底，其中SiC 110的主表面是(0001)的晶体取向，其通常被称为c面。图7A所示的外延衬底包括由在SiC衬底110上生长的氮化铝(AlN)制成的成核层111和由在AlN成核层111上生长的GaN制成的沟道层112。在这种情况下，GaN沟道层112暴露具有优选表面形态的Ga极性表面。常规的HEMT通常在这种Ga极性表面上形成。将AlN成核层111用作在SiC衬底110上生长GaN沟道层112的晶种层。AlN成核层111的厚度为10nm至20nm，典型地为15nm。由于GaN对SiC的润湿性较差，很难或几乎不可能直接在SiC衬底上生长GaN沟道层。因此，对于在SiC衬底110上设置的由GaN制成的沟道层112，AlN成核层111是不可避免的。
反向HEMT结构需要阻挡层12具有N极性表面，其中阻挡层设置在沟道层下方。为了在GaN沟道层与阻挡层12相邻的界面处引起2DEG 13a，在沟道层13面向阻挡层的表面必须或不可避免地为Ga极性表面，而与阻挡层12与沟道层13的界面具有N极性表面。在SiC衬底120具有晶体取向为(000-1)即“-c”面的表面的情况下，这样的构造难以生长具有好的晶体质量的AlN成核层111和GaN沟道层122，因为具有(000-1)的晶体取向的SiC衬底120的表面显示出较短的铝(Al)、镓(Ga)和/或氮(N)的原料的表面扩散长度。具有偏离(0001)的晶体取向的主表面的SiC衬底显示出原料的基本表面扩散长度。然而，这种具有偏离主表面的衬底降低了由独立结晶块获得的衬底数量。
本实施方案在具有(0001)晶体取向的SiC衬底15的主面15a上依次外延生长包含Zn的氧化物层16和氮化物半导体层11，这使得氧化物层16具有O极性表面和氮化物半导体层11具有N极性表面。含Zn的氧化物材料通常具有六方晶体结构，准确地说，为纤锌矿型结构，其沿着a轴的晶格常数为0.32496nm，非常接近于沿着a轴的晶格常数为0.31885nm的GaN的晶格常数。因此，含有Zn的氧化物层16和氮化物半导体层11形成具有好的晶体质量的异质界面，并且氮化物半导体层11的表面与具有(000-1)的晶体表面取向的SiC衬底上生长的氮化物半导体层相比显示出好的形态。因此，根据本发明实施方案的方法可以提供这样的外延衬底1A，其设置有具有N极性表面的氮化物半导体层，该外延衬底1A适用于反向HEMT。另外，由于氮化物半导体层11具有好的晶体质量，因此不需要使缓冲层或氮化物半导体层11较厚地生长，并能够有效地抑制外延衬底1A的弯曲。可以通过(例如)湿法蚀刻容易地移除含有Zn的氧化物层16，这意味着可以容易地从衬底15上分离外延层11至13。
常规HEMT在沟道层上设置阻挡层，并在阻挡层上设置源极和漏极。因此，沟道层中的电极和2DEG之间不可避免地存在异质界面，这成为载流子传输的障碍并提高了从电极到2DEG的通路电阻。相反，本实施方案的反向HEMT中，电极与2DEG之间不存在异质界面，有效降低了从电极到2DEG的通路电阻，提高了HEMT的高频性能。特别地，在具有较小栅极宽度以改善HEMT的电流增益截止频率fT和最大振荡频率fMAX的HEMT中，从电极到2DEG的通路电阻成为内电阻的主要原因。因此，具有沟道层和阻挡层反向堆叠顺序的HEMT对于这种较小的栅极宽度变得有效。此外，反向HEMT在沟道层13之下(即在沟道层13和氮化物半导体层11之间)设置有具有更大带隙能量的阻挡层12，这可以有效地抑制在氮化物半导体层11中流通的漏极漏电流。
氧化物层16的厚度可以为200nm至400nm，其中厚度大于200nm的氧化物层16可以提高在其上生长的氮化物半导体层11的晶体质量，而厚度小于400nm的氧化物层16可以节省外延生长所需的时间。氮化物半导体层11的厚度可以为0.5μm至2.0μm。厚度大于0.5μm的氮化物半导体层11可以提高阻挡层12的晶体质量，而厚度小于2.0μm，或优选小于1.5μm的氮化物半导体层可以节省外延生长所需的时间。
沟道层13的厚度可以为5nm至50nm，优选5nm至50nm。厚度大于5nm，优选大于10nm的沟道层13可以有效地形成2DEG，而厚度小于50nm的沟道层13可以降低从沟道13a(即2DEG)到源极22和漏极23的通路电阻，这对于在较高频率下操作HEMT变得有效。
将支撑衬底10附接到半导体层11至13的步骤可以使用Si晶片作为衬底10，其上具有由SiO2制成的绝缘膜。由于SiO2的电阻通常大于Si的电阻，因此可以提高外延衬底1A或HEMT 2A的可靠性。此外，可以使用磷酸过氧化物溶液通过湿法蚀刻容易地移除氧化物膜16。
第二实施方案
图6示意性地示出了根据本发明第二实施方案的另一个HEMT2B的截面。HEMT 2B与第一实施方案的HEMT 1A的区别特征在于在氮化物半导体层11之下的布置。即，HEMT 2B使用衬底15和氧化物层16代替支撑衬底10，其中，制备衬底15和氧化物层16以用于在其上生长第一实施方案中的半导体层11至13。即，可以通过省略下述步骤来形成第二实施例的HEMT 2B：图3A中所示的将临时衬底17附接到绝缘膜14的步骤、图3B所示的移除衬底15和氧化物层16的步骤以及图4B所示的将支撑衬底10连接到氮化物半导体层11的步骤。
图6所示的HEMT 2B可以具有与针对第一实施方案的HEMT1B所描述的那些相同的优点。氧化物层16可能显示较大的导电性，因为氧原子的空位表现为供体，这可能增加HEMT2B的漏极漏电流。可以通过使氧化物层16包含镁(Mg)和镉(Cd)中的至少一者的布置有效地抑制在氧化物层16中流动的漏电流。在一个实例中，氧化物层16优选具有最初生长在衬底15上的由ZnMgO制成的部分。
尽管为了说明的目的在此描述了本发明的特定实施方案，但对于本领域技术人员来说许多修改和变化将变得显而易见。例如，如此描述的实施方案具有由GaN制成的氮化物半导体层11，由AlGaN、InAlN、InAlGaN等制成的阻挡层12以及由GaN制成的沟道层13。然而，只要阻挡层12的带隙能量大于氮化物半导体层11和沟道层13的带隙能量，HEMT 2A和2B也可以具有由其他氮化物半导体材料制成的半导体层11至13。此外，该实施方案直接在衬底15上生长氧化物层16。然而，也可以在衬底15上间接生长氧化物层16，即，在其间插入另一半导体层。此外，该实施方案直接在氧化物层16上生长氮化物半导体层11。然而，也可以在氧化物层16上间接生长氮化物半导体层11，其间插入另一个氮化物半导体层11。因此，所附权利要求旨在包含落入本发明的真实精神和范围内的所有这些修改和变化。

Claims (16)

1.一种形成外延衬底的方法，包括以下步骤：
在衬底上外延生长含锌(Zn)的氧化物层，所述氧化物层显示出O极性表面；
在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，所述半导体堆叠体包括氮化物半导体层、阻挡层和沟道层，所述阻挡层的带隙能量大于所述氮化物半导体层的带隙能量和所述沟道层的带隙能量，并且所述半导体堆叠体显示出N极性表面；
将临时衬底附接到所述半导体堆叠体上；
从所述半导体堆叠体上移除所述衬底和所述氧化物层；
将支撑衬底附接到所述氮化物半导体层上；以及
从所述半导体堆叠体上移除所述临时衬底。
2.根据权利要求1所述的方法，
其中移除所述衬底和所述氧化物层的步骤通过使用磷酸过氧化物溶液、乌头酸溶液和乙酸中的至少一种，通过湿法蚀刻所述氧化物层来进行。
3.根据权利要求1所述的方法，
其中所述临时衬底和所述支撑衬底由硅(Si)制成，并且
其中附接所述临时衬底的步骤通过在所述半导体堆叠体和所述临时衬底之间涂覆粘合剂来进行。
4.根据权利要求3所述的方法，
其中移除所述临时衬底的步骤包括以下步骤：
熔化所述粘合剂；以及
清洁所述沟道层的表面。
5.根据权利要求3所述的方法，
其中所述支撑衬底在其表面上设置有硅氧化物层，并且
其中附接所述支撑衬底的步骤使得硅氧化物层与所述氮化物半导体层相接触。
6.根据权利要求1所述的方法，
其中，除了Zn之外，所述氧化物层还包含镁(Mg)和镉(Cd)中的至少一者。
7.根据权利要求1所述的方法，
其中所述氧化物层的厚度为200nm至400nm。
8.根据权利要求1所述的方法，
其中所述氮化物半导体层由氮化镓(GaN)制成，其厚度为0.5μm至2.0μm。
9.根据权利要求1所述的方法，
其中所述阻挡层的厚度为10nm至50nm。
10.根据权利要求1所述的方法，
其中形成所述半导体堆叠体的步骤包括以下步骤：
在第一温度下外延生长所述氮化物半导体层的第一部分；以及
在高于第一温度的第二温度下外延生长所述氮化物半导体层的第二部分。
11.根据权利要求10所述的方法，
其中形成所述半导体堆叠体的步骤包括在第二温度下生长所述阻挡层的步骤。
12.根据权利要求11所述的方法，
其中所述第二温度为900℃至1100℃。
13.根据权利要求10所述的方法，
其中生长所述氮化物半导体层的第一部分的步骤通过将氮气(N2)作为载气来进行，并且生长所述氮化物半导体层的第二部分的步骤通过将氢气(H2)作为载气来进行。
14.根据权利要求1所述的方法，
其中生长所述氧化物层的步骤包括以下步骤：
在低于300℃的温度下生长所述氧化物层的第一部分，以及
在650℃至750℃的温度下生长所述氧化物层的第二部分。
15.一种形成高电子迁移率晶体管(HEMT)的方法，包括以下步骤：
根据权利要求1所述的方法制备外延衬底；
在所述沟道层上用绝缘膜覆盖所述半导体堆叠体；
部分移除所述绝缘膜和所述沟道层；
在通过部分移除所述绝缘膜和所述沟道层的步骤所暴露的沟道层上形成源极和漏极；以及
在所述源极和所述漏极之间的半导体堆叠体上所形成的绝缘膜上形成栅极。
16.一种形成高电子迁移率晶体管(HEMT)的方法，包括以下步骤：
在衬底上外延生长含有锌(Zn)的氧化物层，该氧化物层显示出O极性表面；
在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，所述半导体堆叠体包括氮化物半导体层、阻挡层和沟道层，所述阻挡层的带隙能量大于所述氮化物半导体层的带隙能量和所述沟道层的带隙能量，并且所述半导体堆叠体显示出N极性表面；
用绝缘膜覆盖所述半导体堆叠体；
部分移除所述绝缘膜和所述沟道层；
在通过部分移除所述绝缘膜和所述沟道层的步骤中所暴露的沟道层上形成源极和漏极；以及
在所述源极和所述漏极之间的半导体堆叠体上所形成的绝缘膜上形成栅极。
CN201810802629.6A 2017-07-21 2018-07-20 具有n-极性氮化镓的外延衬底的形成方法 Active CN109285777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017141960A JP7069584B2 (ja) 2017-07-21 2017-07-21 基板生産物の製造方法
JP2017-141960 2017-07-21

Publications (2)

Publication Number Publication Date
CN109285777A true CN109285777A (zh) 2019-01-29
CN109285777B CN109285777B (zh) 2024-02-20

Family

ID=65023267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810802629.6A Active CN109285777B (zh) 2017-07-21 2018-07-20 具有n-极性氮化镓的外延衬底的形成方法

Country Status (3)

Country Link
US (1) US10505013B2 (zh)
JP (1) JP7069584B2 (zh)
CN (1) CN109285777B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790385B2 (en) * 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
WO2021149189A1 (ja) * 2020-01-22 2021-07-29 株式会社デンソー 半導体装置の製造方法
WO2023095237A1 (ja) * 2021-11-25 2023-06-01 日本電信電話株式会社 電界効果トランジスタおよびその作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
US20130077352A1 (en) * 2010-04-22 2013-03-28 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus
JP2016046459A (ja) * 2014-08-26 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法
CN105474401A (zh) * 2013-09-27 2016-04-06 英特尔公司 用于增强型GaN半导体器件的复合高K金属栅极堆叠体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP3595829B2 (ja) 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
JP2007043109A (ja) 2005-06-29 2007-02-15 National Institute Of Advanced Industrial & Technology ＺｎＯデバイス
JP5128335B2 (ja) 2008-03-26 2013-01-23 古河電気工業株式会社 ＧａＮ系半導体基板、その製造方法および半導体素子
JP2010040692A (ja) * 2008-08-04 2010-02-18 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
JP4866935B2 (ja) 2009-04-28 2012-02-01 株式会社沖データ 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
JP5587564B2 (ja) 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法
US20130077352A1 (en) * 2010-04-22 2013-03-28 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus
CN105474401A (zh) * 2013-09-27 2016-04-06 英特尔公司 用于增强型GaN半导体器件的复合高K金属栅极堆叠体
JP2016046459A (ja) * 2014-08-26 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US10505013B2 (en) 2019-12-10
JP2019021873A (ja) 2019-02-07
JP7069584B2 (ja) 2022-05-18
CN109285777B (zh) 2024-02-20
US20190027577A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
US8698162B2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
EP3413353A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
US20060231861A1 (en) Field effect transistor and method of manufacturing the same
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013118360A (ja) 高電子移動度トランジスタ構造及び方法
WO2007108404A1 (ja) 半導体電界効果トランジスタ及びその製造方法
CN103548127A (zh) 半导体装置及其制造方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
WO2014097526A1 (ja) 電界効果トランジスタおよびその製造方法
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
JP2014107566A (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP5608969B2 (ja) 化合物半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP5509544B2 (ja) 半導体装置及びその製造方法
CN116490979A (zh) 半导体结构及其制作方法
CN115799332A (zh) 一种极性硅基高电子迁移率晶体管及其制备方法
JP2017085003A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
KR20240007684A (ko) 후방 장벽 구조와 매립된 p형 층을 갖는 3족 질화물 트랜지스터 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant