JP2017085003A - 半導体装置及びその製造方法、電源装置、高周波増幅器 - Google Patents

半導体装置及びその製造方法、電源装置、高周波増幅器 Download PDF

Info

Publication number
JP2017085003A
JP2017085003A JP2015213112A JP2015213112A JP2017085003A JP 2017085003 A JP2017085003 A JP 2017085003A JP 2015213112 A JP2015213112 A JP 2015213112A JP 2015213112 A JP2015213112 A JP 2015213112A JP 2017085003 A JP2017085003 A JP 2017085003A
Authority
JP
Japan
Prior art keywords
region
layer
carrier
forming
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015213112A
Other languages
English (en)
Other versions
JP6623684B2 (ja
Inventor
理人 西森
Michihito Nishimori
理人 西森
牧山 剛三
Kozo Makiyama
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015213112A priority Critical patent/JP6623684B2/ja
Priority to US15/276,242 priority patent/US9929262B2/en
Publication of JP2017085003A publication Critical patent/JP2017085003A/ja
Application granted granted Critical
Publication of JP6623684B2 publication Critical patent/JP6623684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/204A hybrid coupler being used at the output of an amplifier circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/333A frequency modulator or demodulator being used in the amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】キャリア供給層にInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合に、半導体装置の低抵抗化を実現する。【解決手段】半導体装置を、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層3と、キャリア走行層の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層5と、第2領域の上方に設けられたソース電極7と、第3領域の上方に設けられたドレイン電極8と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備えるものとする。【選択図】図1

Description

本発明は、半導体装置及びその製造方法、電源装置、高周波増幅器に関する。
GaNは、ワイドバンドギャップ、高い破壊電界強度、大きい飽和電子速度を持つ材料であるため、大電流・高電圧・低オン抵抗動作のデバイス(半導体装置)を実現可能な材料として極めて有望である。
このため、GaNを電子走行層とするGaN系HEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)の開発が活発である。
従来、GaN系HEMT(GaN−HEMT)としては、GaNを電子走行層とし、AlGaNを電子供給層とし、AlGaN/GaNヘテロ接合を利用したAlGaN/GaN−HEMTの開発が活発に行なわれている。
特開2010−192716号公報 特開2011−044455号公報
ところで、近年、さらなる高効率化のために、GaNを電子走行層とし、InAlNを電子供給層として用いるInAlN/GaN−HEMTの開発が進められている。
InAlN/GaN−HEMTでは、InAlNの大きな自発分極のために、従来のAlGaN/GaN−HEMTよりも高濃度の2次元電子ガス(2DEG:Dimensional electron gas)が得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。
しかしながら、InAlNを用いると、オーミック電極であるソース電極及びドレイン電極との間でショットキー障壁の高さが高くなるため、良好なオーミックコンタクトを得るのが難しく、デバイスの低抵抗化を実現することができない。
なお、ここでは、電子供給層にInAlN層を用いる場合の課題として説明しているが、これに限られるものではなく、キャリア供給層にInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合にも同様の課題がある。
そこで、キャリア供給層にInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合に、半導体装置の低抵抗化を実現したい。
本半導体装置は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、第2領域の上方に設けられたソース電極と、第3領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。
本電源装置は、トランジスタを備え、トランジスタは、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、第2領域の上方に設けられたソース電極と、第3領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。
本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、第2領域の上方に設けられたソース電極と、第3領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。
本半導体装置の製造方法は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、第2領域の上方にソース電極を形成し、第3領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含む。
したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、キャリア供給層にInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合に、半導体装置の低抵抗化を実現できるという利点がある。
第1実施形態にかかる半導体装置の構成を示す模式的断面図である。 第1実施形態にかかる半導体装置による効果を説明するための図である。 (A)〜(F)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 第1実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第1実施形態の第1変形例にかかる半導体装置の構成を示す模式的断面図である。 (A)〜(E)は、第1実施形態の第1変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。 第1実施形態の第2変形例にかかる半導体装置の構成を示す模式的断面図である。 (A)〜(F)は、第1実施形態の第2変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。 第1実施形態の第3変形例にかかる半導体装置の構成を示す模式的断面図である。 (A)〜(E)は、第1実施形態の第3変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。 第2実施形態にかかる半導体装置(半導体パッケージ)の構成を示す模式的平面図である。 第2実施形態にかかる電源装置に含まれるPFC回路の構成を示す模式図である。 第3実施形態の高周波増幅器の構成を示す模式図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。
[第1実施形態]
まず、第1実施形態にかかる半導体装置及びその製造方法について、図1〜図10を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば窒化物半導体などの化合物半導体を用いた化合物半導体装置であり、電子走行層及び電子供給層を含む窒化物半導体積層構造(HEMT構造)を備える半導体装置である。このような半導体装置は、例えば基地局などで用いられる次世代の高効率増幅器、電力を制御するための高効率スイッチング素子などに用いられる。
ここでは、GaNを電子走行層(チャネル層)に用い、InAlNを電子供給層に用いたInAlN/GaN−HEMTを例に挙げて説明する。
本半導体装置は、例えば図1に示すように、基板1と、基板1の上方に設けられ、電子走行層であるGaN層(GaN電子走行層;GaNチャネル層)3及び電子供給層であるInAlN層(InAlN電子供給層)5を含む半導体積層構造6とを備える。
この場合、図1中、点線で示すように、GaN電子走行層3とInAlN電子供給層5との界面近傍に2次元電子ガス(2DEG;Dimensional electron gas)が生成される。
ここでは、基板1は、例えばSiC基板である。なお、基板1としては、Si基板、SiC基板、サファイア基板、GaN基板などを用いることができる。
また、本半導体装置は、合金散乱を抑制し、シート抵抗が高くなるのを抑制するために、電子走行層3と電子供給層5との間に、スペーサ層(ここではAlNスペーサ層)4を備える。つまり、本半導体装置は、基板1の上方に、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を含む半導体積層構造6を備える。ここでは、基板1上に、バッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5が積層された構造になっている。ここで、電子走行層であるGaN層3、スペーサ層であるAlN層4、電子供給層であるInAlN層5は、いずれもアンドープの半導体層である。なお、スペーサ層4はAlGaN層でも良い。
そして、半導体積層構造6の上方に、ソース電極7、ドレイン電極8及びゲート電極9が設けられている。
特に、本実施形態では、半導体積層構造6は、ソース電極7及びドレイン電極8の下方のInAlN電子供給層5以外の部分に、それ以外の部分よりもドナーとなる不純物元素(ドナー不純物元素)の濃度が高い高濃度不純物領域10を備える。
本実施形態では、上述のように、半導体積層構造6がGaN電子走行層3とInAlN電子供給層5との間にAlNスペーサ層4を備えるため、高濃度不純物領域10は、GaN電子走行層3及びAlNスペーサ層4のソース電極7及びドレイン電極8の下方の部分に設けられている。つまり、オーミック電極であるソース電極7及びドレイン電極8の直下のGaN電子走行層3及びAlNスペーサ層4に高濃度不純物領域10が設けられている。なお、高濃度不純物領域10は、ソース電極7及びドレイン電極8の下方のInAlN電子供給層5には設けられていない。
この場合、半導体装置は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有する電子走行層(キャリア走行層)3と、電子走行層3の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)の電子供給層(キャリア供給層)5と、第2領域の上方に設けられたソース電極7と、第3領域の上方に設けられたドレイン電極8と、電子供給層5の上方であって、ソース電極7とドレイン電極8との間に設けられたゲート電極9とを備えるものとなる。
なお、電子走行層3の第1領域は、電子走行層3の高濃度不純物領域10(第2領域及び第3領域)以外の領域であり、高濃度不純物領域10よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。また、電子供給層5は、電子走行層3の高濃度不純物領域10(第2領域及び第3領域)よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。
ここでは、さらに、電子走行層3と電子供給層5との間に設けられ、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有するスペーサ層4を備え、ソース電極7は、電子走行層3の第2領域及びスペーサ層4の第2領域の上方に設けられており、ドレイン電極8は、電子走行層3の第3領域及びスペーサ層4の第3領域の上方に設けられているものとなる。
なお、スペーサ層4の第1領域は、スペーサ層4の高濃度不純物領域10(第2領域及び第3領域)以外の領域であり、高濃度不純物領域10よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。
ところで、ここでは、ドナー不純物元素は、Siである。なお、ドナー不純物元素は、これに限られるものではなく、Si、O、S、Ge、Te、Seのいずれかであれば良い。
また、後述するように、GaN電子走行層3及びAlNスペーサ層4のソース電極7及びドレイン電極8の直下の部分にSiをイオン注入することによって、これらの層3、4の他の部分よりもSiの濃度が高い高濃度Si領域(高濃度不純物領域)10を設けている。つまり、アンドープのGaN電子走行層3及びAlNスペーサ層4のソース電極7及びドレイン電極8の直下の部分にSiをイオン注入して、この部分をn型半導体領域10としている。なお、高濃度不純物領域10を、n型不純物領域、n型不純物注入領域、n型不純物ドープ領域、n型半導体領域、高濃度n型領域、n型領域、Siイオン注入領域ともいう。ここでは、Siのドーピング濃度は、約1×1019cm−3である。なお、高濃度Si領域10のSiのドーピング濃度は、約1×1018cm−3以上約1×1021cm−3以下であれば良い。これは約1×1018cm−3以上であれば高濃度であり、約1×1021cm−3以上になると結晶性が良くなくなるためである。
このような高濃度不純物領域10が設けられているため、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、GaN電子走行層3に高濃度不純物領域10が設けられているため、この高濃度不純物領域10のドナーからキャリアが供給されるようになるため、InAlN電子供給層5の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。
また、本実施形態では、InAlN電子供給層5は、ソース電極7及びドレイン電極8の下方を含む全体に設けられており、ソース電極7及びドレイン電極8の下方の部分がそれ以外の部分よりも薄くなっている。この場合、InAlN電子供給層5は、ソース電極7及びドレイン電極8の下方の部分の厚さが約3nm以下であることが好ましい。このようにして、オーミック電極であるソース電極7及びドレイン電極8の直下のInAlN電子供給層を薄層化することでトンネル電流を増加させることができ、コンタクト抵抗を低減することができる。
この場合、電子供給層5は、電子走行層3の第1領域の上方に設けられた第1領域と、電子走行層3の第2領域(高濃度不純物領域10)とソース電極7との間に設けられた第2領域と、電子走行層3の第3領域(高濃度不純物領域10)とドレイン電極8との間に設けられた第3領域とを備えるものとなる。そして、電子供給層5の第2領域及び第3領域は、電子供給層5の第1領域よりも薄くなっているものとなる。また、電子供給層5の第2領域及び第3領域の厚さは、3nm以下であることが好ましいことになる。
そして、オーミック電極であるソース電極7及びドレイン電極8の直下のInAlN電子供給層5を薄層化してコンタクト抵抗を低減する場合であっても、上述のような高濃度不純物領域10が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。つまり、ソース電極7及びドレイン電極8の直下のInAlN電子供給層5を薄層化してコンタクト抵抗を低減する場合であっても、ソース電極7及びドレイン電極8の直下のGaN電子走行層3に高濃度不純物領域10が設けられており、この高濃度不純物領域10のドナーからキャリアが供給されるため、ソース電極7及びドレイン電極8の直下でシート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
ところで、このような高濃度不純物領域10を設けているのは、以下の理由による。
InAlN/GaN−HEMTでは、InAlNの大きな自発分極のために、従来のAlGaN/GaN−HEMTよりも高濃度の2DEGが得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。
しかしながら、InAlNを用いると、オーミック電極であるソース電極及びドレイン電極との間でショットキー障壁の高さが高くなり、コンタクト抵抗が高くなるため、良好なオーミックコンタクトを得るのが難しく、デバイスの低抵抗化を実現することができない。
例えば、コンタクト抵抗を低減するために、オーミック電極であるソース電極及びドレイン電極の下方(直下)のInAlN電子供給層を例えば約3nm以下の厚さに薄層化し、トンネル電流を増加させることが考えられる。
しかしながら、InAlN電子供給層を薄層化すると、薄層化した箇所のシート抵抗(Rsh)が高くなってしまう(図2中、実線B参照)。つまり、InAlN電子供給層の薄層化によってコンタクト抵抗を低減しても、オーミック電極を形成した箇所のシート抵抗が高くなってしまうため、結局、デバイスの低抵抗化を実現することができない。
なお、ソース電極及びドレイン電極の下方のInAlN電子供給層を薄層化する場合だけでなく、ソース電極及びドレイン電極の下方のInAlN電子供給層を除去する場合も同様である。
このように、コンタクト抵抗の低減とシート抵抗の低減にはトレードオフの関係がある。
そこで、電子供給層5にInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合に、デバイスの低抵抗化を実現すべく、上述のような高濃度不純物領域10を設けている。
特に、上述のような高濃度不純物領域10を設けることで、コンタクト抵抗を低減するためにInAlN電子供給層5を例えば約3nm以下の厚さに薄層化する場合であっても、図2中、実線Aで示すように、シート抵抗(Rsh)が高くなってしまうのを抑制することができる。このため、コンタクト抵抗を低減しながら、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。なお、図2中、電子供給層であるInAlN層の厚さ(InAlN thickness)は、ソース電極7及びドレイン電極8の直下の部分の厚さである。また、高濃度不純物領域10としてのSiイオン注入領域におけるSiのドーピング濃度は、約1×1019cm−3である。
次に、本実施形態にかかる半導体装置の製造方法について、図3を参照しながら説明する。
まず、図3(A)に示すように、成長用基板としてのSiC基板1上に、例えば有機金属化学堆積(MOCVD;Metal Organic Chemical Vapor Deposition)法によって、バッファ層2としてAlN層を例えば厚さ約200nm程度成長する。
次に、AlNバッファ層2上に、例えばMOCVD法によって、電子走行層としてGaN層3を例えば厚さ約1μm程度成長する。
次いで、GaN電子走行層3上に、例えばMOCVD法によって、スペーサ層としてAlN層4を例えば厚さ約2nm程度成長する。
ここで、AlN層は、トリメチルアルミニウム(TMAl)ガスとアンモニア(NH)ガスを成長炉内に供給することによって形成する。また、GaN層は、トリメチルガリウム(TMGa)ガスとNHガスを成長炉内に供給することにより形成する。
次に、図3(B)、図3(C)に示すように、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)のInAlN電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を形成する。
本実施形態では、この高濃度不純物領域10を形成する工程は、電子走行層3及びスペーサ層4のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
ここでは、ソース電極7及びドレイン電極8を形成する領域の直下のアンドープのAlNスペーサ層4及びアンドープのGaN電子走行層3にSiをイオン注入することによって、それ以外の部分よりもSiの濃度が高いSiイオン注入領域(高濃度不純物領域;n型領域)10を形成する。
具体的には、まず、成長炉内からウェハを取り出し、例えばフォトレジストによってレジストパターンを形成し、図3(B)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の直下のAlNスペーサ層4及びGaN電子走行層3の一部にドナー不純物となるSiをイオン注入する。ここでは、Siイオンの加速エネルギーは、例えば約20keV、ドーズ量は例えば約1×1013/cmである。
続いて、図3(C)に示すように、例えばCVD法によって、保護膜としてSiN膜11を厚さ約200nm程度成膜し、イオン注入されたSiイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約1100℃の熱処理を約2分間行なう。
このようにして、ソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5以外の部分であるAlNスペーサ層4及びGaN電子走行層3の一部に、それ以外の部分よりもドナー不純物元素であるSiの濃度が高いSiイオン注入領域10を形成する。このように、本実施形態では、高濃度不純物領域10を形成する工程は、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
このような高濃度不純物領域10を形成することで、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、電子走行層3に高濃度不純物領域10を形成することで、この高濃度不純物領域10のドナーからキャリアが供給されるようになり、InAlN電子供給層5の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。
その後、SiN膜11を例えばフッ酸等の酸処理によって除去した後、図3(D)に示すように、例えばMOCVD法によって、電子供給層としてInAlN層5を例えば厚さ約10nm程度成長する。
ここで、InAlN層はTMAlガスとトリメチルインジウム(TMIn)ガス、NHガスを成長炉内に供給することによって形成する。
このように、本実施形態では、電子供給層としてのInAlN層5を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうため、InAlN層を電子供給層5に用いる場合であっても、活性化アニールによってInAlN層5にダメージを与えることなく、高濃度不純物領域10を形成することが可能である。
このようにしているのは、以下の理由による。
つまり、InAlN層を電子供給層に用いる場合、InAlN層を成長した後に活性化アニールを行なうと、活性化アニールによってInAlN層がダメージを受けてしまうため、InAlN層にダメージを与えることなく、高濃度不純物領域を形成するのは難しい。
例えば、ドナー不純物元素としてSiをイオン注入する場合、Siイオンを活性化する活性化アニールは約1100℃程度で行なうことになるが、InAlN層は、約900℃程度でInが脱離してしまい、ダメージを受けることになる。このため、InAlN層を電子供給層に用いる場合、Siイオン注入技術を適用して高濃度不純物領域を形成するのは難しい。
これに対し、AlGaN層を電子供給層に用いる場合には、活性化アニールによってAlGaN層がダメージを受けることはないため、Siイオン注入技術を適用して高濃度不純物領域を形成することが可能である。つまり、AlGaN層を電子供給層に用いる場合には、AlGaN層まで成長した後に、ソース電極及びドレイン電極を形成する領域の下方のAlGaN層を含む部分にSiのイオン注入を行ない、活性化アニールを行なうことで、高濃度不純物領域を形成することが可能である。
しかしながら、InAlN層を電子供給層に用いる場合に、AlGaN層を電子供給層に用いる場合と同様の方法で高濃度不純物領域を形成しようとすると、活性化アニールによってInAlN層がダメージを受けてしまうため、InAlN層にダメージを与えることなく、高濃度不純物領域を形成するのは難しい。
そこで、上述のように、電子供給層としてのInAlN層5を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうようにしている。これにより、InAlN層を電子供給層5に用いる場合であっても、活性化アニールによってInAlN層5にダメージを与えることなく、高濃度不純物領域10を形成することが可能となる。例えば、InAlN層を電子供給層5に用いる場合に、Siイオン注入技術を適用して高濃度不純物領域10を形成することが可能となる。
なお、ここでは、結晶成長法としてMOCVD法を用いて各層をエピタキシャルに形成する場合を例に挙げて説明しているが、これに限られるものではなく、例えば分子線エピタキシー(Molecular Beam Epitaxy;MBE)法などの他の結晶成長法を用いることもできる。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
このように、本実施形態では、基板1の上方に、電子走行層3であるGaN層及び電子供給層5であるInAlN層を含む半導体積層構造6を形成する工程を含む。また、半導体積層構造6を形成する工程は、電子走行層3を形成する工程と、ソース電極7及びドレイン電極8を形成する領域の下方の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を形成する工程と、電子供給層5を形成する工程とを含む。また、半導体積層構造6は、電子走行層3と電子供給層5との間にスペーサ層4を備え、半導体積層構造6を形成する工程は、スペーサ層4を形成する工程を含み、高濃度不純物領域10を形成する工程は、電子走行層3及びスペーサ層4のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。また、活性化アニール工程を行なった後に、電子供給層5を形成する工程を行なう。
つまり、本実施形態の半導体装置の製造方法は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有する電子走行層(キャリア走行層)3を形成する工程と、電子走行層の上方に、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)の電子供給層(キャリア供給層)5を形成する工程とを含む。また、電子供給層5を形成する工程の前に、電子走行層3の上方に、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有するスペーサ層4を形成する工程を含み、電子走行層3を形成する工程及びスペーサ層4を形成する工程は、電子走行層3の第2領域及び第3領域、及び、スペーサ層4の第2領域及び第3領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
次に、図3(E)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する。
本実施形態では、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を薄層化してリセス構造12を形成する。
ここでは、InAlN電子供給層5は、ソース電極7及びドレイン電極8を形成する領域の直下を含む全体に設けられている。このため、ソース電極7及びドレイン電極8を形成する領域の直下のInAlN電子供給層5を、例えばRIE(Reactive Ion Etching)等のドライエッチングを行なって厚さ方向で部分的に除去して、それ以外の部分よりも薄くすることで、ソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する(リセスエッチング)。ここで、例えばRIE等のドライエッチングには、エッチングガスとして、例えばCl、BCl等の塩素系のガスを用いれば良い。
このように、本実施形態では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含む。
つまり、本実施形態では、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含む。
このようにして、InAlN電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くすることで、コンタクト抵抗を低減することができる。そして、このようにしてInAlN電子供給層5を薄層化してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域10が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
特に、リセス構造12を形成することによってソース電極7及びドレイン電極8を形成する領域の直下に残されるInAlN電子供給層5の厚さは、トンネル電流が流れやすくなるようにするために、約3nm程度以下になるようにするのが好ましい。つまり、ソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5(即ち、電子供給層5の電子走行層3の高濃度不純物領域10の上方に設けられた部分)は、約3nm程度以下になるように薄層化するのが好ましい。これにより、確実にトンネル電流を増加させることができ、確実にコンタクト抵抗を低減することができる。
最後に、図3(F)に示すように、半導体積層構造6の上方に、ソース電極7、ドレイン電極8及びゲート電極9を形成する。
つまり、本実施形態の半導体装置の製造方法は、第2領域(高濃度不純物領域10)の上方にソース電極7を形成し、第3領域(高濃度不純物領域10)の上方にドレイン電極8を形成する工程と、電子供給層5の上方であって、ソース電極7とドレイン電極8との間にゲート電極9を形成する工程を含む。
ここでは、例えば蒸着・リフトオフによって、オーミック電極として例えばTi/Alからなるソース電極7及びドレイン電極8、さらには、例えばNi/Auからなるゲート電極9を形成する。
ここで、ソース電極7及びドレイン電極8を構成するTi膜、Al膜の膜厚は、それぞれ、例えば約10nm、約200nmとし、ゲート電極9を構成するNi膜、Au膜の膜厚は、それぞれ、例えば約50nm、約300nmとすれば良い。
また、コンタクト抵抗を低減するために、オーミック電極であるソース電極7及びドレイン電極8を形成した後、窒素雰囲気中で約600℃の熱処理を約1分間行なうのが好ましい。
このようにして、本実施形態の半導体装置を製造することができる。
なお、本実施形態では、InAlNを電子供給層に用いたInAlN/GaN−HEMTを例に挙げて説明しているが、これに限られるものではなく、例えばInAlGaNなどを電子供給層に用いたInAlGaN/GaN−HEMTなどにも本発明を適用することができる。つまり、InAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を電子供給層に用いたInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)/GaN−HEMTに本発明を適用することができる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、電子供給層5にInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合に、半導体装置の低抵抗化を実現できるという利点がある。
なお、上述の実施形態では、半導体積層構造6を、電子走行層3と電子供給層5との間にスペーサ層4を備えるものとしているが、これに限られるものではなく、例えば図4に示すように、スペーサ層4を備えないものとしても良い。この場合、高濃度不純物領域10は、電子走行層3のソース電極7及びドレイン電極8の下方の部分に設けられていれば良い。このように、高濃度不純物領域10は、少なくとも電子走行層3のソース電極7及びドレイン電極8の下方の部分に設けられていれば良い。つまり、半導体装置は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有する電子走行層(キャリア走行層)3と、電子走行層3の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)の電子供給層(キャリア供給層)5と、第2領域の上方に設けられたソース電極8と、第3領域の上方に設けられたドレイン電極8とを備えるものとすれば良い。
この場合、半導体装置の製造方法において、高濃度不純物領域10を形成する工程は、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含み、活性化アニール工程を行なった後に、電子供給層5を形成する工程を行なうようにすれば良い。つまり、半導体装置の製造方法において、電子走行層3を形成する工程は、第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含むものとすれば良い。
また、上述の実施形態では、半導体積層構造6を、電子走行層3と電子供給層5との間にスペーサ層4を備えるものとし、高濃度不純物領域10を、電子走行層3及びスペーサ層4のソース電極7及びドレイン電極8の下方の部分に設けているが、これに限られるものではない。
(第1変形例)
例えば、図5に示すように、半導体積層構造6を、電子走行層3と電子供給層5との間にスペーサ層4を備えるものとし、高濃度不純物領域10を、電子走行層5のソース電極7及びドレイン電極8の下方の部分に設けても良い。つまり、高濃度不純物領域10を、ソース電極7及びドレイン電極8の下方の電子走行層3に設け、スペーサ層4には設けないようにしても良い。このように、電子走行層(キャリア走行層)3と電子供給層(キャリア供給層)5との間に設けられ、第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)よりもドナー不純物元素の濃度が低いスペーサ層4を備えるものとしても良い。なお、この場合、スペーサ層4は、電子走行層3の高濃度不純物領域10(第2領域及び第3領域)よりもドナー不純物元素の濃度が低くなっていることになる。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。これを第1変形例という。
この場合、半導体装置の製造方法において、半導体積層構造6を形成する工程は、スペーサ層4を形成する工程と、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程とを含み、イオン注入工程を行なった後に、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層4を形成する工程を行ない、その後、電子供給層5を形成する工程を行ない、高濃度不純物領域10を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層4を形成する工程とを含むようにすれば良い。つまり、半導体装置の製造方法において、電子供給層(キャリア供給層)5を形成する工程の前に、電子走行層(キャリア走行層)3の上方にスペーサ層4を形成する工程を含み、電子走行層3を形成する工程及びスペーサ層4を形成する工程は、電子走行層3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層4を形成する工程を含むようにすれば良い。
これにより、上述の実施形態の活性化アニール工程を省略することができる。つまり、スペーサ層4を形成する工程において、イオン注入されたドナー不純物元素のイオンを活性化することができるため、活性化アニール工程を別途行なう必要がなくなり、工数を削減することができる。
この第1変形例の半導体装置は、以下のようにして製造することができる。
まず、図6(A)に示すように、上述の実施形態の場合と同様に、成長用基板としてのSiC基板1上に、例えばMOCVD法によって、バッファ層2としてAlN層を例えば厚さ約200nm程度成長する。
次に、上述の実施形態の場合と同様に、AlNバッファ層2上に、例えばMOCVD法によって、電子走行層としてGaN層3を例えば厚さ約1μm程度成長する。
次に、図6(B)に示すように、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入する(イオン注入工程)。
ここでは、アンドープのGaN電子走行層3のソース電極7及びドレイン電極8の直下の部分にSiをイオン注入することによって、それ以外の部分よりもSiの濃度が高いSiイオン注入領域(高濃度不純物領域;n型領域)10を形成する。
具体的には、まず、成長炉内からウェハを取り出し、例えばフォトレジストによってレジストパターンを形成し、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の直下のGaN電子走行層3の一部にドナー不純物となるSiをイオン注入する。ここでは、Siイオンの加速エネルギーは、例えば約20keV、ドーズ量は例えば約1×1013/cmである。
次に、図6(C)に示すように、GaN電子走行層3上に、例えばMOCVD法によって、スペーサ層としてAlN層4を例えば厚さ約2nm程度成長する。ここで、AlN層4の成長時の温度は約1100℃程度とする。つまり、AlN層4の成長時の温度を、イオン注入されたドナー不純物元素のイオンであるSiイオンを活性化することができる温度とする。つまり、イオン注入されたドナー不純物元素のイオンであるSiイオンを活性化することができる温度でスペーサ層4を形成する工程を行なう。このため、AlNスペーサ層4を形成する工程で、イオン注入されたSiイオンを活性化する活性化アニールも同時に行なわれることになる。
このようにして、ソース電極7及びドレイン電極8を形成する領域の下方の電子供給層5以外の部分であるGaN電子走行層3の一部に、それ以外の部分よりもドナー不純物元素であるSiの濃度が高いSiイオン注入領域10を形成する。つまり、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を形成する。このように、この第1変形例では、高濃度不純物領域10を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層4を形成する工程とを含む。
このような高濃度不純物領域10を形成することで、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、電子走行層3に高濃度不純物領域10を形成することで、この高濃度不純物領域10のドナーからキャリアが供給されるようになり、電子供給層5の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。
その後、上述の実施形態の場合と同様に、AlNスペーサ層4上に、例えばMOCVD法によって、電子供給層としてInAlN層5を例えば厚さ約10nm程度成長する。
このように、上述の実施形態の場合と同様に、電子供給層としてのInAlN層5を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうため、InAlN層を電子供給層5に用いる場合であっても、活性化アニールによってInAlN層5にダメージを与えることなく、高濃度不純物領域10を形成することが可能である。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
このように、本第1変形例では、基板1の上方に、電子走行層であるGaN層3及び電子供給層であるInAlN層5を含む半導体積層構造6を形成する工程を含む。また、半導体積層構造6を形成する工程は、電子走行層3を形成する工程と、ソース電極7及びドレイン電極8を形成する領域の下方の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を形成する工程と、電子供給層5を形成する工程とを含む。また、半導体積層構造6は、電子走行層3と電子供給層5との間にスペーサ層4を備え、半導体積層構造6を形成する工程は、スペーサ層4を形成する工程と、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程とを含み、イオン注入工程を行なった後に、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層4を形成する工程を行ない、その後、電子供給層5を形成する工程を行ない、高濃度不純物領域10を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層4を形成する工程とを含む。
つまり、本第1変形例では、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有する電子走行層(キャリア走行層)3を形成する工程と、電子走行層3の上方に、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)の電子供給層(キャリア供給層)5を形成する工程とを含む。そして、電子供給層(キャリア供給層)5を形成する工程の前に、電子走行層(キャリア走行層)3の上方にスペーサ層4を形成する工程を含み、電子走行層3を形成する工程及びスペーサ層4を形成する工程は、電子走行層3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層4を形成する工程を含む。
次に、図6(D)に示すように、上述の実施形態の場合と同様に、オーミック電極であるソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する。
この第1変形例では、ソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を薄層化してリセス構造12を形成する。
このように、この第1変形例では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含む。
つまり、本実施形態では、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含む。
このようにして、InAlN電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くすることで、コンタクト抵抗を低減することができる。そして、このようにしてInAlN電子供給層5を薄層化してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域10が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
特に、リセス構造12を形成することによってソース電極7及びドレイン電極8を形成する領域の直下に残されるInAlN電子供給層5の厚さは、トンネル電流が流れやすくなるようにするために、約1nm程度以下になるようにするのが好ましい。つまり、ソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5は、約1nm程度以下になるように薄層化するのが好ましい。これにより、確実にトンネル電流を増加させることができ、確実にコンタクト抵抗を低減することができる。
最後に、図6(E)に示すように、上述の実施形態の場合と同様に、半導体積層構造6の上方に、ソース電極7、ドレイン電極8及びゲート電極9を形成する。つまり、第1変形例の半導体装置の製造方法は、第2領域(高濃度不純物領域10)の上方にソース電極7を形成し、第3領域(高濃度不純物領域10)の上方にドレイン電極8を形成する工程と、電子供給層5の上方であって、ソース電極7とドレイン電極8との間にゲート電極9を形成する工程を含む。
このようにして、第1変形例の半導体装置を製造することができる。
また、上述の実施形態では、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、ソース電極7及びドレイン電極8の下方の部分がそれ以外の部分よりも薄くなるようにしているが、これに限られるものではない。
(第2変形例)
例えば、図7に示すように、電子供給層5のソース電極7及びドレイン電極8の下方の部分を除去して、ソース電極7及びドレイン電極8の下方に電子供給層5が存在しないようにして良い。つまり、電子供給層5を、ソース電極7及びドレイン電極8の下方以外の部分に設けるようにしても良い。これを第2変形例という。
この場合、半導体装置の製造方法において、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去する工程を含むものとすれば良い。
このように、上述の実施形態では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含むものとしているが、これに限られるものではなく、例えば、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去する工程を含むものとしても良い。
この場合、半導体装置の製造方法において、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分を除去する工程を含むものことになる。そして、電子供給層5は、電子走行層3の第1領域の上方に設けられていることになる。
この第2変形例の場合、ソース電極7及びドレイン電極8は、高濃度不純物領域(n型領域)10に接することになる。ここでは、高濃度不純物領域10はn型領域であるため、ソース電極7及びドレイン電極8はn型領域10に直接接することになる。このため、コンタクト抵抗をより低減することができ、さらなるデバイスの低抵抗化を実現することができる。また、電子供給層5を薄層化する際の電子供給層5の厚さの制御が不要となるため、プロセスの簡略化、歩留まりの向上を図ることができる。
この第2変形例の半導体装置は、以下のようにして製造することができる。
まず、図8(A)に示すように、上述の実施形態の場合と同様に、SiC基板1上に、バッファ層2としてAlN層、電子走行層3としてGaN層、スペーサ層4としてAlN層を成長する。
次に、図8(B)、図8(C)に示すように、上述の実施形態の場合と同様に、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域(Siイオン注入領域)10を形成する。
具体的には、図8(B)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の直下のAlNスペーサ層4及びGaN電子走行層3の一部にドナー不純物となるSiをイオン注入する。
続いて、図8(C)に示すように、例えばCVD法によって、保護膜としてSiN膜11を厚さ約200nm程度成膜し、イオン注入されたSiイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約1100℃の熱処理を約2分間行なう。
その後、図8(D)に示すように、上述の実施形態の場合と同様に、電子供給層としてInAlN層5を成長する。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
次に、図8(E)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する。
この第2変形例では、ソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を除去してリセス構造12を形成する。
ここでは、InAlN電子供給層5は、ソース電極7及びドレイン電極8を形成する領域の直下を含む全体に設けられている。このため、ソース電極7及びドレイン電極8を形成する領域の直下のInAlN電子供給層5の厚さ方向の全体を、例えばRIE(Reactive Ion Etching)等のドライエッチングを行なって除去することで、ソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する(リセスエッチング)。ここで、例えばRIE等のドライエッチングには、エッチングガスとして、例えばCl、BCl等の塩素系のガスを用いれば良い。
具体的には、ソース電極7及びドレイン電極8を形成する領域の直下のInAlN電子供給層5だけでなく、高濃度不純物領域10が形成されているGaN電子走行層3の途中まで除去することで、ソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する。
このように、この第2変形例では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去する工程を含む。つまり、この第2変形例では、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分を除去する工程を含む。
このようにして、InAlN電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去することで、コンタクト抵抗を低減することができる。そして、このようにしてInAlN電子供給層5を除去してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域10が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
最後に、図8(F)に示すように、上述の実施形態の場合と同様に、半導体積層構造6の上方に、ソース電極7、ドレイン電極8及びゲート電極9を形成する。
このようにして、第2変形例の半導体装置を製造することができる。
なお、この第2変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第1変形例にも適用することができる。つまり、上述の第1変形例のものにおいて、この第2変形例と同様に、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5を除去して(例えばInAlN電子供給層5からGaN電子走行層3の途中まで除去して)リセス構造12を形成しても良い。
(第3変形例)
また、例えば、図9に示すように、電子供給層5の全体の厚さが薄くなっていても良い。つまり、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、全体の厚さを約3nm以下としても良い。この場合、電子供給層(キャリア供給層)5を、電子走行層(キャリア走行層)3の第1領域の上方に設けられた第1領域と、電子走行層3の第2領域(高濃度不純物領域10)とソース電極7との間に設けられた第2領域と、電子走行層3の第3領域(高濃度不純物領域10)とドレイン電極8との間に設けられた第3領域とを備えるものとし、電子供給層5の第1領域、第2領域及び第3領域の厚さを3nm以下とすれば良い。これを第3変形例という。
この場合、半導体装置の製造方法の電子供給層5を形成する工程において、ソース電極7及びドレイン電極8を形成する領域の下方を含む全体に、厚さが約3nm以下である電子供給層5を形成するようにすれば良い。つまり、半導体装置の製造方法の電子供給層(キャリア供給層)5を形成する工程において、電子走行層3の第1領域、第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に、厚さが3nm以下である電子供給層5を形成するようにすれば良い。
これにより、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方の電子供給層5を薄層化する工程や除去する工程(例えばリセスエッチング)が不要となり、工数を削減することができる。
例えば、高周波特性の向上のためにゲート電極9の直下のInAlN電子供給層5を薄くすべく、InAlN電子供給層5の全体の厚さを約3nm以下とする場合、上述の実施例や変形例のようにリセスエッチングを行なわなくても、ソース電極7及びドレイン電極8の下方のInAlN電子供給層5の厚さは十分に薄いため、コンタクト抵抗を低減することができ、さらに高濃度不純物領域10を設けることで、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
この第3変形例の半導体装置は、以下のようにして製造することができる。
まず、図10(A)に示すように、上述の実施形態の場合と同様に、SiC基板1上に、バッファ層2としてAlN層、電子走行層3としてGaN層、スペーサ層4としてAlN層を成長する。
次に、図10(B)、図10(C)に示すように、上述の実施形態の場合と同様に、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域(Siイオン注入領域)10を形成する。
具体的には、図10(B)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の直下のAlNスペーサ層4及びGaN電子走行層3の一部にドナー不純物となるSiをイオン注入する。
続いて、図10(C)に示すように、例えばCVD法によって、保護膜としてSiN膜11を厚さ約200nm程度成膜し、イオン注入されたSiイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約1100℃の熱処理を約2分間行なう。
その後、図10(D)に示すように、電子供給層としてInAlN層5を例えば厚さ約2nm程度成長する。つまり、ソース電極7及びドレイン電極8を形成する領域の下方を含む全体に、厚さが2nm程度のInAlN電子供給層5を形成する。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
最後に、図10(E)に示すように、上述の実施形態の場合と同様に、半導体積層構造6の上方に、ソース電極7、ドレイン電極8及びゲート電極9を形成する。
このようにして、第3変形例の半導体装置を製造することができる。
なお、この第3変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第1変形例や第2変形例にも適用することができる。つまり、上述の第1変形例のものにおいて、この第3変形例と同様に、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、全体の厚さを約3nm以下としても良い。また、この第3変形例のものにおいて、上述の第2変形例と同様に、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5を除去して(例えばInAlN電子供給層5からGaN電子走行層3の途中まで除去して)リセス構造12を形成しても良い。さらに、AlNスペーサ層4を例えば1nm程度の厚さに薄くしても良い。
このように、上述の実施形態では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含むものとしているが、これに限られるものではなく、例えば、電子供給層5を形成する工程において、ソース電極7及びドレイン電極8を形成する領域の下方を含む全体に、厚さが約3nm以下である電子供給層5を形成するようにしても良い。
また、上述の実施形態及び各変形例では、少なくとも電子走行層3のソース電極7及びドレイン電極8の下方の部分にSiなどのドナー不純物元素をイオン注入することによって、その層の他の部分よりもSiなどのドナー不純物元素の濃度が高い高濃度不純物領域10を設けているが、これに限られるものではない。例えば、ソース電極7及びドレイン電極8を形成する領域の下方の少なくとも電子走行層3(例えばスペーサ層4を設ける場合はスペーサ層4及び電子走行層3)の一部をエッチングによって除去し、この部分にドナー不純物元素(例えばSiなど)がドープされている半導体層(n型半導体層;例えばn型GaN層など)を成長(再成長)させることによって、半導体積層構造を、ソース電極7及びドレイン電極8の下方の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を備えるものとしても良い。
[第2実施形態]
次に、第2実施形態にかかる半導体装置及びその製造方法、電源装置について、図11、図12を参照しながら説明する。
本実施形態にかかる半導体装置は、上述の第1実施形態及び各変形例のいずれかの半導体装置(InAlN/GaN−HEMT)を半導体チップとして備える半導体パッケージである。なお、半導体チップをHEMTチップ又はトランジスタチップともいう。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図11に示すように、上述の第1実施形態及び各変形例のいずれかの半導体チップ34を搭載するステージ30と、ゲートリード37と、ソースリード39と、ドレインリード38と、ボンディングワイヤ36(ここではAlワイヤ)と、封止樹脂40とを備える。なお、封止樹脂をモールド樹脂ともいう。
そして、ステージ30上に搭載された半導体チップ34のゲートパッド31、ソースパッド32及びドレインパッド33は、それぞれ、ゲートリード37、ソースリード39及びドレインリード38に、Alワイヤ36によって接続されており、これらが樹脂封止されている。
ここでは、半導体チップ34の基板裏面がダイアタッチ剤35(ここでははんだ)によって固定されたステージ30は、ドレインリード38と電気的に接続されている。なお、これに限られるものではなく、ステージ30がソースリード39と電気的に接続されるようにしても良い。
次に、本実施形態にかかる半導体装置(ディスクリートパッケージ)の製造方法について説明する。
まず、上述の第1実施形態及び各変形例のいずれかの半導体チップ34(InAlN/GaN−HEMT)を、例えばダイアタッチ剤35(ここでははんだ)を用いてリードフレームのステージ30上に固定する。
次に、例えばAlワイヤ36を用いたボンディングによって、半導体チップ34のゲートパッド31をゲートリード37に接続し、ドレインパッド33をドレインリード38に接続し、ソースパッド32をソースリード39に接続する。
その後、例えばトランスファーモールド法によって樹脂封止を行なった後、リードフレームを切り離す。
このようにして、半導体装置(ディスクリートパッケージ)を作製することができる。
なお、ここでは、半導体チップ34の各パッド31〜33を、ワイヤボンディングのためのボンディングパッドとして用いたディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。例えば、半導体チップの各パッドを、例えばフリップチップボンディングなどのワイヤレスボンディングのためのボンディングパッドとして用いた半導体パッケージであっても良い。また、ウエハレベルパッケージであっても良い。また、ディスクリートパッケージ以外の半導体パッケージであっても良い。
次に、上述のInAlN/GaN−HEMTを含む半導体パッケージを備える電源装置について、図12を参照しながら説明する。
以下、サーバに用いられる電源装置に備えられるPFC(power factor correction)回路に、上述の半導体パッケージに含まれるInAlN/GaN−HEMTを用いる場合を例に挙げて説明する。
本PFC回路は、図12に示すように、ダイオードブリッジ56と、チョークコイル52と、第1コンデンサ54と、上述の半導体パッケージに含まれるInAlN/GaN−HEMT51と、ダイオード53と、第2コンデンサ55とを備える。
ここでは、本PFC回路は、回路基板上に、ダイオードブリッジ56、チョークコイル52、第1コンデンサ54、上述の半導体パッケージに含まれるトランジスタ51、ダイオード53、及び、第2コンデンサ55が実装されて構成されている。
本実施形態では、上述の半導体パッケージのドレインリード38、ソースリード39及びゲートリード37が、それぞれ、回路基板のドレインリード挿入部、ソースリード挿入部及びゲートリード挿入部に挿入され、例えばはんだなどによって固定されている。このようにして、回路基板に形成されたPFC回路に、上述の半導体パッケージに含まれるトランジスタ51が接続されている。
そして、本PFC回路では、InAlN/GaN−HEMT51のドレイン電極Dに、チョークコイル52の一方の端子及びダイオード53のアノード端子が接続されている。また、チョークコイル52の他方の端子には第1コンデンサ54の一方の端子が接続され、ダイオード53のカソード端子には第2コンデンサ55の一方の端子が接続されている。そして、第1コンデンサ54の他方の端子、InAlN/GaN−HEMT51のソース電極S及び第2コンデンサ55の他方の端子が接地されている。また、第1コンデンサ54の両端子には、ダイオードブリッジ56の一対の端子が接続されており、ダイオードブリッジ56の他の一対の端子は、交流(AC)電圧が入力される入力端子に接続されている。また、第2コンデンサ55の両端子は、直流(DC)電圧が出力される出力端子に接続されている。また、InAlN/GaN−HEMT51のゲート電極Gには、図示しないゲートドライバが接続されている。そして、本PFC回路では、ゲートドライバによってInAlN/GaN−HEMT51を駆動することで、入力端子から入力されたAC電圧を、DC電圧に変換して、出力端子から出力するようになっている。
したがって、本実施形態にかかる電源装置によれば、信頼性の向上させることができるという利点がある。つまり、上述の第1実施形態及び各変形例のいずれかの半導体チップ34を備えるため、信頼性の高い電源装置を構築することができるという利点がある。
なお、ここでは、上述の半導体装置(InAlN/GaN−HEMT又はInAlN/GaN−HEMTを含む半導体パッケージ)を、サーバに用いられる電源装置に備えられるPFC回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置(InAlN/GaN−HEMT又はInAlN/GaN−HEMTを含む半導体パッケージ)を、サーバ以外のコンピュータなどの電子機器(電子装置)に用いても良い。また、上述の半導体装置(半導体パッケージ)を、電源装置に備えられる他の回路(例えばDC−DCコンバータなど)に用いても良い。
[第3実施形態]
次に、第3実施形態にかかる高周波増幅器について、図13を参照しながら説明する。
本実施形態にかかる高周波増幅器は、上述の第1実施形態及び各変形例の半導体装置のいずれかを備える高周波増幅器(高出力増幅器)である。
本高周波増幅器は、図13に示すように、ディジタル・プレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。
ミキサー42a,42bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第1実施形態及び各変形例のいずれかの半導体装置、即ち、InAlN/GaN−HEMTを含む半導体チップを備える。なお、半導体チップをHEMTチップ又はトランジスタチップともいう。
なお、図13では、例えばスイッチの切り替えによって、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路41に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第1実施形態及び各変形例にかかる半導体装置を、パワーアンプ43に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
[その他]
なお、本発明は、上述した各実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及び各変形例に関し、更に、付記を開示する。
(付記1)
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする半導体装置。
(付記2)
前記キャリア走行層と前記キャリア供給層との間に設けられ、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を備え、
前記ソース電極は、前記キャリア走行層の前記第2領域及び前記スペーサ層の前記第2領域の上方に設けられており、
前記ドレイン電極は、前記キャリア走行層の前記第3領域及び前記スペーサ層の前記第3領域の上方に設けられていることを特徴とする、付記1に記載の半導体装置。
(付記3)
前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、付記1に記載の半導体装置。
(付記4)
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第2領域及び前記第3領域は、前記キャリア供給層の前記第1領域よりも薄くなっていることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
前記キャリア供給層の前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、付記4に記載の半導体装置。
(付記6)
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられていることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記7)
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第1領域、前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記8)
前記ドナー不純物元素は、Si、O、S、Ge、Te、Seのいずれかであることを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
(付記9)
トランジスタを備え、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする電源装置。
(付記10)
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする高周波増幅器。
(付記11)
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
(付記12)
前記キャリア走行層を形成する工程は、前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記11に記載の半導体装置の製造方法。
(付記13)
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域、及び、前記スペーサ層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記11に記載の半導体装置の製造方法。
(付記14)
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、付記11に記載の半導体装置の製造方法。
(付記15)
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第2領域及び前記第3領域の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含むことを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
(付記16)
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第2領域及び前記第3領域の上方に設けられた部分を除去する工程を含むことを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
(付記17)
前記キャリア供給層を形成する工程において、前記キャリア走行層の前記第1領域、前記第2領域及び前記第3領域の上方に、厚さが3nm以下である前記キャリア供給層を形成することを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
1 基板
2 バッファ層(AlN層)
3 電子走行層(GaN層;チャネル層)
4 スペーサ層(AlN層)
5 電子供給層(InAlN層)
6 半導体積層構造
7 ソース電極
8 ドレイン電極
9 ゲート電極
10 高濃度不純物領域(Siイオン注入領域)
11 保護膜(SiN膜)
12 リセス構造
30 ステージ
31 ゲートパッド
32 ソースパッド
33 ドレインパッド
34 半導体チップ
35 ダイアタッチ剤
36 ワイヤ
37 ゲートリード
38 ドレインリード
39 ソースリード
40 封止樹脂
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
51 AlGaN/GaN−HEMT
52 チョークコイル
53 ダイオード
54 第1コンデンサ
55 第2コンデンサ
56 ダイオードブリッジ

Claims (12)

  1. 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
    前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
    前記第2領域の上方に設けられたソース電極と、
    前記第3領域の上方に設けられたドレイン電極と、
    前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする半導体装置。
  2. 前記キャリア走行層と前記キャリア供給層との間に設けられ、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を備え、
    前記ソース電極は、前記キャリア走行層の前記第2領域及び前記スペーサ層の前記第2領域の上方に設けられており、
    前記ドレイン電極は、前記キャリア走行層の前記第3領域及び前記スペーサ層の前記第3領域の上方に設けられていることを特徴とする、請求項1に記載の半導体装置。
  3. 前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、請求項1に記載の半導体装置。
  4. 前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
    前記キャリア供給層の前記第2領域及び前記第3領域は、前記キャリア供給層の前記第1領域よりも薄くなっていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  6. 前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
    前記キャリア供給層の前記第1領域、前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  7. トランジスタを備え、
    前記トランジスタは、
    第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
    前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
    前記第2領域の上方に設けられたソース電極と、
    前記第3領域の上方に設けられたドレイン電極と、
    前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする電源装置。
  8. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタを含み、
    前記トランジスタは、
    第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
    前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
    前記第2領域の上方に設けられたソース電極と、
    前記第3領域の上方に設けられたドレイン電極と、
    前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする高周波増幅器。
  9. 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
    前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInAlGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
    前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
    前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  10. 前記キャリア走行層を形成する工程は、前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項9に記載の半導体装置の製造方法。
  11. 前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、
    前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域、及び、前記スペーサ層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項9に記載の半導体装置の製造方法。
  12. 前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
    前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、請求項9に記載の半導体装置の製造方法。
JP2015213112A 2015-10-29 2015-10-29 半導体装置及びその製造方法、電源装置、高周波増幅器 Active JP6623684B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015213112A JP6623684B2 (ja) 2015-10-29 2015-10-29 半導体装置及びその製造方法、電源装置、高周波増幅器
US15/276,242 US9929262B2 (en) 2015-10-29 2016-09-26 3-5 device with doped regions and method of fabricating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015213112A JP6623684B2 (ja) 2015-10-29 2015-10-29 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
JP2017085003A true JP2017085003A (ja) 2017-05-18
JP6623684B2 JP6623684B2 (ja) 2019-12-25

Family

ID=58635160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015213112A Active JP6623684B2 (ja) 2015-10-29 2015-10-29 半導体装置及びその製造方法、電源装置、高周波増幅器

Country Status (2)

Country Link
US (1) US9929262B2 (ja)
JP (1) JP6623684B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201158A (ja) * 2018-05-18 2019-11-21 株式会社東芝 半導体素子及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060950A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP2013033829A (ja) * 2011-08-01 2013-02-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2015037105A (ja) * 2013-08-12 2015-02-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442272B2 (ja) 2009-02-19 2014-03-12 日本電信電話株式会社 電界効果トランジスタおよび電界効果トランジスタ製造方法
JP5436974B2 (ja) 2009-08-19 2014-03-05 日本電信電話株式会社 半導体装置、半導体装置の製造方法
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6627408B2 (ja) * 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2011060950A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP2013033829A (ja) * 2011-08-01 2013-02-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2015037105A (ja) * 2013-08-12 2015-02-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201158A (ja) * 2018-05-18 2019-11-21 株式会社東芝 半導体素子及びその製造方法
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法

Also Published As

Publication number Publication date
US20170125565A1 (en) 2017-05-04
US9929262B2 (en) 2018-03-27
JP6623684B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
JP5949527B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6161246B2 (ja) 半導体装置及び半導体装置の製造方法
US10008591B2 (en) Semiconductor device, fabrication method for semiconductor device, power supply apparatus and high-frequency amplifier
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
JP7019942B2 (ja) 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP2009182107A (ja) 半導体装置
JP2014072426A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP2017085060A (ja) 化合物半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5640325B2 (ja) 化合物半導体装置
JP6623684B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016207818A (ja) 化合物半導体装置及びその製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2017022214A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150