JP2013033829A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013033829A JP2013033829A JP2011168781A JP2011168781A JP2013033829A JP 2013033829 A JP2013033829 A JP 2013033829A JP 2011168781 A JP2011168781 A JP 2011168781A JP 2011168781 A JP2011168781 A JP 2011168781A JP 2013033829 A JP2013033829 A JP 2013033829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- high resistance
- low resistance
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 23
- 150000003624 transition metals Chemical class 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 61
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 34
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 16
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- -1 InN Substances 0.000 description 2
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 101000993059 Homo sapiens Hereditary hemochromatosis protein Proteins 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】リーク電流が増加することなく、オン抵抗を低くすることができる半導体装置を提供する。
【解決手段】基板の上に形成されたバッファ層２１と、バッファ層２１の上に形成された遷移金属がドープされている高抵抗層２２と、高抵抗層２２の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域１２２と、低抵抗領域１２２を含む領域上に形成された電子走行層２３と、電子走行層２３の上に形成された電子供給層２５と、電子供給層２５の上に形成されたゲート電極３１、ソース電極３２及びドレイン電極３３を有する。
【選択図】図８
【解決手段】基板の上に形成されたバッファ層２１と、バッファ層２１の上に形成された遷移金属がドープされている高抵抗層２２と、高抵抗層２２の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域１２２と、低抵抗領域１２２を含む領域上に形成された電子走行層２３と、電子走行層２３の上に形成された電子供給層２５と、電子供給層２５の上に形成されたゲート電極３１、ソース電極３２及びドレイン電極３３を有する。
【選択図】図８
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いられている。このうち、高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、大電流、高電圧、低オン抵抗動作が実現可能であることから、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
ところで、ＧａＮ等により形成されるＨＥＭＴは、半導体等の基板上にバッファ層を形成し、バッファ層の上にｉ−ＧａＮ等の電子走行層等をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によりエピタキシャル成長させることにより形成される。具体的には、図１に示すように、基板９１０上に、バッファ層９２１、電子走行層９２３、スペーサ層９２４、電子供給層９２５、キャップ層９２６を形成し、キャップ層９２６上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。しかしながら、図１に示す構造のＨＥＭＴでは、バッファ層９２１が低抵抗であるため、バッファ層９２１を介し電流が流れてしまい、リーク電流が増加するという問題点を有していた。
このため、図２（ａ）に示すようにバッファ層９２１の上に高抵抗層９２２を形成した構造のＨＥＭＴが考えられている。具体的には、基板９１０上に、バッファ層９２１、高抵抗層９２２、電子走行層９２３、スペーサ層９２４、電子供給層９２５、キャップ層９２６を形成し、キャップ層９２６上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。このように、図２（ａ）に示す構造のＨＥＭＴでは、ＧａＮに鉄（Ｆｅ）等の遷移金属をドープすることにより高抵抗な高抵抗層９２２を形成することができ、絶縁性を高めることができる。
しかしながら、このような高抵抗膜９２２を成膜した後のＭＯＶＰＥ装置の成長炉内には、ドープされるＦｅ等の遷移金属を含むガスが残留しており、高抵抗膜９２２を形成した後に形成される電子走行層９２３にＦｅ等の遷移金属が入り込んでしまう。具体的には、図２（ｂ）において、高抵抗膜９２２及び電子走行層９２３におけるＦｅの分布に示されるように、電子走行層９２３にＦｅが入り込み、Ｆｅの濃度が高い領域が形成される。電子走行層９２３は、ｉ−ＧａＮ等により形成されるが、Ｆｅ等の遷移金属が電子走行層９２３に入り込むことにより、電子走行層９２３における電子の移動度が低下し、オン抵抗が高くなってしまう。尚、オン抵抗を低くするためには、電子走行層９２３の厚さを厚くする方法が考えられるが、電子走行層９２３の厚さを厚くした場合には、リーク電流が増加してしまう。
よって、窒化物半導体により形成される半導体装置において、リーク電流が増加することなく、オン抵抗を低くすることのできる半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に形成されたバッファ層と、前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、前記低抵抗領域を含む領域上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、窒化物半導体により形成される半導体装置において、リーク電流が増加することなく、オン抵抗を低くすることができる。
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
第１の実施の形態における半導体装置の製造方法について、図３及び図４に基づき説明する。本実施の形態における半導体装置の製造方法は、半導体層をエピタキシャル成長させるためのＭＯＶＰＥ装置の成長炉を２つ用いた製造方法である。
第１の実施の形態における半導体装置の製造方法について、図３及び図４に基づき説明する。本実施の形態における半導体装置の製造方法は、半導体層をエピタキシャル成長させるためのＭＯＶＰＥ装置の成長炉を２つ用いた製造方法である。
最初に、ステップ１０２（Ｓ１０２）に示すように、一方のＭＯＶＰＥ装置の成長炉内に、ＳｉＣ等により形成される基板１０を設置する。尚、基板１０は、本実施の形態では、ＳｉＣ基板を用いているが、ＧａＮ等の半導体基板、サファイア等の絶縁体基板を用いてもよい。
次に、ステップ１０４（Ｓ１０４）に示すように、一方のＭＯＶＰＥ装置の成長炉において、バッファ層２１及び高抵抗層２２を形成する。具体的には、図４（ａ）に示すように、基板１０上にバッファ層２１及び高抵抗層２２をＭＯＶＰＥにより形成する。尚、バッファ層２１及び高抵抗層２２等は、基板１０が加熱されている状態で、減圧下において形成される。
バッファ層２１は、ＡｌＮを含む材料により形成されており、一方のＭＯＶＰＥ装置の成長炉内に、トリメチルアルミニウム（ＴＭＡｌ）ガスとアンモニア（ＮＨ３）ガスを供給することにより形成する。尚、形成されるバッファ層２１は、ＡｌＮ核形成層とも呼ばれる。
高抵抗層２２は、厚さ２００ｎｍのＧａＮ：Ｆｅにより形成されており、一方のＭＯＶＰＥ装置の成長炉内に、トリメチルガリウム（ＴＭＧａ）ガスとＮＨ３ガス、不純物元素となるＦｅをドープするための塩化鉄（ＦｅＣｌ２）ガスを供給することにより形成する。塩化鉄ガスは、鉄と塩化水素ガスとを反応させることにより生成されるものであり、Ｆｅが所定の濃度ドープされるように塩化鉄ガスの供給量は制御されている。これにより、バッファ層２１上に、Ｆｅが１×１０１８ｃｍ−３がドープされた高抵抗層２２を形成することができる。尚、本実施の形態においては、高抵抗層２２で所望の抵抗値を得るため、不純物元素となるＦｅは、１×１０１７ｃｍ−３以上の濃度でドープされている。また、高抵抗層２２を形成するためにドープされる不純物元素としては、Ｆｅの他、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ等の遷移金属が挙げられる。
次に、ステップ１０６（Ｓ１０６）に示すように、高抵抗層２２の形成された基板１０を一方のＭＯＶＰＥ装置の成長炉内より取り出し、他方のＭＯＶＰＥ装置の成長炉内に設置する。
次に、ステップ１０８（Ｓ１０８）に示すように、他方のＭＯＶＰＥ装置の成長炉において、電子走行層２３、スペーサ層２４、電子供給層２５及びキャップ層２６を形成する。具体的には、図４（ｂ）に示すように、高抵抗層２２上に、電子走行層２３、スペーサ層２４及び電子供給層２５、キャップ層２６をＭＯＶＰＥにより形成する。尚、電子走行層２３、スペーサ層２４、電子供給層２５及びキャップ層２６等は、基板１０が加熱されている状態で、減圧下において形成される。
電子走行層２３は、厚さが約１００ｎｍのｉ−ＧａＮにより形成されており、他方のＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
スペーサ層２４は、厚さが約３ｎｍのｉ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、他方のＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
電子供給層２５は、厚さが約２０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、他方のＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスとＳｉをドープするためのシラン（ＳｉＨ４）ガスを供給することにより形成する。これにより、不純物元素となるＳｉの不純物濃度が、２×１０１８ｃｍ−３となる電子供給層２５を形成することができる。
キャップ層２６は、厚さが約５ｎｍのｎ−ＧａＮにより形成されており、他方のＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となるキャップ層２６を形成することができる。
次に、ステップ１１０に示すように、キャップ層２６上に電極を形成する。具体的には、図４（ｃ）に示すように、キャップ層２６上に、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。これらの電極の形成方法は、キャップ層２６上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成することができる。
このように形成された本実施の形態における半導体装置を図５（ａ）に示し、Ｆｅの濃度分布を図５（ｂ）に示す。本実施の形態では、高抵抗層２２を形成した後、高抵抗層２２を形成した一方のＭＯＶＰＥ装置の成長炉とは異なる他方のＭＯＶＰＥ装置の成長炉において、電子走行層２３等を形成している。尚、他方のＭＯＶＰＥ装置の成長炉は、Ｆｅ等をドープした成膜は行なわれていないものが用いられる。よって、他方のＭＯＶＰＥ装置の成長炉内には、Ｆｅを含むガスが殆ど存在していないため、電子走行層２３には殆どＦｅ等が入り込むことはない。よって、リーク電流が増加することなく、オン抵抗を低くすることができる。
このことをより詳細に、図６に基づき説明する。図６においては、６Ａは本実施の形態における半導体装置であるＨＥＭＴにおける特性を示し、６Ｂは図１に示す高抵抗層が形成されていないＨＥＭＴにおける特性を示し、６Ｃは図２に示す高抵抗層が形成されているＨＥＭＴにおける特性を示す。
図６（ａ）は、ｉ−ＧａＮにより形成される電子走行層の厚さとオン抵抗（Ｒｏｎ）との関係を示すものである。電子走行層が薄い場合、６Ａに示される本実施の形態における半導体装置であるＨＥＭＴは、６Ｃに示される高抵抗層が形成されているＨＥＭＴに比べて、オン抵抗を低くすることができ、６Ｂに示される高抵抗層が形成されていないＨＥＭＴに近づけることができる。
また、図６（ｂ）は、ｉ−ＧａＮにより形成される電子走行層の厚さとオフ電流（Ｉｏｆｆ）との関係を示すものである。尚、オフ電流はリーク電流ともいう。電子走行層が薄い場合、６Ａに示される本実施の形態における半導体装置であるＨＥＭＴは、６Ｂに示される高抵抗層が形成されていないＨＥＭＴに比べて、リーク電流を低くすることができ、６Ｃに示される高抵抗層が形成されているＨＥＭＴと同程度となる。
また、図６（ｃ）は、ｉ−ＧａＮにより形成される電子走行層の厚さとしきい値電圧（Ｖｔｈ）との関係を示すものである。電子走行層が薄い場合、６Ａに示される本実施の形態における半導体装置であるＨＥＭＴは、６Ｂに示される高抵抗層が形成されていないＨＥＭＴに比べて、しきい値電圧を高くすることができ、６Ｃに示される高抵抗層が形成されているＨＥＭＴと同程度となる。尚、しきい値電圧が高くなると、ノーマリーオフが実現しやすくなるため、本実施の形態における半導体装置において、電子走行層２３の厚さを薄くすることにより、ノーマリーオフにすることができる。
尚、高抵抗膜２２を形成した後の製造工程において、電子走行層２３等を形成する際に加えられる熱等により、電子走行層２３にＦｅ等が拡散する場合がある。しかしながら、ＭＯＶＰＥ装置の成長炉内に残留しているＦｅを含むガスに起因して電子走行層２３内にＦｅが入り込む場合と比べると、この場合における電子走行層２３におけるＦｅ等の拡散の程度は低い。
以上のように、本実施の形態における半導体装置であるＨＥＭＴは、図１に示す構造のＨＥＭＴと図２に示す構造のＨＥＭＴの良い点、即ち、電子走行層を薄く形成した場合において、オン抵抗が低く、リーク電流が低く、しきい値電圧が高いという特性を備えている。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置の製造方法について、図７及び図８に基づき説明する。
次に、第２の実施の形態における半導体装置の製造方法について、図７及び図８に基づき説明する。
最初に、図７（ａ）に示すように、基板１０上にバッファ層２１及び高抵抗層２２をＭＯＶＰＥにより形成する。尚、バッファ層２１及び高抵抗層２２等は、基板１０が加熱されている状態で、減圧下において形成される。また、基板１０は、本実施の形態では、ＳｉＣ基板を用いているが、ＧａＮ等の半導体基板、サファイア等の絶縁体基板を用いてもよい。
バッファ層２１は、ＡｌＮを含む材料により形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＮＨ３ガスを供給することにより形成する。
高抵抗層２２は、厚さ２００ｎｍのＧａＮ：Ｆｅにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと、不純物元素となるＦｅをドープするためのＦｅＣｌ２ガスを供給することにより形成する。これにより、バッファ層２１上に、不純物元素としてＦｅが１×１０１８ｃｍ−３がドープされた高抵抗層２２が形成される。尚、本実施の形態では、高抵抗層２２において、所望の抵抗値を得るため、不純物元素となるＦｅは、１×１０１７ｃｍ−３以上の濃度でドープされている。また、高抵抗層２２を形成するためにドープされる不純物元素としては、Ｆｅの他、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ等の遷移金属が挙げられる。
次に、図７（ｂ）に示すように、高抵抗層２２の表面にアライメントマーク１１１を形成する。具体的には、ＭＯＶＰＥ装置より基板１０を取り出した後、高抵抗層２２の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、アライメントマーク１１１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｃｌ２系のガスを用いてドライエッチングを行なうことにより、レジストパターンの形成されていない領域の高抵抗層２２の一部を除去し、アライメントマーク１１１を形成する。尚、アライメントマーク１１１を形成する際のドライエッチングの条件は、ＲＦパワー２００Ｗ、バイアスパワー３０Ｗである。
次に、図７（ｃ）に示すように、高抵抗層２２の所定の領域に、低抵抗領域１２２を形成する。具体的には、高抵抗層２２の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、低抵抗領域１２２が形成され得る領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域に不純物元素としてＳｉ等をイオン注入することにより、低抵抗領域１２２を形成する。この際、Ｓｉのイオン注入は、１×１０１３ｃｍ−２で行ない、低抵抗領域１２２におけるＳｉの濃度が、２×１０１８ｃｍ−３となるように形成する。よって、低抵抗領域１２２が形成される高抵抗層２２の領域に、高抵抗層２２における不純物元素であるＦｅの濃度よりも高い濃度のＳｉを低抵抗領域１２２に注入（ドープ）することにより、低抵抗領域１２２を形成する。低抵抗領域１２２は、後述するゲート電極が形成される領域の直下となる領域には形成されることはなく、ソース電極及びドレイン電極が形成される領域の直下となる領域に形成される。このため所定の領域に低抵抗領域１２２が形成されるように、アライメントマーク１１１により位置合せを行なって、上述したレジストパターンを形成する。尚、上記においては、低抵抗領域１２２を形成するために、注入される不純物元素として、Ｓｉを用いた場合について説明したが、Ｓｉ以外にもゲルマニウム（Ｇｅ）、酸素等を不純物元素として注入することにより、同様に低抵抗領域を形成することができる。
次に、図８（ａ）に示すように、高抵抗層２２及び高抵抗層２２に形成された低抵抗領域１２２上に、電子走行層２３、スペーサ層２４、電子供給層２５及びキャップ層２６をＭＯＶＰＥにより形成する。この際、第１の実施の形態と同様に、高抵抗層２２を形成したＭＯＶＰＥ装置の成長炉とは異なるＭＯＶＰＥ装置の成長炉において、これらの層を形成することが好ましい。
電子走行層２３は、厚さが約１００ｎｍのｉ−ＧａＮにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
スペーサ層２４は、厚さが約３ｎｍのｉ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
電子供給層２５は、厚さが約２０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となる電子供給層２５を形成することができる。
キャップ層２６は、厚さが約５ｎｍのｎ−ＧａＮにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となるキャップ層２６を形成することができる。
次に、図８（ｂ）に示すように、キャップ層２６上に、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。これらの電極の形成方法は、キャップ層２６上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この際、低抵抗領域１２２の直上には、ゲート電極３１が形成されることなく、ソース電極３２及びドレイン電極３３が形成されるようにアライメントマーク１１１ａにより位置合せを行なって、レジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。このようにして、低抵抗領域１２２の直上にソース電極３２及びドレイン電極３３を形成し、低抵抗領域１２２が形成されていない領域、即ち、高抵抗層２２と接して電子走行層２３が形成されている領域の直上にゲート電極３１を形成する。また、高抵抗層２２の表面に形成されたアライメントマーク１１１の上には、電子走行層２３、スペーサ層２４、電子供給層２５及びキャップ層２６が形成されている。しかしながら、これらの層においてもアライメントマーク１１１の形状は維持され、キャップ層２６の表面においてアライメントマーク１１１ａが形成される。
以上により、本実施の形態における半導体装置であるＨＥＭＴを作製することができる。本実施の形態では、電子走行層２３において２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）２３ａが形成されるが、ソース電極３２及びドレイン電極３３の直下における２ＤＥＧ２３ａの電子の分布を高くすることができる。よって、図９における電子走行層の厚さとオン抵抗（Ｒｏｎ）との関係に示されるように、９Ａに示される本実施の形態における半導体装置であるＨＥＭＴは、６Ａから６Ｃに示されるＨＥＭＴよりもオン抵抗を低くすることができる。尚、リーク電流（Ｉｏｆｆ）及びしきい値（Ｖｔｈ）については、第１の実施の形態における半導体装置であるＨＥＭＴと略同じである。よって、本実施の形態における半導体装置であるＨＥＭＴは、電子走行層を薄く形成した場合において、オン抵抗が低く、リーク電流が低く、しきい値電圧が高いという特性を備えている。また、本実施の形態における半導体装置では、電子走行層２３の厚さを薄くすることにより、ノーマリーオフにすることができる。尚、本実施の形態では、高抵抗層２２に低抵抗領域１２２を形成した場合について説明したが、高抵抗層２２に低抵抗領域１２２を形成してもよい。
更に、本実施の形態における半導体装置において、ゲート電極をリセス構造にすることも可能である。具体的には、図１０に示されるように、キャップ層２６及び電子供給層２５の一部をドライエッチング等により除去することにより開口部を形成し、この開口部にゲート電極１３１を形成する。このように、リセス構造のゲート電極１３１を形成することにより、ゲート電極１３１の直下における２ＤＥＧ２３ａの電子の分布を減少させることができ、しきい値をプラスにすることができる。これにより、ノーマリーオフのＨＥＭＴをより一層容易に得ることができる。
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置の製造方法について、図１１及び図１２に基づき説明する。
次に、第３の実施の形態における半導体装置の製造方法について、図１１及び図１２に基づき説明する。
最初に、図１１（ａ）に示すように、基板１０上にバッファ層２１及び高抵抗層２２をＭＯＶＰＥにより形成する。
バッファ層２１は、ＡｌＮを含む材料により形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＮＨ３ガスを供給することにより形成する。
高抵抗層２２は、厚さ２００ｎｍのＧａＮ：Ｆｅにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと、不純物元素となるＦｅをドープするためのＦｅＣｌ２ガスを供給することにより形成する。これにより、バッファ層２１上に、不純物元素としてＦｅが１×１０１８ｃｍ−３がドープされた高抵抗層２２が形成される。
次に、図１１（ｂ）に示すように、高抵抗層２２上に、低抵抗層２２３を形成する。低抵抗層２２３は、厚さが約１００ｎｍのｎ−ＧａＮにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となる低抵抗層２２３を形成することができる。尚、低抵抗層２２３における不純物元素であるＳｉの濃度は、高抵抗層２２における不純物元素であるＦｅの濃度よりも高くなるように形成されていることが好ましい。また、低抵抗層２２３にドープされる不純物元素としては、Ｓｉ以外に、Ｇｅ、酸素等が挙げられる。また、本願において、低抵抗層２２３を低抵抗領域と記載する場合がある。
次に、図１１（ｃ）に示すように、低抵抗層２２３上に、電子走行層２３、スペーサ層２４、電子供給層２５及びキャップ層２６をＭＯＶＰＥにより形成する。
電子走行層２３は、厚さが約１００ｎｍのｉ−ＧａＮにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
スペーサ層２４は、厚さが約３ｎｍのｉ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスを供給することにより形成する。
電子供給層２５は、厚さが約２０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＡｌガスとＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となる電子供給層２５を形成することができる。
キャップ層２６は、厚さが約５ｎｍのｎ−ＧａＮにより形成されており、ＭＯＶＰＥ装置の成長炉内に、ＴＭＧａガスとＮＨ３ガスと不純物元素となるＳｉをドープするためのＳｉＨ４ガスを供給することにより形成する。これにより、Ｓｉの不純物濃度が、２×１０１８ｃｍ−３となるキャップ層２６を形成することができる。
次に、図１２に示すように、キャップ層２６上に、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。これらの電極の形成方法は、キャップ層２６上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成することができる。
以上により、本実施の形態における半導体装置であるＨＥＭＴを作製することができる。本実施の形態では、高抵抗層２２の上に低抵抗層２２３が形成されているため、高抵抗層２２によりＦｅが拡散等した場合においても、オン抵抗が高くなることを防ぐことができる。また、本実施の形態における半導体装置では、電子走行層２３の厚さを薄くすることにより、ノーマリーオフにすることができる。
更に、本実施の形態における半導体装置において、ゲート電極をリセス構造にすることも可能である。具体的には、図１３に示されるように、キャップ層２６及び電子供給層２５の一部をドライエッチング等により除去することにより開口部を形成し、この開口部にゲート電極１３１を形成する。このように、リセス構造のゲート電極１３１を形成することにより、ゲート電極１３１の直下において２ＤＥＧ２３ａの電子の分布を減少させることができ、しきい値をプラスにすることができる。これにより、ノーマリーオフのＨＥＭＴをより一層容易に得ることができる。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１４に基づき説明する。尚、図１４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。
最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１から第３の実施の形態におけるゲート電極３１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極３２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極３３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
また、本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
図１５に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１５に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１５に示す例では３つ）４６８を備えている。図１５に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
また、図１６に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１６に示す例では、パワーアンプ４７３は、第１から第３の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１６に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、
前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、
前記低抵抗領域を含む領域上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする半導体装置。
（付記２）
前記低抵抗領域は、前記高抵抗層の一部または高抵抗層上の一部に形成されており、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ゲート電極は、前記電子供給層の一部を除去することにより形成されたリセスに形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記高抵抗層、前記低抵抗領域、前記電子走行層、前記電子供給層は、窒化物半導体により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記高抵抗層は、ＧａＮに前記遷移金属がドープされており、
前記遷移金属は、Ｆｅ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕのうちのいずれかであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記低抵抗となる不純物元素は、Ｓｉ、Ｇｅ、酸素のうちのいずれであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記高抵抗層における前記遷移金属の濃度よりも、前記低抵抗領域における前記低抵抗となる不純物元素の濃度が高いことを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記電子走行層は、ＧａＮにより形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記電子供給層は、ｎ型ＡｌＧａＮにより形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記電子走行層と前記電子供給層との間にはスペーサ層が形成されており、
前記スペーサ層は、ＡｌＧａＮにより形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記電子供給層上にはキャップ層が形成されており、
前記キャップ層は、ｎ型ＧａＮにより形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
バッファ層は、ＡｌＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１４）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１５）
基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、
前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１６）
前記低抵抗領域は、前記高抵抗層の一部に前記低抵抗となる不純物元素をドープすることにより形成されるものであって、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記高抵抗層を形成した後、前記高抵抗層にはアライメントマークを形成する工程を有し、
前記低抵抗領域は、前記アライメントマークを基準に、前記高抵抗層の表面に前記低抵抗領域が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、前記低抵抗となる不純物元素をドープすることにより形成し、
前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記アライメントマークを基準に、前記電子供給層の上に、前記ゲート電極、前記ソース電極及び前記ドレイン電極が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、金属膜を形成し、リフトオフを行なうことにより形成することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記低抵抗領域における低抵抗となる不純物元素の濃度は、前記遷移金属の濃度よりも高いことを特徴とする付記１５から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記低抵抗となる不純物元素は、Ｓｉ、Ｇｅ、酸素のうちのいずれであることを特徴とする付記１５から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、
前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１）
基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、
前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、
前記低抵抗領域を含む領域上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする半導体装置。
（付記２）
前記低抵抗領域は、前記高抵抗層の一部または高抵抗層上の一部に形成されており、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ゲート電極は、前記電子供給層の一部を除去することにより形成されたリセスに形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記高抵抗層、前記低抵抗領域、前記電子走行層、前記電子供給層は、窒化物半導体により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記高抵抗層は、ＧａＮに前記遷移金属がドープされており、
前記遷移金属は、Ｆｅ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕのうちのいずれかであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記低抵抗となる不純物元素は、Ｓｉ、Ｇｅ、酸素のうちのいずれであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記高抵抗層における前記遷移金属の濃度よりも、前記低抵抗領域における前記低抵抗となる不純物元素の濃度が高いことを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記電子走行層は、ＧａＮにより形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記電子供給層は、ｎ型ＡｌＧａＮにより形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記電子走行層と前記電子供給層との間にはスペーサ層が形成されており、
前記スペーサ層は、ＡｌＧａＮにより形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記電子供給層上にはキャップ層が形成されており、
前記キャップ層は、ｎ型ＧａＮにより形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
バッファ層は、ＡｌＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１４）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１５）
基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、
前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１６）
前記低抵抗領域は、前記高抵抗層の一部に前記低抵抗となる不純物元素をドープすることにより形成されるものであって、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記高抵抗層を形成した後、前記高抵抗層にはアライメントマークを形成する工程を有し、
前記低抵抗領域は、前記アライメントマークを基準に、前記高抵抗層の表面に前記低抵抗領域が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、前記低抵抗となる不純物元素をドープすることにより形成し、
前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記アライメントマークを基準に、前記電子供給層の上に、前記ゲート電極、前記ソース電極及び前記ドレイン電極が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、金属膜を形成し、リフトオフを行なうことにより形成することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記低抵抗領域における低抵抗となる不純物元素の濃度は、前記遷移金属の濃度よりも高いことを特徴とする付記１５から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記低抵抗となる不純物元素は、Ｓｉ、Ｇｅ、酸素のうちのいずれであることを特徴とする付記１５から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、
前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
１０ 基板
２１ バッファ層
２２ 高抵抗層
２３ 電子走行層
２３ａ ２ＤＥＧ
２４ スペーサ層
２５ 電子供給層
２６ キャップ層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
１１１、１１１ａ アライメントマーク
１２２ 低抵抗領域
２１ バッファ層
２２ 高抵抗層
２３ 電子走行層
２３ａ ２ＤＥＧ
２４ スペーサ層
２５ 電子供給層
２６ キャップ層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
１１１、１１１ａ アライメントマーク
１２２ 低抵抗領域
Claims (8)
- 基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、
前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、
前記低抵抗領域を含む領域上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする半導体装置。 - 前記低抵抗領域は、前記高抵抗層の一部または高抵抗層上の一部に形成されており、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする請求項１に記載の半導体装置。 - 前記高抵抗層は、ＧａＮに前記遷移金属がドープされており、
前記遷移金属は、Ｆｅ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕのうちのいずれかであることを特徴とする請求項１または２に記載の半導体装置。 - 前記低抵抗となる不純物元素は、Ｓｉ、Ｇｅ、酸素のうちのいずれであることを特徴とする請求項１から３のいずれかに記載の半導体装置。
- 前記高抵抗層における前記遷移金属の濃度よりも、前記低抵抗領域における前記低抵抗となる不純物元素の濃度が高いことを特徴とする請求項１から４のいずれかに記載の半導体装置。
- 基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、
前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記低抵抗領域は、前記高抵抗層の一部に前記低抵抗となる不純物元素をドープすることにより形成されるものであって、
前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする請求項６に記載の半導体装置の製造方法。 - 一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、
前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、
前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、
前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011168781A JP5751074B2 (ja) | 2011-08-01 | 2011-08-01 | 半導体装置及び半導体装置の製造方法 |
| US13/552,894 US8633494B2 (en) | 2011-08-01 | 2012-07-19 | Semiconductor device and method for manufacturing semiconductor device |
| TW101126751A TWI470795B (zh) | 2011-08-01 | 2012-07-25 | 半導體裝置及半導體裝置之製造方法 |
| CN201210267242.8A CN102916045B (zh) | 2011-08-01 | 2012-07-30 | 半导体器件和用于制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011168781A JP5751074B2 (ja) | 2011-08-01 | 2011-08-01 | 半導体装置及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015101693A Division JP6090361B2 (ja) | 2015-05-19 | 2015-05-19 | 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013033829A true JP2013033829A (ja) | 2013-02-14 |
| JP5751074B2 JP5751074B2 (ja) | 2015-07-22 |
Family
ID=47614351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011168781A Active JP5751074B2 (ja) | 2011-08-01 | 2011-08-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8633494B2 (ja) |
| JP (1) | JP5751074B2 (ja) |
| CN (1) | CN102916045B (ja) |
| TW (1) | TWI470795B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115351A (ja) * | 2013-12-09 | 2015-06-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2015177152A (ja) * | 2014-03-18 | 2015-10-05 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
| JP2016187024A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017085060A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2017085003A (ja) * | 2015-10-29 | 2017-05-18 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| JP2017228578A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社アドバンテスト | エピ基板 |
| WO2021095410A1 (ja) * | 2019-11-13 | 2021-05-20 | 株式会社サイオクス | 半導体装置、および、構造体の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6054620B2 (ja) * | 2012-03-29 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP2014110393A (ja) * | 2012-12-04 | 2014-06-12 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| CN103337520B (zh) * | 2013-07-16 | 2017-02-08 | 苏州捷芯威半导体有限公司 | 双跨导半导体开关器件及其制造方法 |
| JP2015060987A (ja) * | 2013-09-19 | 2015-03-30 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6735078B2 (ja) * | 2015-09-30 | 2020-08-05 | サンケン電気株式会社 | 半導体基体及び半導体装置 |
| US10332854B2 (en) * | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| CN106206894A (zh) * | 2016-07-19 | 2016-12-07 | 厦门乾照光电股份有限公司 | 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法 |
| JP6659488B2 (ja) * | 2016-07-22 | 2020-03-04 | 株式会社東芝 | 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法 |
| TWI736600B (zh) | 2017-03-31 | 2021-08-21 | 聯穎光電股份有限公司 | 高電子遷移率電晶體 |
| TWI722166B (zh) * | 2017-04-10 | 2021-03-21 | 聯穎光電股份有限公司 | 高電子遷移率電晶體 |
| CN109346407A (zh) * | 2018-09-21 | 2019-02-15 | 张海涛 | 氮化镓hemt的制造方法 |
| KR20210131793A (ko) | 2020-04-24 | 2021-11-03 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074032A (ja) * | 2004-08-18 | 2006-03-16 | Cree Inc | 高性能／高スループット複数チャンバｍｏｃｖｄ成長装置 |
| JP2008303136A (ja) * | 2007-05-08 | 2008-12-18 | Sumitomo Chemical Co Ltd | 化合物半導体基板の製造方法 |
| JP2010232297A (ja) * | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP4663156B2 (ja) | 2001-05-31 | 2011-03-30 | 富士通株式会社 | 化合物半導体装置 |
| US6955858B2 (en) * | 2001-12-07 | 2005-10-18 | North Carolina State University | Transition metal doped ferromagnetic III-V nitride material films and methods of fabricating the same |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP5087818B2 (ja) * | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US7902571B2 (en) * | 2005-08-04 | 2011-03-08 | Hitachi Cable, Ltd. | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal |
| US7498645B2 (en) * | 2006-10-04 | 2009-03-03 | Iii-N Technology, Inc. | Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors |
| JP4531071B2 (ja) * | 2007-02-20 | 2010-08-25 | 富士通株式会社 | 化合物半導体装置 |
| JP2009111217A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
| JP2009231396A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP5737948B2 (ja) * | 2008-12-26 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 |
| JP5697012B2 (ja) * | 2009-03-31 | 2015-04-08 | 古河電気工業株式会社 | 溝の形成方法、および電界効果トランジスタの製造方法 |
| US8921894B2 (en) * | 2010-03-26 | 2014-12-30 | Nec Corporation | Field effect transistor, method for producing the same, and electronic device |
| JP5635803B2 (ja) * | 2010-05-07 | 2014-12-03 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置の製造方法及び化合物半導体装置 |
-
2011
- 2011-08-01 JP JP2011168781A patent/JP5751074B2/ja active Active
-
2012
- 2012-07-19 US US13/552,894 patent/US8633494B2/en active Active
- 2012-07-25 TW TW101126751A patent/TWI470795B/zh active
- 2012-07-30 CN CN201210267242.8A patent/CN102916045B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074032A (ja) * | 2004-08-18 | 2006-03-16 | Cree Inc | 高性能／高スループット複数チャンバｍｏｃｖｄ成長装置 |
| JP2008303136A (ja) * | 2007-05-08 | 2008-12-18 | Sumitomo Chemical Co Ltd | 化合物半導体基板の製造方法 |
| JP2010232297A (ja) * | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115351A (ja) * | 2013-12-09 | 2015-06-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2015177152A (ja) * | 2014-03-18 | 2015-10-05 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
| JP2016187024A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017085003A (ja) * | 2015-10-29 | 2017-05-18 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| JP2017085060A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2017228578A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社アドバンテスト | エピ基板 |
| WO2021095410A1 (ja) * | 2019-11-13 | 2021-05-20 | 株式会社サイオクス | 半導体装置、および、構造体の製造方法 |
| JP2021077818A (ja) * | 2019-11-13 | 2021-05-20 | 株式会社サイオクス | 半導体装置、および、構造体の製造方法 |
| JP7084371B2 (ja) | 2019-11-13 | 2022-06-14 | 株式会社サイオクス | 半導体装置、および、構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130032818A1 (en) | 2013-02-07 |
| CN102916045B (zh) | 2016-03-23 |
| TW201324772A (zh) | 2013-06-16 |
| CN102916045A (zh) | 2013-02-06 |
| TWI470795B (zh) | 2015-01-21 |
| US8633494B2 (en) | 2014-01-21 |
| JP5751074B2 (ja) | 2015-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5751074B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6119165B2 (ja) | 半導体装置 | |
| JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6161246B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101465889B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2014183125A (ja) | 半導体装置 | |
| JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015060987A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10964805B2 (en) | Compound semiconductor device | |
| JP2015070064A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2017195299A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6090361B2 (ja) | 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2014072427A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2016139655A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2018041786A (ja) | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 | |
| JP2014146646A (ja) | 半導体装置 | |
| US9954091B2 (en) | Compound semiconductor device and method of manufacturing the same | |
| JP6642200B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7103145B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
| JP2022110730A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6187167B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5751074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |