JP2018041786A - 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 - Google Patents
半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018041786A JP2018041786A JP2016173415A JP2016173415A JP2018041786A JP 2018041786 A JP2018041786 A JP 2018041786A JP 2016173415 A JP2016173415 A JP 2016173415A JP 2016173415 A JP2016173415 A JP 2016173415A JP 2018041786 A JP2018041786 A JP 2018041786A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- semiconductor
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 252
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 239000013078 crystal Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 229910002601 GaN Inorganic materials 0.000 description 62
- 125000004429 atom Chemical group 0.000 description 24
- 229910002704 AlGaN Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 13
- 230000006911 nucleation Effects 0.000 description 13
- 238000010899 nucleation Methods 0.000 description 13
- 230000005533 two-dimensional electron gas Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- KTWOOEGAPBSYNW-UHFFFAOYSA-N ferrocene Chemical compound [Fe+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 KTWOOEGAPBSYNW-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電子走行層の結晶性を良好に維持しつつ、電子走行層へのＦｅの拡散が抑制された半導体装置を形成するための半導体結晶基板を提供する。
【解決手段】基板１０の上に、窒化物半導体により形成された．第１のバッファ層２１と、第１のバッファ層２１の上に形成された第２のバッファ層２２と、第２のバッファ層２２の上に形成された第１の半導体層３１と、第１の半導体層３１の上に形成された第２の半導体層３２と、を有する。第１のバッファ層２１は、Ｆｅの濃度がＣの濃度よりも高く、第２のバッファ層２２は、Ｃの濃度がＦｅの濃度よりも高い。
【選択図】図３
【解決手段】基板１０の上に、窒化物半導体により形成された．第１のバッファ層２１と、第１のバッファ層２１の上に形成された第２のバッファ層２２と、第２のバッファ層２２の上に形成された第１の半導体層３１と、第１の半導体層３１の上に形成された第２の半導体層３２と、を有する。第１のバッファ層２１は、Ｆｅの濃度がＣの濃度よりも高く、第２のバッファ層２２は、Ｃの濃度がＦｅの濃度よりも高い。
【選択図】図３
Description
本発明は、半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法に関するものである。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有しており、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。
具体的には、窒化物半導体を用いたＨＥＭＴは、基板の上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）や窒化インジウムアルミニウム／窒化ガリウム（ＩｎＡｌＮ／ＧａＮ）のヘテロ界面を形成した構造のものである。これにより、ヘテロ界面の近傍には、２ＤＥＧ（two dimensional electron gas：二次元電子ガス）が高密度に発生するため、この２ＤＥＧを走行キャリアとして用いることができる。ＧａＮは、高い飽和電子速度と絶縁破壊耐圧を有するワイドギャップ半導体であるため、高効率の高出力高周波デバイスを形成することができ、高出力高周波増幅器等に用いられる。尚、窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy: 有機金属気相成長）法によるエピタキシャル成長により形成する。
窒化物半導体を用いたＨＥＭＴでは、ピンチオフ時にバッファ層を介してソース電極とドレイン電極との間にオフリーク電流が流れる場合があることから、オフリーク電流を抑制するため、バッファ層にＣやＦｅをドーピングした構造のものが開示されている。
具体的には、ＭＯＶＰＥ法によりＧａＮを形成した場合、酸素などのドナー不純物の取り込みや窒素空孔などのドナー型欠陥が生じやすく、意図的に不純物のドーピングを行わなくともｎ型の伝導特性を示しやすい。従って、ゲート電圧にオフ電圧を印加しても、空乏層が十分には伸びず、バッファ層を介してリーク電流が流れる場合がある。このため、バッファ層にアクセプタ不純物であるＦｅをドーピングし、ドナーを補償して、バッファ層の高抵抗化を図ることにより、オフリーク電流を抑制する方法がある。特に、ＦｅはＧａＮ中においてＣよりも深いアクセプタ準位を形成するため、より高い効果が期待できる。
しかしながら、ＦｅはＧａＮ層中において成長中に上方拡散しやすい。これは、Ｆｅのイオン半径がＧａよりも大きいため、Ｆｅの置換配置であるＧａサイトに入り難く、所定の位置に収まりきれなかったＦｅが上方に移動することにより生じるものと考えられる。Ｆｅが２ＤＥＧが発生している領域まで拡散してしまうと、拡散したＦｅが電子に対する散乱源となるため、電子の移動度が低下し、オン抵抗の増加等を招いてしまう。
このようなＦｅの拡散を防ぐため、Ｆｅのドープされているバッファ層の上に、ＡｌＧａＮ層を形成し、ＡｌＧａＮ層の上に、電子走行層となるｉ−ＧａＮ層を形成した構造のものが開示されている。この構造では、ＡｌＧａＮはＧａＮよりもａ軸の格子定数が小さいため、Ｇａよりもサイズが大きいＦｅの侵入を防ぐことができ、Ｆｅの上方拡散を抑制することができる。
ところで、ＡｌＧａＮ層の上に形成されるｉ−ＧａＮ層は、ヘテロ成長により形成されるため、ヘテロ界面を起点とする転位が上方まで貫通し、電子走行層の結晶性が良好ではなくなる。従って、Ｆｅがドープされたバッファ層の上に、ＡｌＧａＮ層を形成しても、Ｆｅの拡散は抑制されるものの、電子走行層の結晶性が良好ではなくなるため、電子の移動度が低下し、オン抵抗の増加等を招くため、特性はあまり改善しない。
従って、窒化物半導体により形成されるＨＥＭＴを形成するための半導体結晶基板において、電子走行層の結晶性を良好に維持しつつ、オン抵抗の低いものが求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された第１のバッファ層と、前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、を有し、前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする。
開示の半導体結晶基板によれば、電子走行層の結晶性を良好に維持しつつ、オン抵抗の低い窒化物半導体により形成されるＨＥＭＴを作製することができる。
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、Ｆｅがドープされているバッファ層が形成されている半導体装置について、より詳細に説明する。図１は、Ｆｅがドープされているバッファ層が形成されている半導体装置の構造図である。この半導体装置はＨＥＭＴであり、図１に示されるように、基板９１０の上に、核形成層９１１、バッファ層９２１、電子走行層９３１、電子供給層９３２、キャップ層９３３等の窒化物半導体層がＭＯＶＰＥにより形成されている。これにより、電子走行層９３１において、電子走行層９３１と電子供給層９３２との界面近傍には、２ＤＥＧ９３１ａが生成される。また、キャップ層９３３の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。基板９１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、核形成層９１１は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等により形成されており、バッファ層９２１は、ＦｅのドープされたＧａＮにより形成されている。電子走行層９３１は、ｉ−ＧａＮにより形成されており、電子供給層９３２は、ＡｌＧａＮにより形成されており、キャップ層９３３は、ＧａＮにより形成されている。
最初に、Ｆｅがドープされているバッファ層が形成されている半導体装置について、より詳細に説明する。図１は、Ｆｅがドープされているバッファ層が形成されている半導体装置の構造図である。この半導体装置はＨＥＭＴであり、図１に示されるように、基板９１０の上に、核形成層９１１、バッファ層９２１、電子走行層９３１、電子供給層９３２、キャップ層９３３等の窒化物半導体層がＭＯＶＰＥにより形成されている。これにより、電子走行層９３１において、電子走行層９３１と電子供給層９３２との界面近傍には、２ＤＥＧ９３１ａが生成される。また、キャップ層９３３の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。基板９１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、核形成層９１１は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等により形成されており、バッファ層９２１は、ＦｅのドープされたＧａＮにより形成されている。電子走行層９３１は、ｉ−ＧａＮにより形成されており、電子供給層９３２は、ＡｌＧａＮにより形成されており、キャップ層９３３は、ＧａＮにより形成されている。
このようなＨＥＭＴでは、高抵抗化のためバッファ層９２１にＦｅがドープされているが、バッファ層９２１にドープされたＦｅは、電子走行層９３１を形成する際に上方拡散し、２ＤＥＧ９３１ａが形成されている領域まで拡散してしまう場合がある。このように、Ｆｅが２ＤＥＧ９３１ａが形成されている領域まで拡散してしまうと、Ｆｅにより、２ＤＥＧ９３１ａにおける電子が散乱され、移動度が低下するため、ＨＥＭＴの特性が低下してしまう。
このため、図２に示されるように、バッファ層９２１と電子走行層９３１との間に、ＡｌＧａＮにより拡散防止層９２２を形成することにより、Ｆｅの拡散を抑制することが可能となる。しかしながら、電子走行層９３１はｉ−ＧａＮにより形成されており、拡散防止層９２２を形成しているＡｌＧａＮとは格子定数が異なる。従って、電子走行層９３１に転位が発生しやすく、結晶性が低下するため、電子の移動度が低下し、オン抵抗の増加等を招くことから、特性はあまり改善しない。
このため、発明者は、ＡｌＧａＮ層を形成することなく、Ｆｅの拡散を抑制する方法について鋭意検討を行った結果、ＡｌＧａＮ層を形成することなく、Ｆｅの拡散を抑制する方法を見出した。本実施の形態における半導体装置は、このように、発明者が鋭意検討を行うことにより得られた結果に基づくものである。
（半導体装置）
次に、第１の実施の形態における半導体装置及び半導体結晶基板について図３に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、電子走行層３１、電子供給層３２、キャップ層３３等の窒化物半導体層がＭＯＶＰＥにより形成されている。これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。また、キャップ層３３の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。尚、本願においては、電子走行層３１を第１の半導体層と記載し、電子供給層３２を第２の半導体層と記載する場合がある。また、本実施の形態における半導体結晶基板は、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、電子走行層３１、電子供給層３２、キャップ層３３等の窒化物半導体層がＭＯＶＰＥにより形成されているものである。
次に、第１の実施の形態における半導体装置及び半導体結晶基板について図３に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、電子走行層３１、電子供給層３２、キャップ層３３等の窒化物半導体層がＭＯＶＰＥにより形成されている。これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。また、キャップ層３３の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。尚、本願においては、電子走行層３１を第１の半導体層と記載し、電子供給層３２を第２の半導体層と記載する場合がある。また、本実施の形態における半導体結晶基板は、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、電子走行層３１、電子供給層３２、キャップ層３３等の窒化物半導体層がＭＯＶＰＥにより形成されているものである。
基板１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、ＧａＮ、酸化亜鉛（ＺｎＯ）等が用いられる。核形成層１１は、核形成層または核形成層を一部に含むものであり、ＧａＮ、ＡｌＮ、またはＡｌＧａＮにより形成されており、膜厚は、約２０ｎｍである。
第１のバッファ層２１は、ＦｅがドープされたＧａＮにより形成されており、膜厚は、約３００ｎｍである。第１のバッファ層２１は、ドープされるＦｅのピークとなる濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以下、例えば、５×１０１７ａｔｏｍｓ／ｃｍ３、全体で１×１０１７ａｔｏｍｓ／ｃｍ３以上ドープされている。このため、第１のバッファ層２１はｐ型となっている。第２のバッファ層２２は、ＦｅがドープされていないＧａＮにより形成されており、膜厚は、約２００ｎｍである。
電子走行層３１は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されており、電子供給層３２は、膜厚が約２０ｎｍのＡｌＧａＮにより形成されており、キャップ層３３は、膜厚が約５ｎｍのＧａＮにより形成されている。尚、電子供給層３２は、格子不整合により過度に結晶性が悪くならないようにするため、Ａｌの組成比は５０％以下であることが好ましい。また、電子供給層３２は、ＩｎＡｌＮにより形成されているものであってもよい。
次に、図４に基づき第１のバッファ層２１及び第２のバッファ層２２におけるＦｅの濃度分布について説明する。図４は、ＦｅのドープされたＧａＮを形成した後、ＦｅのドープされていないＧａＮを形成した試料のＳＩＭＳ（Secondary Ion Mass Spectrometry）による分析結果である。図４の右側がＦｅのドープされたＧａＮを示し、左側がＦｅのドープされていないＧａＮを示している。試料４Ａは、成長温度１２００℃で、ＦｅのドープされたＧａＮを形成した後、同じ成長温度である１２００℃で、ＦｅのドープされていないＧａＮを形成した試料であり、この試料４ＡのＦｅの濃度分布を測定した結果である。試料４Ａでは、ＦｅのドープされていないＧａＮにおいてＦｅが拡散するため、ＦｅのドープされていないＧａＮにおけるＦｅの濃度は全体にわたり、１×１０１７ａｔｏｍｓ／ｃｍ３以上となる。これに対し、試料４Ｂは、成長温度１２００℃で、ＦｅのドープされたＧａＮを形成した後、成長温度９００℃で、ＦｅのドープされていないＧａＮを形成した試料であり、この試料４ＢのＦｅの濃度分布を測定した結果である。試料４Ｂでは、ＦｅのドープされていないＧａＮでＦｅの拡散が抑制されるため、Ｆｅの濃度は成膜の進行に伴い急激に減少し、ＦｅのドープされていないＧａＮが１００ｎｍ以上成膜された部分では、Ｆｅの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以下となる。尚、試料４Ｂでは、ＦｅのドープされたＧａＮとＦｅのドープされていないＧａＮとの界面においてはＦｅが高濃度となっており、界面においてＦｅが濃縮されている。
従って、本実施の形態においては、第１のバッファ層２１の成長温度を１２００℃、第２のバッファ層２２の成長温度を９００℃で形成することにより、第２のバッファ層２２におけるＦｅの拡散を抑制することができる。また、上記の結果より、成長温度を低くすればＦｅの拡散は抑制することができるものと考えられる。このため、第１のバッファ層２１の成長温度よりも、第２のバッファ層２２の成長温度を低くすれば、程度の差があるもののＦｅの拡散を抑制することができるものと推察される。また、ＭＯＶＰＥによりＧａＮを成膜した場合、膜中にはＣ（炭素）が含まれた膜が形成される。具体的には、成長温度１２００℃でＧａＮを成膜した場合には、Ｃの濃度は約１×１０１６ａｔｏｍｓ／ｃｍ３となり、成長温度９００℃でＧａＮを成膜した場合には、Ｃの濃度は約１×１０１９ａｔｏｍｓ／ｃｍ３となる。
従って、本実施の形態における半導体装置においては、第１のバッファ層２１では、Ｆｅの濃度がＣの濃度よりも高く、第２のバッファ層２２では、Ｆｅの濃度がＣの濃度よりも低くなる。図５は、試料４Ｂにおける第１のバッファ層２１と第２のバッファ層２２とにおけるＦｅの濃度とＣの濃度との関係を示すものであり、試料４ＢにおけるＦｅの濃度を実線で示し、Ｃの濃度を破線で示す。
また、本実施の形態においては、第１のバッファ層２１のＣの濃度よりも、第２のバッファ層２２のＣの濃度が高くなる。また、第１のバッファ層２１のＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であることが好ましい。第２のバッファ層２２におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上が好ましく、１×１０１８ａｔｏｍｓ／ｃｍ３以上がより好ましく、更には、１×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
次に、半導体装置の電子走行層の結晶性について説明する。図６は、本実施の形態における半導体装置と図２に示す構造の半導体装置について、各々の電子走行層をＸＲＣ（X-ray Rocking Curve）により測定した結果である。ＸＲＣ（００２）は、ピークの半値幅を示すものであり、値が小さい程、電子走行層における結晶性が良好であることを意味している。図６に示されるように、ＸＲＣ（００２）の値は、図２に示す構造の半導体装置は約３００ａｒｃｓｅｃであるのに対し、本実施の形態における半導体装置は約２００ａｒｃｓｅｃである。よって、図２に示す構造の半導体装置よりも、本実施の形態における半導体装置の方が値が小さく、電子走行層の結晶性が良好である。
次に、半導体装置の電子走行層の電子の移動度について説明する。図７は、本実施の形態における半導体装置と図１に示す構造の半導体装置について、各々の電子走行層における電子の移動度、即ち、２ＤＥＧの移動度をＨａｌｌ測定により測定した結果である。図７に示されるように、電子の移動度は、図１に示す構造の半導体装置は、約１５６０ｃｍ２／Ｖ・ｓであるのに対し、本実施の形態における半導体装置では、約１６５０ｃｍ２／Ｖ・ｓである。よって、電子の移動度は、図１に示す構造の半導体装置よりも、本実施の形態における半導体装置の方が高い。
以上のように、本実施の形態における半導体装置は、電子走行層の結晶性を良好にしつつ、電子走行層へのＦｅの拡散を抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について図８から図１２に基づき説明する。本実施の形態においては、窒化物半導体層は、ＭＯＶＰＥによる結晶成長により形成する。尚、窒化物半導体層を形成する際には、Ｇａの原料にはＴＭＧａ（トリメチルガリウム）が用いられ、Ａｌの原料にはＴＭＡｌ（トリメチルアルミニウム）が用いられ、Ｎの原料にはＮＨ３（アンモニア）が用いられる。また、Ｆｅの原料にはＣｐ２Ｆｅ（フェロセン）が用いられる。全ての原料ガスは、ＭＦＣ（マスフローコントローラ）により流量制御されており、キャリアガスとともに、ＭＯＶＰＥ装置の反応炉に供給される。
次に、本実施の形態における半導体装置の製造方法について図８から図１２に基づき説明する。本実施の形態においては、窒化物半導体層は、ＭＯＶＰＥによる結晶成長により形成する。尚、窒化物半導体層を形成する際には、Ｇａの原料にはＴＭＧａ（トリメチルガリウム）が用いられ、Ａｌの原料にはＴＭＡｌ（トリメチルアルミニウム）が用いられ、Ｎの原料にはＮＨ３（アンモニア）が用いられる。また、Ｆｅの原料にはＣｐ２Ｆｅ（フェロセン）が用いられる。全ての原料ガスは、ＭＦＣ（マスフローコントローラ）により流量制御されており、キャリアガスとともに、ＭＯＶＰＥ装置の反応炉に供給される。
最初に、図８（ａ）に示すように、基板１０をＨ２雰囲気で数分間熱処理（サーマルクリーニング）する。基板１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、ＧａＮ、酸化亜鉛（ＺｎＯ）等を用いることができる。
次に、図８（ｂ）に示すように、基板１０の上に、核形成層１１、第１のバッファ層２１を形成する。具体的には、基板１０の上に、成長温度１２００℃で核形成層１１、第１のバッファ層２１の順に、エピタキシャル成長により形成する。核形成層１１は、ＧａＮ、ＡｌＮ、またはＡｌＧａＮを成膜することにより形成されており、膜厚は２０ｎｍである。第１のバッファ層２１は、不純物元素としてＦｅをドープしてＧａＮを成膜することにより形成されており、膜厚は約３００ｎｍである。
次に、図９（ａ）に示すように、第１のバッファ層２１の上に、第２のバッファ層２２を形成する。具体的には、基板１０の加熱を停止して基板の温度を降下させ、成長温度９００℃で、膜厚が２００ｎｍのＧａＮを成膜することにより第２のバッファ層２２を形成する。より詳細に説明すると、図１１に示されるように、第１のバッファ層２１を成膜した後、原料の供給を停止するとともに、基板の加熱を停止して、基板１０の温度が９００℃になるまで降温させる。基板１０の温度が９００℃になったら原料を供給し、第２のバッファ層２２の成膜を開始する。原料の供給を停止し基板１０を降温させている間は、図１２に示されるように、降温中にＧａ原子が表面より脱離するため、降温前にはＧａＮの内部に存在していたＦｅ原子は、これを埋めるようにＦｅ原子が表面に向かって動く。これにより、第１のバッファ層２１の表面には多くのＦｅ原子が露出する。この後、９００℃の成長温度成膜される第２のバッファ層２２においてはＦｅ原子は上方拡散しにくいため、図４や図５に示されるように、第１のバッファ層２１と第２のバッファ層２２との界面にＦｅが濃縮される。尚、第２のバッファ層２２を９００℃で形成した場合には、第２のバッファ層２２における膜中のＣ濃度は、約１×１０１９ａｔｏｍｓ／ｃｍ３になる。
次に、図９（ｂ）に示すように、第２のバッファ層２２の上に、電子走行層３１、電子供給層３２、キャップ層３３を順に形成する。具体的には、第２のバッファ層２２を形成した後、原料の供給を停止して、再び基板１０が１２００℃になるまで加熱する。基板１０の温度が１２００℃になったら原料を供給し、電子走行層３１、電子供給層３２、キャップ層３３を形成する。電子走行層３１は、膜厚が２００ｎｍのｉ−ＧａＮを成膜することにより形成し、電子供給層３２は、膜厚が２０ｎｍのＡｌＧａＮを成膜することにより形成し、キャップ層３３は、膜厚が５ｎｍのＧａＮを成膜することにより形成する。これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、半導体結晶基板を製造する工程の場合には、製造方法はこの工程で終了する。
次に、図１０（ａ）に示すように、キャップ層３３の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層３３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、キャップ層３３の上に残存する金属膜により、ソース電極４２及びドレイン電極４３が形成される。この後、必要に応じて熱処理をすることによりオーミックコンタクトさせる。
次に、図１０（ｂ）に示すように、キャップ層３３の上に、ゲート電極４１を形成する。具体的には、キャップ層３３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、キャップ層３３の上に残存する金属膜により、ゲート電極４１が形成される。
以上の工程により、本実施の形態における半導体装置を作製することができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、図１３（ａ）に示されるように、第２のバッファ層２２の上に成長温度の高い条件で第３のバッファ層１２３を形成し、第３のバッファ層１２３の上に成長温度の低い条件で第４のバッファ層１２４を形成したものである。従って、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、第３のバッファ層１２３、第４のバッファ層１２４、電子走行層３１、電子供給層３２、キャップ層３３等が順に形成されている。これらの窒化物半導体層はＭＯＶＰＥにより形成されている。
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、図１３（ａ）に示されるように、第２のバッファ層２２の上に成長温度の高い条件で第３のバッファ層１２３を形成し、第３のバッファ層１２３の上に成長温度の低い条件で第４のバッファ層１２４を形成したものである。従って、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、第３のバッファ層１２３、第４のバッファ層１２４、電子走行層３１、電子供給層３２、キャップ層３３等が順に形成されている。これらの窒化物半導体層はＭＯＶＰＥにより形成されている。
第３のバッファ層１２３は、第２のバッファ層２２の上に、成長温度１２００℃で膜厚が約２０ｎｍの不純物元素のドープされていないＧａＮを成膜することにより形成する。第４のバッファ層１２４は、第３のバッファ層１２３の上に、成長温度９００℃で膜厚が約１００ｎｍの不純物元素のドープされていないＧａＮを成膜することにより形成する。尚、本実施の形態においては、形成される第２のバッファ層２２の膜厚は１００ｎｍである。
このように、第２のバッファ層２２と電子走行層３１との間に、第３のバッファ層１２３及び第４のバッファ層１２４を形成することにより、図１３（ｂ）に示されるように、電子走行層３１におけるＦｅの拡散をさらに抑制することができる。尚、本実施の形態においては、第３のバッファ層１２３では、Ｃの濃度よりもＦｅの濃度が高く、第４のバッファ層１２４では、Ｆｅの濃度よりもＣの濃度が高くなる。
また、本実施の形態においては、第２のバッファ層２２と電子走行層３１との間に、第３のバッファ層１２３と第４のバッファ層１２４とのペアを複数ペア形成したものであってもよい。また、第３のバッファ層１２３と第４のバッファ層１２４とにより形成されている部分をＳＬＳ（Strained Layer Superlattice）構造や超格子バッファ構造により形成してもよい。本実施の形態においては、成長温度９００℃で形成されたＦｅのドープされていないＧａＮ層の総膜厚が２００ｎｍ以上、３００ｎｍ以下となるように形成されている。
本実施の形態における半導体装置の製造方法は、第１の実施の形態と同様の方法により第２のバッファ層２２まで形成した後、原料ガスの供給を停止して、基板１０の温度が１２００℃になるまで昇温する。基板１０の温度が１２００℃になったら、原料ガスを供給し、不純物元素がドープされていないＧａＮにより第３のバッファ層１２３を形成する。第３のバッファ層１２３を形成した後、再び、原料ガスの供給を停止して、基板１０の温度が９００℃になるまで降温させる。基板１０の温度が９００℃になったら、原料ガスを供給し、不純物元素がドープされていないＧａＮにより第４のバッファ層１２４を形成する。第４のバッファ層１２４を形成した後、再び、原料ガスの供給を停止して、基板１０の温度が１２００℃になるまで昇温する。基板１０の温度が１２００℃になったら、原料ガスを供給し、第１の実施の形態と同様に、成長温度１２００℃で電子走行層３１等を形成する。後の工程は、第１の実施の形態と同様である。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における半導体装置は、図１４（ａ）に示されるように、第２のバッファ層２２の上に成長温度の高い条件で第３のバッファ層１２３を形成し、第３のバッファ層１２３の上に成長温度が中程度の条件で第４のバッファ層２２４を形成したものである。従って、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、第３のバッファ層１２３、第４のバッファ層２２４、電子走行層３１、電子供給層３２、キャップ層３３等が順に形成されている。これらの窒化物半導体層はＭＯＶＰＥにより形成されている。
次に、第３の実施の形態について説明する。本実施の形態における半導体装置は、図１４（ａ）に示されるように、第２のバッファ層２２の上に成長温度の高い条件で第３のバッファ層１２３を形成し、第３のバッファ層１２３の上に成長温度が中程度の条件で第４のバッファ層２２４を形成したものである。従って、基板１０の上に、核形成層１１、第１のバッファ層２１、第２のバッファ層２２、第３のバッファ層１２３、第４のバッファ層２２４、電子走行層３１、電子供給層３２、キャップ層３３等が順に形成されている。これらの窒化物半導体層はＭＯＶＰＥにより形成されている。
本実施の形態においては、第４のバッファ層２２４は、第３のバッファ層１２３の上に、成長温度１０４０℃で膜厚が１００ｎｍの不純物元素のドープされていないＧａＮを成膜することにより形成する。Ｆｅのドープされた第１のバッファ層２１の上に、第２のバッファ層２２を形成することにより、Ｆｅの拡散はある程度抑制されている。よって、第４のバッファ層２２４を形成する際には、９００℃まで降温させなくとも、１０４０℃まで降温させれば、図１４（ｂ）に示されるように、ＦｅよりもＣの濃度を高することができる。尚、第４のバッファ層２２４を成長温度１０４０℃で形成することにより、第４のバッファ層２２４に含まれるＣの濃度は、約１×１０１８ａｔｏｍｓ／ｃｍ３となる。従って、第４のバッファ層２２４におけるＣの濃度は、第１のバッファ層２１におけるＣの濃度よりも高いが、第２のバッファ層２２におけるＣの濃度よりも低い。本実施の形態においては、第４のバッファ層２２４の成長温度が第２のバッファ層２２等の成長温度と比べて高いため、結晶性の良好な電子走行層３１を得ることができ、また、降温及び昇温の時間が短くなるため、スループットの低下を抑制することができる。
また、本実施の形態における半導体装置の製造方法は、第１の実施の形態と同様の方法により第２のバッファ層２２を形成した後、原料ガスの供給を停止して、基板１０の温度が１２００℃になるまで昇温する。基板１０の温度が１２００℃になったら、原料ガスを供給し、不純物元素がドープされていないＧａＮにより第３のバッファ層１２３を形成する。第３のバッファ層１２３を形成した後、再び、原料ガスの供給を停止して、基板１０の温度が１０４０℃になるまで降温させる。基板１０の温度が１０４０℃になったら、原料ガスを供給し、不純物元素がドープされていないＧａＮにより第４のバッファ層２２４を形成する。第４のバッファ層２２４を形成した後、再び、原料ガスの供給を停止して、基板１０の温度が１２００℃になるまで昇温する。基板１０の温度が１２００℃になったら、原料ガスを供給し、第１の実施の形態と同様に、成長温度１２００℃で電子走行層３１等を形成する。後の工程は、第１の実施の形態と同様である。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第３の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。
最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）である。
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１から第３の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。
（付記２）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。
（付記３）
前記第２のバッファ層は、前記第１のバッファ層よりも、Ｃの濃度が高いことを特徴とする付記１または２に記載の半導体結晶基板。
（付記４）
前記第１のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であって、
前記第２のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする付記３に記載の半導体結晶基板。
（付記５）
前記第１のバッファ層と前記第２のバッファ層とは接していることを特徴とする付記１から４のいずれかに記載の半導体結晶基板。
（付記６）
前記第２のバッファ層の上に、窒化物半導体により形成された第３のバッファ層と、
前記第３のバッファ層の上に、窒化物半導体により形成された第４のバッファ層と、
を有し、
前記第１の半導体層は、前記第４のバッファ層の上に形成されているものであって、
前記第３のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第４のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする付記１から５のいずれかに記載の半導体結晶基板。
（付記７）
前記第４のバッファ層は、前記第２のバッファ層よりもＣの濃度が低く、前記第１のバッファ層よりもＣの濃度が高いことを特徴とする付記６に記載の半導体結晶基板。
（付記８）
前記第１のバッファ層は、ｐ型であることを特徴とする付記１から７のいずれかに記載の半導体結晶基板。
（付記９）
前記第１のバッファ層は、ＧａＮを含む材料により形成されており、
前記第２のバッファ層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体結晶基板。
（付記１０）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。
（付記１１）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。
（付記１２）
前記第２のバッファ層は、前記第１のバッファ層よりも、Ｃの濃度が高いことを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
前記第１のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であって、
前記第２のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記第１のバッファ層と前記第２のバッファ層とは接していることを特徴とする付記１０から１３のいずれかに記載の半導体装置。
（付記１５）
前記第２のバッファ層の上に、窒化物半導体により形成された第３のバッファ層と、
前記第３のバッファ層の上に、窒化物半導体により形成された第４のバッファ層と、
を有し、
前記第１の半導体層は、前記第４のバッファ層の上に形成されているものであって、
前記第３のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第４のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする付記１０から１４のいずれかに記載の半導体装置。
（付記１６）
前記第４のバッファ層は、前記第２のバッファ層よりもＣの濃度が低く、前記第１のバッファ層よりもＣの濃度が高いことを特徴とする付記１５に記載の半導体装置。
（付記１７）
前記第１のバッファ層は、ｐ型であることを特徴とする付記１０から１６のいずれかに記載の半導体装置。
（付記１８）
前記第１のバッファ層は、ＧａＮを含む材料により形成されており、
前記第２のバッファ層は、ＧａＮを含む材料により形成されていることを特徴とする付記１０から１７のいずれかに記載の半導体装置。
（付記１９）
基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体結晶基板の製造方法。
（付記２０）
基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体装置の製造方法。
（付記２１）
付記１０から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２２）
付記１０から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。
（付記２）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。
（付記３）
前記第２のバッファ層は、前記第１のバッファ層よりも、Ｃの濃度が高いことを特徴とする付記１または２に記載の半導体結晶基板。
（付記４）
前記第１のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であって、
前記第２のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする付記３に記載の半導体結晶基板。
（付記５）
前記第１のバッファ層と前記第２のバッファ層とは接していることを特徴とする付記１から４のいずれかに記載の半導体結晶基板。
（付記６）
前記第２のバッファ層の上に、窒化物半導体により形成された第３のバッファ層と、
前記第３のバッファ層の上に、窒化物半導体により形成された第４のバッファ層と、
を有し、
前記第１の半導体層は、前記第４のバッファ層の上に形成されているものであって、
前記第３のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第４のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする付記１から５のいずれかに記載の半導体結晶基板。
（付記７）
前記第４のバッファ層は、前記第２のバッファ層よりもＣの濃度が低く、前記第１のバッファ層よりもＣの濃度が高いことを特徴とする付記６に記載の半導体結晶基板。
（付記８）
前記第１のバッファ層は、ｐ型であることを特徴とする付記１から７のいずれかに記載の半導体結晶基板。
（付記９）
前記第１のバッファ層は、ＧａＮを含む材料により形成されており、
前記第２のバッファ層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体結晶基板。
（付記１０）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。
（付記１１）
基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。
（付記１２）
前記第２のバッファ層は、前記第１のバッファ層よりも、Ｃの濃度が高いことを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
前記第１のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であって、
前記第２のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記第１のバッファ層と前記第２のバッファ層とは接していることを特徴とする付記１０から１３のいずれかに記載の半導体装置。
（付記１５）
前記第２のバッファ層の上に、窒化物半導体により形成された第３のバッファ層と、
前記第３のバッファ層の上に、窒化物半導体により形成された第４のバッファ層と、
を有し、
前記第１の半導体層は、前記第４のバッファ層の上に形成されているものであって、
前記第３のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第４のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする付記１０から１４のいずれかに記載の半導体装置。
（付記１６）
前記第４のバッファ層は、前記第２のバッファ層よりもＣの濃度が低く、前記第１のバッファ層よりもＣの濃度が高いことを特徴とする付記１５に記載の半導体装置。
（付記１７）
前記第１のバッファ層は、ｐ型であることを特徴とする付記１０から１６のいずれかに記載の半導体装置。
（付記１８）
前記第１のバッファ層は、ＧａＮを含む材料により形成されており、
前記第２のバッファ層は、ＧａＮを含む材料により形成されていることを特徴とする付記１０から１７のいずれかに記載の半導体装置。
（付記１９）
基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体結晶基板の製造方法。
（付記２０）
基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体装置の製造方法。
（付記２１）
付記１０から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２２）
付記１０から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
１１ 核形成層
２１ 第１のバッファ層
２２ 第２のバッファ層
３１ 電子走行層（第１の半導体層）
３１ａ ２ＤＥＧ
３２ 電子供給層（第２の半導体層）
３３ キャップ層
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
１１ 核形成層
２１ 第１のバッファ層
２２ 第２のバッファ層
３１ 電子走行層（第１の半導体層）
３１ａ ２ＤＥＧ
３２ 電子供給層（第２の半導体層）
３３ キャップ層
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
Claims (11)
- 基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。 - 基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体結晶基板。 - 前記第２のバッファ層は、前記第１のバッファ層よりも、Ｃの濃度が高いことを特徴とする請求項１または２に記載の半導体結晶基板。
- 前記第１のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であって、
前記第２のバッファ層におけるＣの濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項３に記載の半導体結晶基板。 - 前記第２のバッファ層の上に、窒化物半導体により形成された第３のバッファ層と、
前記第３のバッファ層の上に、窒化物半導体により形成された第４のバッファ層と、
を有し、
前記第１の半導体層は、前記第４のバッファ層の上に形成されているものであって、
前記第３のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第４のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする請求項１から４のいずれかに記載の半導体結晶基板。 - 前記第１のバッファ層は、ｐ型であることを特徴とする請求項１から５のいずれかに記載の半導体結晶基板。
- 前記第１のバッファ層は、ＧａＮを含む材料により形成されており、
前記第２のバッファ層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体結晶基板。 - 基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層（３２）と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度がＣの濃度よりも高く、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。 - 基板の上に、窒化物半導体により形成された第１のバッファ層と、
前記第１のバッファ層の上に、窒化物半導体により形成された第２のバッファ層と、
前記第２のバッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１のバッファ層は、Ｆｅの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であって、
前記第２のバッファ層は、Ｃの濃度がＦｅの濃度よりも高いことを特徴とする半導体装置。 - 基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体結晶基板の製造方法。 - 基板の上に、窒化物半導体によりＦｅがドープされた第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、窒化物半導体により第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１のバッファ層、前記第２のバッファ層、前記第１の半導体層及び前記第２の半導体層は、ＭＯＶＰＥにより形成されるものであって、
前記第２のバッファ層は、前記第１のバッファ層よりも成長温度が低いことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016173415A JP6759886B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
| US15/687,814 US10431656B2 (en) | 2016-09-06 | 2017-08-28 | Semiconductor crystal substrate with Fe doping |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016173415A JP6759886B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018041786A true JP2018041786A (ja) | 2018-03-15 |
| JP6759886B2 JP6759886B2 (ja) | 2020-09-23 |
Family
ID=61281324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016173415A Active JP6759886B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10431656B2 (ja) |
| JP (1) | JP6759886B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023176744A1 (ja) * | 2022-03-14 | 2023-09-21 | 三菱ケミカル株式会社 | ＧａＮエピタキシャル基板 |
| JP7458904B2 (ja) | 2019-07-24 | 2024-04-01 | クアーズテック合同会社 | 窒化物半導体基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108615763B (zh) * | 2018-05-21 | 2021-01-29 | 刘查理 | 硅衬底GaN半导体器件外延材料结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2014067994A (ja) * | 2013-07-09 | 2014-04-17 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
| JP2014072431A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 半導体装置 |
| JP2015207624A (ja) * | 2014-04-18 | 2015-11-19 | サンケン電気株式会社 | 半導体基板及び半導体素子 |
| JP2016511545A (ja) * | 2013-02-25 | 2016-04-14 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 半絶縁性ｉｉｉ族窒化物の混合ドーピング |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4792814B2 (ja) * | 2005-05-26 | 2011-10-12 | 住友電気工業株式会社 | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 |
| JP5696392B2 (ja) * | 2010-07-29 | 2015-04-08 | 住友電気工業株式会社 | 半導体装置 |
| JP5744784B2 (ja) | 2012-03-30 | 2015-07-08 | 日立金属株式会社 | 窒化物半導体エピタキシャルウェハの製造方法 |
| JP6151487B2 (ja) * | 2012-07-10 | 2017-06-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2014136658A (ja) | 2013-01-15 | 2014-07-28 | Hitachi Cable Ltd | Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法 |
| EP3282041B1 (en) * | 2013-02-15 | 2020-06-24 | AZUR SPACE Solar Power GmbH | P doping of group iii nitride buffer layer structure on a heterosubstrate |
| JP5778318B2 (ja) | 2014-06-09 | 2015-09-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP6547581B2 (ja) * | 2015-10-22 | 2019-07-24 | 三菱電機株式会社 | 半導体装置 |
| US9608075B1 (en) * | 2016-06-03 | 2017-03-28 | Infineon Technologies Americas Corp. | III-nitride semiconductor device with doped epi structures |
-
2016
- 2016-09-06 JP JP2016173415A patent/JP6759886B2/ja active Active
-
2017
- 2017-08-28 US US15/687,814 patent/US10431656B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2014072431A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 半導体装置 |
| JP2016511545A (ja) * | 2013-02-25 | 2016-04-14 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 半絶縁性ｉｉｉ族窒化物の混合ドーピング |
| JP2014067994A (ja) * | 2013-07-09 | 2014-04-17 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
| JP2015207624A (ja) * | 2014-04-18 | 2015-11-19 | サンケン電気株式会社 | 半導体基板及び半導体素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7458904B2 (ja) | 2019-07-24 | 2024-04-01 | クアーズテック合同会社 | 窒化物半導体基板 |
| WO2023176744A1 (ja) * | 2022-03-14 | 2023-09-21 | 三菱ケミカル株式会社 | ＧａＮエピタキシャル基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10431656B2 (en) | 2019-10-01 |
| US20180069086A1 (en) | 2018-03-08 |
| JP6759886B2 (ja) | 2020-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8633494B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5987288B2 (ja) | 半導体装置 | |
| JP6119165B2 (ja) | 半導体装置 | |
| JP2014072431A (ja) | 半導体装置 | |
| JP2014072429A (ja) | 半導体装置 | |
| JP2015060987A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2014183125A (ja) | 半導体装置 | |
| JP2015053328A (ja) | 半導体装置 | |
| JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015070064A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6398678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6244769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2014072428A (ja) | 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置 | |
| US10431656B2 (en) | Semiconductor crystal substrate with Fe doping | |
| JP2013065720A (ja) | 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器 | |
| JP6090361B2 (ja) | 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2017139390A (ja) | 半導体装置、電源装置及び増幅器 | |
| JP6106951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6376257B2 (ja) | 半導体装置 | |
| JP7103145B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
| JP2017168862A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200817 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6759886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |