CN103337520B - 双跨导半导体开关器件及其制造方法 - Google Patents

双跨导半导体开关器件及其制造方法 Download PDF

Info

Publication number
CN103337520B
CN103337520B CN201310302600.9A CN201310302600A CN103337520B CN 103337520 B CN103337520 B CN 103337520B CN 201310302600 A CN201310302600 A CN 201310302600A CN 103337520 B CN103337520 B CN 103337520B
Authority
CN
China
Prior art keywords
gan
layer
state
channel layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310302600.9A
Other languages
English (en)
Other versions
CN103337520A (zh
Inventor
张乃千
陈洪维
裴风丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jiexinwei Semiconductor Technology Co., Ltd.
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201310302600.9A priority Critical patent/CN103337520B/zh
Publication of CN103337520A publication Critical patent/CN103337520A/zh
Application granted granted Critical
Publication of CN103337520B publication Critical patent/CN103337520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种双跨导半导体开关器件及其制造方法，该器件主要应用在高压浪涌保护模块中，包括：衬底；位于衬底上的应力缓冲层、半绝缘GaN层、n‑GaN沟道层、AlGaN势垒层；以及源极、漏极和栅极。该器件具备三种状态：关态、低跨导态以及开态。在开态与关态之间有一段稳定的低跨导状态，使得该器件在浪涌保护模块进入关态前能够在一个较大的栅控电压波动范围内保持漏端的电流稳定，进而解决高压浪涌引起的高压开关器件提前失效的问题。同时该器件开态时的跨导较大，使得该器件在高压浪涌到来时，能够迅速的从导通状态进入到基本断开的状态，以保护负载不受高压浪涌的损坏。

Description

双跨导半导体开关器件及其制造方法
技术领域
本发明涉及微电子技术领域，特别是涉及一种双跨导半导体开关器件及其制造方法。
背景技术
瞬态阻断单元（TBU）由Fultec公司发明，能为串联负载提供保护，主要应用在网络与通讯设备接入的浪涌过载保护。TBU是具有两个或多个晶体管的装置，这两个或多个晶体管相连接，通常情况下具有较低的电阻和电容以避免TBU影响原有线路的导通和带宽，但是在响应过电压或过电流情况时TBU能够迅速并自动地切换至高阻态以保护串联负载。
现有技术中，美国专利US2009/231773表述了典型的TBU。图1示出TBU的一个典型示例，包括耗尽型器件Q1、耗尽型器件Q2、耗尽型器件Q3、电阻R1、电阻R2、电阻R3、二极管D1和二极管D2，若Q1和Q3是n型耗尽型器件，则Q2是p型耗尽型器件（若Q1和Q3是p型耗尽型器件，则Q2是n型耗尽型器件）。Q1和Q3的栅源电压差受到通过Q2的电流控制，当通过TBU的电流超过额定值（阈值电流）时则Q1（或Q3，取决于电流方向）自动关断，随后Q2也关断，TBU转变成高阻状态，保护设备不受过压或过流的损坏。
很多场合要求TBU具有高电压处理能力。用上述的低电压TBU作为core加上高电压开关器件来实现高压TBU是比较实用的一种方法，高压TBU的阈值电流由TBU core决定而不依赖于高电压开关器件。根据美国专利US2006/0098363，图2示出了高压TBU的一个典型示例，TBU core（虚线方框内的部分）包括耗尽型器件Q1、Q2和Q3，二极管D1和D2，TBU core连接着两个高电压耗尽型器件Q4和Q5，TBU core决定了器件的阈值电流，Q4和Q5决定了TBU的耐压特性。当遇到雷击或闪电等，线上电流（在大约10ns左右的时间内）剧升，当电流和电压升起到TBU core的触发电流时（一般为几百mA），TBU core开始限制电流，在几μs内驱动Q4、Q5断开，隔离负载和浪涌源。TBU在触发关闭后，通常线路静态电流需要保持在1～2mA左右，以使其维持工作状态，能够在浪涌过后一段时间内自动恢复到导通状态。
基于上述高压TBU的工作原理，对Q4和Q5的要求包括以下几点：
1、耗尽型器件;
2、导通电阻小；
3、耐高压；
4、关闭速度快。
美国专利US2006/0098363指出氮化镓（GaN）高电子迁移率场效应器件（HEMT）完全满足以上几点，特别符合Q4和Q5的要求，适用于高压TBU。第三代半导体材料GaN具有禁带宽度大、电子饱和漂移速度高、导热性能好等特点，可用于制作高温、高频及大功率电子器件。而AlGaN/GaN半导体异质结具有极高的二维电子气（2DEG）密度、高电子迁移率和高击穿电场，因而基于AlGaN/GaN的耗尽型HEMT开关器件具有如下独特的优势：
首先，易于制成耗尽型器件。高浓度的2DEG使得GaN HEMT在零栅压下就能有很大的导通电流（很小的导通电阻），并且需要一定的负栅压才能将器件关断，也就是通常所说的常开型器件或者耗尽型器件。
其次，基于GaN材料的宽禁带特性，其临界击穿电场是硅材料的10倍，因而在相同材料或器件尺寸时GaN器件的耐压高。
第三，相比硅基器件，在满足相同的耐压和导通电阻的条件下其器件尺寸小，相应的栅电容也小（Cg小），因而开关速度快，能够满足TBU过压过流保护时迅速关断电路的要求，同时可以有效减小封装后TBU的体积。
但是目前常规的GaN HEMT开关器件在TBU应用中，存在一种不稳定状态，容易造成GaN开关器件失效。
当浪涌到来时，线上电流急剧上升，TBU core触发并迅速抬升GaN HEMT的源极电压，使栅源电压（VGS）变为负值，截断器件的沟道，从而关闭GaNHEMT。前面描述过，TBU触发关闭后，其实线路上还需保持1～2mA电流。这时，GaN HEMT的状态介于完全导通和完全关闭之间，如图3（a）所示。图3（a）是一个常规GaN HEMT开关器件的I-V曲线，星号所示位置为TBU被浪涌触发后GaN HEMT所处的偏置点。图3（b）对应的是该GaN器件的转移特性跨导曲线。可以看到，星号所处偏置点的跨导很大，器件状态不稳定，很小的栅极电压VGS波动就容易使器件的状态发生变化。如果VGS向负电压波动，沟道电流ID很容易变为0，线上电流也变为0，从而导致TBU无法自动恢复。如果VGS向正电压波动，沟道电流ID很容易增长为几十mA，TBU失去保护作用，GaN器件自身也由于消耗功率过大而烧毁。
比较常见的情况是，TBU刚刚触发后的3μs左右的时间内，GaN HEMT关闭的过程中，漏极电压VDS迅速上升至1500V左右。漏极电压通过栅漏电容和电阻耦合到栅极，使VGS向正电压波动，导致沟道电流ID增长。往往增长到5mA以上时，GaN器件就烧毁了。
发明内容
为了应对以上问题，有必要设计一种GaN HEMT开关器件，使其在浪涌触发后的偏置点处于一个相对比较宽的稳定状态，即使栅极电压VGS由于漏-栅耦合而向正电压波动较大，也能把ID维持在一个比较低的电流，从而有效防止GaN器件烧毁。
本发明提出一种新型的具有双跨导的高电压GaN HEMT开关器件，用于高压TBU。图4（a）和图4（b）分别显示了转移特性IV曲线和转移特性跨导曲线。这种器件在导通和关断两种状态中间引入了第三种状态：低跨导状态。器件栅源电压VGS处于VGS1和VGS2之间为低跨导状态。在这个区间，器件的跨导远远小于导通状态下的跨导。当VGS上升时，沟道电流ID缓慢从0上升至几个mA。VGS1至VGS2的范围大概为几伏特至几十伏特。
星号所示位置为TBU被浪涌触发后GaN HEMT所处的偏置点。该偏置点落在VGS1至VGS2之间，维持1～2mA电流。这时，器件处于一种稳定状态。即使VGS产生比较大的波动，也不会引起ID产生大的变化而导致器件状态变化。TBU刚刚触发后，GaN HEMT关闭使漏极电压VDS迅速上升并耦合到栅极，导致VGS向正电压波动。但由于VGS1至VGS2跨导低的栅电压区间较大，VGS电压的正向波动不会带来ID的急剧增长。器件将维持在稳定状态而不会被烧毁。
图5所示为本发明提出的新型双跨导GaN HEMT耗尽型半导体开关器件结构。该器件在半绝缘GaN层和AlGaN势垒层之间加入一层n型掺杂的n-GaN沟道层，从而形成了两个沟道：AlGaN/n-GaN界面的二维电子气（2DEG）形成的高跨导沟道（图5中虚线表示2DEG沟道），和n-GaN本身形成的低跨导沟道。2DEG中电子密度高、跨导高，保证了器件在导通状态时电阻很小而不影响被TBU保护的负载正常工作；而且在高压浪涌到来时，能够迅速的从导通状态进入到基本断开的保护状态。n-GaN沟道中电子密度低、跨导低，保证了当TBU被浪涌触发时，GaN HEMT稳定地处于小电流状态而不被烧毁。这时2DEG沟道被完全耗尽，n-GaN沟道被部分耗尽。
n型掺杂的n-GaN沟道层的设计要求其厚度控制在一定范围内（大概10nm至1000nm），并且其掺杂可调控（大概1016cm-3至1019cm-3），使得GaN开关器件在一个比较大的栅电压波动范围（VGS1～VGS2）内，保持沟道电流ID在0至几mA缓慢变化，从而给GaN HEMT及TBU提供一个稳定的保护状态。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种双跨导半导体开关器件，所述器件包括：
衬底；
位于所述衬底上的应力缓冲层；
位于所述应力缓冲层上的半绝缘GaN层；
位于所述半绝缘GaN层上的n-GaN沟道层；
位于所述n-GaN沟道层上的AlGaN势垒层，所述n-GaN沟道层和AlGaN势垒层之间产生有二维电子气2DEG沟道；
位于所述AlGaN势垒层上源极区域和漏极区域的源极和漏极、以及位于所述源极区域和漏极区域之间栅极区域上的栅极。
作为本发明的进一步改进，所述栅极区域上设有介质层，栅极位于所述介质层上。
作为本发明的进一步改进，所述n-GaN沟道层和AlGaN势垒层之间设有AlN插入层。
作为本发明的进一步改进，所述AlGaN势垒层上外延设有GaN冒层。
相应地，一种双跨导半导体开关器件的制造方法，所述方法包括：
提供一衬底；
在所述衬底上外延生长应力缓冲层；
在所述应力缓冲层上外延生长半绝缘GaN层；
在所述半绝缘GaN层上外延生长n-GaN沟道层；
在所述n-GaN沟道层上外延生长AlGaN势垒层，所述n-GaN沟道层和AlGaN势垒层之间产生有二维电子气2DEG沟道；
在所述AlGaN势垒层上源极区域和漏极区域分别形成源极和漏极，在所述源极区域和漏极区域之间栅极区域上形成栅极。
作为本发明的进一步改进，所述应力缓冲层、半绝缘GaN层、n-GaN沟道层和AlGaN势垒层通过MOCVD或MBE方法外延生长。
作为本发明的进一步改进，所述源极和漏极分别通过在源极区域和漏极区域上蒸发欧姆接触金属形成，栅极通过在栅极区域上蒸发栅极金属形成。
本发明的有益效果是：本发明双跨导半导体开关器件及其制造方法通过在AlGaN势垒层与半绝缘GaN层之间设置一层n型掺杂的n-GaN沟道层，并控制其厚度和掺杂浓度，在GaN高压开关器件的关态和开态之间增加一低跨导状态。在高压TBU实行浪涌保护过程中，漏极高压耦合到栅极使栅电压波动时，处于这一低跨导状态的GaN开关器件的电流不会急剧增长，从而解决高压浪涌引起的GaN高压开关器件失效的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中TBU的一个典型示例；
图2为现有技术中高压TBU的一个典型示例；
图3（a）为常规GaN开关器件的转移特性IV曲线，图3（b）为常规GaN开关器件的转移特性跨导曲线；
图4（a）为本发明的双跨导GaN开关器件的转移特性IV曲线，图4（b）为本发明的双跨导GaN开关器件的转移特性跨导曲线；
图5为本发明第一实施方式中双跨导半导体开关器件的结构示意图；
图6为本发明第二实施方式中双跨导半导体开关器件的结构示意图；
图7为本发明第三实施方式中双跨导半导体开关器件的结构示意图；
图8为本发明第四实施方式中双跨导半导体开关器件的结构示意图；
图9为本发明第五实施方式中双跨导半导体开关器件的结构示意图；
图10为本发明第六实施方式中双跨导半导体开关器件的结构示意图；
图11为本发明第七实施方式中双跨导半导体开关器件的结构示意图；
图12为本发明第八实施方式中双跨导半导体开关器件的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本实施方式中双跨导半导体开关器件为耗尽型GaN开关器件，包括：
衬底1；
位于衬底1上的应力缓冲层2；
位于应力缓冲层2上的半绝缘GaN层3；
位于半绝缘GaN层3上的n-GaN沟道层4；
位于n-GaN沟道层4上的AlGaN势垒层5；
位于n-GaN沟道层4和AlGaN势垒层5之间的二维电子气2DEG沟道9；
位于AlGaN势垒层5上源极区域和漏极区域的源极6和漏极7、以及位于源极区域和漏极区域之间栅极区域上的栅极8。
其制造方法包括：
提供一衬底1；
在衬底1上外延生长应力缓冲层2；
在应力缓冲层2上外延生长半绝缘GaN层3；
在半绝缘GaN层3上外延生长n-GaN沟道层4；
在n-GaN沟道层4上外延生长AlGaN势垒层5；
在AlGaN势垒层5上源极区域和漏极区域分别形成源极6和漏极7，在源极区域和漏极区域之间栅极区域上形成栅极8。
其中，应力缓冲层2、半绝缘GaN层3、n-GaN沟道层4和AlGaN势垒层5通过MOCVD(金属有机化合物化学气相沉积)或MBE(分子束外延)方法外延生长；源极6和漏极7分别通过在AlGaN势垒层5上源极区域和漏极区域上蒸发欧姆接触金属形成，栅极8通过在AlGaN势垒层5上栅极区域上蒸发栅极金属形成；应力缓冲层2为氮化物；二维电子气2DEG沟道9是在AlGaN势垒层5与n-GaN沟道层4的界面因自发极化和压电极化效应产生的。
本实施方式中通过设置半绝缘GaN层,n-GaN沟道层和n-GaN上的AlGaN势垒层，由极化效应（包括自发极化和压电极化）在AlGaN和n-GaN的界面，即在n-GaN沟道层上方形成高浓度的二维电子气（2DEG，图5中虚线）。当GaN器件栅上加的电压大于其阈值电压，漏端相对源端加一定的正电压时，2DEG沟道中会形成较大的导通电流。当栅上加负偏压，2DEG沟道中的电子会被耗尽，在常规器件中当二维电子气完全被耗尽时器件将如图3所示迅速关断。而在2DEG沟道下加入n-GaN层时，在2DEG完全耗尽后，n-GaN沟道层被部分耗尽，器件仍保持一定的电流（比如1～2mA）。此时，该器件处于完全关断与完全开启之间的一个低跨导态区间。要使器件完全关断，则需要在栅上进一步加更负的电压，如图4所示。在高压TBU实行浪涌保护过程中，漏极高压耦合到栅极使栅电压波动时，处于这一低跨导状态的GaN开关器件的电流不会急剧增长，从而解决高压浪涌引起的GaN高压开关器件失效的问题。
参图6所示为本发明第二实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第一实施方式的器件结构大致相同，不同之处在于，栅极8下方的栅极区域上增加了介质层10，形成了MISHEMT结构，介质层10一般为Si3N4或其它介质层。
参图7所示为本发明第三实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第一实施方式的器件结构大致相同，不同之处在于，n-GaN沟道层4和AlGaN势垒层5之间还外延生长了AlN插入层11。
因为AlN的禁带宽度非常高，可以更有效地将电子限制在AlGaN/GaN异质结势井中，提高了二维电子气的浓度；AlN插入层11还将n-GaN沟道层4与AlGaN势垒层5隔离开，减小了势垒层对电子的散射效应，从而提高电子的迁移率，减小器件导通电阻。
参图8所示为本发明第四实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第二实施方式的器件结构大致相同，不同之处在于，n-GaN沟道层4和AlGaN势垒层5之间还外延生长了AlN插入层11。
参图9所示为本发明第五实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第一实施方式的器件结构大致相同，不同之处在于，AlGaN势垒层5上外延设有GaN冒层12。
由于AlGaN势垒层材料表面的缺陷和表面态密度较大，会俘获很多电子，会对沟道中的二维电子气产生影响，降低器件特性及可靠性。通过在氮化物势垒层5表面生长一层GaN冒层12作为保护层可以有效减小势垒层材料表面的缺陷和表面态对器件特性的影响。在其他实施方式中冒层还可以设置为其他氮化物。
参图10所示为本发明第六实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第二实施方式的器件结构大致相同，不同之处在于，AlGaN势垒层5上外延设有GaN冒层12。
参图11所示为本发明第七实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第三实施方式的器件结构大致相同，不同之处在于，AlGaN势垒层5上外延设有GaN冒层12。
参图12所示为本发明第八实施方式中双跨导半导体开关器件的结构示意图。该实施方式与第四实施方式的器件结构大致相同，不同之处在于，AlGaN势垒层5上外延设有GaN冒层12。
由以上实施方式可以看出，本发明双跨导半导体开关器件及其制造方法通过在半绝缘GaN层与AlGaN势垒层之间设置一定厚度（大概10nm至1000nm）和n型掺杂浓度（大概1016cm-3至1019cm-3）的n-GaN沟道层，使其在开态和关态之间引入一段低跨导的状态，并且在一个比较大的栅压范围内保持1～2mA的沟道电流，此时，该器件处于完全关断与完全开启之间的一个低跨导态区间。在高压TBU实行浪涌保护过程中，漏极高压耦合到栅极使栅电压波动时，处于这一低跨导状态的GaN开关器件的电流不会急剧增长，从而解决高压浪涌引起的GaN高压开关器件失效的问题。
进一步地，在器件中设置AlN插入层。因为AlN的禁带宽度非常高，可以更有效地将电子限制在AlGaN/GaN异质结势井中，提高了二维电子气的浓度；AlN插入层还将n-GaN沟道层与AlGaN势垒层隔离开，减小了势垒层对电子的散射效应，从而提高电子的迁移率，减小器件导通电阻。
再进一步地，在器件中设置GaN冒层。由于AlGaN势垒层材料表面的缺陷和表面态密度较大，会俘获很多电子，会对沟道中的二维电子气产生影响，影响器件导通特性及可靠性。通过在AlGaN势垒层表面生长一层GaN冒层作为保护层可以有效减小势垒层材料表面的缺陷和表面态对器件特性的影响。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种双跨导半导体开关器件，其特征在于，所述器件包括：
衬底；
位于所述衬底上的应力缓冲层；
位于所述应力缓冲层上的半绝缘GaN层；
位于所述半绝缘GaN层上的n-GaN沟道层，所述n-GaN沟道层为n型掺杂，且n-GaN沟道层的厚度为10nm至1000nm，掺杂浓度在1016cm-3和1019cm-3之间；
位于所述n-GaN沟道层上的AlGaN势垒层，所述n-GaN沟道层和AlGaN势垒层之间产生有二维电子气2DEG沟道；
位于所述AlGaN势垒层上源极区域和漏极区域的源极和漏极、以及位于所述源极区域和漏极区域之间栅极区域上的栅极；
在所述2DEG沟道完全耗尽，n-GaN沟道层被部分耗尽后，所述双跨导半导体开关器件仍能保持有电流。
2.根据权利要求1所述的器件，其特征在于，所述栅极区域上设有介质层，栅极位于所述介质层上。
3.根据权利要求1所述的器件，其特征在于，所述n-GaN沟道层和AlGaN势垒层之间设有AlN插入层。
4.根据权利要求2所述的器件，其特征在于，所述n-GaN沟道层和AlGaN势垒层之间设有AlN插入层。
5.根据权利要求1～4中任意一项所述的器件，其特征在于，所述AlGaN势垒层上外延设有GaN冒层。
6.一种如权利要求1所述双跨导半导体开关器件的制造方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上外延生长应力缓冲层；
在所述应力缓冲层上外延生长半绝缘GaN层；
在所述半绝缘GaN层上外延生长n-GaN沟道层，所述n-GaN沟道层为n型掺杂，且n-GaN沟道层的厚度为10nm至1000nm，掺杂浓度在1016cm-3和1019cm-3之间；
在所述n-GaN沟道层上外延生长AlGaN势垒层，所述n-GaN沟道层和AlGaN势垒层之间产生有二维电子气2DEG沟道；
在所述AlGaN势垒层上源极区域和漏极区域分别形成源极和漏极，在所述源极区域和漏极区域之间栅极区域上形成栅极；
在所述2DEG沟道完全耗尽，n-GaN沟道层被部分耗尽后，所述双跨导半导体开关器件仍能保持有电流。
7.根据权利要求6所述的方法，其特征在于，所述应力缓冲层、半绝缘GaN层、n-GaN沟道层和AlGaN势垒层通过MOCVD或MBE方法外延生长。
8.根据权利要求6所述的方法，其特征在于，所述源极和漏极分别通过在源极区域和漏极区域上蒸发欧姆接触金属形成，栅极通过在栅极区域上蒸发栅极金属形成。
CN201310302600.9A 2013-07-16 2013-07-16 双跨导半导体开关器件及其制造方法 Active CN103337520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310302600.9A CN103337520B (zh) 2013-07-16 2013-07-16 双跨导半导体开关器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310302600.9A CN103337520B (zh) 2013-07-16 2013-07-16 双跨导半导体开关器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103337520A CN103337520A (zh) 2013-10-02
CN103337520B true CN103337520B (zh) 2017-02-08

Family

ID=49245654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310302600.9A Active CN103337520B (zh) 2013-07-16 2013-07-16 双跨导半导体开关器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103337520B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531015B (zh) * 2020-12-02 2023-09-22 北京大学东莞光电研究院 低损耗氮化镓射频材料外延结构及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403349A (zh) * 2011-11-18 2012-04-04 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物mishemt器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403349A (zh) * 2011-11-18 2012-04-04 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物mishemt器件

Also Published As

Publication number Publication date
CN103337520A (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
CN104521000B (zh) 具有可调的高栅极‑源极额定电压的iii族氮化物增强型晶体管
US10062775B2 (en) GaN-based power electronic device and method for manufacturing the same
US8766275B2 (en) Composite semiconductor device
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
CN1943035B (zh) GaN系半导体装置
US8890212B2 (en) Normally-off high electron mobility transistor
JP2014504013A (ja) 背面アイソレーションを有する半導体デバイス
CN104134659A (zh) 能够进行雪崩能量处理的iii族氮化物晶体管
JP2008288474A (ja) ヘテロ接合電界効果トランジスタ
CN105229792B (zh) Iii族氮化物晶体管布局
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
Lee et al. Characterizations of enhancement-mode double heterostructure GaN HEMTs with gate field plates
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
CN113161345A (zh) 一种新型的GaN基ESD防护电路
CN112185959A (zh) 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
Fujii et al. High on/off ratio in enhancement-mode AlxGa1-xN/GaN junction heterostructure field-effect transistors with p-type GaN gate contact
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
CN103337520B (zh) 双跨导半导体开关器件及其制造方法
JP2000208760A (ja) 電界効果トランジスタ
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN104916678A (zh) 半导体装置
TWI790291B (zh) 半導體功率元件
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity
CN214898452U (zh) 一种GaN HEMT器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JIEXINWEI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: SUZHOU DYNAX SEMICONDUCTOR INC.

Effective date: 20140918

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215300 SUZHOU, JIANGSU PROVINCE TO: 215123 SUZHOU, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20140918

Address after: 215123 Jiangsu Province, Suzhou City Industrial Park Jinji Lake Road No. 99 Suzhou City North 23 nano building room 214

Applicant after: Suzhou Jiexinwei Semiconductor Technology Co., Ltd.

Address before: 215300 Kunshan City, Jiangsu province high tech Zone, Feng Feng Road, No. 18, No.

Applicant before: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant