CN113161345A - 一种新型的GaN基ESD防护电路 - Google Patents
一种新型的GaN基ESD防护电路 Download PDFInfo
- Publication number
- CN113161345A CN113161345A CN202110265205.2A CN202110265205A CN113161345A CN 113161345 A CN113161345 A CN 113161345A CN 202110265205 A CN202110265205 A CN 202110265205A CN 113161345 A CN113161345 A CN 113161345A
- Authority
- CN
- China
- Prior art keywords
- gan
- protection circuit
- diode group
- hemt device
- gan hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Abstract
本发明属于半导体器件及集成电路技术领域,具体的说是涉及一种GaN基ESD防护电路。与常规的由二极管组组成的ESD防护电路不同的是,本发明基于增强型p‑GaN HEMT器件,GaN基触发二极管组,限流电阻组成ESD防护电路。本发明利用增强型p‑GaN HEMT器件的栅极与源极同电位时,能够反向导通的能力,从而实现二极管组防护电路所不具备的双向防护功能。同时,在相同的防护等级下,该发明与二极管组防护电路相比能够降低漏电流,从而降低由漏电流引起的功耗。另外,由于该发明制备过程与增强型p‑GaN HEMTs工艺兼容,能够大幅降低与被防护器件集成时的制备工艺难度。该发明适用于增强型p‑GaNHEMTs栅极防护,GaN射频功率放大器的输入输出端口等电路。
Description
技术领域
本发明属于半导体器件及集成电路技术领域,具体涉及一种新型的GaN基ESD防护电路。
背景技术
氮化镓(GaN)是第三代宽禁带半导体材料代表,受到各国研究人员的广泛关注。GaN 材料具有禁带宽度大、饱和电子漂移速度高、介电常数小及良好的化学稳定性等特点,因此, GaN基HEMT器件与Si基器件相比,具有较低的导通电阻、较小寄生电容、较高的击穿电压等优良性能,可以满足下一代系统对半导体器件更大功率、更小体积、更高频率的应用需求。
然而,传统的基于AlGaN/GaN异质结器件由于存在自发极化和压电极化效应形成天然的二维电子气导电沟道,为耗尽型器件。但是由于耗尽型器件会增大应用时驱动电路设计的复杂性和可靠性,因此需要增强型的GaN器件来满足应用需求。目前几种常用的增强型技术中, p-GaN增强型器件已经实现商业化。p-GaN HEMT器件的实现方法为在栅极区域外延一层p 型GaN层,p-GaN与AlGaN/GaN异质结形成类PiN结构,类二极管结构中内建电场能够抵消AlGaN/GaN异质结中自发极化和压电极化产生的电场作用,从而能够耗尽栅极下方的二维电子气,从而使得器件具有常关型特性。由于p-GaN HEMTs器件特有的Metal/p-GaN/AlGaN 栅极结构限制了栅极工作电压范围,当前常见的p-GaN HEMTs器件栅极的工作电压范围约为 -4~6V。同时,在实际应用中,为了降低器件工作时的导通电阻,栅极工作电压一般在5V左右,这就导致p-GaN HEMT器件在工作时的安全电压范围很低。另外,由于p-GaN HEMT 器件栅极Metal/p-GaN结部分为肖特基接触,当栅极施加正压时Metal/p-GaN结部分反偏,所以在p-GaN HEMTs栅极施加高压时,栅极极易击穿导致器件失效。
根据前期研究结果表明,p-GaN HEMTs栅极与源极之间在基于HBM模型的ESD可靠性测试中,失效电压仅200~400V,远低于2000V的工业标准。因此急需一种栅极防护器件,为p-GaN型器件栅极提供防护,来提高p-GaN HEMTs器件的栅极防护能力。
Zhixin Wang等人在2013年报道了一种ESD保护方案,如图1所示。该方案是基于传统的GaN耗尽型HEMT器件,另外包括触发二极管组,夹断二极管组和限流电阻组成。夹断二极管组用于在被保护电路正常工作时,使ESD保护电路处于关断状态,同时起到降低漏电流的作用。触发二极管组用于在ESD发生时触发保护。该型ESD保护方案相比于单一的二极管组能够提供更大的保护电压等级,同时大幅度的降低了漏电流。但是由于,夹断二极管组的存在,该型保护方案仅能提供单向的防护,无法提供双向保护。而且由于夹断二极管组的存在,增大了ESD保护芯片的面积。
发明内容
本发明在于克服前述ESD防护技术的不足,提供一种具备双向防护能力,防护电压在 4~6V,防护电压等级更高,芯片面积相对于耗尽型GaN基HEMT器件更小,且漏电流更小的GaN基ESD防护电路方案。
本发明的技术方案为:
一种新型的GaN基ESD防护电路,其特征在于,包括作为主功率器件的第一增强型p-GaN HEMT器件、作为触发器件的第二增强型p-GaN HEMT器件、限流电阻和触发二极管组;所述限流电阻的一端与第一增强型p-GaN HEMT器件的栅极连接,限流电阻的另一端与第一增强型p-GaN HEMT器件的源极连接;触发二极管组由多个二极管串联构成,触发二极管组的阴极与第一增强型p-GaN HEMT器件的栅极连接,触发二极管组的阳极与第一增强型p-GaN HEMT器件的漏极连接;触发二极管组与第一增强型p-GaN HEMT器件漏极的连接点与第二增强型p-GaN HEMT器件的栅极连接;第二增强型p-GaN HEMT器件的源极与限流电阻的另一端连接。
进一步的,所述第一增强型p-GaN HEMT器件和第二增强型p-GaN HEMT器件的栅极金属与p-GaN层接触为欧姆接触或者肖特基接触。
进一步的,所述触发二极管组中的二极管为常关型横向场控功率二极管或者GaN基肖特基二极管。
触发二极管组中,当二极管采用横向场控二极管制作时,二极管中制作环节与增强型 p-GaN HEMT器件采用相同的工艺流程制作,即与增强型p-GaN器件一样制作出栅极、源极、漏极,然后将栅极与源极连接作为横向场控二极管的阳极,漏极作为横向场控二极管的阴极。
进一步的,所述触发二极管中二极管的数量为3-10个。
本发明的有益效果为:本发明利用增强型p-GaN HEMT器件的栅极与源极同电位时,能够反向导通的能力,从而实现二极管组防护电路所不具备的双向防护功能。同时,在相同的防护等级下,该发明与二极管组防护电路相比能够降低漏电流,从而降低由漏电流引起的功耗。另外,由于该发明制备过程与增强型p-GaN HEMTs工艺兼容,能够大幅降低与被防护器件集成时的制备工艺难度。该发明适用于增强型p-GaN HEMTs栅极防护,GaN射频功率放大器的输入输出端口等电路。
附图说明
图1为基于GaN耗尽型HEMT器件的ESD防护电路及等效电路;(a)为HEMT器件, (b)为等效电路。
图2为本发明提出的新型GaN基ESD防护电路。
图3为本发明的新型的GaN基ESD防护器件防护工作原理。(a)正向防护时电流路径; (b)反向防护时电流路径。
图4为本发明的新型ESD防护器件基于GaN基耗尽型器件的I-V曲线对比。
具体实施方式
下面结合附图对本发明进行详细描述。
如图2所示,本发明由增强型p-GaN HEMT器件,限流电阻和触发二极管组组成。其中 p-GaN增强型器件栅极为欧姆接触型,触发二极管组为4个常关型的场控功率二极管。场控二极管可以看作为p-GaN HEMT栅极与漏极短接在一起,然后在漏极施加电压,当漏极施加的电压超过阈值电压VTH后,栅极下方沟道开启,而后漏极电流随着施加的漏极电流的增大而增大,该种工作模式下,与二极管的工作特性一致,所以也称作常关型场控功率二极管。由上述元件组成的防护电路与被防护器件连接时,p-GaN HEMT器件漏极端作为防护器件的阳极接在被防护器件工作时的高电压侧,p-GaN HEMT器件源极作为防护器件的阴极接在被防护器件工作时的低电压侧。例如,该GaN基防护电路作为增强型p-GaN HEMTs功率器件栅极源极两端的防护器件时,Anode端接p-GaN HEMT栅极,Cathode端接p-GaN HEMT源极,如图3所示。
该发明所述的GaN基ESD防护电路的工作原理为:
当被保护器件处于正常工作状态时,工作电压低于防护器件的开启电压,防护器件处于关断状态。例如当该型防护器件用作p-GaN HEMT功率器件的栅极源极防护器件时,记为 VGop。二极管组中,每个二极管器件开启电压记为VTd,p-GaN HEMT器件的阈值电压记为VT。此时,工作电压低于防护电路的开启电压,如公式1所示,
VGop<4VTd+VT (1)
此时防护电路未开启。
该发明利用增强型p-GaN的栅极与源极同电位时,能够反向导通的能力,从而实现二极管组防护电路所不具备的双向防护功能。当ESD情况发生时,如图3(a)所示情况一,此时 Cathode端口为低压侧,Anode端口为高压侧。当被防护器件两端电压VG>4VTd+VT时,ESD防护电路触发。此时,p-GaN HEMT器件栅极电压超过阈值电压,栅极下方2DEG沟道开启,形成从p-GaN器件漏极到源极的导电沟道。因为导电沟道导通电阻较低,所以当ESD防护电路触发开启之后,泄放电流主要流经p-GaN HEMT器件导电沟道path 1。另外由于p-GaN HEMT栅极为欧姆接触,当p-GaN/AlGaN结电压超过阈值电压时,也可形成导电路径path2。此额外的电流泄放路径能进一步增加电流泄放能力,提升该型防护器件的防护电压水平。另外,该型防护电路可以增减触发二极管组中二极管的个数来调节触发电压大小。
如图3(b)所示情况二时,此时Cathode端口为高压侧,Anode端口为低压侧。当Cathode 侧电压低于p-GaN HEMT器件反向导通阈值电压时VTR(VTR≈VT)时,p-GaN HEMT处于关断状态,该防护器件未被触发。当Cathode侧电压高于VTR时,在p-GaN HEMT器件源漏两端由于限流电阻的存在,p-GaN HEMT栅极电压跟随源极电压提高并超过VTR,此时栅极下方2DEG沟道开启,从而在源漏两端形成电流泄放通路。由于current limit电阻的存在,电流无法有效地从欧姆栅极进行泄放,所以在该种情况下,电流主要通过p-GaN HEMT的2DEG 导电沟道进行泄放电流。该发明与二极管组防护电路相比能够降低漏电流,从而降低由漏电流引起的功耗。由于该发明制备过程与增强型工艺兼容,能够大幅降低与被防护器件集成时的制备工艺难度。
此外,该GaN基ESD防护电路用作增强型p-GaN HEMT功率器件栅极源极防护时,不仅可以为GaN HEMT器件的ESD电压防护,也可为增强型功率器件在开启关断时由于寄生参数引起的栅极电压过冲提供防护,从而进一步提高增强型p-GaN HEMT功率器件在实际应用时的可靠性。另外,该GaN基ESD防护电路也可用于RF功率放大器的输入输出端的防护。
Claims (4)
1.一种新型的GaN基ESD防护电路,其特征在于,包括作为主功率器件的第一增强型p-GaN HEMT器件、作为触发器件的第二增强型p-GaN HEMT器件、限流电阻和触发二极管组;所述限流电阻的一端与第一增强型p-GaN HEMT器件的栅极连接,限流电阻的另一端与第一增强型p-GaN HEMT器件的源极连接;触发二极管组由多个二极管串联构成,触发二极管组的阴极与第一增强型p-GaN HEMT器件的栅极连接,触发二极管组的阳极与第一增强型p-GaNHEMT器件的漏极连接;触发二极管组与第一增强型p-GaN HEMT器件漏极的连接点与第二增强型p-GaN HEMT器件的栅极连接;第二增强型p-GaN HEMT器件的源极与限流电阻的另一端连接。
2.根据权利要求1所述的一种新型的GaN基ESD防护电路,其特征在于,所述第一增强型p-GaN HEMT器件和第二增强型p-GaN HEMT器件的栅极金属与p-GaN层接触为欧姆接触或者肖特基接触。
3.根据权利要求1所述的一种新型的GaN基ESD防护电路,其特征在于,所述触发二极管组中的二极管为常关型横向场控功率二极管或者GaN基肖特基二极管。
4.根据权利要求3所述的一种新型的GaN基ESD防护电路,其特征在于,所述触发二极管中二极管的数量为3-10个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110265205.2A CN113161345A (zh) | 2021-03-11 | 2021-03-11 | 一种新型的GaN基ESD防护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110265205.2A CN113161345A (zh) | 2021-03-11 | 2021-03-11 | 一种新型的GaN基ESD防护电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113161345A true CN113161345A (zh) | 2021-07-23 |
Family
ID=76886624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110265205.2A Pending CN113161345A (zh) | 2021-03-11 | 2021-03-11 | 一种新型的GaN基ESD防护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113161345A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809067A (zh) * | 2021-11-16 | 2021-12-17 | 芯众享(成都)微电子有限公司 | 一种带有片内栅极回跳保护的常关型hmet器件 |
CN114256822A (zh) * | 2021-12-21 | 2022-03-29 | 电子科技大学 | 一种新型的GaN基ESD保护电路 |
CN114267734A (zh) * | 2021-12-28 | 2022-04-01 | 东南大学 | 一种抗静电释放冲击的异质结半导体器件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080080108A1 (en) * | 2006-10-02 | 2008-04-03 | Win Semiconductor Corp. | On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology |
US20160372920A1 (en) * | 2015-06-18 | 2016-12-22 | Navitas Semiconductor, Inc. | Integrated esd protection circuits in gan |
US20180026029A1 (en) * | 2016-07-21 | 2018-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated ESD Protection Circuit for GaN Based Device |
CN208127877U (zh) * | 2018-02-09 | 2018-11-20 | 苏州容芯微电子有限公司 | 一种基于增强型phemt的esd保护电路 |
US20200335493A1 (en) * | 2017-07-14 | 2020-10-22 | Cambridge Enterprise Limited | Power semiconductor device with an auxiliary gate structure |
-
2021
- 2021-03-11 CN CN202110265205.2A patent/CN113161345A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080080108A1 (en) * | 2006-10-02 | 2008-04-03 | Win Semiconductor Corp. | On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology |
US20160372920A1 (en) * | 2015-06-18 | 2016-12-22 | Navitas Semiconductor, Inc. | Integrated esd protection circuits in gan |
US20180026029A1 (en) * | 2016-07-21 | 2018-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated ESD Protection Circuit for GaN Based Device |
US20200335493A1 (en) * | 2017-07-14 | 2020-10-22 | Cambridge Enterprise Limited | Power semiconductor device with an auxiliary gate structure |
CN208127877U (zh) * | 2018-02-09 | 2018-11-20 | 苏州容芯微电子有限公司 | 一种基于增强型phemt的esd保护电路 |
Non-Patent Citations (2)
Title |
---|
C. ZHOU等: "On-Chip Gate ESD Protection for AlGaN/GaN EMode Power HEMT Delivering >2kV HBM ESD Capability", 《2019 IEEE 7TH WORKSHOP ON WIDE BANDGAP POWER DEVICES AND APPLICATIONS》 * |
张波等: "《功率半导体器件电场优化技术》", 31 December 2015 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809067A (zh) * | 2021-11-16 | 2021-12-17 | 芯众享(成都)微电子有限公司 | 一种带有片内栅极回跳保护的常关型hmet器件 |
CN114256822A (zh) * | 2021-12-21 | 2022-03-29 | 电子科技大学 | 一种新型的GaN基ESD保护电路 |
CN114256822B (zh) * | 2021-12-21 | 2024-05-07 | 电子科技大学 | 一种GaN基ESD保护电路 |
CN114267734A (zh) * | 2021-12-28 | 2022-04-01 | 东南大学 | 一种抗静电释放冲击的异质结半导体器件 |
CN114267734B (zh) * | 2021-12-28 | 2023-03-31 | 东南大学 | 一种抗静电释放冲击的异质结半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11404565B2 (en) | Power semiconductor device with an auxiliary gate structure | |
JP5548909B2 (ja) | 窒化物系半導体装置 | |
US9431391B2 (en) | Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage | |
CN104395993B (zh) | 半导体装置 | |
US8766275B2 (en) | Composite semiconductor device | |
CN113161345A (zh) | 一种新型的GaN基ESD防护电路 | |
US11322606B2 (en) | Heterojunction semiconductor device having high blocking capability | |
US8772836B2 (en) | Semiconductor device | |
US20140138704A1 (en) | Semiconductor device | |
US20140327010A1 (en) | Avalanche energy handling capable iii-nitride transistors | |
US11955478B2 (en) | Power semiconductor device with an auxiliary gate structure | |
JPWO2010021099A1 (ja) | 電界効果トランジスタ | |
US9300223B2 (en) | Rectifying circuit and semiconductor device | |
US10505032B2 (en) | Semiconductor device with III-nitride channel region and silicon carbide drift region | |
CN113394285A (zh) | 一种具有ESD栅极防护的p-GaN HEMT器件 | |
CN103311240A (zh) | 用于化合物半导体场效应晶体管的过电压保护器件 | |
CN106373996B (zh) | 半导体装置 | |
CN214898452U (zh) | 一种GaN HEMT器件 | |
CN114864687A (zh) | 一种集成自反馈栅控制结构的氮化镓功率半导体器件 | |
US11476325B2 (en) | Semiconductor device | |
CN115241184A (zh) | 一种静电泄放自保护的p-GaN栅极结构增强型GaN HEMT器件 | |
CN114256822B (zh) | 一种GaN基ESD保护电路 | |
CN113611742A (zh) | 一种集成肖特基管的GaN功率器件 | |
CN114301044B (zh) | 一种基于ⅲ族氮化物的esd保护电路 | |
CN215378446U (zh) | 一种p-GaN器件的片内过压保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210723 |