CN114301044B

CN114301044B - 一种基于ⅲ族氮化物的esd保护电路

Info

Publication number: CN114301044B
Application number: CN202111574397.1A
Authority: CN
Inventors: 周琦; 邓超; 周春华; 王凯弟; 熊琦; 王守一; 党其亮; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2021-12-21
Filing date: 2021-12-21
Publication date: 2022-10-04
Anticipated expiration: 2041-12-21
Also published as: CN114301044A

Abstract

本文涉及一种基于Ⅲ族氮化物的静电放电(ESD)保护电路解决方案。所述ESD保护电路包含二极管、第一晶体管、第二晶体管、第一限流电阻和第二限流电阻。所述的二极管为N个二极管串联，其一个二极管的阳极电连接到另一个二极管的阴极；所述的第一Ⅲ族氮化物晶体管，其漏极具有电连接到所述串联的二极管的阴极，及其漏极具有电连接到第一限流电阻的一端；所述的第一Ⅲ族氮化物晶体管，其栅极具有电连接到所述的第二Ⅲ族氮化物晶体管的源极，及其栅极具有电连接到所述第二限流电阻的一端；所述的第一Ⅲ族氮化物晶体管，其源极具有电连接到所述第二限流电阻的另一端；所述的第二Ⅲ族氮化物晶体管，其漏极具有电连接到第一限流电阻的另一端；所述的第二Ⅲ族氮化物晶体管，其栅极具有电连接到所述串联的二极管的阳极。

Description

一种基于Ⅲ族氮化物的ESD保护电路

技术领域

本发明属于半导体器件及集成电路技术领域，具体涉及一种基于Ⅲ族氮化物的新型静电放电(ESD)保护电路。

背景技术

包含直接带隙半导体的组件(例如，包含Ⅲ-Ⅴ族材料或Ⅲ-Ⅴ族化合物(类别：Ⅲ-Ⅴ化合物)的半导体组件)可归因于其特性而在多种条件下或在多种环境中(例如，在不同电压和频率下)操作或工作。

半导体组件可包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)或其类似者。

发明内容

本发明在提供了一种具有双向保护的能力，正向防护电压在6～10V之间，反向防护电压在-2V，防护电压等级更高，且触发电压可控，漏电流更小更稳定，使芯片面积相对更小的新型的基于Ⅲ族氮化物的ESD保护电路。

本发明的技术方案为：一种基于Ⅲ族氮化物的ESD保护电路，如图1中的110所示，其特征在于，包括为功率器件的第一Ⅲ族氮化物晶体管组成的电路通路作为静电泄放电路；由N个串联的二极管组成的电路作为次级触发电路，由第二Ⅲ族氮化物晶体管、第一限流电阻和第二限流电阻组成的电路作为主触发电路。所述的第一Ⅲ族氮化物晶体管的漏端与第一限流电阻一端和第二Ⅲ族氮化物晶体管的漏端及串联的二极管的阴极连接在一起共同组成该电路的第一输入端，第一输入端为正向输入端，该输入端作为阳极连接到被保护器件高侧电压的输入端或被电路高侧电压的输入端；所述的第一Ⅲ族氮化物晶体管的源端与第二限流电阻的一端连接到一起组成该电路的第二输入端，第一输入端为负向输入端，该输入端作为阴极连接到被保护器件低侧电压的输入端或被电路低侧电压的输入端；所述的第一Ⅲ族氮化物晶体管的栅端与串联的二极管的阳极连接。

进一步的，被保护电路为Ⅲ族氮化集成电路。

进一步的，所述的触发电路中的限流电阻可以采用Ⅲ族氮化物晶体管相同的工艺流程形成的电阻，也可以是由金属形成的。

进一步的，所述的触发电路中的二极管可以为肖特基二极管。

进一步的，所述的触发电路中的二极管可以采用N个串联的Ⅲ族氮化物晶体管通过将栅源短接的方式实现，其中N大于等于2，其中二极管可以采用Ⅲ族氮化物晶体管相同的工艺流程形成的二极管，如图5。

本发明的有益效果：本发明利用Ⅲ族氮化物晶体管的栅极与源极同电位时，能够反向导通的能力，从而实现二极管组防护电路所不具备的双向防护功能。其次，第一限流电阻与第二限流电阻的总和能决定漏电流的大小；在总和确定的情况下，第一限流电阻与第二限流电阻的比值大小能够触发电压。同时，在相同的防护等级下，本发明与二极管组防护电路相比能够降低漏电流，从而降低由漏电流引起的功耗。另外，由于本发明制备过程与Ⅲ族氮化物晶体管工艺兼容，能够大幅降低与被防护器件集成时的制备工艺难度。本发明适用于Ⅲ族氮化物晶体管栅极防护，Ⅲ族氮化物射频功率放大器和Ⅲ族氮化物单片集成电路的输入输出端口等电路。

附图说明

图1为本发明提出的基于Ⅲ族氮化物的新型的ESD防护电路。

图2为本发明提出的基于Ⅲ族氮化物的新型ESD的防护电路保护器件正向ESD电流泄放路径。

图3为本发明提出的基于Ⅲ族氮化物的新型ESD的ESD防护电路保护器件正向ESD电流泄放路径。

图4为本发明提出的基于Ⅲ族氮化物的新型ESD的基ESD防护电路保护电路IC。

图5为触发电路中的二极管采用N个串联的Ⅲ族氮化物晶体管通过将栅源短接的方式实现。

具体实施方式

下面结合附图对本发明进行详细描述。

如图1所示，本发明电子器件包含第一Ⅲ族氮化物晶体管和静电放电ESD保护电路。所述ESD保护电路包含二极管、第二晶体管、第三晶体管、第一限流电阻和第二限流电阻。其中Ⅲ族氮化物晶体管器件的栅极为欧姆接触型或肖特基接触型，第一电限流阻和第二限流电阻可以采用Ⅲ族氮化物晶体管相同的工艺流程形成电阻，也可以是由金属形成的。由上述元件组成的防护电路与被防护器件连接时，第一Ⅲ族氮化物晶体管的漏极端作为防护器件的阳极接在被防护器件工作时的高电压侧，第一Ⅲ族氮化物晶体管的源极作为防护器件的阴极接在被防护器件工作时的低电压侧。例如，该防护电路作为增强型p-GaNHEMTs功率器件Q4栅极源极两端的防护器件时，Anode端增强型p-GaN HEMTs功率器件Q4栅极，Cathode端接增强型p-GaN HEMTs功率器件Q4源极，如图2所示，其中120为图1的110。由上述元件组成的防护电路与被防护电路连接时，该防护电路作为电路输入端的防护，Anode端接电路的一个高侧输入端，Cathode端接电路的一个低侧输入端，其等效图如图3所示，其中130为图1的110。

本发明所述的GaN基ESD防护电路的工作原理为:

当被保护器件处于正常工作状态时，工作电压低于防护器件的开启电压，防护器件处于关断状态。例如当该型防护器件用作p-GaN HEMT功率器件的栅极源极防护器件时，设防护器件的栅极工作电压为Vo，Ⅲ族氮化物晶体管的阈值电压为Vt。此时主泄放电流的第一Ⅲ族氮化物晶体管的栅极电压低于其阈值电压Vt，如公式所示，此时防护电路未开启，其中N二极管的数量。

V_t>[(V_o-(N+1)*V_t)/(R₁+R₂)]*R₂ (1)

本发明利用增强型p-GaN HEMT的栅极与源极同电位时,能够反向导通的能力，从而实现二极管组防护电路所不具备的双向防护功能。当ESD情况发生时，如图2所示情况一,此时Cathode端口为低压侧，Anode端口为高压侧。当被防护器件两端电压满足关系V_t>[(V_o-(N+1)*V_t)/(R₁+R₂)]*R₂时ESD防护电路触发。此时，第一Ⅲ族氮化物晶体管的栅极电压超过阈值电压，形成第一Ⅲ族氮化物晶体管漏极到源极的导电沟道。因为ESD导电沟道导通电阻较低，所以当ESD防护电路触发开启之后，泄放电流主要流经第一Ⅲ族氮化物晶体管的器件导电沟道I2。另外由于触发电路也是一条电流导通通路，也可形成导电路径I3。此额外的电流泄放路径能进--步增加电流泄放能力,提升该型防护器件的防护电压水平。

如图3所示情况二时，此时Cathode端口为高压侧，Anode端口为低压侧。由于触发电路中二极管反偏，因此第二Ⅲ族氮化物晶体管的栅极电压均小于Vt，故该支路处于断开状态，进而Cathode端口为高压的高压降落在第一Ⅲ族氮化物晶体管的栅极。因此当Cathode侧电压第一Ⅲ族氮化物晶体管的反向导通阈值电压时Vtr(Vtr≈Vt)时，第一Ⅲ族氮化物晶体管的处于关断状态，该防护器件未被触发。当第一Ⅲ族氮化物晶体管的Vtr时，此时栅极下方2DEG沟道开启，从而在源漏两端形成电流泄放通路。由于第二Ⅲ族氮化物晶体管的关断，电流主要通过第一Ⅲ族氮化物晶体管的导电沟道进行ESD泄放电流。由于本发明制备过程与增强型工艺兼容，能够大幅降低与被防护器件集时的制备工艺难度。

此外，本发明的GaN基ESD防护电路用作Ⅲ族氮化物晶体管的栅极源极防护时,不仅可以为Ⅲ族氮化物晶体管的的ESD电压防护,也可为增强型功率器件在开启关断时由于寄生参数引起的栅极电压过冲提供防护，从而进一步提高Ⅲ族氮化物晶体管在实际应用时的可靠性。另外，该Ⅲ族氮化物ESD防护电路，可以用于射频(RF)功率放大器的输入输出端的防护，全集成Ⅲ族氮化物晶体管电路的输入输出端的防护。

Claims

1.一种基于Ⅲ族氮化物的ESD保护电路，其特征在于，包括第一Ⅲ族氮化物晶体管、第二Ⅲ族氮化物晶体管、二极管单元、第一限流电阻和第二限流电阻；其中，所述的二极管单元为N个二极管串联构成，二极管单元的阳极、第二Ⅲ族氮化物晶体管的漏极和第一限流电阻的一端构成电路的第一输入端，第二Ⅲ族氮化物晶体管的源极和第二限流电阻的一端连接构成电路的第二输入端，其中第一输入端为正输入端，第二输入端为负输入端；第一Ⅲ族氮化物晶体管的漏极接第一限流电阻的另一端，第一Ⅲ族氮化物晶体管的栅极接二极管单元的负极，第一Ⅲ族氮化物晶体管的源极接第二限流电阻的另一端和第二Ⅲ族氮化物晶体管的栅极；当在第一输入端施加正向电压时，在施加到所述二极管单元的电压等于或大于所述N个二极管的阈值电压的总和与所述第二Ⅲ族氮化物晶体管的阈值电压的总和的情况下，所述第二Ⅲ族氮化物晶体管导通，电流由所述第二Ⅲ族氮化物晶体管的漏极流出，经过第二限流电阻在第一Ⅲ族氮化物晶体管的栅极形成电压降；在第二限流电阻两端形成的电压大于所述第一Ⅲ族氮化物晶体管的阈值电压的情况下，经过所述第一Ⅲ族氮化物晶体管的漏极从第一Ⅲ族氮化物晶体管的源级排出电流；当在第二输入端施加正向电压时，述第二Ⅲ族氮化物晶体管关断，在施加电压大于第一Ⅲ族氮化物晶体管反向导通电压时在源漏两端形成电流泄放通路。

2.根据权利要求1所述的一种基于Ⅲ族氮化物的ESD保护电路，其特征在于，所述N是大于等于2的整数。

3.根据权利要求2所述的一种基于Ⅲ族氮化物的ESD保护电路，其特征在于，所述二极管单元中二极管的阈值电压小于0.3V。

4.根据权利要求1所述的一种基于Ⅲ族氮化物的ESD保护电路，其特征在于，所述第一Ⅲ族氮化物晶体管为功率器件。