JP5492238B2 - 低電圧デバイス保護付き高電圧複合半導体デバイス - Google Patents
低電圧デバイス保護付き高電圧複合半導体デバイス Download PDFInfo
- Publication number
- JP5492238B2 JP5492238B2 JP2012059454A JP2012059454A JP5492238B2 JP 5492238 B2 JP5492238 B2 JP 5492238B2 JP 2012059454 A JP2012059454 A JP 2012059454A JP 2012059454 A JP2012059454 A JP 2012059454A JP 5492238 B2 JP5492238 B2 JP 5492238B2
- Authority
- JP
- Japan
- Prior art keywords
- iii
- semiconductor device
- transistor
- output capacitance
- composite semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims description 133
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 230000015556 catabolic process Effects 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- YUWBVKYVJWNVLE-UHFFFAOYSA-N [N].[P] Chemical compound [N].[P] YUWBVKYVJWNVLE-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Description
背景
本願は、係属中の米国特許仮出願第６１／４５４７４３号、２０１１年３月２１日出願、発明の名称”III-Nitride Optimized Rugged Cascode Power Device”に基づいて優先権を主張する。この係属中の仮出願の開示は、その全文を参考文献として本明細書に含める。
本願は、係属中の米国特許仮出願第６１／４５４７４３号、２０１１年３月２１日出願、発明の名称”III-Nitride Optimized Rugged Cascode Power Device”に基づいて優先権を主張する。この係属中の仮出願の開示は、その全文を参考文献として本明細書に含める。
Ｉ．定義
本明細書で用いる「III族窒化物」または「III-窒化物」とは、窒素及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
本明細書で用いる「III族窒化物」または「III-窒化物」とは、窒素及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
また、本明細書で用いる「ＬＶデバイス」、「低電圧半導体デバイス」、「低電圧トランジスタ」等は、50ボルトまでの標準的電圧範囲を有する低電圧デバイスを称する。標準的電圧範囲は、約0〜50Vの低電圧（ＬＶ）、約50〜200Vの中電圧（ＭＶ）、約200〜1200Vの高電圧（ＨＶ）、及び約1200V以上の超高電圧（ＵＨＶ）を含む。このデバイスは、電界効果トランジスタ（ＦＥＴ）またはダイオード、あるいはＦＥＴとダイオードの組合せを形成するのに適したあらゆる半導体材料で構成することができる。適切な半導体材料は、IV族半導体材料、例えばシリコン、ひずみシリコン、SiGe、及びIII-As、III-P、III-窒化物、またはこれらの合金のいずれをも含むIII-V族材料である。
ＩＩ 背景技術
III-窒化物材料は半導体化合物であり、比較的広幅の直接バンドギャップを有し、強い圧電分極を有する可能性があり、高い破壊電界、高い飽和速度、及び二次元電子ガスの生成を可能にすることができる。その結果、III-窒化物材料は、多くの電力用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
III-窒化物材料は半導体化合物であり、比較的広幅の直接バンドギャップを有し、強い圧電分極を有する可能性があり、高い破壊電界、高い飽和速度、及び二次元電子ガスの生成を可能にすることができる。その結果、III-窒化物材料は、多くの電力用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
パワーデバイスのノーマリオフ特性が望ましいパワーマネージメント（電力管理）用途では、デプレッションモードIII-窒化物パワートランジスタを低電圧（ＬＶ）半導体デバイスとカスコード接続して、エンハンスメントモード複合パワーデバイスを形成することができる。しかし、こうした複合デバイスの実用性及び耐久性は、複合デバイス内に含まれるＬＶ半導体デバイスの特性に応じて制限され得る。例えば、複合半導体デバイスの耐久性は、ＬＶ半導体デバイスの降伏電圧によって制限され得る。こうした複合デバイスを、高い電圧スパイクが存在し得るパワーマネージメント（電力管理）システムに適したものとするためには、複合デバイスを、ＬＶデバイスの電圧保護を行うように構成すべきである。
本発明は、低電圧デバイスの保護付きの高電圧複合半導体デバイスに指向したものであり、実質的に、図面の少なくとも１つに示し、及び／またはこの図面に関連して説明し、特許請求の範囲により完全に記載している。
詳細な説明
以下の説明は、本発明の実施に関連する詳細な情報を含む。本発明は、本明細書に具体的に説明するのとは異なる方法で実施することができることは、当業者の認める所である。本願中の図面及びその詳細な説明は、好適な実施例に指向したものに過ぎない。特に断りのない限り、図面中では、同様の、あるいは対応する要素は、同様の、あるいは対応する参照番号で示すことがある。さらに、本願中の図面及び例示は一般に原寸に比例しておらず、そして、実際の相対寸法に相当することを意図していない。
以下の説明は、本発明の実施に関連する詳細な情報を含む。本発明は、本明細書に具体的に説明するのとは異なる方法で実施することができることは、当業者の認める所である。本願中の図面及びその詳細な説明は、好適な実施例に指向したものに過ぎない。特に断りのない限り、図面中では、同様の、あるいは対応する要素は、同様の、あるいは対応する参照番号で示すことがある。さらに、本願中の図面及び例示は一般に原寸に比例しておらず、そして、実際の相対寸法に相当することを意図していない。
III-窒化物材料は、例えば、窒化ガリウム(GaN)及びその合金、例えばアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、及びアルミニウムインジウム窒化ガリウム(AlInGaN)を含む。これらの材料は半導体化合物であり、比較的広幅の直接バンドギャップ及び強い圧電分極を有し、高い破壊電界、高い飽和速度、及び二次元電子ガス（２−ＤＥＧ：two-dimensional electron gas）の生成を可能にすることができる。その結果、上述したように、GaNのようなIII-窒化物材料は、多くのマイクロエレクトロニクス用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（パワーＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
さらに上述したように、パワーデバイスのノーマリオフ特性が要求されるパワーマネージメント（電力管理）用途では、デプレッションモードIII-窒化物デバイスを低電圧（ＬＶ）半導体デバイスとカスコード接続して、エンハンスメントモード複合パワーデバイスを形成することができる。しかし、こうした複合デバイスの実用性及び耐久性は、ノーマリオンIII-窒化物パワーデバイスとカスコード接続したＬＶ半導体デバイスの特性に応じて制限され得る。例えば、複合デバイスの耐久性は、ＬＶ半導体デバイスの降伏電圧によって制限され得る。こうした複合デバイスを、高い電圧スパイクが存在し得るパワーマネージメント（電力管理）システムに適したものとするためには、複合デバイスを、ＬＶデバイスの電圧保護を行うように構成すべきである。
さらに、パワーマネージメントシステム内での動作に適した実用的な複合デバイスを作製するためには、この複合デバイスは、１０年以上のような長年の信頼性ある動作を提供するように設計すべきである。しかし、こうした結果を達成するためには、上記カスコード接続したデバイス構成は、含まれるデバイスのサイズ、並びに、例えば降伏電圧及び出力キャパシタンスのようなデバイス特性に関する最適化を必要とし得る。
本願は、例えばシリコンで形成されたＬＶIV族半導体デバイスのような電圧保護されたデバイスを含む複合半導体デバイスに指向したものである。１つの実現によれば、複合半導体デバイスは、第１出力キャパシタンスを有するIII-窒化物パワートランジスタ、及びこのIII-窒化物パワートランジスタとカスコード接続された、第２出力キャパシタンスを有するＬＶデバイスを含むことができる。ＬＶデバイスと、例えばノーマリオンデバイスとすることのできるIII-窒化物パワートランジスタとのカスコード結合は、ノーマリオフ複合デバイスを形成するように実現することができる。本明細書に開示するように、この複合半導体デバイスは、第１出力キャパシタンス対第２出力キャパシタンスの比率が、III-窒化物パワートランジスタのドレイン電圧対ＬＶデバイスの降伏電圧に基づいて設定されて、ＬＶデバイスの電圧保護を行うように構成することができる。
図１を参照すれば、図１は、複合半導体デバイスの１つの好適な実現を示す。図１に示すように、複合半導体デバイス１００は、III-窒化物パワートランジスタ１１０、及びIII-窒化物パワートランジスタ１１０とカスコード接続されたＬＶデバイス１２０を含む。図１にさらに示すように、ＬＶデバイス１２０は、ＬＶトランジスタ１４０及びＬＶダイオード１３０を含む。図１には、複合半導体デバイス１００の複合ソース端子１０２、複合ドレイン端子１０４、及び複合ゲート端子１０６も示す。
III-窒化物パワートランジスタ１１０は、窒化ガリウム(GaN)で形成することができ、そして、例えば絶縁ゲートＦＥＴ（ＩＧＦＥＴ：insulated-gate FET）またはヘテロ構造ＦＥＴ（heterostructure FET）として実現することができる。１つの実現では、III-窒化物パワートランジスタ１１０は、金属−絶縁体−半導体ＦＥＴ（ＭＩＳＦＥＴ（metal-insulator-semiconductor FET）またはＭＩＳＨＦＥＴ）、例えば金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）の形をとることができる。その代わりに、ＨＦＥＴとして実現する場合、III-窒化物パワートランジスタ１１０は、２−ＤＥＧを形成するように構成されたＨＥＭＴとすることができる。１つの実現によれば、例えば、III-窒化物パワートランジスタ１１０、例えば、III-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）またはIII-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）は、約600Vのドレイン電圧を維持するように構成され、約40Vのゲート定格を有する高電圧（ＨＶ）デバイスとすることができる。なお、一部の実現では、複合半導体デバイス１００は、III-窒化物ＦＥＴまたはＨＥＭＴの代わりに絶縁ゲートバイポーラトランジスタを、パワーデバイスとして利用することができる。
ＬＶデバイス１２０は、ＬＶトランジスタ１４０及びＬＶダイオード１３０を含むように示している。一部の実現では、ＬＶダイオード１３０は、単にＬＶトランジスタ１４０のボディダイオードとすることができるのに対し、他の実現では、ＬＶダイオード１３０は、図１に示すようにＬＶトランジスタ１４０に結合されたディスクリート（個別）ダイオードとして、ＬＶデバイス１２０を形成することができる。ＬＶデバイス１２０は、ＬＶIV族デバイス、例えば約25Vの降伏電圧を有するシリコンデバイスとして実現することができる。１つの実現によれば、ＬＶデバイス１２０は、例えばＬＶボディダイオード１３０を含むシリコンＭＩＳＦＥＴまたはＭＯＳＦＥＴとすることができる。
上記の、III-窒化物パワートランジスタ１１０とＬＶデバイス１２０とのカスコード結合が複合半導体デバイス１００を形成し、図１に示す実現によれば、複合半導体デバイス１００は三端子複合デバイスとなり、この三端子複合デバイスは実際に、ＬＶデバイス１２０によって提供される複合ソース端子１０２及び複合ゲート端子１０６、及びIII-窒化物パワートランジスタ１１０によって提供される複合ドレイン端子１０４を有するＦＥＴとして機能する。さらに、そして以下でより詳細に説明するように、複合半導体デバイス１００は、ＬＶデバイス１２０の電圧保護を行うように構成されたＨＶ複合デバイスとして実現される。
以下、図２を参照し、図２は、電圧保護されたデバイスを含む複合半導体デバイスの他の実現を示す。図２に示すように、複合半導体デバイス２００は、III-窒化物パワートランジスタ２１０、及びIII-窒化物パワートランジスタ２１０とカスコード接続されたＬＶデバイス２２０を含む。III-窒化物パワートランジスタ２１０は、ソース２１２、ドレイン２１４、及びゲート２１６を含むように示している。III-窒化物パワートランジスタ２１０は、例えばIII-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）またはIII-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）とすることができ、図１のIII-窒化物パワートランジスタ１１０に相当し、そして、前のIII-窒化物パワートランジスタ１１０に起因する上記のあらゆる特徴を共有することができる。図２には、複合半導体デバイス２００の複合アノード端子２０３及び複合カソード端子２０５も示す。
図２に示す実現によれば、ＬＶデバイス２２０は、アノード２２３及びカソード２２５を含むＬＶダイオードであり、例えばシリコンダイオードのようなＬＶIV族ダイオードとして実現することができる。ＬＶデバイス２２０は、III-窒化物パワートランジスタ２１０とカスコード接続されて、複合半導体デバイス２００を形成する。即ち、ＬＶデバイス２２０のカソード２２５は、III-窒化物パワートランジスタ２１０のソース２１２に結合され、ＬＶデバイス２２０のアノード２２３は、複合半導体デバイス２００の複合アノード端子２０３を提供し、III-窒化物パワートランジスタ２１０のドレイン２１４は、複合半導体デバイス２００の複合カソード端子２０５を提供し、III-窒化物パワートランジスタ２１０のゲート２１６は、ＬＶデバイス２２０のアノード２２３に結合されている。
III-窒化物パワートランジスタ２１０とＬＶデバイス２２０とのカスコード結合が複合半導体デバイス２００を形成し、図２に示す実現によれば、複合半導体デバイス２００は、ダイオードとして機能する複合二端子デバイスとなり、このダイオードは、ＬＶデバイス２２０によって提供される複合アノード端子２０３、及びIII-窒化物パワートランジスタ２１０によって提供されるカソード端子２０５を有する。さらに、そして以下でより詳細に説明するように、複合半導体デバイス２００は、ＬＶデバイス２２０の電圧保護を行うように構成された複合デバイスとして実現することができる。
続いて図３を参照し、図３は、電圧保護デバイスを含む複合半導体デバイスのより詳細な表現を示し、図１に示す実現に相当する。複合半導体デバイス３００は、III-窒化物パワートランジスタ３１０、及びIII-窒化物パワートランジスタ３１０とカスコード接続されたＬＶデバイス３２０を含み、III-窒化物パワートランジスタ３１０は、例えばIII-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）またはIII-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）とすることができる。図３にさらに示すように、ＬＶデバイス３２０は、ＬＶトランジスタ３４０及びＬＶダイオード３３０を含み、ＬＶダイオード３３０は、例えばＬＶトランジスタ３４０のボディダイオードとすることができる。図３には、複合半導体デバイス３３０の複合ソース端子３０２、複合ドレイン端子３０４、及び複合ゲート端子３０６、並びに、III-窒化物パワートランジスタ３１０の両端子間で測った第１出力キャパシタンス３１８（Ｃ１）、ＬＶデバイス３２０（例えば、ＬＶダイオード３３０を有するＬＶトランジスタ３４０）の両端子間で測った第２出力キャパシタンス３４８（Ｃ２）、及びインダクタンス３０７も示す。
複合ソース端子３０２、複合ドレイン端子３０４、複合ゲート端子３０６を有し、III-窒化物パワートランジスタ３１０を、ＬＶトランジスタ３４０及びＬＶダイオード３３０を含むＬＶデバイス３２０と組み合わせて形成される複合半導体デバイス３００は、図１の、複合ソース端子１０２、複合ドレイン端子１０４、複合ゲート端子１０６を有し、III-窒化物パワートランジスタ１１０を、ＬＶトランジスタ１４０及びＬＶダイオード１３０を含むＬＶデバイス１２０と組み合わせて形成される複合半導体デバイス１００に相当し、これらの対応する特徴要素に起因する上記のあらゆる特徴を共有することができる。
図３に示すように、ＬＶトランジスタ３４０は、III-窒化物パワートランジスタ３１０とカスコード接続されて複合半導体デバイス３００を形成する。即ち、ＬＶトランジスタ３４０のドレイン３４４はIII-窒化物パワートランジスタ３１０のソース３１２に結合され、ＬＶトランジスタ３４０のソース３４２は複合半導体デバイス３００の複合ソース端子を提供し、ＬＶトランジスタ３４０のゲート３５０は複合半導体デバイス３００の複合ゲート端子３０６を提供する。さらに、III-窒化物３１０のドレイン３１４は複合半導体デバイス３００の複合ドレイン端子３０４を提供し、III-窒化物パワートランジスタ３１０のゲート３１６はＬＶトランジスタ３４０のソース３４２に結合されている。
以下、ノーマリオンIII-窒化物パワートランジスタ３１０とカスコード接続したＬＶトランジスタ３４０で形成されたノーマリオフデバイスとして実現される複合半導体デバイス３００の動作を、特定のパラメータを参照して説明するが、これらのパラメータは例示に過ぎない。例えば、III-窒化物パワートランジスタ３１０がオン状態である間は、複合半導体デバイス３００の複合ドレイン端子３０４の電圧が増加すると共に、逆バイアスされたＬＶダイオード３３０の両端に数ボルト（例えば約10V）が現れる。この電圧は反転されて、III-窒化物パワートランジスタ３１０のゲート３１６に（例えば約-10Vのゲート電圧として）印加される。これに応答して、III-窒化物パワートランジスタ３１０はターンオフし（例えば、約-7Vのピンチ電圧を有し）、複合ドレイン端子３０４におけるドレイン電圧の追加的増加は、III-窒化物パワートランジスタ３１０のドレイン３１４とソース３１２との間で支えられる。結果的に、ＬＶトランジスタ３４０及びＬＶダイオード３３０は一般に、上記最初の数Ｖ（例えば約10V）を超える電圧に耐える必要はない。
しかし、ＬＶトランジスタ３４０及びＬＶダイオード３３０の効果的な電圧保護を行うためには、ＬＶトランジスタ３４０のドレイン３４４の電圧が、ＬＶデバイス３２０の定格降伏電圧（例えば約25V）を超えて上昇しないことを、より高い信頼性で確立することが重要である。１つの実現では、III-窒化物パワートランジスタ３１０のピンチオフ電圧を、ゲート３１６の定格降伏電圧に合わせて最適化することが有利であり得る。換言すれば、このピンチオフ電圧は、III-窒化物パワートランジスタ３１０が、ゲート３１６の定格電圧を超える前にターンオフするように設計することができる。例えば、約-7Vのピンチオフ電圧は、ゲート３１６の定格電圧（例えば、約40V）を超えず、ＬＶトランジスタ３４０の降伏電圧（例えば、約25V）も超えないまま、III-窒化物パワートランジスタ３１０がターンオフすることを保証する。なお、説明した最適化は、直流（ＤＣ）動作条件にも当てはまる。その代わりに、あるいはこれに加えて、ＬＶトランジスタ３４０は、反復的電子なだれ（アバランシェ）の能力を有して、機能信頼性を継続しながら、サイクル毎に電子なだれ領域に入ることができるように構成することができる。
ＬＶトランジスタ３４０のドレイン３４４の電圧は、ＬＶダイオード３３０のリーク（漏洩）電流によっても悪影響され得る。その結果、ＬＶダイオード３３０は、そのリーク逆電流が、種々の温度範囲及び動作電圧範囲にわたって特定値を超えないように設計する必要があり得る。結果的に、特定の実現では、例えば、上昇した温度でより大きいリークを現しやすいショットキーダイオードではなく、ＭＯＳ型シリコンダイオードを利用することが好ましいことがある。ＬＶダイオード３３０は一般に、ダイ上のＬＶトランジスタ３４０が製造される集積部分であり、ＬＶダイオード３３０に当てられるこの領域が、リーク逆電流の一因となり得る。
これに加えて、複合半導体デバイス１００がオフ状態である際は、ＬＶダイオード３３０がリーク電流を現して、ノーマリオンIII-窒化物パワートランジスタ３１０に、同程度の支援的なリーク電流を供給させ得る。このことは、複合半導体デバイス３００に不安定性を生じさせ得るし、III-窒化物パワートランジスタ３１０のゲート３１６を絶縁するために使用するゲート絶縁体を断裂させる可能性がある。こうした影響を軽減するために、一部の実現では、複合半導体デバイス３００はさらに電流源を含むことができ、この電流源は恐らくは、米国特許仮出願第６１／４５４０８１号明細書（特許文献１）、発明の名称”Improved High Voltage Rectifier and Switching Circuits”、２０１１年３月１８日出願に開示されたような、第２のノーマリオンIII-窒化物デバイスを含み、特許文献１は、その全文を参考文献として本明細書に含める。
ＬＶダイオード３３０のサイズは、例えば、順方向モードで電流がダイオードを通って流れる順方向動作向けにも、有利に最適化することができる。このダイオードのサイズは、当該ダイオードに大きな電圧が現れるほど小さくすることはできない、というのは、この大きな電圧は、ＬＶトランジスタ３４０のドレイン３４４を、III-窒化物パワートランジスタ３１０のゲート３１６に対してプルダウンし、このことは、複合半導体デバイス３００の信頼性を損ない得るからである。従って、ＬＶダイオード３３０は、ＬＶダイオード３３０の端子間に小さい電圧しか現れないままで、順方向の過渡電流を受け入れられるようなサイズにすべきである。
出願人が本明細書でされに教示するように、ＬＶトランジスタ３４０及びＬＶダイオード３３０の電圧保護は、III-窒化物パワートランジスタ３１０及びＬＶデバイス３２０の最適化、例えば、それぞれの出力キャパシタンス３１８及び３４８の最適化によって行うことができる。例えば、出力キャパシタンス３１８対出力キャパシタンス３４８の比率は、III-窒化物パワートランジスタのドレイン電圧対ＬＶデバイス３２０の降伏電圧の比率に基づいて設定して、ＬＶデバイス３２０の電圧保護を行うことができる。
例として、交流（ＡＣ）動作条件については、III-窒化物パワートランジスタ３１０の出力キャパシタンス３１８（Ｃ１）及びＬＶデバイス３２０の出力キャパシタンス３４８（Ｃ２）は、次式によって記述することができる：
さらに、過渡動作中には、ＬＶトランジスタ３４０のドレイン３４４の電圧は、出力キャパシタンス３１８と３４８との比率によって、次式のように設定される：
式２： ＶLV_drain＝ＶComposite_drain×Ｃ２(Ｃ１＋Ｃ２)
式２： ＶLV_drain＝ＶComposite_drain×Ｃ２(Ｃ１＋Ｃ２)
上述した、複合ドレイン端子の電圧（例えば600V）及びＬＶデバイス３２０の降伏電圧（例えば25V）は、次の結果１を生じさせる：
結果１：(Ｃ１＋Ｃ２)／Ｃ２≒24、または等価的にＣ１／Ｃ２≒23
結果１：(Ｃ１＋Ｃ２)／Ｃ２≒24、または等価的にＣ１／Ｃ２≒23
結果１に基づき、出力キャパシタンス３１８及び３４８をこの比率を満足するように設計して、ＬＶデバイス３２０の電圧保護を行うことができる。他の実現では、複合ドレイン端子の電圧が、例えば約100Vから約1200Vまでの範囲にすることができるのに対し、ＬＶデバイス３２０の降伏電圧は、約10Vから約50Vまでの範囲内に入ることができる。従って、上記の結果１によれば、Ｃ１対Ｃ２の比率は、約120未満であることを想定することができる（即ち、Ｃ１／Ｃ２は、ＬＶデバイス３２０の降伏電圧範囲及び上述した複合ドレイン端子の電圧に合わせて、約1から約119までの範囲とすることができる）。
図４Ａ及び４Ｂを参照すれば、図４Ａは、III-窒化物パワートランジスタ４１０Ａの例示的な出力キャパシタンスを示すのに対し、図４Ｂは、図４ＡのIII-窒化物パワートランジスタ４１０Ａに相当する構造４１０Ｂの断面図を示す。図４Ａ及び４Ｂに示すように、III-窒化物パワートランジスタ４１０Ａ／４１０Ｂは、ソース４１２、ドレイン４１４、及びゲート４１６を含み、出力キャパシタンス４１８を生成し、これらはそれぞれ、図３のソース３１２、ドレイン３１４、ゲート３１６、出力キャパシタンス３１８に相当する。これに加えて、図４Ｂは、基板４６０、III-窒化物層４６２及びAlGaN層４６４を含む代表的なヘテロ構造、絶縁体４６６、ソース金属４７１、ドレイン金属４７２、及びドレイン金属４７２をその上方にあるソース金属４７１から隔てる距離４６１を示す。図４Ｂより明らかなように、出力キャパシタンス４１８（Ｃ１）は、デバイスのレイアウトに応じて変化し得る。より具体的には、ソース金属４７１とドレイン金属４７２とのオーバラップ（重なり）は、Ｃ１の特定値を目標にして、絶縁体４６６の特性と組み合わせて慎重に設計し形成することができる。
なお、Ｃ１とＣ２との比率を、図３を参照して説明したように設定すると、ＬＶデバイス３２０の出力キャパシタンス３４８（Ｃ２）を特定限界を超えて増加させることは、一般に実行不可能である。例えば、ＬＶデバイス３２０の過度の出力変化は、複合半導体デバイス３００の低い逆方向回復電荷（Ｑrr）に関連する性能改善を低下させ得る。
図３の参照を続ければ、III-窒化物トランジスタ３１０のレイアウトの最適化、または半導体パッケージの寄生パラメータの低減のいずれかによって、インダクタンス３０７を最小化することが有利であり得ることもわかる。１つの実現では、例えば、米国特許出願公開第１２／４４５１１７号明細書（特許文献２）、発明の名称”Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating Same”、２００９年５月２８日出願、２０１１年３月２９日に米国特許第７９１５６４５号として特許付与、並びに米国特許公開出願第１２／６５３２４０号明細書（特許文献３）、発明の名称”Highly Conductive Source/Drain Contacts in III-Nitride Transistors”、２００９年１２月１０日出願、米国特許出願公開第１２／９２８１０３号明細書（特許文献４）、発明の名称”Monolithic Integration of Silicon and Group III-V Devices”、２０１０年１２月３日出願、及び米国特許出願公開第１３／０２０２４３号明細書（特許文献５）、発明の名称”Efficient High Voltage Switching Circuits and Monolithic Integration of Same”、２０１１年２月３日出願に開示されているように、III-窒化物パワートランジスタ３１０とＬＶデバイス３２０とをモノリシック集積することができ、これらの特許文献の各々は、その全文を参考文献として本明細書に含める。
従って、本明細書に開示する複合半導体デバイスは、電圧保護されたＬＶデバイスを含むＨＶパワーデバイスの実現を可能にする。その結果、ＬＶIV族デバイスを有利にノーマリオンIII-窒化物パワートランジスタとカスコード接続して、高い耐久性及び電圧破壊に対する増強された耐性を示す、頑丈なノーマリオフＨＶ複合デバイスを形成することができる。
以上の説明より、本願に記載した概念を、これらの概念の範囲を逸脱することなしに、種々の技術を用いて実現することができることは明らかである。さらに、これらの概念は特定の実現を具体的に参照して説明しているが、これらの概念の範囲を逸脱することなしに、その形態及び細部に変更を加えることができることは、当業者の認める所である。こうしたものとして、説明した実現は、あらゆる点で例示的であり限定的ではないと考えるべきである。また、本願は、本明細書に記載した特定の実現に限定されず、本開示の範囲を逸脱することなしに、多数の再構成、変更及び代替が可能であることも明らかである。
１００ 複合半導体デバイス
１０２ 複合ソース端子
１０４ 複合ドレイン端子
１０６ 複合ゲート端子
１１０ III-窒化物パワートランジスタ
１２０ ＬＶデバイス
１３０ ＬＶダイオード
１４０ ＬＶトランジスタ
２００ 複合半導体デバイス
２０３ 複合アノード端子
２０５ 複合カソード端子
２１０ III-窒化物パワートランジスタ
２１２ ソース
２１４ ドレイン
２１６ ゲート
２２０ ＬＶデバイス
２２３ アノード
２２５ カソード
３００ 複合半導体デバイス
３０２ 複合ソース端子
３０４ 複合ドレイン端子
３０６ 複合ゲート端子
３０７ インダクタンス
３１０ III-窒化物パワートランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３１８ 第１出力キャパシタンス
３２０ ＬＶデバイス
３３０ ＬＶダイオード
３４０ ＬＶトランジスタ
３４２ ソース
３４４ ドレイン
３４８ 第２出力キャパシタンス
３５０ ゲート
４１０Ａ、４１０Ｂ III-窒化物パワートランジスタ
４１２ ソース
４１４ ドレイン
４１６ ゲート
４１８ 出力キャパシタンス
４６０ 基板
４６２ III-窒化物層
４６４ AlGaN層
４６６ 絶縁体
４７１ ソース金属
４７２ ドレイン金属
１０２ 複合ソース端子
１０４ 複合ドレイン端子
１０６ 複合ゲート端子
１１０ III-窒化物パワートランジスタ
１２０ ＬＶデバイス
１３０ ＬＶダイオード
１４０ ＬＶトランジスタ
２００ 複合半導体デバイス
２０３ 複合アノード端子
２０５ 複合カソード端子
２１０ III-窒化物パワートランジスタ
２１２ ソース
２１４ ドレイン
２１６ ゲート
２２０ ＬＶデバイス
２２３ アノード
２２５ カソード
３００ 複合半導体デバイス
３０２ 複合ソース端子
３０４ 複合ドレイン端子
３０６ 複合ゲート端子
３０７ インダクタンス
３１０ III-窒化物パワートランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３１８ 第１出力キャパシタンス
３２０ ＬＶデバイス
３３０ ＬＶダイオード
３４０ ＬＶトランジスタ
３４２ ソース
３４４ ドレイン
３４８ 第２出力キャパシタンス
３５０ ゲート
４１０Ａ、４１０Ｂ III-窒化物パワートランジスタ
４１２ ソース
４１４ ドレイン
４１６ ゲート
４１８ 出力キャパシタンス
４６０ 基板
４６２ III-窒化物層
４６４ AlGaN層
４６６ 絶縁体
４７１ ソース金属
４７２ ドレイン金属
Claims (23)
- ノーマリオフ複合半導体デバイスであって、
第１出力キャパシタンスを有するノーマリオンIII-窒化物パワートランジスタと；
前記ノーマリオンIII-窒化物パワートランジスタとカスコード接続されて前記ノーマリオフ複合半導体デバイスを形成する低電圧（ＬＶ）デバイスであって、第２出力キャパシタンスを有するＬＶデバイスとを具え、
前記第１出力キャパシタンスは、前記ノーマリオンIII-窒化物パワートランジスタの集積出力キャパシタンスであり、前記第２出力キャパシタンスは、前記ＬＶデバイスの集積出力キャパシタンスであり、
前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、前記ノーマリオンIII-窒化物パワートランジスタのドレイン電圧対前記ＬＶデバイスの降伏電圧の比率に基づいて設定されて、前記ＬＶデバイスの電圧保護を行うことを特徴とするノーマリオフ複合半導体デバイス。 - 前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、120未満であることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ノーマリオンIII-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）の一方であることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶIV族半導体デバイスで構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶシリコンデバイスで構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶ電界効果トランジスタ（ＬＶ ＦＥＴ）で構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶ金属酸化膜半導体ＦＥＴ（ＬＶ ＭＯＳＦＥＴ）及びＬＶ金属−絶縁体−半導体ＦＥＴ（ＬＶ ＭＩＳＦＥＴ）であることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶダイオードで構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ノーマリオンIII-窒化物パワートランジスタと前記ＬＶデバイスとが、モノリシック集積されていることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 複合半導体デバイスであって、
第１出力キャパシタンスを有するIII-窒化物パワートランジスタと；
第２出力キャパシタンスを有する低電圧（ＬＶ）トランジスタとを具え、
前記第１出力キャパシタンスは、前記III-窒化物パワートランジスタの集積出力キャパシタンスであり、前記第２出力キャパシタンスは、前記ＬＶトランジスタの集積出力キャパシタンスであり、
前記ＬＶトランジスタのドレインは、前記III-窒化物パワートランジスタのソースに結合され、前記ＬＶトランジスタのソースは、前記複合半導体デバイスの複合ソース端子を提供し、前記ＬＶトランジスタのゲートは、前記複合半導体デバイスの複合ゲート端子を提供し、前記III-窒化物パワートランジスタのドレインは、前記複合半導体デバイスの複合ドレイン端子を提供し、前記III-窒化物パワートランジスタのゲートは、前記ＬＶトランジスタのソースに結合され、
前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、前記III-窒化物パワートランジスタのドレイン電圧対前記ＬＶトランジスタの降伏電圧の比率に基づいて設定されて、前記ＬＶトランジスタの電圧保護を行うことを特徴とする複合半導体デバイス。 - 前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、120未満であることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）であることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタが、III-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）であることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶIV族トランジスタであることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶシリコントランジスタで構成されることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶ金属酸化膜半導体ＦＥＴ（ＬＶ ＭＯＳＦＥＴ）及びＬＶ金属−絶縁体−半導体ＦＥＴ（ＬＶ ＭＩＳＦＥＴ）の一方であることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタと前記ＬＶトランジスタとが、モノリシック集積されていることを特徴とする請求項１０に記載の複合半導体デバイス。
- 複合半導体デバイスであって、
第１出力キャパシタンスを有するIII-窒化物パワートランジスタと；
第２出力キャパシタンスを有する低電圧（ＬＶ）ダイオードとを具え、
前記第１出力キャパシタンスは、前記III-窒化物パワートランジスタの集積出力キャパシタンスであり、前記第２出力キャパシタンスは、前記ＬＶダイオードの集積出力キャパシタンスであり、
前記ＬＶダイオードのカソードは、前記III-窒化物パワートランジスタのソースに結合され、前記ＬＶダイオードのアノードは、前記複合半導体デバイスの複合アノード端子を提供し、前記III-窒化物パワートランジスタのゲートは、前記ＬＶダイオードのアノードに結合され、
前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、前記III-窒化物パワートランジスタのドレイン電圧対前記ＬＶダイオードの降伏電圧の比率に基づいて設定されて、前記ＬＶダイオードの電圧保護を行うことを特徴とする複合半導体デバイス。 - 前記第１出力キャパシタンス対前記第２出力キャパシタンスの比率が、120未満であることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）の一方であることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記ＬＶダイオードが、ＬＶIV族ダイオードで構成されることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記ＬＶダイオードが、ＬＶシリコンダイオードで構成されることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタと前記ＬＶダイオードとが、モノリシック集積されていることを特徴とする請求項１８に記載の複合半導体デバイス。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161454743P | 2011-03-21 | 2011-03-21 | |
| US61/454,743 | 2011-03-21 | ||
| US13/416,252 | 2012-03-09 | ||
| US13/416,252 US9859882B2 (en) | 2011-03-21 | 2012-03-09 | High voltage composite semiconductor device with protection for a low voltage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012212875A JP2012212875A (ja) | 2012-11-01 |
| JP5492238B2 true JP5492238B2 (ja) | 2014-05-14 |
Family
ID=45841346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012059454A Active JP5492238B2 (ja) | 2011-03-21 | 2012-03-15 | 低電圧デバイス保護付き高電圧複合半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9859882B2 (ja) |
| EP (1) | EP2503691B8 (ja) |
| JP (1) | JP5492238B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570012B2 (en) * | 2011-12-13 | 2013-10-29 | Texas Instruments Incorporated | Diode for use in a switched mode power supply |
| US9160326B2 (en) | 2012-07-10 | 2015-10-13 | The Hong Kong University Of Science And Technology | Gate protected semiconductor devices |
| CN103824845B (zh) * | 2012-11-19 | 2017-08-29 | 台达电子工业股份有限公司 | 半导体装置 |
| EP2736073A1 (en) * | 2012-11-21 | 2014-05-28 | Nxp B.V. | Cascode semiconductor device |
| US8946779B2 (en) * | 2013-02-26 | 2015-02-03 | Freescale Semiconductor, Inc. | MISHFET and Schottky device integration |
| EP2775521A3 (en) * | 2013-03-07 | 2017-12-13 | International Rectifier Corporation | Power Quad Flat No-Lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC) |
| JP6113542B2 (ja) * | 2013-03-21 | 2017-04-12 | 株式会社東芝 | 半導体装置 |
| JP5996465B2 (ja) | 2013-03-21 | 2016-09-21 | 株式会社東芝 | 半導体装置 |
| JP6223729B2 (ja) | 2013-06-25 | 2017-11-01 | 株式会社東芝 | 半導体装置 |
| JP6211829B2 (ja) | 2013-06-25 | 2017-10-11 | 株式会社東芝 | 半導体装置 |
| US20150014784A1 (en) * | 2013-07-12 | 2015-01-15 | Delta Electronics, Inc. | Cascode switch device |
| US9825433B2 (en) | 2013-10-16 | 2017-11-21 | Serge V. Monros | Programmable plasma ignition plug |
| US20150162321A1 (en) | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Composite Power Device with ESD Protection Clamp |
| JP6255997B2 (ja) | 2013-12-27 | 2018-01-10 | 富士通株式会社 | 半導体装置 |
| JP6203097B2 (ja) | 2014-03-20 | 2017-09-27 | 株式会社東芝 | 半導体装置 |
| JP6223918B2 (ja) | 2014-07-07 | 2017-11-01 | 株式会社東芝 | 半導体装置 |
| JP6256917B2 (ja) * | 2014-09-08 | 2018-01-10 | 新電元工業株式会社 | カスコード素子 |
| US10290566B2 (en) * | 2014-09-23 | 2019-05-14 | Infineon Technologies Austria Ag | Electronic component |
| JP2016139997A (ja) | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
| JP2016139996A (ja) | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
| CN106300929B (zh) * | 2015-05-21 | 2019-03-15 | 台达电子工业股份有限公司 | 开关电路 |
| WO2017009990A1 (ja) | 2015-07-15 | 2017-01-19 | 株式会社 東芝 | 半導体装置 |
| TWI584562B (zh) * | 2015-07-28 | 2017-05-21 | 東芝股份有限公司 | 半導體裝置 |
| JPWO2017043611A1 (ja) * | 2015-09-10 | 2018-06-21 | 古河電気工業株式会社 | パワーデバイス |
| WO2017071635A1 (en) | 2015-10-30 | 2017-05-04 | The Hong Kong University Of Science And Technology | Semiconductor device with iii-nitride channel region and silicon carbide drift region |
| US9941265B2 (en) | 2016-07-01 | 2018-04-10 | Nexperia B.V. | Circuitry with voltage limiting and capactive enhancement |
| CN111433897A (zh) * | 2017-12-11 | 2020-07-17 | 罗姆股份有限公司 | 半导体整流器 |
| US11088688B2 (en) | 2019-02-13 | 2021-08-10 | Logisic Devices, Inc. | Configurations of composite devices comprising of a normally-on FET and a normally-off FET |
| US11211484B2 (en) | 2019-02-13 | 2021-12-28 | Monolithic Power Systems, Inc. | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same |
| FR3097682B1 (fr) * | 2019-06-19 | 2023-01-13 | St Microelectronics Gmbh | Composant monolithique comportant un transistor de puissance au nitrure de gallium |
| JP7003194B2 (ja) * | 2020-08-03 | 2022-01-20 | 株式会社東芝 | 半導体パッケージ |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663547A (en) | 1981-04-24 | 1987-05-05 | General Electric Company | Composite circuit for power semiconductor switching |
| JPH03196572A (ja) | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | 半導体装置 |
| US5142239A (en) | 1991-05-20 | 1992-08-25 | Motorola, Inc. | High frequency linear amplifier assembly |
| JPH08308092A (ja) | 1995-04-27 | 1996-11-22 | Sony Tektronix Corp | 高耐圧ブレーカ装置 |
| US5939753A (en) | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| DE19943785A1 (de) | 1998-09-25 | 2000-03-30 | Siemens Ag | Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen |
| US6316809B1 (en) | 1999-01-06 | 2001-11-13 | Lucent Technologies Inc. | Analog MOSFET devices |
| DE19902520B4 (de) | 1999-01-22 | 2005-10-06 | Siemens Ag | Hybrid-Leistungs-MOSFET |
| JP4751002B2 (ja) | 2001-07-11 | 2011-08-17 | 富士通株式会社 | カスコード型分布増幅器 |
| JP4127763B2 (ja) | 2002-01-22 | 2008-07-30 | 株式会社東芝 | 半導体装置 |
| JP2004235577A (ja) * | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 電圧制御可変容量素子 |
| JP4262545B2 (ja) | 2003-07-09 | 2009-05-13 | 三菱電機株式会社 | カスコード接続回路及びその集積回路 |
| US7202528B2 (en) | 2004-12-01 | 2007-04-10 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| JP2006086398A (ja) | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006223016A (ja) | 2005-02-08 | 2006-08-24 | Renesas Technology Corp | 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ |
| JP4844007B2 (ja) * | 2005-05-18 | 2011-12-21 | 富士電機株式会社 | 複合型半導体装置 |
| JP4645313B2 (ja) | 2005-06-14 | 2011-03-09 | 富士電機システムズ株式会社 | 半導体装置 |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| JP4821214B2 (ja) | 2005-08-26 | 2011-11-24 | 三菱電機株式会社 | カスコード接続回路 |
| US20070170897A1 (en) | 2006-01-26 | 2007-07-26 | Advanced Analogic Technologies, Inc. | High-Frequency Power MESFET Buck Switching Power Supply |
| US8017978B2 (en) | 2006-03-10 | 2011-09-13 | International Rectifier Corporation | Hybrid semiconductor device |
| JP4772542B2 (ja) | 2006-03-15 | 2011-09-14 | 株式会社東芝 | 電力変換装置 |
| DE112007000667T5 (de) * | 2006-03-20 | 2009-01-29 | International Rectifier Corp., El Segundo | Vereinigter Gate-Kaskoden-Transistor |
| JP2007273640A (ja) | 2006-03-30 | 2007-10-18 | Sanken Electric Co Ltd | 半導体装置 |
| JP5358882B2 (ja) * | 2007-02-09 | 2013-12-04 | サンケン電気株式会社 | 整流素子を含む複合半導体装置 |
| US7501670B2 (en) | 2007-03-20 | 2009-03-10 | Velox Semiconductor Corporation | Cascode circuit employing a depletion-mode, GaN-based FET |
| JP5386785B2 (ja) | 2007-03-26 | 2014-01-15 | サンケン電気株式会社 | 半導体装置およびその製造方法 |
| US7719055B1 (en) | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
| JP2008306130A (ja) | 2007-06-11 | 2008-12-18 | Sanken Electric Co Ltd | 電界効果型半導体装置及びその製造方法 |
| JP2009038130A (ja) | 2007-07-31 | 2009-02-19 | Mitsumi Electric Co Ltd | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 |
| JP2010094006A (ja) | 2008-09-10 | 2010-04-22 | Panasonic Corp | ゲート駆動回路およびそれを用いたインバータ回路 |
| US8084783B2 (en) | 2008-11-10 | 2011-12-27 | International Rectifier Corporation | GaN-based device cascoded with an integrated FET/Schottky diode device |
| DE102009005120B4 (de) | 2009-01-19 | 2014-08-07 | Intel Mobile Communications GmbH | Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung |
| JP5844956B2 (ja) | 2009-03-05 | 2016-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8139370B2 (en) | 2009-03-24 | 2012-03-20 | Viasat, Inc. | Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate |
| CH700697A2 (de) | 2009-03-27 | 2010-09-30 | Eth Zuerich | Schalteinrichtung mit einer kaskodeschaltung. |
| US7915645B2 (en) | 2009-05-28 | 2011-03-29 | International Rectifier Corporation | Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same |
| JP2010278280A (ja) | 2009-05-29 | 2010-12-09 | Toshiba Corp | 高周波半導体装置 |
| JP5461899B2 (ja) * | 2009-06-26 | 2014-04-02 | 株式会社東芝 | 電力変換装置 |
| JP2011029386A (ja) | 2009-07-24 | 2011-02-10 | Sharp Corp | 半導体装置および電子機器 |
| US9378965B2 (en) | 2009-12-10 | 2016-06-28 | Infineon Technologies Americas Corp. | Highly conductive source/drain contacts in III-nitride transistors |
| JP2011142265A (ja) * | 2010-01-08 | 2011-07-21 | Sharp Corp | 半導体装置およびそれを備えた電子回路 |
| JP5012930B2 (ja) * | 2010-02-15 | 2012-08-29 | 株式会社デンソー | ハイブリッドパワーデバイス |
| US8981380B2 (en) | 2010-03-01 | 2015-03-17 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| US9219058B2 (en) | 2010-03-01 | 2015-12-22 | Infineon Technologies Americas Corp. | Efficient high voltage switching circuits and monolithic integration of same |
| US8766375B2 (en) | 2011-03-21 | 2014-07-01 | International Rectifier Corporation | Composite semiconductor device with active oscillation prevention |
| JP5653326B2 (ja) | 2011-09-12 | 2015-01-14 | 株式会社東芝 | 窒化物半導体装置 |
-
2012
- 2012-03-09 US US13/416,252 patent/US9859882B2/en active Active
- 2012-03-15 EP EP12159774.4A patent/EP2503691B8/en active Active
- 2012-03-15 JP JP2012059454A patent/JP5492238B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012212875A (ja) | 2012-11-01 |
| US9859882B2 (en) | 2018-01-02 |
| EP2503691A1 (en) | 2012-09-26 |
| EP2503691B1 (en) | 2018-09-05 |
| EP2503691B8 (en) | 2018-12-19 |
| US20120241756A1 (en) | 2012-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5492238B2 (ja) | 低電圧デバイス保護付き高電圧複合半導体デバイス | |
| US9160326B2 (en) | Gate protected semiconductor devices | |
| US10784853B2 (en) | Semiconductor device having a bidirectional switch and a passive electrical network | |
| JP6097298B2 (ja) | 信頼性が高められたハイパワー半導体電子部品 | |
| US9087812B2 (en) | Composite semiconductor device with integrated diode | |
| US9356117B2 (en) | Method for forming avalanche energy handling capable III-nitride transistors | |
| JP5848171B2 (ja) | アクティブ発振防止付き複合半導体デバイス | |
| JP2009159222A (ja) | スイッチ装置 | |
| US20150162321A1 (en) | Composite Power Device with ESD Protection Clamp | |
| US9300223B2 (en) | Rectifying circuit and semiconductor device | |
| US11631741B2 (en) | Semiconductor device | |
| JP2007180143A (ja) | 窒化物半導体素子 | |
| JP2012199549A (ja) | パッシブ発振防止用のｉｉｉ族窒化物トランジスタ | |
| JP5526174B2 (ja) | ターンオン防止付き複合半導体デバイス | |
| US10505032B2 (en) | Semiconductor device with III-nitride channel region and silicon carbide drift region | |
| US20140021934A1 (en) | Devices and components for power conversion circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131111 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5492238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |