JP2016139997A

JP2016139997A - 半導体装置

Info

Publication number: JP2016139997A
Application number: JP2015014821A
Authority: JP
Inventors: 健太郎池田; Kentaro Ikeda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-01-28
Filing date: 2015-01-28
Publication date: 2016-08-04
Also published as: US9660109B2; US20160218099A1

Abstract

【課題】直列接続されるノーマリーオフトランジスタとノーマリーオントランジスタの信頼性が向上した半導体装置を提供する。
【解決手段】実施形態の半導体装置は、ソース端子に接続される第１のソース、第１のドレイン、ゲート端子に接続される第１のゲートを有するノーマリーオフトランジスタと、第１のドレインに接続される第２のソース、電圧端子に接続される第２のドレイン、第１のソースに接続される第２のゲートを有するノーマリーオントランジスタと、電圧端子と第２のドレインとの間に設けられる巻線部品と、第１のドレインと第２のソースに接続される第１のアノードと、巻線部品と電圧端子に接続される第１のカソードを有する第１のダイオードと、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

次世代のパワー半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（窒化ガリウム）系半導体が期待されている。ＧａＮ系半導体はＳｉ（シリコン）と比較して広いバンドギャップを備える。したがって、ＧａＮ系半導体のデバイスは、Ｓｉのデバイスと比較して、高い耐圧、低い損失が実現できる。

ＧａＮ系半導体のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）構造が適用される。通常のＨＥＭＴは、ゲートに電圧を印加しなくても導通してしまうノーマリーオンのトランジスタとなる。このため、ゲートに電圧を印加しない限り導通しないノーマリーオフのトランジスタを実現することが困難であるという問題がある。

数百Ｖ〜１千Ｖという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオンのＧａＮ系半導体トランジスタと、ノーマリーオフのＳｉトランジスタとをカスコード接続して、ノーマリーオフ動作を実現する回路構成が提唱されている。

しかし、このような回路構成では、２つのトランジスタの接続点に過電圧が生じた場合の素子の破壊や特性劣化が問題となる。

特開２０１２−２１２８７５号公報

本発明が解決しようとする課題は、直列接続されるノーマリーオフトランジスタとノーマリーオントランジスタの信頼性が向上した半導体装置を提供することにある。

実施形態の半導体装置は、ソース端子に接続される第１のソース、第１のドレイン、ゲート端子に接続される第１のゲートを有するノーマリーオフトランジスタと、前記第１のドレインに接続される第２のソース、電圧端子に接続される第２のドレイン、前記第１のソースに接続される第２のゲートを有するノーマリーオントランジスタと、前記電圧端子と前記第２のドレインとの間に設けられる巻線部品と、前記第１のドレインと前記第２のソースに接続される第１のアノードと、前記巻線部品と前記電圧端子に接続される第１のカソードを有する第１のダイオードと、を備える。

第１の実施形態の半導体装置の回路図である。比較形態のスイッチングデバイスの回路図である。第２の実施形態の半導体装置の回路図である。第３の実施形態の半導体装置の回路図である。

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、又は、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。

また、本明細書中、「インダクタ」とは、流れる電流によって形成される磁場にエネルギーを蓄えることができる電子部品である。「インダクタ」は「コイル」と同義である。

また、本明細書中、「トランス」とは、交流電力の電圧の高さを電磁誘導を利用して変換する電子部品を意味する。「トランス」は、磁気的に結合する複数のコイルを備える。

また、本明細書中、「巻線部品」とは、コイルを備える電子部品を意味する。巻線部品は、例えば、インダクタやトランスである。

本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。

（第１の実施形態）
本実施形態の半導体装置は、ソース端子に接続される第１のソース、第１のドレイン、ゲート端子に接続される第１のゲートを有するノーマリーオフトランジスタと、第１のドレインに接続される第２のソース、電圧端子に接続される第２のドレイン、第１のソースに接続される第２のゲートを有するノーマリーオントランジスタと、電圧端子と第２のドレインとの間に設けられる巻線部品と、第１のドレインと第２のソースに接続される第１のアノードと、巻線部品と電圧端子に接続される第１のカソードを有する第１のダイオードと、を備える。

本実施形態の半導体装置は、巻線部品がインダクタである。

また、本実施形態の半導体装置は、第２のドレインとインダクタとの間に接続される第２のアノードと、第２のカソードを有する第２のダイオードと、第２のカソードに接続されるコンデンサを、更に備える。

本実施形態の半導体装置は、電力変換器である。本実施形態の半導体装置は、具体的には、電源電圧Ｖｄｄを昇圧する非絶縁昇圧チョッパ回路である。本実施形態の非絶縁昇圧チョッパ回路は、スイッチングデバイスとして、ノーマリーオンのトランジスタとノーマリーオフのトランジスタとを直列接続した回路を用いる。

図１は、本実施形態の半導体装置の回路図である。

本実施形態の半導体装置のスイッチングデバイスでは、ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０が直列接続される。ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０は、いわゆる、カスコード接続によりノーマリーオフのスイッチングデバイスを実現している。

ノーマリーオフトランジスタ１０は、例えば、Ｓｉ（シリコン）の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）である。また、ノーマリーオントランジスタ２０は、例えば、ＧａＮ（窒化ガリウム）系半導体のＨＥＭＴである。ノーマリーオントランジスタ２０は、ゲート絶縁膜を備える。

なお、ノーマリーオフトランジスタ１０は、図示しない寄生ボディダイオードを備えている。

ノーマリーオフトランジスタ１０は、ノーマリーオントランジスタ２０に比較して、素子耐圧が低い。ノーマリーオフトランジスタ１０の素子耐圧は、例えば、１０Ｖ以上３０Ｖ以下である。また、ノーマリーオントランジスタ２０の素子耐圧は、例えば、６００Ｖ以上１２００Ｖ以下である。

半導体装置は、ソース端子１００と、電圧端子２００と、ゲート端子３００を備える。ノーマリーオフトランジスタ１０は、ソース端子１００に接続される第１のソース１１と、第１のドレイン１２、ゲート端子３００に接続される第１のゲート１３を有する。ノーマリーオントランジスタ２０は、第１のドレイン１２に接続される第２のソース２１、電圧端子２００に接続される第２のドレイン２２、第１のソース１１に接続される第２のゲート２３を有する。

半導体装置は、巻線部品としてインダクタ３５を備える。インダクタ３５は、電圧端子２００と第２のドレイン２２との間に設けられる。

半導体装置は、第１のアノード５１と第１のカソード５２を有する第１のダイオード５０を備える。第１のアノード５１は、第１のドレイン１２と第２のソース２１に接続される。第１のカソード５２は、インダクタ３５と電圧端子２００に接続される。

半導体装置は、第２のアノード６１と第２のカソード６２を有する第２のダイオード６０を備える。第２のアノード６１は、第２のドレイン２２とインダクタ３５に接続される。

また、半導体装置は、コンデンサ５５を備える。コンデンサ５５は、一端が第２のカソード６２に接続される。コンデンサ５５の他端は、例えば、グラウンド電位に固定される。

第２のダイオード６０の第２のカソード６２側には、例えば、出力端子４００が設けられる。

以下、本実施形態の半導体装置の動作について説明する。

ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０で構成される本実施形態のスイッチングデバイスは、オン状態においては、ソース端子１００には０Ｖ、第２のドレイン２２には正の電圧が印加される。そして、ゲート端子３００には正の電圧、例えば、１０Ｖが印加される。

この時、ノーマリーオフトランジスタ１０の第１のゲート１３には、正の電圧が印加される。このため、ノーマリーオフトランジスタ１０はオン動作する。

一方、ノーマリーオントランジスタ２０の第２のゲート２３は、第１のダイオード３０を介してソース端子１００にクランプされている。したがって、第２のゲート２３は０Ｖとなる。

第２のソース２１は、ノーマリーオフトランジスタ１０がオンしていることにより、０Ｖ近傍の電位となる。このため、ノーマリーオントランジスタ２０もオン動作することになる。よって、ソース端子１００と第２のドレイン２２間に、オン電流が流れることになる。

次に、スイッチングデバイスがオン状態からオフ状態となる場合を考える。この場合、ゲート端子３００の印加電圧が正の電圧から０Ｖ又は負電圧となる。ゲート端子３００は、例えば、１０Ｖから０Ｖに降下する。

まず、ノーマリーオフトランジスタ１０の第１のゲート１３には、０Ｖが印加される。このため、ノーマリーオフトランジスタ１０はオフ動作する。

スイッチングデバイスが、オン状態からオフ状態に移行する場合、まず、ノーマリーオフトランジスタ１０がオフした後、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の接続部の電圧が上昇する。そして、０Ｖにクランプされている第２のゲート２３と第２のソース２１間の電位差が閾値に達した時にノーマリーオントランジスタ２０がオフ動作する。ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の接続部とは、ノーマリーオフトランジスタ１０の第１のドレイン１２、及び、ノーマリーオントランジスタ２０の第２のソース２１である。

ノーマリーオフトランジスタ１０に続いて、ノーマリーオントランジスタ２０はオフ動作する。よって、ソース端子１００と第２のドレイン２２間の電流が遮断される。

本実施形態のスイッチングデバイスは、ソース端子１００をソース、第２のドレイン２２をドレイン、ゲート端子３００をゲートとするノーマリーオフトランジスタとして機能する。

スイッチングデバイスがオン状態では、電圧端子２００からソース端子１００に電流が流れる。インダクタ３５にも電流が流れる。スイッチングデバイスがオン状態からオフ状態になっても、インダクタ３５の電流は、一定時間流れ続ける。したがって、スイッチングデバイスがオフ状態でも、第２のダイオード６０を通って出力端子４００側に電流が流れる。

電圧端子２００には、電源電圧Ｖｄｄが印加される。スイッチングデバイスを所定のヂューティー比でオンオフ動作させることにより、インダクタ３５に蓄えられたエネルギーが出力端子４００側に伝えられ、電源電圧Ｖｄｄが昇圧された出力電圧となる。

電源電圧Ｖｄｄは、例えば、１０Ｖ以上５０Ｖ以下である。また、昇圧された出力電圧は、例えば、５０Ｖ以上２００Ｖ以下である。

本実施形態の半導体装置は、第１のダイオード５０を設けることにより、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の接続部の電圧が電源電圧Ｖｄｄより高くなった場合、第１のドレイン１２と第２のソース２１から、電流が電圧端子２００に流れる。

次に、本実施形態の半導体装置の作用及び効果について説明する。

図２は、比較形態のスイッチングデバイスの回路図である。比較形態の半導体装置は、ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０がカスコード接続された回路構成である。ノーマリーオフトランジスタ１０と、ノーマリーオントランジスタ２０は実施形態と同様のトランジスタである。

このスイッチングデバイスは、ソース端子１００と、電圧端子２００と、ゲート端子３００を備える。そして、ノーマリーオフトランジスタ１０は、ソース端子１００に接続される第１のソース１１と、第１のドレイン１２、ゲート端子３００に接続される第１のゲート１３を有する。また、ノーマリーオントランジスタ２０は、第１のドレイン１２に接続される第２のソース２１、電圧端子２００に接続される第２のドレイン２２、第１のソース１１に接続される第２のゲート２３を有する。

比較形態のスイッチングデバイスも、上記構成により、ソース端子１００をソース、電圧端子２００をドレイン、ゲート端子３００をゲートとするノーマリーオフトランジスタとして機能する。

比較形態の回路構成では、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の接続部に、デバイス動作中に過電圧が生じるおそれがある。ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の接続部とは、ノーマリーオフトランジスタ１０の第１のドレイン１２、及び、ノーマリーオントランジスタ２０の第２のソース２１である。

過電圧は、例えば、スイッチングデバイスがオン状態からオフ状態に移行する際に過渡電流が発生し、ソース端子１００と電圧端子２００との間に印加されている高電圧が、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の寄生容量の比で分圧されることによって生じ得る。

比較形態の場合には、オン状態からオフ状態に移行する時、まず、ノーマリーオフトランジスタ１０がオフした後、接続部の電圧が上昇し、０Ｖにクランプされている第２のゲート２３と第２のソース２１間の電位差が閾値に達した時にノーマリーオントランジスタ２０がオフ動作する。したがって、接続部の電位が過渡電流により上昇すると、電荷を逃がす経路がないため接続部に過電圧が生じることになる。

過電圧が生じると、ノーマリーオントランジスタ２０の第２のソース２１と、第２のゲート２３との間に高電圧が印加される。この過電圧が、ゲート絶縁膜の耐圧以上となると、ノーマリーオントランジスタ２０のゲート絶縁膜のリーク電流が増大する。あるいは、ゲート絶縁膜が破壊されるおそれがある。ノーマリーオントランジスタ２０のゲート絶縁膜のリーク電流が増大したり、ゲート絶縁膜が破壊されたりするとスイッチングデバイスを有する半導体装置が動作不良となる。このため、半導体装置の信頼性が低下する。

また、ゲート絶縁膜に問題が生じない場合であっても、ノーマリーオントランジスタ２０の第２のソース２１と、第２のゲート２３との間に高電圧が印加されることで、第２のソース２１側に電荷がトラップされる。電荷のトラップにより、電流コラプスが生じるおそれがある。電流コラプスが生じるとオン電流が低下するため動作不良となる。したがって、半導体装置の信頼性がやはり低下する。

本実施形態の半導体装置では、第１のアノード５１と第１のカソード５２を有する第１のダイオード５０を備える。第１のアノード５１は、第１のドレイン１２と第１のソース２１に接続される。第１のカソード５２は、インダクタ３５と電圧端子２２に接続される。言い換えれば、スイッチングデバイスの接続部は、第１のダイオード５０を間に挟んで、電圧端子２００に接続されている。

このため、第１のドレイン１２と第２のソース２１に過電圧が印加されたとしても、過電圧が電源電圧Ｖｄｄを超えると、第１のドレイン１２と第２のソース２１から、電流が電圧端子２００に流れる。したがって、接続部の過電圧が抑制される。よって、半導体装置の信頼性が向上する。

また、本実施形態によれば、スイッチングデバイスの接続部に過電圧が生じた際、接続部から、電流が電圧端子２００に流れる。これにより、接続部に誘起される過剰な電荷は電源に戻される。したがって、エネルギーが回生され、昇圧チョッパ回路のエネルギー効率が向上する。

以上、本実施形態によれば、信頼性が向上した半導体装置が実現される。また、エネルギー効率の高い半導体装置が実現される。

（第２の実施形態）
本実施形態の半導体装置は、ゲート端子と第１のゲートとの間に設けられる抵抗素子を、更に備えること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。

図３は、本実施形態の半導体装置の回路図である。

本実施形態の半導体装置は、ゲート端子３００とび第１のゲート１３との間に設けられる抵抗素子７５を備えている。

パワーエレクトロニクスの回路設計においては、ノイズ対策のためにトランジスタの動作速度の調整が求められる場合がある。本実施形態では、抵抗素子７５を設けることで、ゲート端子３００に印加されるゲート電圧の、第１のゲート１３、第２のゲート２３への伝搬を遅延させることができる。したがって、半導体装置の動作速度（スイッチング速度）を調整することが可能となる。

本実施形態によれば、第１の実施形態の効果に加え、半導体装置の動作速度（スイッチング速度）を調整することが可能となる。

（第３の実施形態）
本実施形態の半導体装置は、巻線部品がトランスであり、昇圧チョッパ回路を構成する第２のダイオード６０及びコンデンサ５５を備えないこと以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。

本実施形態の半導体装置は、電力変換器である。本実施形態の半導体装置は、具体的には、電源電圧Ｖｄｄを変圧するトランス（変圧器）である。本実施形態のトランスは、スイッチングデバイスとして、ノーマリーオンのトランジスタとノーマリーオフのトランジスタとを直列接続した回路を用いる。

図４は、本実施形態の半導体装置の回路図である。

本実施の形態の半導体装置は、電圧端子２００とノーマリーオントランジスタ２０の第２のドレイン２２との間に、トランス８０が設けられる。トランス８０は、一次コイル８１と、二次コイル８２とを備える。また、トランス８０の二次コイル８２には、例えば、図４に示すようにダイオード８５、コンデンサ９０、負荷抵抗９５が接続される。

本実施の形態の半導体装置は、電圧端子２００に印加される電源電圧Ｖｄｄを、トランス８０を用いて変圧する。電源電圧Ｖｄｄは、例えば、１０Ｖ以上５０Ｖ以下である。また、変圧された電圧は、例えば、５０Ｖ以上２００Ｖ以下である。

本実施形態の半導体装置では、第１の実施形態同様、第１のアノード５１と第１のカソード５２を有する第１のダイオード５０を備える。そして、第１のアノード５１は、第１のドレイン１２と第２のソース２１に接続される。第１のカソード５２は、トランス８０と電圧端子２００に接続される。言い換えれば、第１のドレイン１２と第２のソース２１は、第１のダイオード５０を間に挟んで、電圧端子２００に接続されている。

以上、本実施形態によれば、第１の実施形態同様、信頼性が向上した半導体装置が実現される。また、エネルギー効率の高い半導体装置が実現される。

第１乃至第３の実施形態では、半導体装置が昇圧チョッパ回路及びトランス（変圧器）の場合を例に説明したが、例えば、巻線部品がインダクタのリレー回路にも、本発明を適用することが可能である。

また、ノーマリーオントランジスタ２０が、ＧａＮ（窒化ガリウム）系半導体のＨＥＭＴである場合を例に説明したが、ノーマリーオントランジスタ２０にＳｉＣ（炭化珪素）やダイヤモンド等、その他のワイドギャップ半導体を用いたトランジスタを適用することも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ノーマリーオフトランジスタ
１１第１のソース
１２第１のドレイン
１３第１のゲート
２０ノーマリーオントランジスタ
２１第２のソース
２２第２のドレイン
２３第２のゲート
３５インダクタ
５０第１のダイオード
５１第１のアノード
５２第１のカソード
５５コンデンサ
６０第２のダイオード
６１第２のアノード
６２第２のカソード
７５抵抗素子
８０トランス
１００ソース端子
２００電圧端子
３００ゲート端子
４００出力端子

Claims

ソース端子に接続される第１のソース、第１のドレイン、ゲート端子に接続される第１のゲートを有するノーマリーオフトランジスタと、
前記第１のドレインに接続される第２のソース、電圧端子に接続される第２のドレイン、前記第１のソースに接続される第２のゲートを有するノーマリーオントランジスタと、
前記電圧端子と前記第２のドレインとの間に設けられる巻線部品と、
前記第１のドレインと前記第２のソースに接続される第１のアノードと、前記巻線部品と前記電圧端子に接続される第１のカソードを有する第１のダイオードと、
を備える半導体装置。
前記ノーマリーオントランジスタは、ＧａＮ系半導体のＨＥＭＴである請求項１記載の半導体装置。
前記巻線部品がインダクタである請求項１又は請求項２記載の半導体装置。
前記巻線部品がトランスである請求項１又は請求項２記載の半導体装置。
前記第２のドレインと前記インダクタに接続される第２のアノードと、第２のカソードを有する第２のダイオードと、
前記第２のカソードに接続されるコンデンサを、更に備える請求項３記載の半導体装置。
前記ゲート端子と前記第１のゲートとの間に設けられる抵抗素子を、更に備えることを特徴とする請求項１乃至請求項５いずれか一項記載の半導体装置。
前記ノーマリーオフトランジスタがＳｉのＭＯＳＦＥＴである請求項１乃至請求項６いずれか一項記載の半導体装置。