JP4844007B2 - 複合型半導体装置 - Google Patents

Description

本発明は、ノーマリーオン形スイッチング素子とノーマリーオフ形スイッチング素子とを直列接続し、ノーマリーオフ形スイッチング素子にゲート信号を入力することにより、ノーマリーオフ動作を実現する、いわゆるカスコードデバイスの保護回路に関する。

ノーマリーオン形スイッチング素子はゲート・ソース間に逆電圧を印加した場合にオフし、ゲート・ソース間に逆電圧が印加されていない場合にはオンする素子である。現在、半導体装置に適用されているスイッチング素子のほとんどがノーマリーオフ（ゲートに電圧を印加した場合にオンし、ゲートに電圧を印加していない場合または逆電圧を印加することでオフする）であり、ノーマリーオン形スイッチング素子を装置へ適用すると、通常のゲート駆動回路が適用できないこと、また周辺回路を変更しなければならないことなどの様々な問題が発生する。従って、ノーマリーオン形スイッチング素子が装置に適用された例は少ない。
そこで、ノーマリーオフ形スイッチング素子用と同等なゲート駆動動作をノーマリーオン形スイッチング素子に適用する方法として、図９に示す回路構成例がある。ここで、ノーマリーオン形スイッチング素子１とノーマリーオフ形スイッチング素子（以下ＭＯＳＦＥＴと称す）２とは直列接続され、カスコードデバイスを構成している。さらに、ゲート駆動回路４はゲート抵抗３を介してＭＯＳＦＥＴ２のゲートに接続されている。このような構成とすることで、通常のＭＯＳＦＥＴ用のゲート駆動回路が適用でき、正のゲート電圧を印加するとカスコードデバイスがオンし、ゲート電圧が低下するとカスコードデバイスがオフする。

図１０に図９の動作例を示す。まず、ＭＯＳＦＥＴ２のゲート電圧が低下すると、ディレイタイムt1が経過した後、ＭＯＳＦＥＴ２がオフし、ドレイン・ソース間電圧が上昇する。ＭＯＳＦＥＴ２のドレイン・ソース間はノーマリーオン形スイッチング素子１のソース・ゲート間に並列接続されているので、ＭＯＳＦＥＴ２がオフし、ＭＯＳＦＥＴ２のドレイン・ソース間電圧が上昇することによって、ノーマリーオン形スイッチング素子１のゲート・ソース間に逆電圧が印加される。従って、ＭＯＳＦＥＴ２がオフすることにより、ノーマリーオン形スイッチング素子1のゲート・ソース間に逆電圧が確立され、ノーマリーオン形スイッチング素子１をオフするができる。ここで、必要とされるＭＯＳＦＥＴ２のドレイン・ソース間電圧耐量は、ノーマリーオン形スイッチング素子１のゲート・ソース間電圧であり、導通損失の小さい低耐圧のスイッチング素子が適用可能となり、その結果、通電損失は小さくて済む。

以上の内容の詳細は、特許文献１、特許文献２等に記載されている。
特開平４−８４４６３号公報（第３図） 特表２００４−５２１５８５号公報（fig.2）

実際のスイッチング素子ではゲート電圧が変化してからスイッチング動作が始まるまで時間差（ディレイタイムt1、t2）が生じる。従来技術でも同様に、ＭＯＳＦＥＴ２のドレイン・ソース間電圧が上昇し、ノーマリーオン形スイッチング素子１のゲートしきい値電圧を確立してもノーマリーオン形スイッチング素子１のスイッチング動作が始まるまでディレイタイムt2が生じる。従って、ノーマリーオン形スイッチング素子１のゲート電圧が確立した直後ではオフすることができず、ＭＯＳＦＥＴ２のドレイン・ソース間電圧は上昇して、耐圧を超えてしまう恐れがある。
本発明では、スイッチング素子の耐圧を超えることなく、安全にかつ高速なスイッチング動作を実現するノーマリーオン形スイッチング素子とノーマリーオフ形スイッチング素子との直列回路ならなるカスコードデバイスを提供する。

上記課題を解決するため、第1の発明ではノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、
ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とゲート（またはベース）間に、電圧クランプ手段とダイオードとの直列回路を接続する。
第2の発明では、ノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、
ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とソース（またはエミッタ）間に、電圧クランプ手段を並列接続する。

第３の発明では、ノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とソース（またはエミッタ）間に、前記ノーマリーオフ形スイッチング素子がオフしてから前記ノーマリーオン形スイッチング素子がオフするまでの遅れ時間内に徐々に上昇する前記ノーマリーオフ形スイッチング素子の電圧を素子耐圧以下に抑制し、且つ前記ノーマリーオフ形スイッチング素子の電圧上昇につれて前記ノーマリーオン形スイッチング素子の制御端子に逆電圧を印加するコンデンサを接続する。
第４の発明では、ノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とソース（またはエミッタ）間に、前記ノーマリーオフ形スイッチング素子がオフしてから前記ノーマリーオン形スイッチング素子がオフするまでの遅れ時間内に徐々に上昇する前記ノーマリーオフ形スイッチング素子の電圧を素子耐圧以下に抑制し、且つ前記ノーマリーオフ形スイッチング素子の電圧上昇につれて前記ノーマリーオン形スイッチング素子の制御端子に逆電圧を印加する電圧クランプ手段とコンデンサとの直列回路を接続する。

本発明により、ノーマリーオン形スイッチング素子とノーマリーオフ形スイッチング素子を直列接続したカスコードデバイスにおいて、スイッチング素子の耐圧を超えることなく、安全かつ高速にスイッチング動作させることが可能である。また、ノーマリーオフ形スイッチング素子として導通損失の小さい低損失の素子が適用でき、装置の低損失化と冷却装置の小型化が可能である。

本発明の要点は、ノーマリーオン形スイッチング素子とノーマリーオフ形スイッチング素子を直列接続したカスコードデバイスにおいて、ノーマリーオフ形スイッチング素子をオフさせてもノーマリーオン形スイッチング素子がオフするまでには遅れ時間があり、この遅れの期間、ノーマリーオフ形スイッチング素子の電圧上昇を抑制させようとするものである。

図1に、本発明の第1の実施例を、図２に第1の実施例の動作例を示す。
ここで、ＭＯＳＦＥＴ２のゲート電圧が低下すると、ディレイタイムt1の後、ＭＯＳＦＥＴ２のドレイン・ソース間電圧が上昇する。ＭＯＳＦＥＴ２のドレイン・ソース間電圧がツェナーダイオード６のクランプ電圧に達すると、ノーマリーオン形素子１のソース→ダイオード５→ツェナーダイオード６→ＭＯＳＦＥＴ２のゲート・ソース間の入力容量、の経路で電流が流れ、再びＭＯＳＦＥＴ２のゲート電圧が上昇する。ＭＯＳＦＥＴ２のゲト電圧が上昇することにより、ＭＯＳＦＥＴ２は再びオンし、ドレイン・ソース間電圧の上昇を抑制する。さらに、従来技術と同様に、ＭＯＳＦＥＴ２のドレイン・ソース間電圧により、ノーマリーオン形スイッチング素子１のゲート逆電圧が得られ、オフすることができる。このように、ツェナーダイオード６のクランプ電圧をＭＯＳＦＥＴ２のドレイン・ソース間電圧の耐圧よりも低い値に設定しておくことにより、ＭＯＳＦＥＴ２のドレイン・ソース間電圧は耐圧を超えることなく、安全に動作させることができる。

図３に、第２の実施例を、図４に第２の実施例の動作例を示す。第1の実施例と同様に、ＭＯＳＦＥＴ２のゲート電圧が低下し、ドレイン・ソース間電圧が上昇する。ここで、ＭＯＳＦＥＴ２のドレイン・ソース間電圧がツェナーダイオード６のツェナー電圧（クランプ電圧）に達すると、電流はノーマリーオン形スイッチング素子１→ＭＯＳＦＥＴ２の経路からノーマリーオン形スイッチング素子１→ツェナーダイオード６の経路に転流し、ＭＯＳＦＥＴ２のドレイン・ソース間電圧の上昇を抑制する。従って、ツェナーダイオード６のクランプ電圧をＭＯＳＦＥＴ２のドレイン・ソース間電圧の耐圧以下に設定しておくことで、ＭＯＳＦＥＴ２のドレイン・ソース電圧は耐圧を超えることなく、安全に動作させることができる。

図５に、第３の実施例を、図６に第３の実施例の動作例を示す。この例では、ＭＯＳＦＥＴ２のゲート電圧が低下することで、ＭＯＳＦＥＴ２はオフし、ドレイン・ソース間電圧が上昇するが、ＭＯＳＦＥＴ２と並列にコンデンサ７が接続されているので、これを充電しながらドレイン・ソース間電圧は緩やかに上昇する。ＭＯＳＦＥＴ２のドレイン・ソース間電圧が緩やかに上昇することにより、ディレイタイムt2が存在してもドレイン・ソース間電圧は耐圧を越える前にノーマリーオン形スイッチング素子１をオフすることができる。従って、ＭＯＳＦＥＴ２のドレイン・ソース間耐圧を越えることなく、安全に動作させることができる。ここで、コンデンサ７で蓄えたエネルギーはソフトスイッチング回路（ZVT回路）などにより、回生が可能である。

図７に、第4の実施例を、図８に第４の実施例の動作例を示す。第３の実施例では、ＭＯＳＦＥＴ２のドレイン・ソース間電圧が徐々に上昇するため、ＭＯＳＦＥＴ２のドレイン・ソース間電圧が上昇し始めてからノーマリーオン形スイッチング素子１のゲートしきい値電圧が確立されるまで時間がかかる。そこで、ここではＭＯＳＦＥＴ２と並列に電圧をクランプする機能を有するツェナーダイオード６とコンデンサ７の直列回路を接続している。ここで、ＭＯＳＦＥＴ２のゲート信号が低下し、t1後にはノーマリーオン形スイッチング素子１→ＭＯＳＦＥＴ２の経路で電流が流れているので、ＭＯＳＦＥＴ２のドレイン・ソース間の出力容量は充電され、ドレイン・ソース電圧は急峻に上昇する。従って、高速にノーマリーオン形素子１のゲートしきい値電圧を得ることができる。さらに、ＭＯＳＦＥＴ２のドレイン・ソース間電圧がツェナーダイオード６のクランプ電圧に達すると、電流はノーマリーオン形スイッチング素子１→ツェナーダイオード６→コンデンサ７に転流する。従って、電流はコンデンサ７を充電する経路で流れるので、ＭＯＳＦＥＴ２のドレイン・ソース間電圧は徐々に上昇し、ディレイタイムt2の間、耐圧を越えることなく、安全に動作させることができる。一方、コンデンサ７で蓄えたエネルギーはソフトスイッチング回路（ZVT回路）などにより、回生が可能である。

本発明は、高耐圧のノーマリーオン形スイッチング素子と低耐圧のノーマリーオフ形スイッチング素子を直列接続し、従来のノーマリーオフ形素子用の駆動回路を用いてノーマリーオフ形スイッチング素子を駆動することにより、高速なスイッチング動作を安全に実現できるため、高速スイッチング動作を行う高耐圧大容量の変換器への適用が可能である。

本発明の第1の実施例を示す。 図1の動作例を示す。 本発明の第2の実施例を示す。 図３の動作例を示す。 本発明の第３の実施例を示す。 図５の動作例を示す。 本発明の第４の実施例を示す。 図７の動作例を示す。 従来の実施例を示す。 図９の動作例を示す。

符号の説明

１・・・ノーマリーオン形スイッチング素子
２・・・ノーマリーオフ形スイッチング素子（ＭＯＳＦＥＴ）
３・・・ゲート抵抗 ４・・・ゲート駆動回路 ５・・・ダイオード
６・・・ツェナーダイオード ７・・・コンデンサ

Claims (2)

1. ノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、前記ノーマリーオン形スイッチング素子の制御端子を前記ノーマリーオフ形スイッチング素子の直列接続されていない側の端子に接続し、前記ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、前記ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とソース（またはエミッタ）間に、前記ノーマリーオフ形スイッチング素子がオフしてから前記ノーマリーオン形スイッチング素子がオフするまでの遅れ時間内に徐々に上昇する前記ノーマリーオフ形スイッチング素子の電圧を素子耐圧以下に抑制し、且つ前記ノーマリーオフ形スイッチング素子の電圧上昇につれて前記ノーマリーオン形スイッチング素子の制御端子に逆電圧を印加するコンデンサを接続することを特徴とした複合型半導体装置。
2. ノーマリーオン形スイッチング素子と直列にノーマリーオフ形スイッチング素子を接続し、前記ノーマリーオン形スイッチング素子の制御端子を前記ノーマリーオフ形スイッチング素子の直列接続されていない側の端子に接続し、前記ノーマリーオフ形スイッチング素子に駆動回路を接続することで、ノーマリーオフ形の動作を実現するカスコードデバイスにおいて、前記ノーマリーオフ形スイッチング素子のドレイン（またはコレクタ）とソース（またはエミッタ）間に、前記ノーマリーオフ形スイッチング素子がオフしてから前記ノーマリーオン形スイッチング素子がオフするまでの遅れ時間内に徐々に上昇する前記ノーマリーオフ形スイッチング素子の電圧を素子耐圧以下に抑制し、且つ前記ノーマリーオフ形スイッチング素子の電圧上昇につれて前記ノーマリーオン形スイッチング素子の制御端子に逆電圧を印加する電圧クランプ手段とコンデンサとの直列回路を接続することを特徴とした複合型半導体装置。

Images