JP6604125B2 - カスコードノーマリオフ回路 - Google Patents

カスコードノーマリオフ回路 Download PDF

Info

Publication number
JP6604125B2
JP6604125B2 JP2015196435A JP2015196435A JP6604125B2 JP 6604125 B2 JP6604125 B2 JP 6604125B2 JP 2015196435 A JP2015196435 A JP 2015196435A JP 2015196435 A JP2015196435 A JP 2015196435A JP 6604125 B2 JP6604125 B2 JP 6604125B2
Authority
JP
Japan
Prior art keywords
normally
switch
type high
electrode
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015196435A
Other languages
English (en)
Other versions
JP2017069505A (ja
Inventor
裕規 伊藤
信一 岩上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2015196435A priority Critical patent/JP6604125B2/ja
Publication of JP2017069505A publication Critical patent/JP2017069505A/ja
Application granted granted Critical
Publication of JP6604125B2 publication Critical patent/JP6604125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ノーマリオンスイッチとノーマリオフスイッチとをカスコード接続して構成されたカスコードノーマリオフ回路に関する。
カスコードノーマリオフ回路は、図６に示すように、ＭＯＳＦＥＴからなるノーマリオンスイッチＱ１とノーマリオフスイッチＱ２とをカスコード接続して１つのノーマリオフトランジスタとして動作させる回路である（特許文献１）。
ノーマリオンスイッチＱ１とノーマリオフスイッチＱ２とは、直列に接続され、ノーマリオンスイッチＱ１のゲートは、ノーマリオフスイッチＱ２のソースに接続され、ノーマリオフスイッチＱ２のゲートに入力信号が印加される。ノーマリオンスイッチＱ１のドレイン端には例えば数百Ｖに印加されている。ノーマリオンスイッチＱ１の耐圧は、例えば、６００Ｖである。
以上の構成において、ノーマリオフスイッチＱ２のゲートに閾値電圧Ｖｔｈ以上の電圧が印加されている時には、カスコード接続されたスイッチＱ１，Ｑ２は、オンしている。
しかし、ノーマリオフスイッチＱ２のゲートに閾値電圧Ｖｔｈ未満の電圧が印加された瞬間にノーマリオフスイッチＱ２はオフし、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇する。
ノーマリオンスイッチＱ１のゲートは、ノーマリオフスイッチＱ２のソースＳに接続されているので、Ｘ点（ノーマリオンスイッチＱ１のソース）に対してノーマリオンスイッチＱ１のゲートは、負電位になる。このため、Ｘ点の電位は、更に上昇し、負電圧がノーマリオフスイッチＱ２の閾値電圧Ｖｔｈ、例えば−５Ｖより大きくなると、ノーマリオンスイッチＱ１はオフする。
このため、電源からの高電圧は、ノーマリオンスイッチＱ１に印加されるので、ノーマリオフスイッチＱ２には大きな電圧は印加されない。従って、ノーマリオフスイッチＱ２の導通損失を低減させるためにノーマリオフスイッチＱ２には低耐圧、例えば２０Ｖ程度の耐圧のＦＥＴを選択することができる。
しかし、ノーマリオンスイッチＱ１のリーク電流が大きいと、ノーマリオンスイッチＱ１がオフしていてもＸ点の電位は、徐々に上昇していく。Ｘ点に高電圧が印加され続けると、ノーマリオフスイッチＱ２が劣化してしまう。
このため、図７に示すように、ノーマリオフスイッチＱ２のドレインとソース間に抵抗Ｒ１を接続して、Ｘ点の電位の上昇を抑制している。この場合、抵抗Ｒ１の抵抗値は、ノーマリオフスイッチＱ２のリーク電流値、Ｘ点の電位に応じて選択される。例えば、ノーマリオフスイッチＱ２のリーク電流が１μＡ、Ｘ点の電位が１０Ｖであると、抵抗Ｒ１の抵抗値は、１０ＭΩとなる。
リーク電流は、製造バラツキ、温度依存性によりばらつくので、抵抗Ｒ１は想定されるリーク電流の最大値に設計し、抵抗値を小さくする。
特許第５６９７９９６号公報
しかしながら、ノーマリオンスイッチのリーク電流の大きさにより、抵抗を変える必要があった。
本発明の課題は、ノーマリオフスイッチを破壊せず、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することにある。
本発明に係るカスコードノーマリオフ回路は、第１ドレイン電極と第１ソース電極と第１ゲート電極とを有し、第１ドレイン電極に高電圧が印加される窒化物半導体からなるノーマリオンスイッチと、第２ドレイン電極と第２ソース電極と第２ゲート電極とを有し、第２ドレイン電極が前記ノーマリオンスイッチの第１ソース電極に接続され、第２ソース電極が前記ノーマリオンスイッチの第１ゲート電極に接続され、第２ゲート電極に電圧が印加されるシリコン半導体からなるノーマリオフスイッチと、前記ノーマリオフスイッチをオフしたときに、前記ノーマリオフスイッチの耐圧未満の電圧で降伏するツェナーダイオード部とを備え、前記ノーマリオフスイッチは、ＭＯＳＦＥＴからなり、前記ツェナーダイオード部は、前記ＭＯＳＦＥＴの外周領域に作成され、前記ツェナーダイオード部は、第３ドレイン電極と、Ｎ型高濃度ポリシリコン領域と、前記Ｎ型高濃度ポリシリコン領域に接触するＰ型高濃度ポリシリコン領域とを有し、前記Ｎ型高濃度ポリシリコン領域及び前記Ｐ型高濃度ポリシリコン領域の一方が前記第３ドレイン電極に接触し、他方が前記第２ソース電極に接触することを特徴とする。
本発明によれば、ツェナーダイオード部は、ノーマリオフスイッチをオフしたときに、ノーマリオフスイッチの耐圧未満の電圧で降伏するので、ノーマリオフスイッチを破壊せず、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することができる。
本発明の実施例１に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。 本発明の実施例１に係るカスコードノーマリオフ回路の具体例を示す図である。 本発明の実施例１に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。 本発明の実施例２に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。 本発明の実施例３に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。 従来のカスコードノーマリオフ回路の第１の例を示す回路図である。 従来のカスコードノーマリオフ回路の第２の例を示す回路図である。
以下、本発明の実施の形態に係るカスコードノーマリオフ回路について、図面を参照しながら詳細に説明する。
図１は、本発明の実施例１に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。図１に示すカスコードノーマリオフ回路は、ノーマリオンスイッチＱ１と、ノーマリオフスイッチＱ２と、ツェナーダイオードＺＤ１とを備えている。
ノーマリオンスイッチＱ１は、ＧａＮ、ＡｌＧａＮ等の窒化物半導体からなり、第１ドレイン電極Ｄと第１ソース電極Ｓと第１ゲート電極Ｇとを有し、通常はオンし、第１ソース電極Ｓの電位が第１ゲート電極Ｇの電位よりも負電位となった時にオフする。ノーマリオンスイッチＱ１の第１ドレイン電極Ｄは、図示しない電源に接続される。
ノーマリオフスイッチＱ２は、ＭＯＳＦＥＴ等のシリコン半導体からなり、第２ドレイン電極Ｄと第２ソース電極Ｓと第２ゲート電極Ｇとを有する。第２ドレイン電極ＤがノーマリオンスイッチＱ１の第１ソース電極Ｓに接続され、第２ソース電極ＳがノーマリオンスイッチＱ１の第１ゲート電極Ｇに接続され、第２ゲート電極Ｇに電圧が印加される。
ノーマリオフスイッチＱ２の第２ドレイン電極ＤにはツェナーダイオードＺＤ１のカソードが接続され、第２ソース電極ＳにはツェナーダイオードＺＤ１のアノードが接続されている。ツェナーダイオードＺＤ１は、本発明のツェナーダイオード部に対応する。ツェナーダイオードＺＤ１の降伏電圧は、ノーマリオフスイッチＱ２の耐圧未満の電圧に設定されている。ノーマリオフスイッチＱ２の耐圧は、例えば２０Ｖである。
このように構成された実施例１のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２をオフすると、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇する。
ノーマリオンスイッチＱ１のリーク電流によりＸ点の電位は、徐々に上昇していく。Ｘ点の電位がツェナーダイオードＺＤ１の降伏電圧に達すると、ツェナーダイオードＺＤ１は、降伏して、Ｘ点からツェナーダイオードＺＤ１を介してノーマリオフスイッチＱ２のソースＳに電流が流れる。このため、Ｘ点の電位は、上昇しないので、ノーマリオフスイッチＱ２は破壊されなくなる。
従って、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することができる。
図２に、実施例１に係るカスコードノーマリオフ回路の具体例を示す。図２に示す具体例では、ツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４は直列に接続され、各々のツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４の降伏電圧の総和がノーマリオフスイッチＱ２の耐圧未満に設定されていることを特徴とする。
ノーマリオフスイッチＱ２の耐圧を例えば、２０Ｖとすると、各々のツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４の降伏電圧を６Ｖ〜６．５Ｖとする。
このように構成された実施例２のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２をオフすると、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇し、ツェナーダイオードＺＤ２〜ＺＤ４の降伏電圧の合計電圧、例えば、１９．５Ｖに達すると、ツェナーダイオードＺＤ２〜ＺＤ４は、降伏する。このため、ノーマリオフスイッチＱ２の耐圧が２０Ｖであるので、ノーマリオフスイッチＱ２は破壊されなくなる。従って、実施例２においても、実施例１の効果と同様な効果が得られる。
次に、ノーマリオフスイッチＱ２とツェナーダイオードＺＤ１の構造を示す断面図について、図３を用いて説明する。図３では、ソース・ケースの横型構造のＮ型のＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を示している。
ノーマリオフスイッチＱ２は、Ｐ型高濃度領域１０のＰ型半導体基板上にＰ層１１を配置し、Ｐ層１１上に、ドレイン電極１と、ソース電極２と、ドレイン電極１及びソース電極２間に配置されたゲート電極３とが配置されている。
Ｐ型高濃度領域１０の下にはソース電極５が配置され、ソース電極５は、ノーマリオンスイッチＱ１のゲート電極である。なお、図３のＰ型高濃度領域には、Ｐ＋を付し、Ｎ型高濃度領域には、Ｎ＋を付している。
Ｐ層１１上で且つドレイン電極１直下にはドレイン電極１に接触するＮ型高濃度領域１５が形成されている。Ｐ層１１上で且つソース電極２直下にはソース電極２に接触するＮ型高濃度領域１４が形成されている。ゲート電極３に電圧が印加されると、ドレイン電極１からＮ型高濃度領域１４，１５を介してソース電極２に電流が流れる。
ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度領域１３と、Ｐ型高濃度領域１２とから構成される。Ｎ型高濃度領域１３は、Ｐ層１１上で且つソース電極２の外周領域に配置されたドレイン電極４直下に形成されている。
Ｐ型高濃度領域１２は、ソース電極２直下に配置され且つソース電極２とＰ型高濃度領域１０とＰ層１１とＮ型高濃度領域１３とに接触して配置されている。
Ｐ型高濃度領域１２にはボロンが用いられる。ボロン濃度は、例えば、１×１０１８ｃｍ３である。Ｎ型高濃度領域１３にはリンが用いられる。リン濃度は、例えば、１×１０１８ｃｍ３である。
このように実施例１のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２の外周領域にツェナーダイオードＺＤ１を作成するので、スペース及びコストを低減することができる。
図４に、実施例２のノーマリオンスイッチとツェナーダイオードとの構造断面図を示す。図４では、ドレイン・ケースの縦型構造のＤＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を示している。
ノーマリオフスイッチＱ２は、ドレイン電極２１と、ドレイン電極２１と対向して配置され且つ２つに分離されたソース電極２２と、２つに分離されたソース電極２２の間に配置されたゲート電極２３とを備えている。
ドレイン電極２１上にはＮ型半導体基板としてのＮ型高濃度領域２４が形成され、Ｎ型高濃度領域２４上にはＮ型低濃度領域２５が形成されている。ゲート電極２３直下にはゲート電極２３に接触して二酸化シリコン（ＳｉＯ２）が形成されている。Ｎ型低濃度領域２５上で且つ二酸化シリコンに接触してＰ層２６が形成され、Ｐ層２６上で且つソース電極２２直下にはＮ型高濃度領域２７が形成されている。
以上の構成において、ゲート電極２３に電圧が印加されると、ドレイン電極２１からＮ型高濃度領域２４、Ｎ型低濃度領域２５、Ｐ層２６、Ｎ型高濃度領域２７を介してソース電極２２に電流が流れる。
ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度領域２４と、Ｐ型高濃度領域２８とから構成される。Ｐ型高濃度領域２８は、ソース電極２２直下に配置され、ソース電極２２とＮ型高濃度領域２４とＮ型低濃度領域２５とに接触して配置されている。
以上の構成された実施例２のカスコードノーマリオフ回路によれば、実施例１のカスコードノーマリオフ回路の効果と同様な効果が得られる。また、縦型構造のＤＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を用いているので、高耐圧化で且つ低オン抵抗化のＭＯＳＦＥＴに適している。
図５に実施例３に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す。図５に実施例３に係るノーマリオンスイッチとツェナーダイオードとは、図３に実施例１に係るノーマリオンスイッチとツェナーダイオードに対して、ツェナーダイオードの構成のみが異なる。
ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度ポリシリコン領域１７ａとＮ型高濃度ポリシリコン領域１７ａに接触するＰ型高濃度ポリシリコン領域１７ｂとからなる。
Ｎ型高濃度ポリシリコン領域１７ａは、Ｐ層１１上で且つドレイン領域４直下に配置されている。Ｐ型高濃度ポリシリコン領域１７ｂは、Ｐ層１１及びＰ型高濃度領域１２上で且つソース領域２直下に配置されている。
以上の構成された実施例３のカスコードノーマリオフ回路によれば、実施例１のカスコードノーマリオフ回路の効果と同様な効果が得られる。
Ｑ１ ノーマリオンスイッチ
Ｑ２ ノーマリオフスイッチ
ＺＤ１〜ＺＤ４ ツェナーダイオード
Ｒ２ 抵抗
１，４，２１ ドレイン電極
２，５，２２ ソース電極
３，２３ ゲート電極
１０，１２，１７ｂ，２８ Ｐ型高濃度領域
１１，２６ Ｐ層
１３，１４，１５，１７ａ，２４ Ｎ型高濃度領域

Claims (2)

  1. 第１ドレイン電極と第１ソース電極と第１ゲート電極とを有し、第１ドレイン電極に高電圧が印加される窒化物半導体からなるノーマリオンスイッチと、
    第２ドレイン電極と第２ソース電極と第２ゲート電極とを有し、第２ドレイン電極が前記ノーマリオンスイッチの第１ソース電極に接続され、第２ソース電極が前記ノーマリオンスイッチの第１ゲート電極に接続され、第２ゲート電極に電圧が印加されるシリコン半導体からなるノーマリオフスイッチと、
    前記ノーマリオフスイッチをオフしたときに、前記ノーマリオフスイッチの耐圧未満の電圧で降伏するツェナーダイオード部と、
    を備え、
    前記ノーマリオフスイッチは、ＭＯＳＦＥＴからなり、前記ツェナーダイオード部は、前記ＭＯＳＦＥＴの外周領域に作成され、
    前記ツェナーダイオード部は、第３ドレイン電極と、Ｎ型高濃度ポリシリコン領域と、前記Ｎ型高濃度ポリシリコン領域に接触するＰ型高濃度ポリシリコン領域とを有し、前記Ｎ型高濃度ポリシリコン領域及び前記Ｐ型高濃度ポリシリコン領域の一方が前記第３ドレイン電極に接触し、他方が前記第２ソース電極に接触することを特徴とするカスコードノーマリオフ回路。
  2. 前記ツェナーダイオード部は、複数のツェナーダイオードを直列に接続して構成され、各々のツェナーダイオードの降伏電圧の総和が前記ノーマリオフスイッチの耐圧未満に設定されていることを特徴とする請求項１記載のカスコードノーマリオフ回路。
JP2015196435A 2015-10-02 2015-10-02 カスコードノーマリオフ回路 Active JP6604125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015196435A JP6604125B2 (ja) 2015-10-02 2015-10-02 カスコードノーマリオフ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015196435A JP6604125B2 (ja) 2015-10-02 2015-10-02 カスコードノーマリオフ回路

Publications (2)

Publication Number Publication Date
JP2017069505A JP2017069505A (ja) 2017-04-06
JP6604125B2 true JP6604125B2 (ja) 2019-11-13

Family

ID=58495059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015196435A Active JP6604125B2 (ja) 2015-10-02 2015-10-02 カスコードノーマリオフ回路

Country Status (1)

Country Link
JP (1) JP6604125B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255147B2 (ja) * 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
JP4844007B2 (ja) * 2005-05-18 2011-12-21 富士電機株式会社 複合型半導体装置
JP2009218307A (ja) * 2008-03-10 2009-09-24 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
JP6203097B2 (ja) * 2014-03-20 2017-09-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2017069505A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
US7709891B2 (en) Component arrangement including a power semiconductor component having a drift control zone
WO2011089837A1 (ja) 複合型半導体装置
JP2008016682A (ja) 半導体スイッチング素子および半導体回路装置
US20140091839A1 (en) Electronic Circuit with a Reverse Conducting Transistor Device
US20130248923A1 (en) Bi-directional switch using series connected n-type mos devices in parallel with series connected p-type mos devices
US10347756B2 (en) High-voltage metal-oxide-semiconductor transistor capable of preventing occurrence of exceedingly-large reverse current
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
WO2016117338A1 (ja) 半導体装置
US20150249448A1 (en) Electronic Circuit Operable as an Electronic Switch
CN102388443A (zh) 具有改进栅极特性的增强型氮化镓晶体管
WO2014034346A1 (ja) 複合型半導体装置
JP5061675B2 (ja) 半導体装置およびそれに用いられる半導体チップ
JP6989462B2 (ja) 電流検出回路
US6914297B2 (en) Configuration for generating a voltage sense signal in a power semiconductor component
JP6413467B2 (ja) 半導体装置
JP2017188772A5 (ja)
JP6604125B2 (ja) カスコードノーマリオフ回路
JP2017079432A (ja) 半導体装置
US10312913B2 (en) Level shifter
JP4858253B2 (ja) トランジスタの駆動回路
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
US20140055192A1 (en) Saturation current limiting circuit topology for power transistors
JP3739376B2 (ja) 半導体装置
WO2017143998A1 (zh) 晶体管的驱动电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6604125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250