JP2017069505A

JP2017069505A - カスコードノーマリオフ回路

Info

Publication number: JP2017069505A
Application number: JP2015196435A
Authority: JP
Inventors: 裕規伊藤; Hironori Ito; 岩上　信一; Shinichi Iwagami; 信一岩上
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2015-10-02
Filing date: 2015-10-02
Publication date: 2017-04-06
Anticipated expiration: 2035-10-02
Also published as: JP6604125B2

Abstract

【課題】ノーマリオフスイッチを破壊せず、可変抵抗を用いることなく、スペース及びコストを低減できるカスコードノーマリオフ回路。【解決手段】ドレイン電極とソース電極とゲート電極とを有する窒化物半導体からなり、ドレイン電極に高電圧が印加されるノーマリオンスイッチＱ１と、ドレイン電極とソース電極とゲート電極とを有するシリコン半導体からなり、ドレイン電極がノーマリオンスイッチのソース電極に接続され、ソース電極がノーマリオンスイッチのゲート電極に接続され、ゲート電極に電圧が印加されるノーマリオフスイッチＱ２と、ノーマリオフスイッチをオフしたときに、ノーマリオフスイッチの耐圧未満の電圧で降伏するツェナーダイオード部ＺＤ１とを備える。【選択図】図１

Description

本発明は、ノーマリオンスイッチとノーマリオフスイッチとをカスコード接続して構成されたカスコードノーマリオフ回路に関する。

カスコードノーマリオフ回路は、図６に示すように、ＭＯＳＦＥＴからなるノーマリオンスイッチＱ１とノーマリオフスイッチＱ２とをカスコード接続して１つのノーマリオフトランジスタとして動作させる回路である（特許文献１）。

ノーマリオンスイッチＱ１とノーマリオフスイッチＱ２とは、直列に接続され、ノーマリオンスイッチＱ１のゲートは、ノーマリオフスイッチＱ２のソースに接続され、ノーマリオフスイッチＱ２のゲートに入力信号が印加される。ノーマリオンスイッチＱ１のドレイン端には例えば数百Ｖに印加されている。ノーマリオンスイッチＱ１の耐圧は、例えば、６００Ｖである。

以上の構成において、ノーマリオフスイッチＱ２のゲートに閾値電圧Ｖｔｈ以上の電圧が印加されている時には、カスコード接続されたスイッチＱ１，Ｑ２は、オンしている。

しかし、ノーマリオフスイッチＱ２のゲートに閾値電圧Ｖｔｈ未満の電圧が印加された瞬間にノーマリオフスイッチＱ２はオフし、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇する。

ノーマリオンスイッチＱ１のゲートは、ノーマリオフスイッチＱ２のソースＳに接続されているので、Ｘ点（ノーマリオンスイッチＱ１のソース）に対してノーマリオンスイッチＱ１のゲートは、負電位になる。このため、Ｘ点の電位は、更に上昇し、負電圧がノーマリオフスイッチＱ２の閾値電圧Ｖｔｈ、例えば−５Ｖより大きくなると、ノーマリオンスイッチＱ１はオフする。

このため、電源からの高電圧は、ノーマリオンスイッチＱ１に印加されるので、ノーマリオフスイッチＱ２には大きな電圧は印加されない。従って、ノーマリオフスイッチＱ２の導通損失を低減させるためにノーマリオフスイッチＱ２には低耐圧、例えば２０Ｖ程度の耐圧のＦＥＴを選択することができる。

しかし、ノーマリオンスイッチＱ１のリーク電流が大きいと、ノーマリオンスイッチＱ１がオフしていてもＸ点の電位は、徐々に上昇していく。Ｘ点に高電圧が印加され続けると、ノーマリオフスイッチＱ２が劣化してしまう。

このため、図７に示すように、ノーマリオフスイッチＱ２のドレインとソース間に抵抗Ｒ１を接続して、Ｘ点の電位の上昇を抑制している。この場合、抵抗Ｒ１の抵抗値は、ノーマリオフスイッチＱ２のリーク電流値、Ｘ点の電位に応じて選択される。例えば、ノーマリオフスイッチＱ２のリーク電流が１μＡ、Ｘ点の電位が１０Ｖであると、抵抗Ｒ１の抵抗値は、１０ＭΩとなる。

リーク電流は、製造バラツキ、温度依存性によりばらつくので、抵抗Ｒ１は想定されるリーク電流の最大値に設計し、抵抗値を小さくする。

特許第５６９７９９６号公報

しかしながら、ノーマリオンスイッチのリーク電流の大きさにより、抵抗を変える必要があった。

本発明の課題は、ノーマリオフスイッチを破壊せず、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することにある。

本発明に係るカスコードノーマリオフ回路は、第１ドレイン電極と第１ソース電極と第１ゲート電極とを有する窒化物半導体からなり、第１ドレイン電極に高電圧が印加されるノーマリオンスイッチと、第２ドレイン電極と第２ソース電極と第２ゲート電極とを有するシリコン半導体からなり、第２ドレイン電極が前記ノーマリオンスイッチの第１ソース電極に接続され、第２ソース電極が前記ノーマリオンスイッチの第１ゲート電極に接続され、第２ゲート電極に電圧が印加されるノーマリオフスイッチと、前記ノーマリオフスイッチをオフしたときに、前記ノーマリオフスイッチの耐圧未満の電圧で降伏するツェナーダイオード部とを備えることを特徴とする。

本発明によれば、ツェナーダイオード部は、ノーマリオフスイッチをオフしたときに、ノーマリオフスイッチの耐圧未満の電圧で降伏するので、ノーマリオフスイッチを破壊せず、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することができる。

本発明の実施例１に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。本発明の実施例１に係るカスコードノーマリオフ回路の具体例を示す図である。本発明の実施例１に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。本発明の実施例２に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。本発明の実施例３に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す模式的な断面図である。従来のカスコードノーマリオフ回路の第１の例を示す回路図である。従来のカスコードノーマリオフ回路の第２の例を示す回路図である。

以下、本発明の実施の形態に係るカスコードノーマリオフ回路について、図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係るカスコードノーマリオフ回路の基本的な回路構成を示す図である。図１に示すカスコードノーマリオフ回路は、ノーマリオンスイッチＱ１と、ノーマリオフスイッチＱ２と、ツェナーダイオードＺＤ１とを備えている。

ノーマリオンスイッチＱ１は、ＧａＮ、ＡｌＧａＮ等の窒化物半導体からなり、第１ドレイン電極Ｄと第１ソース電極Ｓと第１ゲート電極Ｇとを有し、通常はオンし、第１ソース電極Ｓの電位が第１ゲート電極Ｇの電位よりも負電位となった時にオフする。ノーマリオンスイッチＱ１の第１ドレイン電極Ｄは、図示しない電源に接続される。

ノーマリオフスイッチＱ２は、ＭＯＳＦＥＴ等のシリコン半導体からなり、第２ドレイン電極Ｄと第２ソース電極Ｓと第２ゲート電極Ｇとを有する。第２ドレイン電極ＤがノーマリオンスイッチＱ１の第１ソース電極Ｓに接続され、第２ソース電極ＳがノーマリオンスイッチＱ１の第１ゲート電極Ｇに接続され、第２ゲート電極Ｇに電圧が印加される。

ノーマリオフスイッチＱ２の第２ドレイン電極ＤにはツェナーダイオードＺＤ１のカソードが接続され、第２ソース電極ＳにはツェナーダイオードＺＤ１のアノードが接続されている。ツェナーダイオードＺＤ１は、本発明のツェナーダイオード部に対応する。ツェナーダイオードＺＤ１の降伏電圧は、ノーマリオフスイッチＱ２の耐圧未満の電圧に設定されている。ノーマリオフスイッチＱ２の耐圧は、例えば２０Ｖである。

このように構成された実施例１のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２をオフすると、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇する。

ノーマリオンスイッチＱ１のリーク電流によりＸ点の電位は、徐々に上昇していく。Ｘ点の電位がツェナーダイオードＺＤ１の降伏電圧に達すると、ツェナーダイオードＺＤ１は、降伏して、Ｘ点からツェナーダイオードＺＤ１を介してノーマリオフスイッチＱ２のソースＳに電流が流れる。このため、Ｘ点の電位は、上昇しないので、ノーマリオフスイッチＱ２は破壊されなくなる。

従って、可変抵抗を用いることなく、スペース及びコストを低減することができるカスコードノーマリオフ回路を提供することができる。

図２に、実施例１に係るカスコードノーマリオフ回路の具体例を示す。図２に示す具体例では、ツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４は直列に接続され、各々のツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４の降伏電圧の総和がノーマリオフスイッチＱ２の耐圧未満に設定されていることを特徴とする。

ノーマリオフスイッチＱ２の耐圧を例えば、２０Ｖとすると、各々のツェナーダイオードＺＤ２，ＺＤ３，ＺＤ４の降伏電圧を６Ｖ〜６．５Ｖとする。

このように構成された実施例２のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２をオフすると、Ｘ点の電位は、ノーマリオフスイッチＱ２のソースＳに対して上昇し、ツェナーダイオードＺＤ２〜ＺＤ４の降伏電圧の合計電圧、例えば、１９．５Ｖに達すると、ツェナーダイオードＺＤ２〜ＺＤ４は、降伏する。このため、ノーマリオフスイッチＱ２の耐圧が２０Ｖであるので、ノーマリオフスイッチＱ２は破壊されなくなる。従って、実施例２においても、実施例１の効果と同様な効果が得られる。

次に、ノーマリオフスイッチＱ２とツェナーダイオードＺＤ１の構造を示す断面図について、図３を用いて説明する。図３では、ソース・ケースの横型構造のＮ型のＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を示している。

ノーマリオフスイッチＱ２は、Ｐ型高濃度領域１０のＰ型半導体基板上にＰ層１１を配置し、Ｐ層１１上に、ドレイン電極１と、ソース電極２と、ドレイン電極１及びソース電極２間に配置されたゲート電極３とが配置されている。

Ｐ型高濃度領域１０の下にはソース電極５が配置され、ソース電極５は、ノーマリオンスイッチＱ１のゲート電極である。なお、図３のＰ型高濃度領域には、Ｐ^＋を付し、Ｎ型高濃度領域には、Ｎ^＋を付している。

Ｐ層１１上で且つドレイン電極１直下にはドレイン電極１に接触するＮ型高濃度領域１５が形成されている。Ｐ層１１上で且つソース電極２直下にはソース電極２に接触するＮ型高濃度領域１４が形成されている。ゲート電極３に電圧が印加されると、ドレイン電極１からＮ型高濃度領域１４，１５を介してソース電極２に電流が流れる。

ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度領域１３と、Ｐ型高濃度領域１２とから構成される。Ｎ型高濃度領域１３は、Ｐ層１１上で且つソース電極２の外周領域に配置されたドレイン電極４直下に形成されている。

Ｐ型高濃度領域１２は、ソース電極２直下に配置され且つソース電極２とＰ型高濃度領域１０とＰ層１１とＮ型高濃度領域１３とに接触して配置されている。

Ｐ型高濃度領域１２にはボロンが用いられる。ボロン濃度は、例えば、１×１０^１８ｃｍ^３である。Ｎ型高濃度領域１３にはリンが用いられる。リン濃度は、例えば、１×１０^１８ｃｍ^３である。

このように実施例１のカスコードノーマリオフ回路によれば、ノーマリオフスイッチＱ２の外周領域にツェナーダイオードＺＤ１を作成するので、スペース及びコストを低減することができる。

図４に、実施例２のノーマリオンスイッチとツェナーダイオードとの構造断面図を示す。図４では、ドレイン・ケースの縦型構造のＤＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を示している。

ノーマリオフスイッチＱ２は、ドレイン電極２１と、ドレイン電極２１と対向して配置され且つ２つに分離されたソース電極２２と、２つに分離されたソース電極２２の間に配置されたゲート電極２３とを備えている。

ドレイン電極２１上にはＮ型半導体基板としてのＮ型高濃度領域２４が形成され、Ｎ型高濃度領域２４上にはＮ型低濃度領域２５が形成されている。ゲート電極２３直下にはゲート電極２３に接触して二酸化シリコン（ＳｉＯ２）が形成されている。Ｎ型低濃度領域２５上で且つ二酸化シリコンに接触してＰ層２６が形成され、Ｐ層２６上で且つソース電極２２直下にはＮ型高濃度領域２７が形成されている。

以上の構成において、ゲート電極２３に電圧が印加されると、ドレイン電極２１からＮ型高濃度領域２４、Ｎ型低濃度領域２５、Ｐ層２６、Ｎ型高濃度領域２７を介してソース電極２２に電流が流れる。

ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度領域２４と、Ｐ型高濃度領域２８とから構成される。Ｐ型高濃度領域２８は、ソース電極２２直下に配置され、ソース電極２２とＮ型高濃度領域２４とＮ型低濃度領域２５とに接触して配置されている。

以上の構成された実施例２のカスコードノーマリオフ回路によれば、実施例１のカスコードノーマリオフ回路の効果と同様な効果が得られる。また、縦型構造のＤＭＯＳＦＥＴからなるノーマリオフスイッチＱ２を用いているので、高耐圧化で且つ低オン抵抗化のＭＯＳＦＥＴに適している。

図５に実施例３に係るカスコードノーマリオフ回路のノーマリオンスイッチとツェナーダイオードとの構造を示す。図５に実施例３に係るノーマリオンスイッチとツェナーダイオードとは、図３に実施例１に係るノーマリオンスイッチとツェナーダイオードに対して、ツェナーダイオードの構成のみが異なる。

ツェナーダイオードＺＤ１は、ＭＯＳＦＥＴからなるノーマリオフスイッチＱ２の外周領域に配置され、Ｎ型高濃度ポリシリコン領域１７ａとＮ型高濃度ポリシリコン領域１７ａに接触するＰ型高濃度ポリシリコン領域１７ｂとからなる。

Ｎ型高濃度ポリシリコン領域１７ａは、Ｐ層１１上で且つドレイン領域４直下に配置されている。Ｐ型高濃度ポリシリコン領域１７ｂは、Ｐ層１１及びＰ型高濃度領域１２上で且つソース領域２直下に配置されている。

以上の構成された実施例３のカスコードノーマリオフ回路によれば、実施例１のカスコードノーマリオフ回路の効果と同様な効果が得られる。

Ｑ１ノーマリオンスイッチ
Ｑ２ノーマリオフスイッチ
ＺＤ１〜ＺＤ４ツェナーダイオード
Ｒ２抵抗
１，４，２１ドレイン電極
２，５，２２ソース電極
３，２３ゲート電極
１０，１２，１７ｂ，２８Ｐ型高濃度領域
１１，２６Ｐ層
１３，１４，１５，１７ａ，２４Ｎ型高濃度領域

Claims

第１ドレイン電極と第１ソース電極と第１ゲート電極とを有する窒化物半導体からなり、第１ドレイン電極に高電圧が印加されるノーマリオンスイッチと、
第２ドレイン電極と第２ソース電極と第２ゲート電極とを有するシリコン半導体からなり、第２ドレイン電極が前記ノーマリオンスイッチの第１ソース電極に接続され、第２ソース電極が前記ノーマリオンスイッチの第１ゲート電極に接続され、第２ゲート電極に電圧が印加されるノーマリオフスイッチと、
前記ノーマリオフスイッチをオフしたときに、前記ノーマリオフスイッチの耐圧未満の電圧で降伏するツェナーダイオード部と、
を備えることを特徴とするカスコードノーマリオフ回路。
前記ツェナーダイオード部は、複数のツェナーダイオードを直列に接続して構成され、各々のツェナーダイオードの降伏電圧の総和が前記ノーマリオフスイッチの耐圧未満に設定されていることを特徴とする請求項１記載のカスコードノーマリオフ回路。
前記ノーマリオフスイッチは、ＭＯＳＦＥＴからなり、前記ツェナーダイオード部は、前記ＭＯＳＦＥＴの外周領域に作成されていることを特徴とする請求項１又は請求項２記載のカスコードノーマリオフ回路。
前記ノーマリオフスイッチは、第１ドレイン電極と、ソース電極と、ゲート電極とを有し、前記ツェナーダイオード部は、第２ドレイン電極と、Ｎ型高濃度ポリシリコン領域と、前記Ｎ型高濃度ポリシリコン領域に接触するＰ型高濃度ポリシリコン領域とを有し、前記Ｎ型高濃度ポリシリコン領域及び前記Ｐ型高濃度ポリシリコン領域の一方が前記第２ドレイン電極に接触し、他方が前記ソース電極に接触することを特徴とする請求項３記載のカスコードノーマリオフ回路。