JP5837499B2 - インバータ - Google Patents

インバータ Download PDF

Info

Publication number
JP5837499B2
JP5837499B2 JP2012529600A JP2012529600A JP5837499B2 JP 5837499 B2 JP5837499 B2 JP 5837499B2 JP 2012529600 A JP2012529600 A JP 2012529600A JP 2012529600 A JP2012529600 A JP 2012529600A JP 5837499 B2 JP5837499 B2 JP 5837499B2
Authority
JP
Japan
Prior art keywords
turned
mos transistor
voltage
control signal
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012529600A
Other languages
English (en)
Other versions
JPWO2012023556A1 (ja
Inventor
池谷 直泰
直泰 池谷
健治 小宮
健治 小宮
朋宏 野澤
朋宏 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012529600A priority Critical patent/JP5837499B2/ja
Publication of JPWO2012023556A1 publication Critical patent/JPWO2012023556A1/ja
Application granted granted Critical
Publication of JP5837499B2 publication Critical patent/JP5837499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/4175Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Description

この発明はインバータに関し、特に、直流電力を交流電力に変換するインバータに関する。
電力用半導体装置を構築する接合型電界効果トランジスタや静電誘導型トランジスタは、高電圧、大電力領域において高速動作を実現することが可能な電力用半導体スイッチング素子である。この電力用半導体スイッチング素子として、ゲート電圧が0Vのときにドレイン電流が流れるノーマリーオン素子が多く提案されている。このようなノーマリーオン素子を用いようとすると、ゲートに負極性の電圧を十分に印加することによって、オフ状態にする必要があり、ゲート制御が複雑になってしまう。また、ノーマリーオン素子のゲート制御が故障した場合には、スイッチング素子に大電流が流れることになり、スイッチング素子が特性劣化もしくは多大に損傷する可能性が高くなる。したがって、それに備えた保護回路を別途設ける必要がある。
このため、バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタ、MOSトランジスタなどのノーマリーオフ素子に比べ、ノーマリーオン素子の取り扱いは比較的難しい。そこで、ノーマリーオン素子とノーマリーオフ素子であるMOSトランジスタとの直列接続体を用いた電力用半導体装置が開発されている(たとえば特開2001−251846号公報(特許文献1)参照)。
特開2001−251846号公報
しかし、上記特許文献1のノーマリーオン素子とMOSトランジスタの直列接続体でインバータの各アームを構成し、上側アームのMOSトランジスタのゲートおよびソース間に第1の制御信号を与え、下側アームのMOSトランジスタのゲートおよびソース間に第1の制御信号と相補な第2の制御信号を与えると、インバータが発熱して、インバータ回路自体の特性が劣化、もしくは多大に損傷すると言う問題があった。
これは、たとえば、上側アームおよび下側アームがそれぞれオフ状態およびオン状態であるときに第1および第2の制御信号の論理レベルを反転させると、下側アームがオフする前に上側アームがオンし、上側アームと下側アームの両方がオン状態になって大きな貫通電流が流れるからである(図4参照)。
この対策として、タイミング調整回路によって第1および第2の制御信号の立ち上がりエッジを遅延させ、上側アームと下側アームの両方がオン状態になることを防止する方法が考えられる。しかし、この方法では、タイミング調整回路が別途必要となり、回路構成が複雑になると言う問題があった。
それゆえに、この発明の主たる目的は、簡単な構成で貫通電流を低減することが可能なインバータを提供することである。
この発明に係るインバータは、直流電力を交流電力に変換するインバータであって、第1の直流電圧を受ける第1の入力端子と、第1の直流電圧よりも低い第2の直流電圧を受ける第2の入力端子と、交流電力を出力するための複数の出力端子と、各出力端子に対応して設けられ、第1の入力端子と対応の出力端子との間に直列接続された第1のノーマリーオン素子および第1のMOSトランジスタを含む第1のアームと、各出力端子に対応して設けられ、対応の出力端子と第2の入力端子との間に直列接続された第2のノーマリーオン素子および第2のMOSトランジスタを含む第2のアームと、互いに相補な第1および第2の制御信号をそれぞれ第1および第2のMOSトランジスタのゲートおよびソース間に与え、第1および第2のMOSトランジスタの各々をオンまたはオフさせる駆動回路とを備えたものである。第1のノーマリーオン素子のゲートは対応の出力端子に接続され、第2のノーマリーオン素子のゲートは第2の入力端子に接続される。第1の制御信号が第1の論理レベルから第2の論理レベルまで上昇する期間と第2の制御信号が第2の論理レベルから第1の論理レベルまで下降する期間とは同じである。第1の制御信号が第2の論理レベルから第1の論理レベルまで下降する期間と第2の制御信号が第1の論理レベルから第2の論理レベルまで上昇する期間とは同じである。第1の制御信号が第1のMOSトランジスタのしきい値電圧よりも高くなると第1のMOSトランジスタがオンして第1のアームがオンし、第2の制御信号が第2のMOSトランジスタのしきい値電圧よりも低くなると第2のMOSトランジスタがオフして第2のアームがオフする。第1の制御信号が第1のMOSトランジスタのしきい値電圧よりも低くなると第1のMOSトランジスタがオフして第1のアームがオフし、第2の制御信号が第2のMOSトランジスタのしきい値電圧よりも高くなると第2のMOSトランジスタがオンして第2のアームがオンする。第1のMOSトランジスタのしきい値電圧と第1の制御信号の振幅電圧との第1の比、および第2のMOSトランジスタのしきい値電圧と第2の制御信号の振幅電圧との第2の比の各々は、第1および第2のアームが同時にオン状態にならないように設定されている。
好ましくは、第1および第2の比の各々は0.2以上で1よりも小さな値に設定されている。
また好ましくは、第1および第2の比の各々は0.5以上で0.7以下の値に設定されている。
また好ましくは、第1および第2のノーマリーオン素子の各々は窒化物半導体で形成されている。
また好ましくは、第1および第2のMOSトランジスタの各々の内蔵ダイオードはフリーホイールダイオードとして使用されている。
また好ましくは、第1のアームは、さらに、第1のMOSトランジスタのドレインおよびソース間に直列接続され、第1のMOSトランジスタのドレインおよびソース間電圧が第1のMOSトランジスタの耐圧よりも低い予め定められた第1の電圧を超えた場合にオンする複数の第1のダイオードを含む。第2のアームは、さらに、第2のMOSトランジスタのドレインおよびソース間に直列接続され、第2のMOSトランジスタのドレインおよびソース間電圧が第2のMOSトランジスタの耐圧よりも低い予め定められた第2の電圧を超えた場合にオンする複数の第2のダイオードを含む。
また好ましくは、第1および第2のMOSトランジスタのしきい値電圧は同じ値である。
この発明に係るインバータでは、第1のMOSトランジスタのしきい値電圧と第1の制御信号の振幅電圧との第1の比、および第2のMOSトランジスタのしきい値電圧と第2の制御信号の振幅電圧との第2の比の各々は、第1および第2のアームが同時にオン状態にならないように設定されている。したがって、簡単な構成で貫通電流を低減することができる。
この発明の一実施の形態によるインバータの構成を示す回路ブロック図である。 図1に示したノーマリーオン素子の構成を示す断面図である。 図1に示したNチャネルMOSトランジスタの構成を示す断面図である。 しきい値電圧が1.5Vのトランジスタを用いた場合のインバータの動作を示すタイムチャートである。 しきい値電圧が2.0Vのトランジスタを用いた場合のインバータの動作を示すタイムチャートである。 しきい値電圧が5.0Vのトランジスタを用いた場合のインバータの動作を示すタイムチャートである。 トランジスタのしきい値電圧および制御信号の振幅電圧の比とトランジスタのドレイン電流との関係を示す図である。 実施の形態の変更例を示す回路図である。
本実施の形態のインバータは、図1に示すように、入力端子T1,T2、アームA1〜A6、出力端子TO1〜TO3、および駆動回路1を備える。入力端子T1には直流電源2の正極が接続され、入力端子T2には直流電源2の負極が接続される。入力端子T2は、接地される。直流電源2の出力電圧は、たとえば300Vである。
アームA1〜A6は、それぞれノーマリーオン素子P1〜P6を含む。ノーマリーオン素子P1〜P3のドレインはともに入力端子T1に接続され、それらのゲートはそれぞれ出力端子TO1〜TO3に接続される。ノーマリーオン素子P4〜P6のドレインはそれぞれ出力端子TO1〜TO3に接続され、それらのゲートはともに入力端子T2に接続される。
また、アームA1〜A6は、それぞれNチャネルMOSトランジスタ(ノーマリーオフ素子)Q1〜Q6を含む。NチャネルMOSトランジスタQ1〜Q3のドレインはそれぞれノーマリーオン素子P1〜P3のソースに接続され、それらのソースはそれぞれ出力端子TO1〜TO3に接続されるとともに駆動回路1に接続され、それらのゲートは駆動回路1からの制御信号φ1〜φ3を受ける。
また、NチャネルMOSトランジスタQ4〜Q6のドレインはそれぞれノーマリーオン素子P4〜P6のソースに接続され、それらのソースは入力端子T2および駆動回路1に接続され、それらのゲートは駆動回路1からの制御信号φ4〜φ6を受ける。
駆動回路1は、制御装置(図示せず)からの信号と、出力端子TO1〜TO3の電圧VO1〜VO3と、入力端子T2の電圧GNDとに基づいて、制御信号φ1〜φ6を生成する。制御信号φ1とφ4,φ2とφ5,φ3とφ6は、それぞれ互いに相補な信号である。たとえば、制御信号φ1が「L」レベルから「H」レベルに立ち上げられると同時に、制御信号φ4が「H」レベルから「L」レベルに立ち下げられる。また、制御信号φ1が「H」レベルから「L」レベルに立ち下げられると同時に、制御信号φ4が「L」レベルから「H」レベルに立ち上げられる。
また、制御信号φ1〜φ3の「L」レベルは、それぞれインバータの出力電圧VO1〜VO3すなわちNチャネルMOSトランジスタQ1〜Q3のソース電圧である。制御信号φ1〜φ3の「H」レベルは、それぞれVO1+VCC,VO2+VCC,VO3+VCCである。ここで、VCCは、駆動回路1の電源電圧(たとえば、10V)である。また、制御信号φ4〜φ6の「L」レベルは、接地電圧GNDすなわちNチャネルMOSトランジスタQ4〜Q6のソース電圧である。制御信号φ4〜φ6の「H」レベルは、駆動回路1の電源電圧VCCである。
たとえば、アームA1において、駆動回路1によって制御信号φ1が「L」レベルにされると、NチャネルMOSトランジスタQ1がオフする。NチャネルMOSトランジスタQ1がオフすると、ノーマリーオン素子P1のゲート電圧がソース電圧よりも十分に低くなり、ノーマリーオン素子P1がオフする。
また、駆動回路1によって制御信号φ1が「H」レベルにされると、NチャネルMOSトランジスタQ1がオンする。NチャネルMOSトランジスタQ1がオンすると、ノーマリーオン素子P1のゲート電圧がソース電圧に略等しくなり、ノーマリーオン素子P1がオンする。つまり、制御信号φ1を「L」レベルにするとアームA1がオフ状態になり、制御信号φ1を「H」レベルにするとアームA1がオン状態になる。他のアームA2〜A6もアームA1と同様に動作する。
また、NチャネルMOSトランジスタQ1〜Q6は、それぞれダイオードD1〜D6を内蔵している。ダイオードD1〜D6は、それぞれNチャネルMOSトランジスタQ1〜Q6に逆並列に接続されている。ダイオードD1〜D6の各々は、フリーホイールダイオード(free wheel diode)として使用される。
出力端子TO1〜TO3には、たとえば、三相モータ3のU相コイルC1、V相コイルC2、およびW相コイルC3の一方端子がそれぞれ接続される。コイルC1〜C3の他方端子は互いに接続されている。駆動回路1は、NチャネルMOSトランジスタQ1〜Q6の各々を所定のタイミングでオン/オフ制御し、直流電源2から供給される直流電力を三相交流電力に変換する。
たとえば、アームをA1,A6,A2,A4,A3,A5,…の順で60度ずつ位相をずらせて180度ずつ導通状態にすると、インバータから三相モータ3のコイルC1〜C3に三相交流電流が流れ、回転磁界が発生してモータ3のロータ(図示せず)が回転駆動される。
図2は、ノーマリーオン素子Pを構成するGaN電界効果トランジスタの構成を示す断面図である。図2において、GaN電界効果トランジスタは、シリコン基板11を含む。シリコン基板11の裏面には、ソース端子10が形成されている。シリコン基板11の表面には、バッファ層12、GaN層13、AlGaN層14が順に積層されている。バッファ層12は、たとえばAlGaNで形成される。
AlGaN層14の表面にゲート電極15が形成され、ゲート電極15の表面にゲート端子16が積層されている。AlGaN層14の表面において、ゲート電極15の一方側にソース電極17が形成され、ソース電極17は、シリコン基板11、バッファ層12、GaN層13、およびAlGaN層14を貫通する貫通電極18によってソース端子10に接続されている。
また、AlGaN層14の表面において、ゲート電極15の他方側にドレイン電極19が形成される。ゲート端子16の表面以外の部分はポリイミド樹脂層20で覆われる。ポリイミド樹脂層20の表面にドレイン端子21が形成され、ドレイン端子21は、ポリイミド樹脂層20を貫通する貫通電極22によってドレイン電極19に接続されている。
このGaN電界効果トランジスタでは、AlGaN層14とGaN層13とのヘテロ接合面近傍に高濃度の2次元電子ガスが形成され、高い電子移動度が得られる。このGaN電界効果トランジスタは、通常、負のしきい値電圧を有し、ゲート電圧が0Vのときにはオン状態となる。したがって、GaN電界効果トランジスタはノーマリーオン素子である。
図3は、NチャネルMOSトランジスタQの構成を示す断面図である。図3において、NチャネルMOSトランジスタQは、N型シリコン基板30を含む。N型シリコン基板30の裏面にドレイン電極31が形成され、ドレイン電極31はドレイン端子32に接続されている。N型シリコン基板30の表面にN型ドレイン層33が形成され、N型ドレイン層33の表面にゲート酸化膜34およびゲート電極35が積層される。ゲート電極35は、ゲート端子36に接続される。N型ドレイン層33の表面において、ゲート電極35の両側の各々において、P型領域37が形成され、P型領域37の表面にN型ソース領域38が形成される。P型領域37およびN型ソース領域38は、ソース端子39に接続される。
このNチャネルMOSトランジスタQでは、P型領域37とN型ドレイン領域33によってダイオードDが形成される。NチャネルMOSトランジスタQは、正のしきい値電圧を有する。ゲート端子36およびソース端子39間にしきい値電圧よりも高い電圧を印加すると、ドレイン端子32およびソース端子39間が導通する。ゲート端子36およびソース端子39間にしきい値電圧よりも低い電圧(たとえば0V)を印加すると、ドレイン端子32およびソース端子39間が非導通になる。したがって、NチャネルMOSトランジスタQはノーマリーオフ素子である。また、当然ながら、横型構造のNチャネルMOSトランジスタを用いることも可能である。
次に、NチャネルMOSトランジスタQのしきい値電圧VTHと制御信号φ1〜φ6の振幅電圧との比について説明する。まず、この比を0.15に設定した。具体的には、しきい値電圧VTHが1.5VのNチャネルMOSトランジスタQを使用し、制御信号φ1〜φ6の振幅電圧を10Vに設定した。また、直流電源2の出力電圧は300Vであり、モータ3のコイルCの抵抗値は150Ωであった。この場合は、ノーマリーオン素子P1〜P6およびNチャネルMOSトランジスタQ1〜Q6が発熱し、それらが破壊された。この理由は、以下のように考えられる。
図4(a)〜(d)は、制御信号φ1,φ4のレベル変化と、アームA1,A4の各々のオン/オフの状態を示すタイムチャートである。時刻t0よりも前の期間では、制御信号φ1,φ4がそれぞれ「L」レベルおよび「H」レベルになり、アームA1,A4がそれぞれオフ状態およびオン状態になっている。
時刻t0において、制御信号φ1が「L」レベルから「H」レベルに立ち上げられるとともに、制御信号φ4が「H」レベルから「L」レベルに立ち下げられる。時刻t1において制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHを超えてトランジスタQ1がオンし、時刻t2においてアームA1がオンする。時刻t3において、制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHよりも低下してトランジスタQ4がオフし、アームA4がオフ状態に移行する。
時刻t2〜t3の期間では、アームA1,A4の両方がオン状態になり、図1の端子T1からアームA1,A4を介して端子T2に大きな貫通電流が流れる。このため、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4の各々が発熱する。
次いで、時刻t4において、制御信号φ1が「H」レベルから「L」レベルに立ち下げられるとともに、制御信号φ4が「L」レベルから「H」レベルに立ち上げられる。時刻t5において制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHを超えてトランジスタQ4がオンし、時刻t6においてアームA4がオンする。時刻t7において、制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHよりも低下してトランジスタQ1がオフし、アームA1がオフ状態に移行する。
時刻t6〜t7の期間では、アームA1,A4の両方がオン状態になり、図1の端子T1からアームA1,A4を介して端子T2に大きな貫通電流が流れる。このため、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4の各々が発熱する。このようにして、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4の各々の温度が急速に上昇し、それらが破壊される。
この対策として、タイミング調整回路によって制御信号φ1,φ4の各々の立ち上がりエッジを遅延させ、アームA1,A4がオンするタイミングを遅延させてアームA1,A4の両方がオン状態になることを防止する方法が考えられる。すなわち、アームA1がオンする時刻をt2からt3に遅延させ、アームA4がオンする時刻をt6からt7に遅延させる。しかし、この方法では、タイミング調整回路が別途必要となり、回路構成が複雑になると言う問題がある。
そこで、本願発明者は、NチャネルMOSトランジスタQ1〜Q6のしきい値電圧VTHと制御信号φ1〜φ6の振幅電圧との比を大きくすることにより、アームA1がオンするタイミングを遅延させるとともにアームA4がオンするタイミングを早めることにより、貫通電流を低減する方法を考えた。そして、しきい値電圧が2.0VのNチャネルMOSトランジスタQを使用し、他の条件は固定してインバータを運転した。この場合は、ノーマリーオン素子P1〜P6およびNチャネルMOSトランジスタQ1〜Q6が破壊されることはなかった。この理由は、以下のように考えられる。
図5(a)〜(d)は、制御信号φ1,φ4のレベル変化と、アームA1,A4の各々のオン/オフの状態を示すタイムチャートである。時刻t0よりも前の期間では、制御信号φ1,φ4がそれぞれ「L」レベルおよび「H」レベルになり、アームA1,A4がそれぞれオフ状態およびオン状態になっている。
時刻t0において、制御信号φ1が「L」レベルから「H」レベルに立ち上げられるとともに、制御信号φ4が「H」レベルから「L」レベルに立ち下げられる。時刻t1において制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHを超えてトランジスタQ1がオンし、時刻t2においてアームA1がオン状態に移行する。また、時刻t2において、制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHよりも低下してトランジスタQ4がオフし、アームA4がオフ状態に移行する。
次いで、時刻t3において、制御信号φ1が「H」レベルから「L」レベルに立ち下げられるとともに、制御信号φ4が「L」レベルから「H」レベルに立ち上げられる。時刻t4において制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHを超えてトランジスタQ4がオンし、アームA4がオン状態に移行する。時刻t5において、制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHよりも低下してトランジスタQ1がオフし、アームA1がオフ状態に移行する。
図5(a)〜(d)から分かるように、この条件では、アームA1,A4の両方が同時にオン状態になる期間がない。このため、アームA1,A4に貫通電流が流れず、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4が破壊されることはない。
次に、しきい値電圧VTHが5.0VのNチャネルMOSトランジスタQを使用し、他の条件は固定してインバータを運転した。この場合も、ノーマリーオン素子P1〜P6およびNチャネルMOSトランジスタQ1〜Q6が破壊されることはなかった。この理由は、以下のように考えられる。
図6(a)〜(d)は、制御信号φ1,φ4のレベル変化と、アームA1,A4の各々のオン/オフの状態を示すタイムチャートである。時刻t0よりも前の期間では、制御信号φ1,φ4がそれぞれ「L」レベルおよび「H」レベルになり、アームA1,A4がそれぞれオフ状態およびオン状態になっている。
時刻t0において、制御信号φ1が「L」レベルから「H」レベルに立ち上げられるとともに、制御信号φ4が「H」レベルから「L」レベルに立ち下げられる。時刻t1において、制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHを超えてトランジスタQ1がオンし、アームA1がオン状態に移行する。同時に、制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHよりも低下してトランジスタQ4がオフし、アームA4がオフ状態に移行する。
次いで、時刻t2において、制御信号φ1が「H」レベルから「L」レベルに立ち下げられるとともに、制御信号φ4が「L」レベルから「H」レベルに立ち上げられる。時刻t3において制御信号φ4のレベルがトランジスタQ4のしきい値電圧VTHを超えてトランジスタQ4がオンし、アームA4がオン状態に移行する。同時に、制御信号φ1のレベルがトランジスタQ1のしきい値電圧VTHよりも低下してトランジスタQ1がオフし、アームA1がオフ状態に移行する。
図6(a)〜(d)から分かるように、この条件では、アームA1,A4のうちの一方のアームAがオンすると同時に他方のアームAがオフする最良の状態になっており、アームA1,A4の両方が同時にオン状態になる期間がない。このため、アームA1,A4に貫通電流が流れず、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4が破壊されることはない。
しきい値電圧VTHが5Vよりも大きく10Vよりも小さなNチャネルMOSトランジスタQを使用すると、次のようになる。すなわち、制御信号φ1が「L」レベルから「H」レベルに立ち上げられるとともに、制御信号φ4が「H」レベルから「L」レベルに立ち下げられると、まずトランジスタQ4がオフしてアームA4がオフし、次にトランジスタQ1がオンしてアームA1がオンする。
次いで、制御信号φ1が「H」レベルから「L」レベルに立ち下げられるとともに、制御信号φ4が「L」レベルから「H」レベルに立ち上げられると、まずトランジスタQ1がオフしてアームA1がオフし、次にトランジスタQ4がオンしてアームA4がオンする。したがって、この条件では、アームA1(またはA4)がオフしてアームA1,A4の両方がオフした後にアームA4(またはA1)がオンする。よって、アームA1,A4に貫通電流が流れず、ノーマリーオン素子P1,P4およびトランジスタQ1,Q4が破壊されることはない。しきい値電圧VTHが10VのNチャネルMOSトランジスタQを使用すると、NチャネルMOSトランジスタQはオンしない。
以上のように、本願発明では、上側のアームA1(A2またはA3)と下側のアームA4(A5またはA6)が同時にオン状態にならないように、NチャネルMOSトランジスタQのしきい値電圧VTHと制御信号φ1〜φ6の振幅電圧との比が設定される。具体的には、NチャネルMOSトランジスタQのしきい値電圧VTHと制御信号φ1〜φ6の振幅電圧との比は、0.2以上で1よりも小さな値に設定される。より好ましくは、その比は0.5以上で1よりも小さな値に設定される。これにより、タイミング調整回路を別途設けることなく、簡単な構成で貫通電流を低減することができる。
なお、NチャネルMOSトランジスタQのしきい値電圧VTHと制御信号φ1〜φ6の振幅電圧VAとの比(VTH/VA)を0.5以上で1よりも小さな値に設定すると貫通電流を低減できるが、VTH/VAを1に近付けるとNチャネルMOSトランジスタQのドレイン電流Idが小さくなるという問題がある。NチャネルMOSトランジスタQのドレイン電流Idが小さくなると、インバータの出力電流が小さくなり、インバータを効率良く動作させることが難しくなる。
図7は、VTH/VAとIdの関係を示す図である。図7に示すように、VTH/VAが0.2〜0.6の範囲ではIdは約9.7Aでありほぼ一定であった。しかし、0.6以上の範囲でVTH/VAを徐々に増大させるとIdが徐々に減少し、VTH/VAが0.7になるとIdが約0.90Aに低下した。VTH/VAが0.7を超えるとIdが急に低下し、VTH/VAが0.8になるとIdが約0.37Aに低下した。インバータを効率良く動作させるためには、本来の電流(約9.7A)の少なくとも90%以上の電流を流す必要がある。したがって、図7より、VTH/VAを0.5以上で0.7以下の範囲RA内の値に設定することが好ましいことが分かった。
図8は、この実施の形態の変更例を示す図である。図8において、この変更例では、アームA1〜A6の各々にN個(ただし、Nは自然数である)のダイオード40が追加される。図8では、アームA1のみが示されている。N個のダイオード40は、トランジスタQ1のドレインとソースの間に、順バイアス方向に直列接続されている。各ダイオード40のしきい値電圧をVTHDとすると、N個のダイオード40のしきい値電圧の和(N×VTHD)は、トランジスタQ1の耐圧以下の所定の電圧Vcに設定されている。
トランジスタQ1がオフされた瞬間では、まだノーマリーオン素子P1はオンしており、ノーマリーオン素子P1に電流が流れる。このため、トランジスタQ1のドレインおよびソース間電圧は急に上昇する。トランジスタQ1のドレインおよびソース間電圧Vdsが所定の電圧Vcを超えると、N個のダイオード40がともにオンする。このため、トランジスタQ1のドレインおよびソース間電圧Vdsは、トランジスタQ1の耐圧以下の所定の電圧Vc以下に維持され、トランジスタQ1が破壊されることが防止される。他のアームA2〜A6でも、アームA1と同様、トランジスタQ2〜Q6が破壊されることが防止される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
A アーム、P ノーマリーオン素子、Q NチャネルMOSトランジスタ、D,40 ダイオード、T 入力端子、TO 出力端子、C コイル、1 駆動回路、2 直流電源、3 モータ、10,39 ソース端子、11 シリコン基板、12 バッファ層、13 GaN層、14 AlGaN層、15 ゲート電極、16,36 ゲート端子、17 ソース電極、18,22 貫通電極、19 ドレイン電極、20 ポリイミド樹脂層、21,32 ドレイン端子、30 N型シリコン基板、31 ドレイン電極、33 N型ドレイン領域、34 ゲート酸化膜、35 ゲート電極、37 P型領域、38 N型ソース領域。

Claims (7)

  1. 直流電力を交流電力に変換するインバータであって、
    第1の直流電圧を受ける第1の入力端子と、
    前記第1の直流電圧よりも低い第2の直流電圧を受ける第2の入力端子と、
    前記交流電力を出力するための複数の出力端子と、
    各出力端子に対応して設けられ、前記第1の入力端子と対応の出力端子との間に直列接続された第1のノーマリーオン素子および第1のMOSトランジスタを含む第1のアームと、
    各出力端子に対応して設けられ、対応の出力端子と前記第2の入力端子との間に直列接続された第2のノーマリーオン素子および第2のMOSトランジスタを含む第2のアームと、
    互いに相補な第1および第2の制御信号をそれぞれ前記第1および第2のMOSトランジスタのゲートおよびソース間に与え、前記第1および第2のMOSトランジスタの各々をオンまたはオフさせる駆動回路とを備え、
    前記第1のノーマリーオン素子のゲートは対応の出力端子に接続され、前記第2のノーマリーオン素子のゲートは前記第2の入力端子に接続され、
    前記第1の制御信号が第1の論理レベルから第2の論理レベルまで上昇する期間と前記第2の制御信号が前記第2の論理レベルから前記第1の論理レベルまで下降する期間とは同じであり、
    前記第1の制御信号が前記第2の論理レベルから前記第1の論理レベルまで下降する期間と前記第2の制御信号が前記第1の論理レベルから前記第2の論理レベルまで上昇する期間とは同じであり、
    前記第1の制御信号が前記第1のMOSトランジスタのしきい値電圧よりも高くなると前記第1のMOSトランジスタがオンして前記第1のアームがオンし、前記第2の制御信号が前記第2のMOSトランジスタのしきい値電圧よりも低くなると前記第2のMOSトランジスタがオフして前記第2のアームがオフし、
    前記第1の制御信号が前記第1のMOSトランジスタのしきい値電圧よりも低くなると前記第1のMOSトランジスタがオフして前記第1のアームがオフし、前記第2の制御信号が前記第2のMOSトランジスタのしきい値電圧よりも高くなると前記第2のMOSトランジスタがオンして前記第2のアームがオンし、
    前記第1のMOSトランジスタのしきい値電圧と前記第1の制御信号の振幅電圧との第1の比、および前記第2のMOSトランジスタのしきい値電圧と前記第2の制御信号の振幅電圧との第2の比の各々は、前記第1および第2のアームが同時にオン状態にならないように設定されている、インバータ。
  2. 前記第1および第2の比の各々は0.2以上で1よりも小さな値に設定されている、請求項1に記載のインバータ。
  3. 前記第1および第2の比の各々は0.5以上で0.7以下の値に設定されている、請求項2に記載のインバータ。
  4. 前記第1および第2のノーマリーオン素子の各々は窒化物半導体で形成されている、請求項1から請求項3までのいずれか1項に記載のインバータ。
  5. 前記第1および第2のMOSトランジスタの各々の内蔵ダイオードはフリーホイールダイオードとして使用されている、請求項1から請求項4までのいずれか1項に記載のインバータ。
  6. 前記第1のアームは、さらに、前記第1のMOSトランジスタのドレインおよびソース間に直列接続され、前記第1のMOSトランジスタのドレインおよびソース間電圧が前記第1のMOSトランジスタの耐圧よりも低い予め定められた第1の電圧を超えた場合にオンする複数の第1のダイオードを含み、
    前記第2のアームは、さらに、前記第2のMOSトランジスタのドレインおよびソース間に直列接続され、前記第2のMOSトランジスタのドレインおよびソース間電圧が前記第2のMOSトランジスタの耐圧よりも低い予め定められた第2の電圧を超えた場合にオンする複数の第2のダイオードを含む、請求項1から請求項5までのいずれか1項に記載のインバータ。
  7. 前記第1および第2のMOSトランジスタのしきい値電圧は同じ値である、請求項1から請求項6までのいずれか1項に記載のインバータ。
JP2012529600A 2010-08-20 2011-08-16 インバータ Expired - Fee Related JP5837499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012529600A JP5837499B2 (ja) 2010-08-20 2011-08-16 インバータ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010185118 2010-08-20
JP2010185118 2010-08-20
JP2012529600A JP5837499B2 (ja) 2010-08-20 2011-08-16 インバータ
PCT/JP2011/068559 WO2012023556A1 (ja) 2010-08-20 2011-08-16 インバータ

Publications (2)

Publication Number Publication Date
JPWO2012023556A1 JPWO2012023556A1 (ja) 2013-10-28
JP5837499B2 true JP5837499B2 (ja) 2015-12-24

Family

ID=45605209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012529600A Expired - Fee Related JP5837499B2 (ja) 2010-08-20 2011-08-16 インバータ

Country Status (2)

Country Link
JP (1) JP5837499B2 (ja)
WO (1) WO2012023556A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2648329A1 (en) * 2012-04-04 2013-10-09 Volvo Car Corporation Three-phase inverter for driving an electric motor having cascode power switches
JP6509621B2 (ja) 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6584987B2 (ja) 2016-03-23 2019-10-02 株式会社東芝 半導体装置
US10381473B2 (en) * 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
JP7203661B2 (ja) * 2019-03-27 2023-01-13 古河電気工業株式会社 電力変換装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371021A (ja) * 1991-06-19 1992-12-24 Fujitsu Ltd 出力回路
JP2002064975A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd Dc/dcコンバータの駆動制御方法及びdc/dcコンバータ
JP2002335679A (ja) * 2001-05-09 2002-11-22 Toyota Industries Corp ドライブ回路
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2007252055A (ja) * 2006-03-15 2007-09-27 Toshiba Corp 電力変換装置
JP2008263068A (ja) * 2007-04-12 2008-10-30 Nec Electronics Corp 静電気保護回路
JP2009054963A (ja) * 2007-08-29 2009-03-12 Hitachi Kokusai Electric Inc スイッチング回路
JP2010178555A (ja) * 2009-01-30 2010-08-12 Mitsumi Electric Co Ltd Dc−dcコンバータおよびスイッチング制御回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371021A (ja) * 1991-06-19 1992-12-24 Fujitsu Ltd 出力回路
JP2002064975A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd Dc/dcコンバータの駆動制御方法及びdc/dcコンバータ
JP2002335679A (ja) * 2001-05-09 2002-11-22 Toyota Industries Corp ドライブ回路
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2007252055A (ja) * 2006-03-15 2007-09-27 Toshiba Corp 電力変換装置
JP2008263068A (ja) * 2007-04-12 2008-10-30 Nec Electronics Corp 静電気保護回路
JP2009054963A (ja) * 2007-08-29 2009-03-12 Hitachi Kokusai Electric Inc スイッチング回路
JP2010178555A (ja) * 2009-01-30 2010-08-12 Mitsumi Electric Co Ltd Dc−dcコンバータおよびスイッチング制御回路

Also Published As

Publication number Publication date
JPWO2012023556A1 (ja) 2013-10-28
WO2012023556A1 (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
US9843311B2 (en) Integrated level shifter circuit
US9866207B2 (en) Semiconductor device, power control device and electronic system
CN102428651B (zh) 宽带隙半导体功率结型场效应晶体管的高温栅极驱动器及包括该栅极驱动器的集成电路
JP6685192B2 (ja) 信号伝達装置、および、電力スイッチング素子駆動装置
JP5837499B2 (ja) インバータ
JP2011067051A (ja) インバータと、それを用いた電気機器および太陽光発電装置
JP5939947B2 (ja) ショットキー型トランジスタの駆動回路
JP2017509293A (ja) バイポーラゲートドライバ
US20130241520A1 (en) Power management chips and power management devices including the same
US9496708B2 (en) Electric motor drive isolation circuit
JP2011029386A (ja) 半導体装置および電子機器
JP5791193B2 (ja) ショットキー型トランジスタの駆動方法及び駆動回路
KR102028388B1 (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
Basler et al. Monolithically integrated gan gate drivers–a design guide
JP7002431B2 (ja) 半導体装置
US20040155257A1 (en) Semiconductor device
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
JP2016059180A (ja) スイッチング電源
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
JP5968598B2 (ja) 半導体装置
JP6009932B2 (ja) ゲート駆動回路
JP2010239114A (ja) 半導体装置、その駆動方法、及び駆動装置
JP6299869B2 (ja) 絶縁ゲート型パワー半導体素子のゲート駆動回路
US10886917B2 (en) Power transistor control circuit
US20240322814A1 (en) Buffer circuit for driving a gan power switch and corresponding driver circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5837499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees