JP2020178312A - 電流遮断装置及びトランジスタ選定方法 - Google Patents

Abstract

【課題】小型化が可能で、かつ電力効率に優れた電流遮断装置を提供する。【解決手段】電流遮断装置は、電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、前記電流経路に過電流が流れない場合には前記第１トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第１トランジスタを飽和領域で動作させて前記電流経路を遮断するように、前記第１トランジスタのゲート電圧を制御するコントローラと、を備える。【選択図】図１

Description

本発明の実施形態は、電流遮断装置及びトランジスタ選定方法に関する。

再生可能エネルギーや蓄電池の普及などにより、電力ネットワークは複雑化する傾向にあり、電力ネットワーク上の電流経路に流れる電流も増大している。短絡事故が起こった際に大電流が流れて機器が破壊することがないよう、電力ネットワーク上の電流経路には電流遮断装置が接続されている。

電流遮断装置には、一般的にＭＣＣＢ（Molded Case Circuit Breaker, ブレーカ）やヒューズが用いられる。ＭＣＣＢは仕様の短絡電流を遮断するまでに長時間（msレベル）を必要すること、機械的接点の信頼性の観点から再投入後の２回目の短絡電流遮断を保証しないことが課題として挙げられる。ヒューズの遮断時間はＭＣＣＢと比較して速い（数１００μs）が、ヒューズが溶断するのに定格電流の１０倍以上の電流を必要とすること、溶断するため再投入できないことが課題である。複雑化する電力ネットワークにおいて、再投入可能であり短絡電流が大きくならないよう高速（数μs）に遮断できる電流遮断装置として、半導体電流遮断装置が注目されている。

電流遮断装置は、例えばパワートランジスタとインダクタとで構成可能である。インダクタは、電流経路における短絡等事故時に流れるサージ電流の立ち上がり（di/dt）を抑制するために設けられているが、事故時に遮断する電流値を小さくするためにはインダクタのサイズも大きくしなければならず、電流遮断装置の小型化及びコストダウンを妨げる要因になっている。また、インダクタが大きいほど、電力損失も増大してしまう。

特開２０１４−１２８００５号公報

本発明の一態様は、小型化が可能で、かつ電力効率に優れた電流遮断装置及びトランジスタ選定方法を提供するものである。

本実施形態によれば、電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
前記電流経路に過電流が流れない場合には前記第１トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第１トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第１トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置が提供される。

第１の実施形態による電流遮断装置の概略構成を示すブロック図。 第１トランジスタのＩＶ特性図。 図１の電流遮断装置に電圧検出部と電圧判定部を追加したブロック図。 コントローラの処理動作の一例を示すフローチャート。 実験に用いた回路図。 （ａ）〜（ｃ）はゲート電圧、ドレイン電流、ドレイン−ソース間電圧の波形図。 第１トランジスタの安全動作領域を示す図。 第２の実施形態による電流遮断装置のブロック図。 シミュレーションに用いた回路図。 （ａ）と（ｂ）はドレイン電流とドレイン−ソース間電圧の波形図。 第３トランジスタを備えた電流遮断装置の概略構成を示すブロック図。 第３トランジスタをｎ個のトランジスタで構成したブロック図。 第１又は第２の実施形態による電流遮断装置内の第１トランジスタを選別する処理手順を示すフローチャート。 ＳｉＣ−ＢＪＴのドレイン−ソース間電圧とドレイン電流との関係を示す図。 ＳｉＣ−ＢＪＴのドレイン電流とオン抵抗との関係を示す図。 ＳｉＣ−ＪＦＥＴのドレイン−ソース間電圧とドレイン電流との関係を示す図。 ＳｉＣ−ＪＦＥＴのドレイン電流とオン抵抗との関係を示す図。

以下、図面を参照して、電流遮断装置の実施形態について説明する。以下では、電流遮断装置の主要な構成部分を中心に説明するが、電流遮断装置には、図示又は説明されていない構成部分や機能が存在しうる。

（第１の実施形態）
図１は第１の実施形態による電流遮断装置１の概略構成を示すブロック図である。図１の電流遮断装置１は、ノーマリオフの第１トランジスタ２と、コントローラ３とを備えている。

第１トランジスタ２は、所定の電流経路４上に接続されており、電流経路４を遮断するか否かを切り替える。第１トランジスタ２が接続される電流経路４の具体的な場所や用途は問わないが、短絡事故により大電流が流れるおそれがある電流経路４を想定している。

第１トランジスタ２は、例えばシリコンのパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やシリコンカーバイドのＢＪＴ（Bipolar Junction Transistor）である。図１では省略しているが、第１トランジスタ２は、そのデバイス構造上、第１トランジスタ２のソースとドレイン間に接続されたダイオードを内蔵している場合もある。

ノーマリオフとは、第１トランジスタ２のゲート電圧を例えば０Ｖにして第１トランジスタ２にオフ指令を与えた場合に、第１トランジスタ２のドレイン−ソース間に電流が流れないことを意味する。

コントローラ３は、第１トランジスタ２のゲート電圧を制御する。より具体的には、コントローラ３は、電流経路４に過電流が流れない場合には第１トランジスタ２を能動領域で動作させ、電流経路４に短絡事故など過電流が流れる状況が発生した場合には第１トランジスタ２を飽和領域で動作させて事故による電流を限流するような一定のゲート電圧を第１トランジスタ２に印加し、事故による電流を限流した後に電流経路４を遮断するように、第１トランジスタ２のゲート電圧を制御する。コントローラ３は、例えば、半導体ＩＣで構成してもよいし、ディスクリート回路で構成してもよい。

コントローラ３は、第１トランジスタ２を能動領域で動作させる場合と、飽和領域で動作させる場合とで、ゲート電圧を同じに設定する。より具体的には、コントローラ３は、電流経路４に過電流が流れる場合に電流経路４に流すことを許容する最大電流許容値に応じてゲート電圧を設定し、設定されたゲート電圧を、電流経路４に過電流が流れない場合にも第１トランジスタ２のゲートに印加する。

図２は第１トランジスタ２のＩＶ特性図である。図２の横軸は第１トランジスタ２のドレイン−ソース間電圧Ｖds［Ｖ］、縦軸は第１トランジスタ２のドレイン電流Ｉd［Ａ］である。図２には、それぞれ異なるゲート電圧Ｖgsでの複数のＩＶカーブが図示されている。

本実施形態によるコントローラ３は、複数のＩＶカーブのうち、特定のＩＶカーブに対応するゲート電圧を第１トランジスタ２のゲートに印加する。例えば、電流経路４に過電流が流れない通常動作時の動作点が図２のＡ点であるとすると、電流経路４に過電流が流れた場合には、動作点がＡ点から、同一のＩＶカーブ上のＢ点に移動する。Ａ点とＢ点が位置するＩＶカーブは、例えばゲート電圧Ｖgsが５Ｖであり、能動領域でのドレイン電流Ｉdは０Ａから１５Ａ未満の範囲であり、飽和領域でのドレイン電流Ｉdは１５Ａ程度である。

このように、本実施形態では、通常動作時と過電流が流れる異常動作時で、同じＩＶカーブ上で動作点を移動させるため、異常動作時にドレイン電流Ｉdが急増するおそれはなく、約１５Ａの限流動作を行うことができる。

実際のトランジスタでは、図２のように、複数のＩＶカーブの能動領域での傾きが揃っていることは稀であり、個々のＩＶカーブによって、能動領域の傾きが大きく異なることが少なくない。能動領域での傾きがＩＶカーブによって大きく異なる場合、例えばゲート電圧Ｖgsが５ＶのＩＶカーブを選択したときに、所望のドレイン電流Ｉdを流せない、またはトランジスタのオン抵抗が増加してトランジスタでの発熱が大きくなることから、遮断装置として使用できない可能性がある。これに対して、本実施形態では、図２のような能動領域での傾きが揃ったトランジスタを第１トランジスタ２として使用することを前提としている。

図３は図１の電流遮断装置１に電圧検出部５と電圧判定部６を追加したブロック図である。電圧検出部５は、第１トランジスタ２のドレイン−ソース間の電圧を検出する。コントローラ３は、電圧検出部５で検出された電圧に基づいて、電流経路４に過電流が流れるか否かを判断する。

電圧判定部６は、電圧検出部５で検出された電圧が所定の閾値を超えたか否かを判定する。コントローラ３は、電圧判定部６にて超えたと判定されると、第１トランジスタ２をオフさせるようにゲート電圧を調整する。電圧判定部６は、コントローラ３に内蔵してもよい。

図４はコントローラ３の処理動作の一例を示すフローチャートである。初期状態では、図２に示す特定のＩＶカーブに対応するゲート電圧（例えば５Ｖ）を第１トランジスタ２のゲートに印加する（ステップＳ１）。このゲート電圧は、上述したように、電流経路４に過電流が流れる際に電流経路４に流すことを許容する最大電流許容値に応じて設定される。

ゲート電圧を例えば５Ｖに設定するということは、予めゲート電圧を絞った状態で第１トランジスタ２を駆動することを意味する。従前の電流遮断装置１は、通常動作時にはトランジスタのオン抵抗をできるだけ低くするために、ゲート電圧を１５Ｖ程度まで高くするが、本実施形態では、能動領域での傾きが揃ったトランジスタに対して通常動作時にあえてゲート電圧を５Ｖ程度に抑えて駆動する。能動領域での傾きが揃ったトランジスタに対してゲート電圧を絞った状態で駆動させることにより、ゲート電圧を絞った状態ではオン抵抗が比較的高い状態となる従前の電流遮断装置１とは異なりオン抵抗を増加させることなく、飽和特性により電流経路４に流れる電流を最大許容電流に制限する。

ゲート電圧を５Ｖ程度に設定すると、通常動作時には第１トランジスタ２は能動領域で動作し、第１トランジスタ２のドレイン−ソース間電圧Ｖdsは１〜２Ｖ程度になる（ステップＳ２）。

電圧検出部５は、継続的に第１トランジスタ２のドレイン−ソース間電圧Ｖdsをモニタする（ステップＳ３）。電流経路４を流れる電流が事故等により増加すると、第１トランジスタ２の動作点は自動的に能動領域から飽和領域に移動する（ステップＳ４）。飽和領域では、ドレイン電流Ｉdは通常動作時よりは多少大きい限流動作時の値になる。

電圧判定部６は、第１トランジスタ２のドレイン−ソース間電圧Ｖdsが所定の閾値を超えたか否かを判定する（ステップＳ５）。電圧判定部６により、第１トランジスタ２のドレイン−ソース間電圧Ｖdsが閾値を超えたと判定されるまでは、ステップＳ３〜Ｓ４の処理が継続される。短絡事故等の場合は、動作点が図２のＡ点からＢ点に移るため第１トランジスタ２のドレイン−ソース間電圧Ｖdsが急激に増大し、閾値を超える。閾値を超えたと判定されると、コントローラ３は、ゲート電圧を０Ｖに設定し、第１トランジスタ２をオフさせる（ステップＳ６）。

本発明者は、第１トランジスタ２を通常動作時に能動領域で動作させ、過電流が流れる異常動作時に飽和領域で動作させる実験を行った。図５は実験に用いた回路図である。図５は、第１トランジスタ２と、短絡電流を模擬するための１．６Ωの抵抗７と、短絡模擬スイッチ８とが直列接続された回路に、４８Ｖの直流電源９を接続した回路である。なお、図５の回路は、第１トランジスタ２のドレイン―ソース間電圧を検出してゲート電圧を制御する機能は持たない。

図６は第１トランジスタ２のゲート電圧を１５Ｖ又は６Ｖに設定した状態で、短絡模擬スイッチ８をオンして短絡状態にし、その後にゲート電圧を０Ｖに変化させた場合のドレイン電流Ｉdとドレイン−ソース間電圧Ｖdsの波形を示す図、図７は第１トランジスタ２の安全動作領域を示す図である。

図６（ａ）〜図６（ｃ）の横軸は時間である。図６（ａ）の縦軸はゲート電圧すなわちゲート−ソース間電圧Ｖgs、図６（ｂ）の縦軸はドレイン電流Ｉd、図６（ｃ）の縦軸はドレイン−ソース間電圧Ｖdsである。

図６（ａ）〜図６（ｃ）の破線波形はゲート電圧が１５Ｖのゲート電圧Ｖgs波形、ドレイン電流Ｉd波形及びドレイン−ソース間電圧Ｖds波形を示し、実線波形はゲート電圧が６Ｖのゲート電圧Ｖgs波形、ドレイン電流Ｉd波形及びドレイン−ソース間電圧Ｖds波形を示している。

図６（ａ）〜図６（ｃ）は、時刻ｔ０で短絡模擬スイッチ８をオン状態にしたのちに、ゲート電圧が１５Ｖの時はドレイン電流が限流されずに２３Ａ（４８Ｖを１．６Ωの抵抗７と第１トランジスタ２のオン抵抗約０．５Ωの和で割った値）まで増加したことを表し、ゲート電圧が６Ｖの時は飽和領域で動作することから２３Ａまで増加せず最大１０Ａに限流されていることを表す。時刻ｔ１で第１トランジスタ２のゲート電圧を下げ始めて、時刻ｔ３でゲート電圧が０Ｖになったことを示している。ゲート電圧が１５Ｖの場合、時刻ｔ１〜ｔ２でのドレイン電流Ｉdは２３Ａであり、時刻ｔ２以降のドレイン電流Ｉdは０Ａになる。また、時刻ｔ１〜ｔ２でのドレイン−ソース間電圧Ｖdsは約０Ｖ、時刻ｔ２以降のドレイン−ソース間電圧Ｖdsは約４８Ｖになる。一方、ゲート電圧が６Ｖの場合、時刻ｔ１以前でのドレイン電流Ｉdは１０Ａであり、時刻ｔ１以降のドレイン電流Ｉdは０Ａになる。また、時刻ｔ１以前でのドレイン−ソース間電圧Ｖdsは、飽和領域で動作することから約２５Ｖに増加し、時刻ｔ１以降のドレイン−ソース間電圧Ｖdsは約４８Ｖになる。

ゲート電圧を１５Ｖとした従前の電流遮断装置１ではドレイン電流Ｉｄが例えば２０Ａを超えた時点で事故であると判断し、制御遅れなどを介して時刻ｔ１でゲート電圧を０Ｖに低下させる。ゲート電圧を６Ｖとした場合、ドレイン−ソース間電圧Ｖdsが例えば５Ｖを超えた時点で事故であると判断し、制御遅れなどを介して時刻ｔ１でゲート電圧を０Ｖに低下させる。電流検出と比較して電圧検出が高速であること、１５Ｖから０Ｖに低下させるより６Ｖから０Ｖに低下させる方が低下させる電位差が小さいことから従前の電流遮断装置より短時間で短絡事故などの過電流を遮断できる。

図７は第１トランジスタ２の安全動作領域を示す図であり、横軸はドレイン−ソース間電圧Ｖds［Ｖ］、縦軸はドレイン電流Ｉd［Ａ］である。図７の破線波形はゲート電圧が１５Ｖの波形、実線波形はゲート電圧が６Ｖの波形である。図７に示すように、ゲート電圧が６Ｖの方が、１５Ｖよりも波形の範囲が狭いことから、より安全に動作することがわかる。

このように、第１の実施形態による電流遮断装置１では、ノーマリオフの第１トランジスタ２を通常動作時には特定のＩＶカーブ上の能動領域で動作させ、過電流が流れる異常動作時には同一のＩＶカーブ上の飽和領域で動作させるため、異常動作時にドレイン電流Ｉdが急増するおそれがなくなり、異常動作時に増加するドレイン電流Ｉdの電流増加率（di/dt）を抑制するための大型のインダクタが不要となる。よって、電流遮断装置１を小型化できるとともに、インダクタによる電力損失も生じなくなることから、電力効率を向上できる。

特に、本実施形態による電流遮断装置１では、異常動作時に電流経路４に流すことを許容する最大許容電流値に合わせて特定のＩＶカーブを選択し、選択したＩＶカーブに対応するゲート電圧を通常動作時にも第１トランジスタ２のゲートに印加する。図２のような能動領域の傾きが揃ったトランジスタを、予め選択したＩＶカーブに対応する絞ったゲート電圧で動作させることで、トランジスタの発熱を増やすことなく、異常動作時におけるドレイン電流Ｉdの急増を抑制することができる。

（第２の実施形態）
第２の実施形態による電流遮断装置１は、ノーマリオフの第１トランジスタ２に、ノーマリオンの第２トランジスタをカスコード接続するものである。

図８は第２の実施形態による電流遮断装置１のブロック図である。図８の電流遮断装置１は、図１の電流遮断装置１にノーマリオンの第２トランジスタ１１を新たに追加した構成になっている。第２トランジスタ１１は、第１トランジスタ２にカスコード接続されている。第２トランジスタ１１のゲートは、第１トランジスタ２のソースに接続されている。ノーマリオンとは、第２トランジスタ１１のゲート電圧に０Ｖを印加した場合、ドレイン電流Ｉdが流れ、ゲート電圧に負の電圧（例えば−１５Ｖ）を印加した場合に電流が流れなくなることを意味する。第２トランジスタ１１は、例えばＳｉＣ−ＪＦＥＴ（Junction Field Effect Transistor）である。

第２トランジスタ１１の耐圧は、第１トランジスタ２の耐圧よりも大きくしている。第２トランジスタ１１のドレインと第１トランジスタ２のソースとの間に大きな電圧が印加される場合には、第１トランジスタ２のドレイン−ソース間には、第１トランジスタ２の耐圧を超える電圧が印加されないようにし、第１トランジスタ２の耐圧で不足する分の電圧は、第２トランジスタ１１のドレイン−ソース間に印加されるようにしている。これにより、第１の実施形態による電流遮断装置１よりも耐圧を向上できる。

図８の電流遮断装置１におけるコントローラ３は、図１のコントローラ３と同様に、通常動作時には第１トランジスタ２を能動領域で動作させ、過電流が流れる異常動作時には飽和領域で動作させるように、ゲート電圧を設定する。より具体的には、異常動作時に許容される最大電流許容値のドレイン電流Ｉdを流す特定のＩＶカーブに基づいて、ゲート電圧が設定される。これにより、このＩＶカーブ上で通常動作時と異常動作時の動作点が移動するため、異常動作時にドレイン電流Ｉdが急増するおそれがなくなる。

本発明者は、図８の電流遮断装置１の特性をシミュレーションにより検証した。図９はシミュレーションに用いた回路図である。図９は、カスコード接続された第１トランジスタ２及び第２トランジスタ１１と、短絡電流を模擬するための１．０Ωの抵抗１２と、短絡模擬スイッチ１３とが直列接続された回路に、２００Ｖの直流電源１４を接続した回路である。

図１０は図８の回路のシミュレーション結果を示す図である。図１０（ａ）と図１０（ｂ）の横軸は時間［msec］である。図１０（ａ）の縦軸は第１トランジスタ２及び第２トランジスタ１１のドレイン電流Ｉd、図１０（ｂ）の縦軸は第１トランジスタ２のドレイン−ソース間電圧Ｖdsと第２トランジスタ１１のドレイン−ソース間電圧Ｖdsである。図１０（ｂ）の破線はノーマリオントランジスタ（第２トランジスタ１１）の波形、実線はノーマリオフトランジスタ（第１トランジスタ２）の波形である。

図１０（ａ）と図１０（ｂ）は、時刻０以降常に第１トランジスタ２のゲート電圧を３．５Ｖにして、かつ時刻ｔ０＝１０ｍｓｅｃにおいて短絡模擬スイッチ１３をオンして短絡状態にした場合の波形を示している。

この例では、第１トランジスタ２のゲート電圧を３．５Ｖに絞っているため、短絡模擬スイッチ１３をオンして短絡状態にしても、短絡電流である２００Ａ（＝２００Ｖ／１Ω）が流れることはなく、第１トランジスタ２のドレイン電流Ｉdには約１２Ａ程度が流れる。

時刻ｔ０以降、第２トランジスタ１１のドレインと第１トランジスタ２のソースの間に約２００Ｖの電圧が印加されるが、図１０（ｂ）に示すように、第１トランジスタ２のドレイン−ソース間には１０Ｖ程度の電圧しか印加されず、残りの１９０Ｖ程度は第２トランジスタ１１のドレイン−ソース間に印加される。事故を模擬したｔ０以降、第１トランジスタ２と第２トランジスタ１１を流れる電流は増加するが、第１トランジスタ２のゲート電圧を３．５Ｖに絞っているため電流は１２Ａに限流され、第１トランジスタ２は飽和領域で動作する。第１トランジスタ２は飽和領域で動作することによりドレインソース電圧Ｖｄｓは増加するが、ドレインソース電圧Ｖｄｓが１０Ｖに達した時点で第２トランジスタ１１のゲート電圧に−１０Ｖが印加され第２トランジスタ１１がターンオフする。第２トランジスタ１１は耐圧が高い素子を用いるため、第１トランジスタ２に印加される１０Ｖを除く１９０Ｖが第２トランジスタ１１に印加される。

第２トランジスタ１１の１個だけでは、耐圧が不十分の場合には、図１１の回路図に示すように、第２トランジスタ１１にさらに第３トランジスタがカスコード接続された電流遮断装置１を設けてもよい。

図１１の電流遮断装置１は、第２トランジスタ１１にカスコード接続された第３トランジスタ１５と、ダイオード（整流素子）１６とを備えている。このダイオード１６のアノードは第２トランジスタ１１のゲートに接続され、カソードは第３トランジスタ１５のゲートに接続されている。

第３トランジスタ１５は、第２トランジスタ１１と同様に、第１トランジスタ２よりも高い耐圧を持っている。第２トランジスタ１１のゲートと第３トランジスタ１５のゲートとの間にダイオード１６を接続することで、第１トランジスタ２のゲート電圧制御に伴いドレインソース間電圧Ｖｄｓが決まると、第２トランジスタ１１のゲート電圧が決まるとともに、第３トランジスタ１５のゲート電圧も決めることができる。よって、第２トランジスタ１１のゲート電圧と第３トランジスタ１５のゲート電圧を個別に制御する必要がなくなり、第２トランジスタ１１と第３トランジスタ１５の制御が容易になる。

図１１は単体の第３トランジスタ１５を接続する例を示しているが、図１２に示すように、第３トランジスタ１５がカスコード接続されたｎ個（ｎは２以上の整数）のトランジスタ群１７を有していてもよい。ｎの値が大きいほど、第３トランジスタ１５の耐圧をより高めることができる。また、ｎ個のトランジスタ群１７の各ゲート間には、向きを揃えてダイオード１６が接続されている。これにより、第１トランジスタ２のソース電圧が決まれば、第２トランジスタ１１と、第３トランジスタ１５を構成するｎ個のトランジスタ群１７のすべてのゲート電圧を決めることができ、ｎ個のトランジスタ群１７のゲート電圧を個別に制御する必要がなくなる。

なお、図８、図１１及び図１２の電流遮断装置１は、図３と同様の電圧検出部５と電圧判定部６を有していてもよい。

このように、第２の実施形態による電流遮断装置１では、第１トランジスタ２にカスコード接続される第２トランジスタ１１を設けるため、第１トランジスタ２単体よりも耐圧を高めるこができ、第１トランジスタ２のドレイン−ソース間に、第１トランジスタ２の耐圧を超える電圧が印加されるおそれがなくなる。また、第２トランジスタ１１のゲートを第１トランジスタ２のソースに接続することで、第２トランジスタ１１のゲート電圧を制御しなくて済み、第２トランジスタ１１を設けてもコントローラ３の動作が複雑になるおそれがない。

また、第２トランジスタ１１にさらに第３トランジスタ１５をカスコード接続することにより、第３トランジスタ１５を設けない場合よりもさらに耐圧を高めることができる。第３トランジスタ１５のゲートと第２トランジスタ１１のゲートとの間にダイオード１６を接続することにより、第３トランジスタ１５のゲート電圧を制御しなくて済む。また、第３トランジスタ１５のトランジスタ段数を調整することで、印加される電圧に応じて耐圧を調整できる。

（第３の実施形態）
以下に説明する第３の実施形態は、第１又は第２の実施形態による電流遮断装置１内の第１トランジスタ２を選定する処理手順に関する。

図１３は第１又は第２の実施形態による電流遮断装置１内の第１トランジスタ２を選別する処理手順を示すフローチャートである。まず、電流遮断装置１の定格電圧Ｖinと定格電力Ｐoutを決定する（ステップＳ１１）。ここでは、一例として、Ｖin＝３８４Ｖ、Ｐout＝５，０００Ｗとする。

次に、許容損失から、半導体遮断素子である第１トランジスタ２の許容オン抵抗を決定する（ステップＳ１２）。ここでは、一例として、許容損失を０．１５%とし、許容オン抵抗Ｒon＝４４．２ｍΩとする。

次に、定格電流Ｉdから許容最大電流Ｉpを決定する（ステップＳ１３）。ここでは、一例として、定格電流Ｉd＝１３Ａ、許容最大電流Ｉpを定格電流Ｉdの１５０%のＩp＝１９．５Ａとする。なお、定格電流は、定格電力を定格電圧で割った値であり、１３Ａ≒５０００／３８４である。

次に、第１トランジスタ２の選定候補の中から一つのトランジスタを選択する（ステップＳ１４）。第１トランジスタ２の並列数Ｎに対する、選択したトランジスタの定格電流Ｉd1と許容最大電流Ｉp1を計算する（ステップＳ１５）。Ｉd1とＩp1は、Ｉd1＝Ｉd／Ｎ、Ｉp1＝Ｉp／Ｎで表される。

次に、ステップＳ１４で選択したトランジスタ単体のゲート電圧Ｖｇｓを決定する（ステップＳ１６）。次に、ステップＳ１４で選択したトランジスタ単体のオン抵抗ｒon1を決定する（ステップＳ１７）。

次に、並列数Ｎ個のトランジスタのオン抵抗ｒonを決定する（ステップＳ１８）。ｒon＝ｒon1／Ｎで表される。

次に、オン抵抗ｒonが許容オン抵抗Ｒon未満か否かを判定する（ステップＳ１９）。ｒon＜Ｒonであれば、ステップＳ１４で選択したトランジスタを第１トランジスタ２として選定するとともに、その時点のＮを並列数として選定した上で（ステップＳ２０）、処理を終了する。

ｒon≧Ｒonであれば、トランジスタの並列数が不足していると判断して、Ｎを１増やす（ステップＳ２１）。次に、Ｎが最大制限数Ｎmax未満か否かを判定し（ステップＳ２２）、Ｎ＜Ｎmaxであれば、該当するトランジスタが存在しないと判断して（ステップＳ２３）、処理を終了する。Ｎ＜Ｎmaxであれば、ステップＳ１５以降の処理を繰り返す。

以下、図１３のフローチャートに従って、ＳｉＣ−ＢＪＴの中から所望のＢＪＴを第１トランジスタ２として選定する例を説明する。図１４及び図１５は、ＳｉＣ−ＢＪＴの静特性を示す図である。図１４の横軸はドレイン−ソース間電圧［Ｖ］、縦軸はドレイン電流［Ａ］である。図１５の横軸はドレイン電流［Ａ］、縦軸はオン抵抗［Ω］である。

図１３のステップＳ１４において、例えば図１４の特性をもつＢＪＴを選択する。図１３のステップＳ１６では、ゲート電圧Ｖgsを例えば３．０９Ｖと決定する。ゲート電圧Ｖgs＝３．０９Ｖとした場合、図１５よりＢＪＴのオン抵抗ｒon1は３２ｍΩとなる（ステップＳ１７）。図１４に示すように、Ｉp1＝１８Ａで限流することになる。オン抵抗ｒon1は、許容オン抵抗４４．２ｍΩ未満となり（ステップＳ１９）、第１トランジスタ２として選定される（ステップＳ２０）。

図１６及び図１７は、ＳｉＣ−ＪＦＥＴの静特性を示す図である。図１６の横軸はドレイン−ソース間電圧［Ｖ］、縦軸はドレイン電流［Ａ］である。図１７の横軸はドレイン電流［Ａ］、縦軸はオン抵抗［Ω］である。

図１４のステップＳ１４では、ＪＦＥＴの中から一つを選択する。並列数Ｎ＝２の場合、Ｉd1＝６．５Ａ、Ｉp1＝９．７５Ａである。このＪＦＥＴはゲートに負電圧を印加するため、図１４のステップＳ１６で決定するゲート電圧Ｖgsは、Ｖgs＝−１０Ｖになる。図１６に示すように、Ｉp1＝１１Ａで限流することになり、定格電流Ｉd1＝６．５Ａでのオン抵抗ｒon1＝１４０ｍΩとなる（ステップＳ１７）。このオン抵抗ｒon1は、許容オン抵抗４４．２ｍΩよりも大きく、不適格である。Ｎ＝２以外の並列数についても検討したが、条件を満たすＮが見つからないため、ＳｉＣ−ＪＦＥＴは不採用となる。

このように、第３の実施形態では、第１トランジスタ２を選定するに当たって、選定候補のトランジスタの並列数Ｎを可変しつつ、オン抵抗が許容オン抵抗未満になるトランジスタを第１トランジスタ２として選定する。能動領域での傾きが揃ったトランジスタを第１トランジスタ２の候補とすることにより、ゲート電圧Ｖgsを絞った場合においても許容オン抵抗を満たすトランジスタを選ぶことができる。よって、第１トランジスタ２はＮ個の並列接続されたトランジスタから構成され場合においても各並列接続されたトランジスタの電気的特性が揃っていれば、通常動作時には特定のＩＶカーブ上の能動領域で動作させ、過電流が流れる異常動作時には同一のＩＶカーブ上の飽和領域で動作させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 電流遮断装置、２ 第１トランジスタ、３ コントローラ、４ 電流経路、５ 電圧検出部、６ 電圧判定部、７ 抵抗、８ 短絡模擬スイッチ、９ 直流電源、１１ 第２トランジスタ、１２ 抵抗、１３ 短絡模擬スイッチ、１４ 直流電源、１５ 第３トランジスタ、１６ ダイオード

Claims (12)

1. 電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
   前記電流経路に過電流が流れない場合には前記第１トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第１トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第１トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置。
2. 前記コントローラは、前記第１トランジスタを能動領域で動作させる場合と、飽和領域で動作させる場合とで、前記ゲート電圧を同じに設定する、請求項１に記載の電流遮断装置。
3. 前記コントローラは、前記電流経路に過電流が流れる場合に前記電流経路に流すことを許容する最大電流許容値に応じて前記ゲート電圧を設定する、請求項１又は２に記載の電流遮断装置。
4. 前記第１トランジスタのドレイン−ソース間の電圧を検出する電圧検出部を備え、
   前記コントローラは、前記電圧検出部で検出された電圧に基づいて、前記電流経路に過電流が流れるか否かを判断する、請求項１乃至３のいずれか一項に記載の電流遮断装置。
5. 前記電圧検出部で検出された電圧が所定の閾値を超えたか否かを判定する電圧判定部を備え、
   前記コントローラは、前記電圧判定部にて超えたと判定されると、前記第１トランジスタをオフさせるように前記ゲート電圧を調整する、請求項４に記載の電流遮断装置。
6. 前記第１トランジスタにカスコード接続されるノーマリオンの第２トランジスタを備え、
   前記第２トランジスタのゲートは、前記第１トランジスタのソースに接続される、請求項１乃至５のいずれか一項に記載の電流遮断装置。
7. 前記第２トランジスタの耐圧は、前記第１トランジスタの耐圧よりも高い、請求項６に記載の電流遮断装置。
8. 前記第２トランジスタにカスコード接続されるノーマリオンの第３トランジスタと、
   前記第３トランジスタのゲートと前記第２トランジスタのゲートとの間に接続される整流素子と、を備える、請求項６又は７に記載の電流遮断装置。
9. 前記第３トランジスタの耐圧は、前記第１トランジスタの耐圧よりも高い、請求項８に記載の電流遮断装置。
10. 前記第３トランジスタは、カスコード接続されるｎ個（ｎは２以上の整数）のトランジスタ群を有し、
    前記ｎの値により耐圧が調整される、請求項８又は９に記載の電流遮断装置。
11. 電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
    前記電流経路に過電流が流れない場合には前記第１トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第１トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第１トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置における前記第１トランジスタを選定するトランジスタ選定方法であって、
    前記電流遮断装置の定格電圧及び定格電力を決定する工程と、
    許容損失から前記第１トランジスタの許容オン抵抗を決定する工程と、
    前記定格電力及び前記定格電圧に応じた定格電流に基づいて、許容最大電流を決定する工程と、
    前記第１トランジスタの選定候補である複数のトランジスタの中から一つを選択する工程と、
    前記選択されたトランジスタの並列数をＮ（Ｎは１以上の整数）として、前記選択されたトランジスタ単体の定格電流及び許容最大電流を計算する工程と、
    前記定格電流及び許容最大電流に基づいて、前記選択されたトランジスタ単体のゲート電圧を決定する工程と、
    前記選択されたトランジスタ単体のオン抵抗を決定する工程と、
    並列数Ｎの前記選択されたトランジスタのオン抵抗を決定する工程と、
    並列数Ｎの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいか否かを判定する工程と、
    並列数Ｎの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいと判定された場合に、並列数Ｎの前記選択されたトランジスタを前記第１トランジスタとして選定する工程と、を備えるトランジスタ選定方法。
12. 並列数Ｎの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さくないと判定された場合に、前記並列数Ｎをより大きくする工程をさらに備え、
    記並列数Ｎが所定の基準回数に到達するまで、前記選択されたトランジスタ単体の定格電流及び許容最大電流を計算する工程と、前記選択されたトランジスタ単体のゲート電圧を決定する工程と、前記選択されたトランジスタ単体のオン抵抗を決定する工程と、並列数Ｎの前記選択されたトランジスタのオン抵抗を決定する工程と、並列数Ｎの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいか否かを判定する工程とを繰り返す、請求項１１に記載のトランジスタ選定方法。