JP2020178312A - 電流遮断装置及びトランジスタ選定方法 - Google Patents

電流遮断装置及びトランジスタ選定方法 Download PDF

Info

Publication number
JP2020178312A
JP2020178312A JP2019081127A JP2019081127A JP2020178312A JP 2020178312 A JP2020178312 A JP 2020178312A JP 2019081127 A JP2019081127 A JP 2019081127A JP 2019081127 A JP2019081127 A JP 2019081127A JP 2020178312 A JP2020178312 A JP 2020178312A
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
resistance
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019081127A
Other languages
English (en)
Inventor
林 祐輔
Yusuke Hayashi
林  祐輔
和人 高尾
Kazuto Takao
和人 高尾
竜則 坂野
Tatsunori Sakano
竜則 坂野
健太郎 池田
Kentaro Ikeda
健太郎 池田
将央 小山
Masao Koyama
将央 小山
洪亮 蘇
Hongliang Su
洪亮 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019081127A priority Critical patent/JP2020178312A/ja
Priority to CN202010156175.7A priority patent/CN111834980A/zh
Priority to US16/818,531 priority patent/US20200335968A1/en
Publication of JP2020178312A publication Critical patent/JP2020178312A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025Current limitation using field effect transistors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

【課題】小型化が可能で、かつ電力効率に優れた電流遮断装置を提供する。【解決手段】電流遮断装置は、電流経路を遮断するか否かを切り替えるノーマリオフの第1トランジスタと、前記電流経路に過電流が流れない場合には前記第1トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第1トランジスタを飽和領域で動作させて前記電流経路を遮断するように、前記第1トランジスタのゲート電圧を制御するコントローラと、を備える。【選択図】図1

Description

本発明の実施形態は、電流遮断装置及びトランジスタ選定方法に関する。
再生可能エネルギーや蓄電池の普及などにより、電力ネットワークは複雑化する傾向にあり、電力ネットワーク上の電流経路に流れる電流も増大している。短絡事故が起こった際に大電流が流れて機器が破壊することがないよう、電力ネットワーク上の電流経路には電流遮断装置が接続されている。
電流遮断装置には、一般的にMCCB(Molded Case Circuit Breaker, ブレーカ)やヒューズが用いられる。MCCBは仕様の短絡電流を遮断するまでに長時間(msレベル)を必要すること、機械的接点の信頼性の観点から再投入後の2回目の短絡電流遮断を保証しないことが課題として挙げられる。ヒューズの遮断時間はMCCBと比較して速い(数100μs)が、ヒューズが溶断するのに定格電流の10倍以上の電流を必要とすること、溶断するため再投入できないことが課題である。複雑化する電力ネットワークにおいて、再投入可能であり短絡電流が大きくならないよう高速(数μs)に遮断できる電流遮断装置として、半導体電流遮断装置が注目されている。
電流遮断装置は、例えばパワートランジスタとインダクタとで構成可能である。インダクタは、電流経路における短絡等事故時に流れるサージ電流の立ち上がり(di/dt)を抑制するために設けられているが、事故時に遮断する電流値を小さくするためにはインダクタのサイズも大きくしなければならず、電流遮断装置の小型化及びコストダウンを妨げる要因になっている。また、インダクタが大きいほど、電力損失も増大してしまう。
特開2014−128005号公報
本発明の一態様は、小型化が可能で、かつ電力効率に優れた電流遮断装置及びトランジスタ選定方法を提供するものである。
本実施形態によれば、電流経路を遮断するか否かを切り替えるノーマリオフの第1トランジスタと、
前記電流経路に過電流が流れない場合には前記第1トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第1トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第1トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置が提供される。
第1の実施形態による電流遮断装置の概略構成を示すブロック図。 第1トランジスタのIV特性図。 図1の電流遮断装置に電圧検出部と電圧判定部を追加したブロック図。 コントローラの処理動作の一例を示すフローチャート。 実験に用いた回路図。 (a)〜(c)はゲート電圧、ドレイン電流、ドレイン−ソース間電圧の波形図。 第1トランジスタの安全動作領域を示す図。 第2の実施形態による電流遮断装置のブロック図。 シミュレーションに用いた回路図。 (a)と(b)はドレイン電流とドレイン−ソース間電圧の波形図。 第3トランジスタを備えた電流遮断装置の概略構成を示すブロック図。 第3トランジスタをn個のトランジスタで構成したブロック図。 第1又は第2の実施形態による電流遮断装置内の第1トランジスタを選別する処理手順を示すフローチャート。 SiC−BJTのドレイン−ソース間電圧とドレイン電流との関係を示す図。 SiC−BJTのドレイン電流とオン抵抗との関係を示す図。 SiC−JFETのドレイン−ソース間電圧とドレイン電流との関係を示す図。 SiC−JFETのドレイン電流とオン抵抗との関係を示す図。
以下、図面を参照して、電流遮断装置の実施形態について説明する。以下では、電流遮断装置の主要な構成部分を中心に説明するが、電流遮断装置には、図示又は説明されていない構成部分や機能が存在しうる。
(第1の実施形態)
図1は第1の実施形態による電流遮断装置1の概略構成を示すブロック図である。図1の電流遮断装置1は、ノーマリオフの第1トランジスタ2と、コントローラ3とを備えている。
第1トランジスタ2は、所定の電流経路4上に接続されており、電流経路4を遮断するか否かを切り替える。第1トランジスタ2が接続される電流経路4の具体的な場所や用途は問わないが、短絡事故により大電流が流れるおそれがある電流経路4を想定している。
第1トランジスタ2は、例えばシリコンのパワーMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)やシリコンカーバイドのBJT(Bipolar Junction Transistor)である。図1では省略しているが、第1トランジスタ2は、そのデバイス構造上、第1トランジスタ2のソースとドレイン間に接続されたダイオードを内蔵している場合もある。
ノーマリオフとは、第1トランジスタ2のゲート電圧を例えば0Vにして第1トランジスタ2にオフ指令を与えた場合に、第1トランジスタ2のドレイン−ソース間に電流が流れないことを意味する。
コントローラ3は、第1トランジスタ2のゲート電圧を制御する。より具体的には、コントローラ3は、電流経路4に過電流が流れない場合には第1トランジスタ2を能動領域で動作させ、電流経路4に短絡事故など過電流が流れる状況が発生した場合には第1トランジスタ2を飽和領域で動作させて事故による電流を限流するような一定のゲート電圧を第1トランジスタ2に印加し、事故による電流を限流した後に電流経路4を遮断するように、第1トランジスタ2のゲート電圧を制御する。コントローラ3は、例えば、半導体ICで構成してもよいし、ディスクリート回路で構成してもよい。
コントローラ3は、第1トランジスタ2を能動領域で動作させる場合と、飽和領域で動作させる場合とで、ゲート電圧を同じに設定する。より具体的には、コントローラ3は、電流経路4に過電流が流れる場合に電流経路4に流すことを許容する最大電流許容値に応じてゲート電圧を設定し、設定されたゲート電圧を、電流経路4に過電流が流れない場合にも第1トランジスタ2のゲートに印加する。
図2は第1トランジスタ2のIV特性図である。図2の横軸は第1トランジスタ2のドレイン−ソース間電圧Vds[V]、縦軸は第1トランジスタ2のドレイン電流Id[A]である。図2には、それぞれ異なるゲート電圧Vgsでの複数のIVカーブが図示されている。
本実施形態によるコントローラ3は、複数のIVカーブのうち、特定のIVカーブに対応するゲート電圧を第1トランジスタ2のゲートに印加する。例えば、電流経路4に過電流が流れない通常動作時の動作点が図2のA点であるとすると、電流経路4に過電流が流れた場合には、動作点がA点から、同一のIVカーブ上のB点に移動する。A点とB点が位置するIVカーブは、例えばゲート電圧Vgsが5Vであり、能動領域でのドレイン電流Idは0Aから15A未満の範囲であり、飽和領域でのドレイン電流Idは15A程度である。
このように、本実施形態では、通常動作時と過電流が流れる異常動作時で、同じIVカーブ上で動作点を移動させるため、異常動作時にドレイン電流Idが急増するおそれはなく、約15Aの限流動作を行うことができる。
実際のトランジスタでは、図2のように、複数のIVカーブの能動領域での傾きが揃っていることは稀であり、個々のIVカーブによって、能動領域の傾きが大きく異なることが少なくない。能動領域での傾きがIVカーブによって大きく異なる場合、例えばゲート電圧Vgsが5VのIVカーブを選択したときに、所望のドレイン電流Idを流せない、またはトランジスタのオン抵抗が増加してトランジスタでの発熱が大きくなることから、遮断装置として使用できない可能性がある。これに対して、本実施形態では、図2のような能動領域での傾きが揃ったトランジスタを第1トランジスタ2として使用することを前提としている。
図3は図1の電流遮断装置1に電圧検出部5と電圧判定部6を追加したブロック図である。電圧検出部5は、第1トランジスタ2のドレイン−ソース間の電圧を検出する。コントローラ3は、電圧検出部5で検出された電圧に基づいて、電流経路4に過電流が流れるか否かを判断する。
電圧判定部6は、電圧検出部5で検出された電圧が所定の閾値を超えたか否かを判定する。コントローラ3は、電圧判定部6にて超えたと判定されると、第1トランジスタ2をオフさせるようにゲート電圧を調整する。電圧判定部6は、コントローラ3に内蔵してもよい。
図4はコントローラ3の処理動作の一例を示すフローチャートである。初期状態では、図2に示す特定のIVカーブに対応するゲート電圧(例えば5V)を第1トランジスタ2のゲートに印加する(ステップS1)。このゲート電圧は、上述したように、電流経路4に過電流が流れる際に電流経路4に流すことを許容する最大電流許容値に応じて設定される。
ゲート電圧を例えば5Vに設定するということは、予めゲート電圧を絞った状態で第1トランジスタ2を駆動することを意味する。従前の電流遮断装置1は、通常動作時にはトランジスタのオン抵抗をできるだけ低くするために、ゲート電圧を15V程度まで高くするが、本実施形態では、能動領域での傾きが揃ったトランジスタに対して通常動作時にあえてゲート電圧を5V程度に抑えて駆動する。能動領域での傾きが揃ったトランジスタに対してゲート電圧を絞った状態で駆動させることにより、ゲート電圧を絞った状態ではオン抵抗が比較的高い状態となる従前の電流遮断装置1とは異なりオン抵抗を増加させることなく、飽和特性により電流経路4に流れる電流を最大許容電流に制限する。
ゲート電圧を5V程度に設定すると、通常動作時には第1トランジスタ2は能動領域で動作し、第1トランジスタ2のドレイン−ソース間電圧Vdsは1〜2V程度になる(ステップS2)。
電圧検出部5は、継続的に第1トランジスタ2のドレイン−ソース間電圧Vdsをモニタする(ステップS3)。電流経路4を流れる電流が事故等により増加すると、第1トランジスタ2の動作点は自動的に能動領域から飽和領域に移動する(ステップS4)。飽和領域では、ドレイン電流Idは通常動作時よりは多少大きい限流動作時の値になる。
電圧判定部6は、第1トランジスタ2のドレイン−ソース間電圧Vdsが所定の閾値を超えたか否かを判定する(ステップS5)。電圧判定部6により、第1トランジスタ2のドレイン−ソース間電圧Vdsが閾値を超えたと判定されるまでは、ステップS3〜S4の処理が継続される。短絡事故等の場合は、動作点が図2のA点からB点に移るため第1トランジスタ2のドレイン−ソース間電圧Vdsが急激に増大し、閾値を超える。閾値を超えたと判定されると、コントローラ3は、ゲート電圧を0Vに設定し、第1トランジスタ2をオフさせる(ステップS6)。
本発明者は、第1トランジスタ2を通常動作時に能動領域で動作させ、過電流が流れる異常動作時に飽和領域で動作させる実験を行った。図5は実験に用いた回路図である。図5は、第1トランジスタ2と、短絡電流を模擬するための1.6Ωの抵抗7と、短絡模擬スイッチ8とが直列接続された回路に、48Vの直流電源9を接続した回路である。なお、図5の回路は、第1トランジスタ2のドレイン―ソース間電圧を検出してゲート電圧を制御する機能は持たない。
図6は第1トランジスタ2のゲート電圧を15V又は6Vに設定した状態で、短絡模擬スイッチ8をオンして短絡状態にし、その後にゲート電圧を0Vに変化させた場合のドレイン電流Idとドレイン−ソース間電圧Vdsの波形を示す図、図7は第1トランジスタ2の安全動作領域を示す図である。
図6(a)〜図6(c)の横軸は時間である。図6(a)の縦軸はゲート電圧すなわちゲート−ソース間電圧Vgs、図6(b)の縦軸はドレイン電流Id、図6(c)の縦軸はドレイン−ソース間電圧Vdsである。
図6(a)〜図6(c)の破線波形はゲート電圧が15Vのゲート電圧Vgs波形、ドレイン電流Id波形及びドレイン−ソース間電圧Vds波形を示し、実線波形はゲート電圧が6Vのゲート電圧Vgs波形、ドレイン電流Id波形及びドレイン−ソース間電圧Vds波形を示している。
図6(a)〜図6(c)は、時刻t0で短絡模擬スイッチ8をオン状態にしたのちに、ゲート電圧が15Vの時はドレイン電流が限流されずに23A(48Vを1.6Ωの抵抗7と第1トランジスタ2のオン抵抗約0.5Ωの和で割った値)まで増加したことを表し、ゲート電圧が6Vの時は飽和領域で動作することから23Aまで増加せず最大10Aに限流されていることを表す。時刻t1で第1トランジスタ2のゲート電圧を下げ始めて、時刻t3でゲート電圧が0Vになったことを示している。ゲート電圧が15Vの場合、時刻t1〜t2でのドレイン電流Idは23Aであり、時刻t2以降のドレイン電流Idは0Aになる。また、時刻t1〜t2でのドレイン−ソース間電圧Vdsは約0V、時刻t2以降のドレイン−ソース間電圧Vdsは約48Vになる。一方、ゲート電圧が6Vの場合、時刻t1以前でのドレイン電流Idは10Aであり、時刻t1以降のドレイン電流Idは0Aになる。また、時刻t1以前でのドレイン−ソース間電圧Vdsは、飽和領域で動作することから約25Vに増加し、時刻t1以降のドレイン−ソース間電圧Vdsは約48Vになる。
ゲート電圧を15Vとした従前の電流遮断装置1ではドレイン電流Idが例えば20Aを超えた時点で事故であると判断し、制御遅れなどを介して時刻t1でゲート電圧を0Vに低下させる。ゲート電圧を6Vとした場合、ドレイン−ソース間電圧Vdsが例えば5Vを超えた時点で事故であると判断し、制御遅れなどを介して時刻t1でゲート電圧を0Vに低下させる。電流検出と比較して電圧検出が高速であること、15Vから0Vに低下させるより6Vから0Vに低下させる方が低下させる電位差が小さいことから従前の電流遮断装置より短時間で短絡事故などの過電流を遮断できる。
図7は第1トランジスタ2の安全動作領域を示す図であり、横軸はドレイン−ソース間電圧Vds[V]、縦軸はドレイン電流Id[A]である。図7の破線波形はゲート電圧が15Vの波形、実線波形はゲート電圧が6Vの波形である。図7に示すように、ゲート電圧が6Vの方が、15Vよりも波形の範囲が狭いことから、より安全に動作することがわかる。
このように、第1の実施形態による電流遮断装置1では、ノーマリオフの第1トランジスタ2を通常動作時には特定のIVカーブ上の能動領域で動作させ、過電流が流れる異常動作時には同一のIVカーブ上の飽和領域で動作させるため、異常動作時にドレイン電流Idが急増するおそれがなくなり、異常動作時に増加するドレイン電流Idの電流増加率(di/dt)を抑制するための大型のインダクタが不要となる。よって、電流遮断装置1を小型化できるとともに、インダクタによる電力損失も生じなくなることから、電力効率を向上できる。
特に、本実施形態による電流遮断装置1では、異常動作時に電流経路4に流すことを許容する最大許容電流値に合わせて特定のIVカーブを選択し、選択したIVカーブに対応するゲート電圧を通常動作時にも第1トランジスタ2のゲートに印加する。図2のような能動領域の傾きが揃ったトランジスタを、予め選択したIVカーブに対応する絞ったゲート電圧で動作させることで、トランジスタの発熱を増やすことなく、異常動作時におけるドレイン電流Idの急増を抑制することができる。
(第2の実施形態)
第2の実施形態による電流遮断装置1は、ノーマリオフの第1トランジスタ2に、ノーマリオンの第2トランジスタをカスコード接続するものである。
図8は第2の実施形態による電流遮断装置1のブロック図である。図8の電流遮断装置1は、図1の電流遮断装置1にノーマリオンの第2トランジスタ11を新たに追加した構成になっている。第2トランジスタ11は、第1トランジスタ2にカスコード接続されている。第2トランジスタ11のゲートは、第1トランジスタ2のソースに接続されている。ノーマリオンとは、第2トランジスタ11のゲート電圧に0Vを印加した場合、ドレイン電流Idが流れ、ゲート電圧に負の電圧(例えば−15V)を印加した場合に電流が流れなくなることを意味する。第2トランジスタ11は、例えばSiC−JFET(Junction Field Effect Transistor)である。
第2トランジスタ11の耐圧は、第1トランジスタ2の耐圧よりも大きくしている。第2トランジスタ11のドレインと第1トランジスタ2のソースとの間に大きな電圧が印加される場合には、第1トランジスタ2のドレイン−ソース間には、第1トランジスタ2の耐圧を超える電圧が印加されないようにし、第1トランジスタ2の耐圧で不足する分の電圧は、第2トランジスタ11のドレイン−ソース間に印加されるようにしている。これにより、第1の実施形態による電流遮断装置1よりも耐圧を向上できる。
図8の電流遮断装置1におけるコントローラ3は、図1のコントローラ3と同様に、通常動作時には第1トランジスタ2を能動領域で動作させ、過電流が流れる異常動作時には飽和領域で動作させるように、ゲート電圧を設定する。より具体的には、異常動作時に許容される最大電流許容値のドレイン電流Idを流す特定のIVカーブに基づいて、ゲート電圧が設定される。これにより、このIVカーブ上で通常動作時と異常動作時の動作点が移動するため、異常動作時にドレイン電流Idが急増するおそれがなくなる。
本発明者は、図8の電流遮断装置1の特性をシミュレーションにより検証した。図9はシミュレーションに用いた回路図である。図9は、カスコード接続された第1トランジスタ2及び第2トランジスタ11と、短絡電流を模擬するための1.0Ωの抵抗12と、短絡模擬スイッチ13とが直列接続された回路に、200Vの直流電源14を接続した回路である。
図10は図8の回路のシミュレーション結果を示す図である。図10(a)と図10(b)の横軸は時間[msec]である。図10(a)の縦軸は第1トランジスタ2及び第2トランジスタ11のドレイン電流Id、図10(b)の縦軸は第1トランジスタ2のドレイン−ソース間電圧Vdsと第2トランジスタ11のドレイン−ソース間電圧Vdsである。図10(b)の破線はノーマリオントランジスタ(第2トランジスタ11)の波形、実線はノーマリオフトランジスタ(第1トランジスタ2)の波形である。
図10(a)と図10(b)は、時刻0以降常に第1トランジスタ2のゲート電圧を3.5Vにして、かつ時刻t0=10msecにおいて短絡模擬スイッチ13をオンして短絡状態にした場合の波形を示している。
この例では、第1トランジスタ2のゲート電圧を3.5Vに絞っているため、短絡模擬スイッチ13をオンして短絡状態にしても、短絡電流である200A(=200V/1Ω)が流れることはなく、第1トランジスタ2のドレイン電流Idには約12A程度が流れる。
時刻t0以降、第2トランジスタ11のドレインと第1トランジスタ2のソースの間に約200Vの電圧が印加されるが、図10(b)に示すように、第1トランジスタ2のドレイン−ソース間には10V程度の電圧しか印加されず、残りの190V程度は第2トランジスタ11のドレイン−ソース間に印加される。事故を模擬したt0以降、第1トランジスタ2と第2トランジスタ11を流れる電流は増加するが、第1トランジスタ2のゲート電圧を3.5Vに絞っているため電流は12Aに限流され、第1トランジスタ2は飽和領域で動作する。第1トランジスタ2は飽和領域で動作することによりドレインソース電圧Vdsは増加するが、ドレインソース電圧Vdsが10Vに達した時点で第2トランジスタ11のゲート電圧に−10Vが印加され第2トランジスタ11がターンオフする。第2トランジスタ11は耐圧が高い素子を用いるため、第1トランジスタ2に印加される10Vを除く190Vが第2トランジスタ11に印加される。
第2トランジスタ11の1個だけでは、耐圧が不十分の場合には、図11の回路図に示すように、第2トランジスタ11にさらに第3トランジスタがカスコード接続された電流遮断装置1を設けてもよい。
図11の電流遮断装置1は、第2トランジスタ11にカスコード接続された第3トランジスタ15と、ダイオード(整流素子)16とを備えている。このダイオード16のアノードは第2トランジスタ11のゲートに接続され、カソードは第3トランジスタ15のゲートに接続されている。
第3トランジスタ15は、第2トランジスタ11と同様に、第1トランジスタ2よりも高い耐圧を持っている。第2トランジスタ11のゲートと第3トランジスタ15のゲートとの間にダイオード16を接続することで、第1トランジスタ2のゲート電圧制御に伴いドレインソース間電圧Vdsが決まると、第2トランジスタ11のゲート電圧が決まるとともに、第3トランジスタ15のゲート電圧も決めることができる。よって、第2トランジスタ11のゲート電圧と第3トランジスタ15のゲート電圧を個別に制御する必要がなくなり、第2トランジスタ11と第3トランジスタ15の制御が容易になる。
図11は単体の第3トランジスタ15を接続する例を示しているが、図12に示すように、第3トランジスタ15がカスコード接続されたn個(nは2以上の整数)のトランジスタ群17を有していてもよい。nの値が大きいほど、第3トランジスタ15の耐圧をより高めることができる。また、n個のトランジスタ群17の各ゲート間には、向きを揃えてダイオード16が接続されている。これにより、第1トランジスタ2のソース電圧が決まれば、第2トランジスタ11と、第3トランジスタ15を構成するn個のトランジスタ群17のすべてのゲート電圧を決めることができ、n個のトランジスタ群17のゲート電圧を個別に制御する必要がなくなる。
なお、図8、図11及び図12の電流遮断装置1は、図3と同様の電圧検出部5と電圧判定部6を有していてもよい。
このように、第2の実施形態による電流遮断装置1では、第1トランジスタ2にカスコード接続される第2トランジスタ11を設けるため、第1トランジスタ2単体よりも耐圧を高めるこができ、第1トランジスタ2のドレイン−ソース間に、第1トランジスタ2の耐圧を超える電圧が印加されるおそれがなくなる。また、第2トランジスタ11のゲートを第1トランジスタ2のソースに接続することで、第2トランジスタ11のゲート電圧を制御しなくて済み、第2トランジスタ11を設けてもコントローラ3の動作が複雑になるおそれがない。
また、第2トランジスタ11にさらに第3トランジスタ15をカスコード接続することにより、第3トランジスタ15を設けない場合よりもさらに耐圧を高めることができる。第3トランジスタ15のゲートと第2トランジスタ11のゲートとの間にダイオード16を接続することにより、第3トランジスタ15のゲート電圧を制御しなくて済む。また、第3トランジスタ15のトランジスタ段数を調整することで、印加される電圧に応じて耐圧を調整できる。
(第3の実施形態)
以下に説明する第3の実施形態は、第1又は第2の実施形態による電流遮断装置1内の第1トランジスタ2を選定する処理手順に関する。
図13は第1又は第2の実施形態による電流遮断装置1内の第1トランジスタ2を選別する処理手順を示すフローチャートである。まず、電流遮断装置1の定格電圧Vinと定格電力Poutを決定する(ステップS11)。ここでは、一例として、Vin=384V、Pout=5,000Wとする。
次に、許容損失から、半導体遮断素子である第1トランジスタ2の許容オン抵抗を決定する(ステップS12)。ここでは、一例として、許容損失を0.15%とし、許容オン抵抗Ron=44.2mΩとする。
次に、定格電流Idから許容最大電流Ipを決定する(ステップS13)。ここでは、一例として、定格電流Id=13A、許容最大電流Ipを定格電流Idの150%のIp=19.5Aとする。なお、定格電流は、定格電力を定格電圧で割った値であり、13A≒5000/384である。
次に、第1トランジスタ2の選定候補の中から一つのトランジスタを選択する(ステップS14)。第1トランジスタ2の並列数Nに対する、選択したトランジスタの定格電流Id1と許容最大電流Ip1を計算する(ステップS15)。Id1とIp1は、Id1=Id/N、Ip1=Ip/Nで表される。
次に、ステップS14で選択したトランジスタ単体のゲート電圧Vgsを決定する(ステップS16)。次に、ステップS14で選択したトランジスタ単体のオン抵抗ron1を決定する(ステップS17)。
次に、並列数N個のトランジスタのオン抵抗ronを決定する(ステップS18)。ron=ron1/Nで表される。
次に、オン抵抗ronが許容オン抵抗Ron未満か否かを判定する(ステップS19)。ron<Ronであれば、ステップS14で選択したトランジスタを第1トランジスタ2として選定するとともに、その時点のNを並列数として選定した上で(ステップS20)、処理を終了する。
ron≧Ronであれば、トランジスタの並列数が不足していると判断して、Nを1増やす(ステップS21)。次に、Nが最大制限数Nmax未満か否かを判定し(ステップS22)、N<Nmaxであれば、該当するトランジスタが存在しないと判断して(ステップS23)、処理を終了する。N<Nmaxであれば、ステップS15以降の処理を繰り返す。
以下、図13のフローチャートに従って、SiC−BJTの中から所望のBJTを第1トランジスタ2として選定する例を説明する。図14及び図15は、SiC−BJTの静特性を示す図である。図14の横軸はドレイン−ソース間電圧[V]、縦軸はドレイン電流[A]である。図15の横軸はドレイン電流[A]、縦軸はオン抵抗[Ω]である。
図13のステップS14において、例えば図14の特性をもつBJTを選択する。図13のステップS16では、ゲート電圧Vgsを例えば3.09Vと決定する。ゲート電圧Vgs=3.09Vとした場合、図15よりBJTのオン抵抗ron1は32mΩとなる(ステップS17)。図14に示すように、Ip1=18Aで限流することになる。オン抵抗ron1は、許容オン抵抗44.2mΩ未満となり(ステップS19)、第1トランジスタ2として選定される(ステップS20)。
図16及び図17は、SiC−JFETの静特性を示す図である。図16の横軸はドレイン−ソース間電圧[V]、縦軸はドレイン電流[A]である。図17の横軸はドレイン電流[A]、縦軸はオン抵抗[Ω]である。
図14のステップS14では、JFETの中から一つを選択する。並列数N=2の場合、Id1=6.5A、Ip1=9.75Aである。このJFETはゲートに負電圧を印加するため、図14のステップS16で決定するゲート電圧Vgsは、Vgs=−10Vになる。図16に示すように、Ip1=11Aで限流することになり、定格電流Id1=6.5Aでのオン抵抗ron1=140mΩとなる(ステップS17)。このオン抵抗ron1は、許容オン抵抗44.2mΩよりも大きく、不適格である。N=2以外の並列数についても検討したが、条件を満たすNが見つからないため、SiC−JFETは不採用となる。
このように、第3の実施形態では、第1トランジスタ2を選定するに当たって、選定候補のトランジスタの並列数Nを可変しつつ、オン抵抗が許容オン抵抗未満になるトランジスタを第1トランジスタ2として選定する。能動領域での傾きが揃ったトランジスタを第1トランジスタ2の候補とすることにより、ゲート電圧Vgsを絞った場合においても許容オン抵抗を満たすトランジスタを選ぶことができる。よって、第1トランジスタ2はN個の並列接続されたトランジスタから構成され場合においても各並列接続されたトランジスタの電気的特性が揃っていれば、通常動作時には特定のIVカーブ上の能動領域で動作させ、過電流が流れる異常動作時には同一のIVカーブ上の飽和領域で動作させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 電流遮断装置、2 第1トランジスタ、3 コントローラ、4 電流経路、5 電圧検出部、6 電圧判定部、7 抵抗、8 短絡模擬スイッチ、9 直流電源、11 第2トランジスタ、12 抵抗、13 短絡模擬スイッチ、14 直流電源、15 第3トランジスタ、16 ダイオード

Claims (12)

  1. 電流経路を遮断するか否かを切り替えるノーマリオフの第1トランジスタと、
    前記電流経路に過電流が流れない場合には前記第1トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第1トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第1トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置。
  2. 前記コントローラは、前記第1トランジスタを能動領域で動作させる場合と、飽和領域で動作させる場合とで、前記ゲート電圧を同じに設定する、請求項1に記載の電流遮断装置。
  3. 前記コントローラは、前記電流経路に過電流が流れる場合に前記電流経路に流すことを許容する最大電流許容値に応じて前記ゲート電圧を設定する、請求項1又は2に記載の電流遮断装置。
  4. 前記第1トランジスタのドレイン−ソース間の電圧を検出する電圧検出部を備え、
    前記コントローラは、前記電圧検出部で検出された電圧に基づいて、前記電流経路に過電流が流れるか否かを判断する、請求項1乃至3のいずれか一項に記載の電流遮断装置。
  5. 前記電圧検出部で検出された電圧が所定の閾値を超えたか否かを判定する電圧判定部を備え、
    前記コントローラは、前記電圧判定部にて超えたと判定されると、前記第1トランジスタをオフさせるように前記ゲート電圧を調整する、請求項4に記載の電流遮断装置。
  6. 前記第1トランジスタにカスコード接続されるノーマリオンの第2トランジスタを備え、
    前記第2トランジスタのゲートは、前記第1トランジスタのソースに接続される、請求項1乃至5のいずれか一項に記載の電流遮断装置。
  7. 前記第2トランジスタの耐圧は、前記第1トランジスタの耐圧よりも高い、請求項6に記載の電流遮断装置。
  8. 前記第2トランジスタにカスコード接続されるノーマリオンの第3トランジスタと、
    前記第3トランジスタのゲートと前記第2トランジスタのゲートとの間に接続される整流素子と、を備える、請求項6又は7に記載の電流遮断装置。
  9. 前記第3トランジスタの耐圧は、前記第1トランジスタの耐圧よりも高い、請求項8に記載の電流遮断装置。
  10. 前記第3トランジスタは、カスコード接続されるn個(nは2以上の整数)のトランジスタ群を有し、
    前記nの値により耐圧が調整される、請求項8又は9に記載の電流遮断装置。
  11. 電流経路を遮断するか否かを切り替えるノーマリオフの第1トランジスタと、
    前記電流経路に過電流が流れない場合には前記第1トランジスタを能動領域で動作させ、前記電流経路に過電流が流れる場合には前記第1トランジスタを飽和領域で動作させて過電流を限流した後に前記電流経路を遮断するように、前記第1トランジスタのゲート電圧を制御するコントローラと、を備える、電流遮断装置における前記第1トランジスタを選定するトランジスタ選定方法であって、
    前記電流遮断装置の定格電圧及び定格電力を決定する工程と、
    許容損失から前記第1トランジスタの許容オン抵抗を決定する工程と、
    前記定格電力及び前記定格電圧に応じた定格電流に基づいて、許容最大電流を決定する工程と、
    前記第1トランジスタの選定候補である複数のトランジスタの中から一つを選択する工程と、
    前記選択されたトランジスタの並列数をN(Nは1以上の整数)として、前記選択されたトランジスタ単体の定格電流及び許容最大電流を計算する工程と、
    前記定格電流及び許容最大電流に基づいて、前記選択されたトランジスタ単体のゲート電圧を決定する工程と、
    前記選択されたトランジスタ単体のオン抵抗を決定する工程と、
    並列数Nの前記選択されたトランジスタのオン抵抗を決定する工程と、
    並列数Nの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいか否かを判定する工程と、
    並列数Nの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいと判定された場合に、並列数Nの前記選択されたトランジスタを前記第1トランジスタとして選定する工程と、を備えるトランジスタ選定方法。
  12. 並列数Nの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さくないと判定された場合に、前記並列数Nをより大きくする工程をさらに備え、
    記並列数Nが所定の基準回数に到達するまで、前記選択されたトランジスタ単体の定格電流及び許容最大電流を計算する工程と、前記選択されたトランジスタ単体のゲート電圧を決定する工程と、前記選択されたトランジスタ単体のオン抵抗を決定する工程と、並列数Nの前記選択されたトランジスタのオン抵抗を決定する工程と、並列数Nの前記選択されたトランジスタのオン抵抗が前記許容オン抵抗より小さいか否かを判定する工程とを繰り返す、請求項11に記載のトランジスタ選定方法。
JP2019081127A 2019-04-22 2019-04-22 電流遮断装置及びトランジスタ選定方法 Pending JP2020178312A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019081127A JP2020178312A (ja) 2019-04-22 2019-04-22 電流遮断装置及びトランジスタ選定方法
CN202010156175.7A CN111834980A (zh) 2019-04-22 2020-03-09 电流断路装置及晶体管选定方法
US16/818,531 US20200335968A1 (en) 2019-04-22 2020-03-13 Current interrupting device and transistor selecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019081127A JP2020178312A (ja) 2019-04-22 2019-04-22 電流遮断装置及びトランジスタ選定方法

Publications (1)

Publication Number Publication Date
JP2020178312A true JP2020178312A (ja) 2020-10-29

Family

ID=72831970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081127A Pending JP2020178312A (ja) 2019-04-22 2019-04-22 電流遮断装置及びトランジスタ選定方法

Country Status (3)

Country Link
US (1) US20200335968A1 (ja)
JP (1) JP2020178312A (ja)
CN (1) CN111834980A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155359B (zh) * 2023-10-26 2024-02-09 深圳智芯微电子科技有限公司 GaN HEMT器件预处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置
US20030168919A1 (en) * 2001-07-23 2003-09-11 Peter Friedrichs Switching device for switching at a high operating voltage
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2012517162A (ja) * 2009-02-05 2012-07-26 エー・テー・ハー・チューリッヒ Jfet直列回路
US20140070786A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Power Converter Including Integrated Driver Providing Overcurrent Protection
JP2014512765A (ja) * 2011-04-13 2014-05-22 パワー・インテグレーションズ・インコーポレーテッド ノーマリーオフ装置およびノーマリーオン装置を含むカスケードスイッチ並びに本スイッチを備える回路
JP2016201593A (ja) * 2015-04-07 2016-12-01 株式会社デンソー 過電流保護回路及び誘導性負荷駆動装置
CN107317314A (zh) * 2017-08-15 2017-11-03 中国航天时代电子公司 一种带有限流保护和反时限保护功能的固态功率控制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629156B2 (ja) * 1999-02-10 2005-03-16 エス・オー・シー株式会社 過電流保護回路
JP2011055634A (ja) * 2009-09-01 2011-03-17 Fujitsu Ten Ltd 電源遮断装置および電子機器
JP2012065459A (ja) * 2010-09-16 2012-03-29 Nippon Telegr & Teleph Corp <Ntt> 過電流検出装置及び過電流検出方法
JP6052068B2 (ja) * 2013-06-07 2016-12-27 株式会社デンソー 半導体装置の保護回路
CN103795385A (zh) * 2014-02-24 2014-05-14 南京航空航天大学 功率管驱动方法、电路及直流固态功率控制器
IL237775B (en) * 2015-03-16 2019-03-31 Redler Tech Ltd Automatic, highly reliable, fully redundant electornic circuit breaker that includes means for preventing short-circuit overcurrent

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置
US20030168919A1 (en) * 2001-07-23 2003-09-11 Peter Friedrichs Switching device for switching at a high operating voltage
JP2006324839A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 複合型半導体装置
JP2012517162A (ja) * 2009-02-05 2012-07-26 エー・テー・ハー・チューリッヒ Jfet直列回路
JP2014512765A (ja) * 2011-04-13 2014-05-22 パワー・インテグレーションズ・インコーポレーテッド ノーマリーオフ装置およびノーマリーオン装置を含むカスケードスイッチ並びに本スイッチを備える回路
US20140070786A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Power Converter Including Integrated Driver Providing Overcurrent Protection
JP2016201593A (ja) * 2015-04-07 2016-12-01 株式会社デンソー 過電流保護回路及び誘導性負荷駆動装置
CN107317314A (zh) * 2017-08-15 2017-11-03 中国航天时代电子公司 一种带有限流保护和反时限保护功能的固态功率控制器

Also Published As

Publication number Publication date
US20200335968A1 (en) 2020-10-22
CN111834980A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US10367407B2 (en) Method and device for controlling a voltage-controlled power semiconductor switch that can be switched off again
CN106471740B (zh) 具有动态定时的多级栅极断开
US7079363B2 (en) Hybrid DC electromagnetic contactor
CN103973277B (zh) 绝缘栅双极型晶体管的短路保护电路和方法
CN102347752A (zh) 用于限制跨开关的电压的系统、方法和设备
US9025294B2 (en) System and method for controlling solid state circuit breakers
JP2017188423A (ja) 電流遮断器
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
US11881706B2 (en) Switching device for opening a current path
JP2019115030A (ja) 電流遮断器
JP2015012706A (ja) トランジスタの駆動回路及びそれを用いた半導体遮断器並びにその遮断制御方法
CN114172139B (zh) 用于固态开关的智能限流
JP2012143114A (ja) 突入電流抑制回路
CN107925403B (zh) 用于对要由供电网络运行的单元进行保护以防过电压的电路装置
US9628073B2 (en) Current control circuit
US20200335968A1 (en) Current interrupting device and transistor selecting method
EP3343583A1 (en) Dc circuit breaker
JP2014121199A (ja) トランジスタの駆動回路及びそれを用いた半導体遮断器並びにその遮断制御方法
KR20190015906A (ko) 고장 전류 제한기 및 고장 전류 제한 방법
CN108777572B (zh) 一种半导体管保护电路及方法
US10886835B2 (en) Solid state regulator and circuit breaker for high-power DC bus distributions
US10027218B2 (en) Power semiconductor element driving circuit
US11791803B2 (en) Gate drive circuit, and semiconductor breaker
JP7250266B1 (ja) 直流電流遮断装置
US20230053929A1 (en) Driving apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220708