JP2014121199A - トランジスタの駆動回路及びそれを用いた半導体遮断器並びにその遮断制御方法 - Google Patents

Abstract

【課題】過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができるトランジスタの駆動回路及び半導体遮断器並びにその遮断制御方法を提供すること。
【解決手段】トランジスタ６６のソース側の電流を検出する電流検出部６７と、トランジスタ６６のドレイン側の電圧を検出する電圧検出部６９と、電圧検出部６９の出力によりトランジスタ６６の駆動状態を決定する制御部７０とを備え、制御部７０は、電流検出部６７の検出電流が所定の過電流閾値より大きくなった場合に、トランジスタ６６をオフするゲート電圧制御を行い、電圧検出部６７の検出電圧が所定の起電圧上限閾値より大きくなった場合には、トランジスタ６６のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御する。
【選択図】図１

Description

本発明は、トランジスタの駆動回路及びそれを用いた半導体遮断器並びにその遮断制御方法に関し、より詳細には、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができるトランジスタの駆動回路及び直流給電回路の短絡事故により発生する過電流を、スナバ回路を使わず遮断する半導体遮断器並びにその遮断制御方法に関する。

近年、電源側から直流給電で負荷に電力供給を行う開発がなされている。交流−直流変換、直流−交流変換の回数を減らし、その変換での損失をなくす試みであるが、直流給電では、負荷側に短絡事故、地絡などが発生し過電流が生じた場合の回路の遮断方法に、交流の場合とは異なる遮断方法が必要となる。遮断素子となる半導体として、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラトランジスタなどを利用する方式が検討されているが、直流が流れている状態で回路を遮断、開放すると、回路の寄生インダクタンスにより半導体素子のドレインやコレクタに高起電圧の発生や発振が発生し、素子を破壊する可能性や、発振の収束に長い時間を要する可能性などの問題がある。

また、寄生インダクタンスに蓄えられたエネルギーをどこかで消費する必要があるが、通常は各種のスナバ回路が用いられ、大電流を扱う場合にはスナバ回路に使う素子が大型化する。遮断装置としては、他にヒューズや遮断ブレーカ（ＭＣＣＢ）があるが、短絡時の遮断時間がミリ秒のオーダーと長い。半導体遮断器では、この速度が数１０マイクロ秒と期待されている。また、再利用性の点でヒューズは交換が必要であり、遮断ブレーカ（ＭＣＣＢ）も繰り返し利用で接点抵抗の劣化の課題があり、半導体遮断器はこの繰り返し利用性でも優れている。

なお、スナバ回路（Ｓｎｕｂｂｅｒ ｃｉｒｃｕｉｔ）とは、電気回路中にあってスイッチの遮断時に生じる過渡的な高電圧を吸収する保護回路のことで、回路の電流を突然遮断すると回路の寄生インダクタンスによって電圧が急上昇するが、スナバ回路がこのスパイク状の高電圧を抑制することで、スイッチ自身や周囲の電子部品の損傷を防ぎ電磁ノイズを最小化するという機能を有する。
例えば、特許文献１には、半導体スイッチを用い、スナバ回路を用いないスナバレス構成の半導体遮断器が開示されている。半導体スイッチとして、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いている。

図１０は、特許文献１に記載されている直流電流遮断装置のブロック構成図である。従来の直流電流遮断装置は、スイッチ部１２と並列に抵抗Ｒと容量Ｃを直列にしたＲＣスナバ回路を設けている（特許文献１の図１２参照）。この特許文献１に記載の直流電流遮断装置１０は、給電線１７上に短絡事故により過電流が流れると、電流検出部１１により検出され、制御回路１３の過電流判定部１４により過電流発生と認識され、スイッチ駆動部１５からスイッチ部１２のトランジスタのゲートにスイッチをオン状態からオフ状態に遷移させるためのゲート制御電圧が供給される。このゲート制御電圧は、ゆっくりと徐々に下げられるが、任意波形発生部１６により事前に設定される様々なゲート電圧降下の波形パターンが使われる。

また、例えば、特許文献２では、半導体スイッチとして静電誘導トランジスタ（ＳＩＴ）を用いている。静電誘導トランジスタは、接合型電界効果トランジスタ（ＪＦＥＴ）の一種であり、ゲート電圧によりｐｎ接合部の空乏層幅を制御し、電導チャンネルをオン、オフするものである。

図１１は、特許文献２に記載されている半導体遮断装置のブロック構成図である。その動作は、上述した特許文献１と類似のものになっている。この半導体遮断器２１は、電流センサ３２と電流計測部３３で電流値を記憶部５４に蓄積し、この情報をもとに制御部５２は過電流の発生を判断する。また、制御部５２は電流値情報と入力インターフェース３５を介して外部から設定記憶部５３に設定された波形制御パラメータとから半導体部３１のゲート信号の制御を決定する。なお、符号２２は電源装置、２３は負荷装置、３４はトランジスタ駆動回路、４１，４２は直流出力線、４３，４４は直流入力線、５１はドライブ部を示している。

図１２は、図１１における半導体遮断装置の遮断動作を説明するための回路モデル図である。図１３は、図１２における遮断動作時の各部の電圧と電流の時間変化を示す図である。時間ｔ２で過電流が検出され、それ以降のゲート制御電圧の制御波形と回路のドレイン電流、ドレイン・ソース電圧などが示されている。
トランジスタがオン状態となるゲート電圧を電圧Ｖ１、オフ状態となるゲート電圧を電圧Ｖ２とし、それぞれ０Ｖ、−２０Ｖとなっている。過電流を検出してから、時刻ｔ３でゲート電圧Ｖｇｓを電圧Ｖ５に下げ、一定時間後に電圧Ｖ３に上昇させ、Ｔ１の時間をかけて電圧Ｖ４まで下げる。時刻ｔ６でオフ電圧Ｖ２とする。この間にドレイン電圧Ｖｄは急速に上昇し、徐々に電源電圧に収束している。

上述した特許文献２では、半導体スイッチとして静電誘導トランジスタを用いているため、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）の場合と異なりスイッチのオン抵抗値を制御するためのゲート電圧Ｖｇｓの制御電圧幅が広くとれ、遮断特性もよく、数１０マイクロ秒で遮断が終了している。

特開２００８−６７４４０号公報 特開２０１０−２２０３２５号公報

上述したように、特許文献１では、半導体スイッチとして絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いている。この絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）では、ゲート電圧Ｖｇｓが閾値Ｖｔｈの前後で急速にオンとオフの状態が切り替わり、トランジスタのオン抵抗値は小さい状態と非常に大きな値の間を遷移する。
この特許文献１の遮断回路は、スナバレスにするために、このスイッチがオン状態からオフ状態に遷移するときの導通抵抗で電流を消費させるが、このためには、寄生インダクタに蓄えられたエネルギーに応じて消費時間を十分にかせぐ必要があり、ゲート制御電圧はゆっくりと徐々に下げる必要がある。また、特許文献１では、ミリ秒のオーダーのゲート制御時間を考えており、従来のヒューズや遮断ブレーカ（ＭＣＣＢ）と同等の遮断応答時間となり、半導体遮断器として期待される数１０マイクロ秒の遮断応答は難しい。

そのため、ゲート電圧Ｖｇｓを閾値Ｖｔｈ付近に精度よく保ち、徐々に電圧を下げられれば応答時間を早くできる可能性があるが、半導体トランジスタではよく知られているように閾値Ｖｔｈは素子毎にばらつき、ゲート電圧Ｖｇｓを一定に設定しても素子毎に特性が大きく変わってしまう。このため、素子が変わっても特性が安定するような、閾値ばらつきの対策が必要となる。

また、上述した特許文献２では、静電誘導トランジスタのノーマリオン特性を利用したゲート電圧制御により高速な遮断特性が実現されることが記載されているが、上述したゲート電圧制御において、ゲート電圧Ｖ３、ゲート電圧Ｖ４、ゲート電圧Ｖ５、Ｔ１時間などを素子特性との関係でどのように決めるか、その情報が開示されていない。
つまり、ゲート電圧Ｖ３がオフ電位に近い場合は、急速にトランジスタがオフされるためドレイン電圧は急速に上昇し高い起電圧が発生し、素子を破壊する可能性がある。ゲート電圧Ｖ３がオン電位に近い場合は、電流値の減少が小さくドレイン電圧は電源電圧以下になる可能性があり、結局、遮断までの時間が長くなる。

トランジスタを流れる電流値を決める閾値Ｖｔｈは、絶縁ゲート型電界効果トランジスタの場合と同様に重要なパラメータで、この閾値が製造素子毎にばらつくと、起電圧、電流の変化の仕方が素子毎に変わり、固定のゲート電圧制御法では遮断が難しい。上述した特許文献２の第２の電圧から第３の電圧まで徐々に電圧を低くする期間Ｔ１を所定時間設けるという手法は、素子の特性ばらつきを考えると難しい。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができるトランジスタの駆動回路及び高速に過電流を遮断するとともに、発生する起電圧を一定の振れ幅の中に押さえ収束させることが可能で、素子の閾値ばらつきにも対応できる半導体遮断器並びにその遮断制御方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、トランジスタ（６６）のソース側の電流を検出する電流検出部（６７）と、前記トランジスタ（６６）のドレイン側の電圧を検出する電圧検出部（６９）と、該電圧検出部（６９）の出力により前記トランジスタ（６６）の駆動状態を決定する制御部（７０）とを備えていることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の検出電流が所定の過電流閾値より大きくなった場合に、前記トランジスタ（６６）をオフするゲート電圧制御を行い、前記電圧検出部（６７）の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記トランジスタ（６６）のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記制御部（７０）は、前記電圧検出部（６７）の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記トランジスタ（６６）のゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値の減少率に基づいて前記トランジスタ（６６）のゲート電圧を切り替えることを特徴とする。

また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部（６９）の電圧値と前記直流電源（６２）の電圧との差が所定の差電圧閾値以内であるときに、前記トランジスタ（６６）のゲート電位をオフ電位とすることを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記電流検出部（６７）により検出された電流のアナログ信号をデジタル信号に変換する電流変換部（６８）を備えていることを特徴とする。
また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載の発明において、前記制御部（７０）の出力に応じて前記トランジスタ（６６）のゲート電圧を出力するドライブ部（７１）を備えていることを特徴とする。

また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載の発明において、前記トランジスタ（６６）が、電界効果トランジスタであることを特徴とする。
また、請求項９に記載の発明は、請求項８に記載の発明において、前記電界効果トランジスタが接合型電界効果トランジスタで、該接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されたことを特徴とする。

また、請求項１０に記載の発明は、請求項９に記載の発明において、前記接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることを特徴とする。
また、請求項１１に記載の発明は、請求項１乃至１０のいずれかに記載のトランジスタの駆動回路を用い、直流電源（６２）からの給電線（６４，６５）に接続された負荷装置（６３）と、前記直流電源（６２）との間に設けられた半導体遮断器（６１）において、前記給電線（６５）を流れる電流を検出する電流検出部（６７）と、前記給電線（６４）に流れる電流を制御する半導体スイッチ（６６）と、該半導体スイッチ（６６）の直流電源（６２）側の電圧を検出する電圧検出部（６９）と、前記電流検出部（６７）と前記電圧検出部（６９）の出力により前記半導体スイッチ（６６）の駆動状態を決定する制御部（７０）とを備えていることを特徴とする。

また、請求項１２に記載の発明は、請求項１１に記載の発明において、前記制御部（７０）は、前記給電線（６５）を流れる電流が所定の過電流閾値より大きくなった場合に、前記半導体スイッチ（６６）をオフするゲート電圧制御を行い、前記電圧検出部（６７）の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記半導体スイッチ（６６）のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする。

また、請求項１３に記載の発明は、請求項１１又は１２に記載の発明において、前記制御部（７０）は、前記電圧検出部（６７）の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記半導体スイッチ（６６）のゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする。
また、請求項１４に記載の発明は、請求項１１，１２又は１３に記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値の減少率に基づいて前記半導体スイッチ（６６）のゲート電圧を切り替えることを特徴とする。

また、請求項１５に記載の発明は、請求項１１乃至１４のいずれかに記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部（６９）の電圧値と前記直流電源（６２）の電圧との差が所定の差電圧閾値以内であるときに、前記半導体スイッチ（６６）のゲート電位をオフ電位とすることを特徴とする。

また、請求項１６に記載の発明は、請求項１１乃至１５のいずれかに記載の発明において、前記電流検出部（６７）により検出された電流のアナログ信号をデジタル信号に変換する電流変換部を備えていることを特徴とする。
また、請求項１７に記載の発明は、請求項１１乃至１６のいずれかに記載の発明において、前記制御部（７０）の出力に応じて前記半導体スイッチ（６６）のゲート電圧を出力するドライブ部（７１）を備えていることを特徴とする。

また、請求項１８に記載の発明は、請求項１１乃至１７のいずれかに記載の発明において、前記半導体スイッチ（６６）が、電界効果トランジスタであることを特徴とする。
また、請求項１９に記載の発明は、請求項１８に記載の発明において、前記電界効果トランジスタが接合型電界効果トランジスタで、該接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されたことを特徴とする。
また、請求項２０に記載の発明は、請求項１９に記載の発明において、前記接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることを特徴とする。

また、請求項２１に記載の発明は、請求項１乃至１０のいずれかに記載のトランジスタの駆動回路を用い、直流電源（６２）からの給電線（６４，６５）に接続された負荷装置（６３）と、前記直流電源（６２）との間に設けられた半導体遮断器（６１）の遮断制御方法において、前記半導体遮断器（６１）が、前記給電線（６５）を流れる電流を検出する電流検出部（６７）と、前記給電線（６４）に流れる電流を制御する半導体スイッチ（６６）と、該半導体スイッチ（６６）の直流電源（６２）側の電圧を検出する電圧検出部（６９）と、前記電流検出部（６７）と前記電圧検出部（６９）の出力により前記半導体スイッチ（６６）の駆動状態を決定する制御部（７０）とを備え、前記制御部（７０）が、前記給電線（６５）を流れる電流が所定の過電流閾値より大きくなった場合に、前記半導体スイッチ（６６）をオフするゲート電圧制御を行い、前記電圧検出部（６７）の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記半導体スイッチ（６６）のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする。

また、請求項２２に記載の発明は、請求項２１に記載の発明において、前記制御部（７０）は、前記電圧検出部（６７）の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記半導体スイッチ（６６）のゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする。
また、請求項２３に記載の発明は、請求項２１又は２２に記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値の減少率に基づいて前記半導体スイッチ（６６）のゲート電圧を切り替えることを特徴とする。

また、請求項２４に記載の発明は、請求項２１，２２又は２３に記載の発明において、前記制御部（７０）は、前記電流検出部（６７）の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部（６９）の電圧値と前記直流電源（６２）の電圧との差が所定の差電圧閾値以内であるときに、前記半導体スイッチ（６６）のゲート電位をオフ電位とすることを特徴とする。

本発明によれば、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができるトランジスタの駆動回路が実現できる。
また、本発明の半導体遮断器及びその遮断制御方法により、直流遮断器において発生する過電圧を確実に、かつ高速に遮断することが可能になる。また、遮断器設置環境による寄生インダクタンスの違いや半導体スイッチ素子毎の閾値ばらつきに対応したゲート制御の調整が不必要となる。
また、遮断動作により発生する起電圧を一定の振れ幅の中に押さえ収束させることが可能となるので、直流電源が複数の負荷に接続されている場合も、短絡事故による他負荷への影響を抑えることが可能となる。

本発明に係る半導体遮断器を説明するためのブロック構成図である。 本実施例における半導体スイッチとして用いる接合型電界トランジスタのＩ−Ｖ特性図である。 本実施例における半導体スイッチのＩ−Ｖ特性図である。 直流給電−負荷回路の簡易回路モデル図である。 閾値Ｖｔｈ＝−５．３Ｖ素子の遮断動作の説明図である。 閾値Ｖｔｈ＝−５．３Ｖ素子でのゼロ電流遮断の説明図である。 閾値Ｖｔｈ＝−５．１Ｖ素子での遮断動作の説明図である。 閾値Ｖｔｈ＝−５．１Ｖ素子でのゼロ電流遮断の説明図である。 閾値Ｖｔｈ＝−５．５Ｖ素子での遮断動作の説明図である。 特許文献１に記載されている直流電流遮断装置のブロック構成図である。 特許文献２に記載されている半導体遮断装置のブロック構成図である。 図１１における半導体遮断装置の遮断動作を説明するための回路モデル図である。 図１２における遮断動作時の各部の電圧と電流の時間変化を示す図である。

以下、図面を参照して本発明の各実施例について説明する。
図１は、本発明に係るトランジスタの駆動回路及びそのトランジスタの駆動回路を用いた半導体遮断器を説明するためのブロック構成図である。図中符号６１は半導体遮断器、６２は直流電源、６３は負荷装置、６４は正側給電線、６５は負側給電線、６６は半導体スイッチ（トランジスタ）、６７は電流検出部、６８は電流変換部（電流計測部）、６９は電圧検出部、７０は制御部、７１はドライブ部、７２はシステムコントローラを示している。なお、トランジスタの駆動回路は、電流検出部６７と電流変換部（電流計測部）６８と電圧検出部６９と制御部７０とドライブ部７１とで構成されている。

本発明のトランジスタの駆動回路は、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができるトランジスタ６６の駆動回路である。
電流検出部６７は、トランジスタ６６のソース側の電流を検出するものである。また、電圧検出部６９は、トランジスタ６６のドレイン側の電圧を検出するものである。また、制御部７０は、電圧検出部６９の出力によりトランジスタ６６の駆動状態を決定するものである。

また、制御部７０は、電流検出部６７の検出電流が所定の過電流閾値より大きくなった場合に、トランジスタ６６をオフするゲート電圧制御を行い、電圧検出部６７の検出電圧が所定の起電圧上限閾値より大きくなった場合には、トランジスタ６６のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御するものである（制御Ａ）。
また、制御部７０は、電圧検出部６７の検出電圧が所定の起電圧下限閾値より小さくなった場合には、トランジスタ６６のゲート電圧を第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御するものである（制御Ｂ）。

また、制御部７０は、電流検出部６７の電流値の減少率に基づいてトランジスタ６６のゲート電圧を切り替えるものである（制御Ｃ）。
したがって、制御部７０は、上述した制御Ａ，Ｂ，Ｃの組み合わせによって制御されるものである。
また、制御部７０は、電流検出部６７の電流値が所定の電流下限値以下であり、かつ、電圧検出部６９の電圧値と直流電源６２の電圧との差が所定の差電圧閾値以内であるときに、トランジスタ６６のゲート電位をオフ電位とするものである。

また、本発明のトランジスタの駆動回路は、電流検出部６７により検出された電流のアナログ信号をデジタル信号に変換する電流変換部６８を備えている。また、制御部７０の出力に応じてトランジスタ６６のゲート電圧を出力するドライブ部７１を備えている。
また、トランジスタ６６は、電界効果トランジスタであることが好ましい。また、電界効果トランジスタが接合型電界効果トランジスタで、接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されていることが好ましい。また、接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることが好ましい。
上述したように、本発明のトランジスタの駆動回路によれば、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を良好に抑制することができる。

本発明の半導体遮断器６１は、上述した実施例１におけるトランジスタの駆動回路を用い、直流電源６２からの給電線６４，６５に接続された負荷装置６３と、直流電源６２との間に設けられた半導体遮断器６１である。
また、本発明の半導体遮断器の遮断制御方法は、上述した実施例１のトランジスタの駆動回路を用い、直流電源６２からの給電線６４，６５に接続された負荷装置６３と、直流電源６２との間に設けられた半導体遮断器６１の遮断制御方法である。

電流検出部６７は、給電線６５を流れる電流を検出するものである。また、半導体スイッチ６６は、給電線６４に流れる電流を制御するものである。また、電圧検出部６９は、半導体スイッチ６６の直流電源６２側の電圧を検出するものである。また、制御部７０は、電流検出部６７と電圧検出部６９の出力により半導体スイッチ６６の駆動状態を決定するものである。

また、制御部７０は、給電線６５を流れる電流が所定の過電流閾値より大きくなった場合に、半導体スイッチ６６をオフするゲート電圧制御を行い、電圧検出部６７の検出電圧が所定の起電圧上限閾値より大きくなった場合には、半導体スイッチ６６のゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御するものである（制御Ａ）。
また、制御部７０は、電圧検出部６７の検出電圧が所定の起電圧下限閾値より小さくなった場合には、半導体スイッチ６６のゲート電圧を第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御するものである（制御Ｂ）。

また、制御部７０は、電流検出部６７の電流値の減少率に基づいて半導体スイッチ６６のゲート電圧を切り替えるものである（制御Ｃ）。
つまり、制御部７０は、上述した制御Ａ，Ｂ，Ｃの組み合わせによって制御するものである。
また、制御部７０は、電流検出部６７の電流値が所定の電流下限値以下であり、かつ、電圧検出部６９の電圧値と直流電源６２の電圧との差が所定の差電圧閾値以内であるときに、半導体スイッチ６６のゲート電位をオフ電位とするものである。

また、本発明の半導体遮断器６１は、電流検出部６７により検出された電流のアナログ信号をデジタル信号に変換する電流変換部を備えている。また、制御部７０の出力に応じて半導体スイッチ６６のゲート電圧を出力するドライブ部７１を備えている。
また、半導体スイッチ６６は、電界効果トランジスタであることが好ましい。また、電界効果トランジスタが接合型電界効果トランジスタで、接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されていることが好ましい。また、接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることが好ましい。

つまり、本発明の半導体遮断器６１は、直流電源６２と負荷装置６３の間には正側の給電線６４と負側の給電線６５が接続される。半導体スイッチ６６が正側の給電線６４の直流電源６２と負荷装置６３の間に設けられている。この半導体スイッチ６６は、接合型電界効果トランジスタＪＦＥＴで、ドレイン端子が直流電源６２側に、ソースが負荷装置６３側に接続される。ゲート端子は、ドライブ部７１の出力と接続される。電流検出部６５が負側装置６３と直流電源６２の間の負側給電線６５上に設けられる。この電流検出部６７は、電流センサであってホール素子などを用いた非接触タイプでもシャント抵抗を用いたタイプでもよい。また、シリコンホール素子を用い、電流変換部６７などと１チップ化してもよい。電流検出部６７のアナログ信号出力は、電流変換部６８に入力され、波形コンディショニング及びＡＤ変換されデジタル化される。電流変換部６８の電流デジタルデータは、制御部７０に送られる。

電圧検出部６９は、半導体スイッチ６６のドレイン側と負側給電線６５の間の電圧を計測し、その電圧値出力は制御部７０に送られる。制御部７０は、電流検出部６７からの電流値情報、電圧検出部６９からの半導体スイッチ６６のドレイン電圧情報と、システムコントローラ７２から設定されるゲート制御情報を用いて半導体スイッチ６６の動作を制御する。具体的には、半導体スイッチ６６のゲート電圧を決めるが、制御部７０は、制御に関わるデジタル制御信号をドライブ部７１に送り、ドライブ部７１がデジタル制御信号を変換し、アナログゲート電圧を出力する。

電圧検出部６９の負側給電線６５側の端子は、半導体スイッチ６６のソース側に接続しても以降の説明と同等の動作が可能である。
制御部７０に設定されるゲート制御情報は、以下で説明する過電流閾値、起電圧上限閾値、起電圧下限閾値、電流下限値、差電圧閾値などである。

次に、半導体遮断器の動作について説明する。
最初に、本実施例で半導体スイッチとして用いる炭化珪素（ＳｉＣ）製の接合型電界効果トランジスタのＩ−Ｖ特性について説明する。
図２は、本実施例における半導体スイッチとして用いる接合型電界トランジスタのＩ−Ｖ特性図で、ノーマリオン特性を有する接合型電界効果トランジスタのドレイン電圧Ｖｄが広域でのＩ−Ｖ特性を示している。ノーマリオン特性は、ゲート・ソース間の電圧Ｖｇｓがゼロのときにも電流が流れる特性をいう。つまり、ゲート電圧を印加していない時に、ソース・ドレイン間に電流が流れる半導体デバイスの特性である。これに対して、ノーマリオフ特性とは、ゲートに電圧を印加していない時に、ソース・ドレイン間に電流が流れない半導体デバイスの特性である。

図２では、ドレイン・ソース間電圧Ｖｄの横軸が１０００Ｖ以上と大きくなっているので、Ｖｇｓ＝０のときの電流曲線は左のドレイン電流値Ｉｄの軸に重なっている。
このトランジスタを（完全）オフするには、用途によりブロック電圧をいくらにするかにも関わるが、ゲート電圧Ｖｇｓに負電圧、例えば、−１０Ｖから−１５Ｖをかける。
ドレイン電圧Ｖｄが７５０Ｖ付近ではゲート電圧Ｖｇｓが、−７Ｖのときに電流が流れ出し、ゲート電圧Ｖｇｓを上げていくと電流値が大きくなる。このような電流値の立ち上がり特性は、一般に３極管特性と言われている。電流が流れ出す閾値Ｖｔｈがドレイン電圧Ｖｄｓに依存するためで、絶縁ゲート型トランジスタにはない特性を利用している。

図２よりドレイン電圧Ｖｄが数１００Ｖのとき、ゲート電圧を一定の負電圧（−６Ｖから−７．５Ｖの間）に設定することで、電流を流さないことも、大きな電流を流すことも可能である。これが半導体スイッチに大きな起電圧がかかった状態で、ゲート電圧を調整することでトランジスタの電流値、抵抗値を調整しながら寄生インダクタンスのエネルギーを消費させることができる理由である。

図２の半導体スイッチのトランジスタでは、ゲート電圧Ｖｇｓが、−６Ｖから−７．５Ｖの範囲で電流立ち上がりのドレイン電圧Ｖｄが１００Ｖから１５００Ｖまで変わっている。この特性はトランジスタの設計・製造条件により変えられ、例えば、電流立ち上がり時のドレイン電圧Ｖｄが１００Ｖのとき、このときのゲート電圧を、−６Ｖから更に、−５Ｖ，−４Ｖと下げることも可能である。

次に、この半導体スイッチのトランジスタの閾値Ｖｔｈが製造によりばらつく場合を考える。図２のトランジスタの閾値Ｖｔｈのばらつきが±０．５Ｖあったとすると、ゲート電圧Ｖｇ＝−７ＶのＩ−Ｖ特性が、ほぼゲート電圧Ｖｇ＝−６．５Ｖ及びゲート電圧Ｖｇ＝−７．５ＶのＩ−Ｖ特性に変わってしまうことになる。電流の立ち上がりドレイン電圧Ｖｄを、７５０Ｖを想定していたところが、閾値Ｖｔｈが、０．５Ｖ上がると、電流の立ち上がりドレイン電圧Ｖｄが１３００Ｖ付近となりまったく電流が流れない、スイッチ抵抗が非常に大きいことになる。また、逆に閾値Ｖｔｈが０．５Ｖ下がると、電流立ち上がりが３００Ｖ付近になり、この場合はＶｇ＝−７Ｖの設定で大電流が流れ、スイッチ抵抗が非常に小さいことになる。

図３は、本実施例における半導体スイッチのＩ−Ｖ特性図で、半導体スイッチのトランジスタの閾値Ｖｔｈが、中心値から±０．２Ｖずれた場合のＩ−Ｖ特性の変化を示す図である。なお、図２におけるトランジスタとは特性が異なる。
中心の閾値Ｖｔｈが、−５．３Ｖで、ゲート電圧Ｖｇｓが、−５．９Ｖで、電流立ち上がりのドレイン電圧Ｖｄが４００Ｖ付近である。閾値の０．２Ｖのずれで同じゲート電圧Ｖｇｓで、下が２８０Ｖ、上が５５０Ｖから立ち上がり、差が大きいことが分かる。

なお、このＩ−Ｖ特性から、直流電源が４００Ｖの場合は、半導体スイッチをオフするゲート電圧Ｖｇｓを、−５．９Ｖ以下にする必要があることが分かる。素子により閾値が中心閾値Ｖｔｈ＝−５．３ＶよりずれてＶｔｈ＝−５．１Ｖ（Δ＝＋０．２Ｖ）になった場合は、ゲート電圧Ｖｇｓは、−５．７Ｖより低く、また、閾値がＶｔｈ＝−５．５（Δ＝−０．２Ｖ）になった場合は、ゲート電圧Ｖｇｓは、−６．１Ｖより低くする必要がある。

次に、過電流が発生した後のゲート電圧制御について説明する。
図４は、直流給電−負荷回路の簡易回路モデル図である。上述した特許文献２と同様の回路構成である。寄生インダクタンスＬは３５０ｕＨ、直流電源は４００Ｖである。ゲート制御信号源が半導体スイッチである接合型電界効果トランジスタ（以下、ＪＦＥＴという）のオン／オフ制御を行う。抵抗Ｒは電流調整用である。

最初にＪＦＥＴの閾値が、図３の特性を有し、標準閾値Ｖｔｈが、−５．３Ｖの素子の遮断制御例を説明する。
図５は、閾値Ｖｔｈ＝−５．３Ｖ素子の遮断動作の説明図で、ＪＦＥＴのドレイン・ソース電圧Ｖｄｓ、ドレイン電流Ｉｄｓ、ゲート電圧Ｖｇｓの遮断動作時の経時変化を示している。

ＪＦＥＴのゲート電圧をオン状態とし、寄生インダクタンスとＪＦＥＴに流す電流を増加していく。過電流閾値は４Ａに設定されており、１５ｕｓで過電流検出し、遮断動作に入る。以降の説明では１５ｕｓ以降の遮断動作について説明する。
遮断動作の最初はゲート電圧Ｖｇｓを、ＪＦＥＴの（完全）オフ電圧である、−１０Ｖに設定する。これは過電流検出後にすぐに、かつ確実に遮断動作に入るためである。ゲート電圧Ｖｇｓをトランジスタのオン電圧とオフ電圧の中間オン電位に設定した場合、中間電位によりトランジスタのオン抵抗が低いと過電流が流れる時間が長くなる。

遮断動作によりＪＦＥＴのドレイン電圧Ｖｄｓは上昇を始める。起電圧上限閾値は５００Ｖに設定されており、この閾値を超えたことが検出されると制御部がゲート電圧Ｖｇｓを、−５．０Ｖに上昇させ、ＪＦＥＴを中間オン状態とする。
ゲート電圧Ｖｇｓが、−１０Ｖから、−５Ｖに変化するまでの時間はドレイン電圧Ｖｄｓが５００Ｖの起電圧上限閾値に達するまでの時間に依存し、これは寄生インダクタンスＬや短絡事故の特性など回路環境にも依存する。

この−５Ｖというゲート電圧は、用いるＪＦＥＴの閾値がばらつき、大きくなった場合にも起電圧上昇を抑制できる電流が流れるように閾値のばらつき幅を考慮し決定する。なお、過電圧検出後、すぐに、ゲート電圧Ｖｇｓを上昇させるが、ドレイン電流は５５０Ｖまで上昇している。これはゲート電圧Ｖｇｓ出力までの時間遅れも寄与している。ＪＦＥＴは、中間オン状態であるのでドレイン電流は減少し、ドレイン電圧Ｖｄｓも減少する。

１９．４ｕｓのとき、ドレイン電圧Ｖｄｓが起電圧下限閾値３００Ｖに達したため、ゲート電圧Ｖｇｓを、−５．５Ｖに下降させる。抵抗値を上げエネルギーを消費させるとともにドレイン電圧を収束値４００Ｖに近づける。図３で説明したＪＦＥＴの４００Ｖオフ電圧が、大体、−６Ｖであるので、最初の設定電圧値（−５Ｖ）との中間電圧としている。ドレイン電圧Ｖｄｓは一度、上昇するが下降に転じる。ドレイン電流Ｉｄは更に減少を続けるが飽和の傾向を示す。

電流値が飽和の傾向を示すのは、トランジスタのオン抵抗値が、このゲート電圧Ｖｇｓ＝−５．５Ｖに対応する値となるためで、ゲート電圧Ｖｇｓが変わらなければ対応するドレイン電流が流れ続けることになる。
２３．０ｕｓでドレイン電流の減少率ｄＩ／ｄｔ〜０となるので、このタイミングでゲート電圧Ｖｇｓを、更に、−５．７５Ｖに減少させる。

ドレイン電流の減少率ｄＩ／ｄｔは、例えば、前回のゲート電圧を下げた時に起こった電流値の減少割合ΔＩ／（ｕｓｅｃ）を記憶しておき、この値が１／５〜１／１０以下になったとき、飽和したと判断する。
ゲート電位Ｖｇｓの変化量は前回の電圧減少幅の更に半分とし、急激な変化を避けている。

ドレイン電流Ｉｄｓは更に減少し、次に、２５．６ｕｓではドレイン電流がほぼゼロ、ドレイン電圧Ｖｄｓが４００Ｖとなるので、ここで更にゲート電圧Ｖｇｓを、Ｖｄｓ＝４００Ｖでの電流遮断電圧である、−６Ｖに下げると、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄｓはそれぞれ４００Ｖとゼロ電流値に収束している。このあとはどのタイミングでも完全オフ電圧である、−１０Ｖをかけて遮断してもよい。

図６は、閾値Ｖｔｈ＝−５．３Ｖ素子でのゼロ電流遮断の説明図で、電流値が所定の電流下限値以下で、かつ、ドレイン電圧Ｖｄｓと直流電源電圧ＶＤＤとの差が所定の差閾値以内であるときの遮断例を示している。２５．６ｕｓのときにゲート電圧Ｖｇｓを、−１０Ｖに引き下げているがドレイン電圧Ｖｄｓの発振は見られない。電流下限値は、本実施例では２０ｍＡ以下、過電流４Ａに対しては０．５％以下であることが望ましい。また、電圧の差閾値は２０Ｖ以下が望ましい。

次に、閾値Ｖｔｈが、−５．１Ｖの素子の遮断制御例を説明する。
図７は、閾値Ｖｔｈ＝−５．１Ｖ素子での遮断動作の説明図で、ＪＦＥＴのドレイン・ソース電圧Ｖｄｓ、ドレイン電流Ｉｄｓ、ゲート電圧Ｖｇｓの遮断動作時の経時変化を示している。

過電流検出後にゲート電圧Ｖｇｓ＝−１０ＶとしＪＦＥＴを遮断する。その後、ドレイン電圧Ｖｄｓが上昇し、起電圧上限閾値５００Ｖを超えたことを検出し、ゲート電圧Ｖｇｓ＝−５．０Ｖと設定する。この後もドレイン電圧Ｖｄｓが上昇するが、上昇は標準閾値の場合より大きく、ピーク電圧は６００Ｖに達する。この後下降し、２１ｕｓのとき３００Ｖの起電圧下限閾値を超えるので、ゲート電圧Ｖｇｓを、−５．５Ｖに設定する。

その後、ドレイン電流Ｉｄｓは２４．３ｕｓでほぼゼロ電流値となるので、このタイミングで、更にゲート電圧Ｖｇｓを、−５．７５Ｖに下げる。更にこの後、２８ｕｓでもゼロ電流となるので、ここでもゲート電圧Ｖｇｓを、−６Ｖに下げている。このタイミング以降は、ドレイン電圧は４００Ｖ、ドレイン電流はゼロになっているので、完全オフ電圧、−１０Ｖをいつでもかけられる。
図８は、閾値Ｖｔｈ＝−５．１Ｖ素子でのゼロ電流遮断の説明図で、２４．３ｕｓでほぼ電流値がゼロ、電流下限値以下で、ドレイン電圧が差電圧閾値以内での遮断例を示している。

次に、閾値Ｖｔｈが、−５．５Ｖの素子の遮断制御例を説明する。
図９は、閾値Ｖｔｈ＝−５．５Ｖ素子での遮断動作の説明図で、ＪＦＥＴのドレイン・ソース電圧Ｖｄｓ、ドレイン電流Ｉｄｓ、ゲート電圧Ｖｇｓの遮断動作時の経時変化を示している。
過電流検出後にゲート電圧Ｖｇｓ＝−１０ＶとしＪＦＥＴを遮断する。その後、ドレイン電圧Ｖｄｓが上昇し、起電圧上限閾値５００Ｖを超えたことを検出し、ゲート電圧Ｖｇｓ＝−５．０Ｖと設定。この後もドレイン電圧Ｖｄｓが上昇するが、上昇は標準閾値の場合より小さく、ピーク電圧は５３０Ｖ程度である。この後下降し、１８．３ｕｓで３００Ｖの起電圧下限閾値を超えるので、ゲート電圧Ｖｇｓを、−５．５Ｖに設定する。

その後、ドレイン電圧Ｖｄｓは上昇、下降するが、ドレイン電流Ｉｄｓは下がり続けるが、２２．９ｕｓでｄＩ／ｄｔがほぼゼロになるので、このタイミングでゲート電圧Ｖｇｓを、−５．７５Ｖに下げる。再度、ドレイン電圧Ｖｄｓが上昇、下降を行い、ドレイン電流Ｉｄｓも下がり続けるが、２６．６ｕｓでｄＩ／ｄｔがほぼゼロになるので、このタイミングでゲート電圧Ｖｇｓを−６Ｖに設定する。２９ｕｓで、ドレイン電流Ｉｄｓがほぼゼロ、ドレイン電圧Ｖｄｓも４００Ｖとなるので、ゲート電圧Ｖｇｓ＝−１０として遮断している。

以上で、半導体スイッチである接合型電界トランジスタの閾値がＶｔｈ＝−５．３Ｖを中心に±０．２Ｖばらついた場合の遮断動作を説明した。起電圧上限閾値を５００Ｖ、起電圧下限閾値を３００Ｖと設定することで、生成起電圧が３００Ｖと６００Ｖ弱の電圧範囲に抑えられている。また、遮断時間も遮断動作から２０ｕｓ以内に終了しており、高速に過電流を遮断できている。

このように、閾値のばらつきがより大きい場合にも、上述の遮断制御の考え方から変数を設定することで、本発明の回路構成や制御手法により対応が可能である。
上述したように、本発明の半導体遮断器及びその遮断制御方法によれば、トランジスタの駆動回路及び高速に過電流を遮断するとともに、発生する起電圧を一定の振れ幅の中に押さえ収束させることが可能で、素子の閾値ばらつきにも対応できる半導体遮断器及びその遮断制御方法が実現できる。

１０ 直流電流遮断装置
１１ 電流検出部
１２ スイッチ部
１３ 制御回路
１４ 過電流判定部
１５ スイッチ駆動部
１６ 任意波形発生部
１７ 給電線
２１ 半導体遮断器
２２ 電源装置
２３ 負荷装置
３１ 半導体部
３２ 電流センサ
３３ 電流計測部
３４ トランジスタ駆動回路
３５ 入力インターフェース
４１，４２ 直流出力線
４３，４４ 直流入力線
５１ ドライブ部
５２ 制御部
５３ 設定記憶部
５４ 記憶部
６１ 半導体遮断器
６２ 直流電源
６３ 負荷装置
６４ 正側給電線
６５ 負側給電線
６６ 半導体スイッチ（トランジスタ）
６７ 電流検出部
６８ 電流変換部（電流計測部）
６９ 電圧検出部
７０ 制御部
７１ ドライブ部
７２ システムコントローラ

Claims (24)

1. トランジスタのソース側の電流を検出する電流検出部と、
   前記トランジスタのドレイン側の電圧を検出する電圧検出部と、
   該電圧検出部の出力により前記トランジスタの駆動状態を決定する制御部と
   を備えていることを特徴とするトランジスタの駆動回路。
2. 前記制御部は、
   前記電流検出部の検出電流が所定の過電流閾値より大きくなった場合に、前記トランジスタをオフするゲート電圧制御を行い、前記電圧検出部の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記トランジスタのゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする請求項１に記載のトランジスタの駆動回路。
3. 前記制御部は、
   前記電圧検出部の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記トランジスタのゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする請求項１又は２に記載のトランジスタの駆動回路。
4. 前記制御部は、
   前記電流検出部の電流値の減少率に基づいて前記トランジスタのゲート電圧を切り替えることを特徴とする請求項１，２又は３に記載のトランジスタの駆動回路。
5. 前記制御部は、
   前記電流検出部の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部の電圧値と前記直流電源の電圧との差が所定の差電圧閾値以内であるときに、前記トランジスタのゲート電位をオフ電位とすることを特徴とする請求項１乃至４のいずれかに記載のトランジスタの駆動回路。
6. 前記電流検出部により検出された電流のアナログ信号をデジタル信号に変換する電流変換部を備えていることを特徴とする請求項１乃至５のいずれかに記載のトランジスタの駆動回路。
7. 前記制御部の出力に応じて前記トランジスタのゲート電圧を出力するドライブ部を備えていることを特徴とする請求項１乃至６のいずれかに記載のトランジスタの駆動回路。
8. 前記トランジスタが、電界効果トランジスタであることを特徴とする請求項１乃至７のいずれかに記載のトランジスタの駆動回路。
9. 前記電界効果トランジスタが接合型電界効果トランジスタで、該接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されたことを特徴とする請求項８に記載のトランジスタの駆動回路。
10. 前記接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることを特徴とする請求項９に記載のトランジスタの駆動回路。
11. 請求項１乃至１０のいずれかに記載のトランジスタの駆動回路を用い、直流電源からの給電線に接続された負荷装置と、前記直流電源との間に設けられた半導体遮断器において、
    前記給電線を流れる電流を検出する電流検出部と、
    前記給電線に流れる電流を制御する半導体スイッチと、
    該半導体スイッチの直流電源側の電圧を検出する電圧検出部と、
    前記電流検出部と前記電圧検出部の出力により前記半導体スイッチの駆動状態を決定する制御部と
    を備えていることを特徴とする半導体遮断器。
12. 前記制御部は、
    前記給電線を流れる電流が所定の過電流閾値より大きくなった場合に、前記半導体スイッチをオフするゲート電圧制御を行い、前記電圧検出部の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記半導体スイッチのゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする請求項１１に記載の半導体遮断器。
13. 前記制御部は、
    前記電圧検出部の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記半導体スイッチのゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする請求項１１又は１２に記載の半導体遮断器。
14. 前記制御部は、
    前記電流検出部の電流値の減少率に基づいて前記半導体スイッチのゲート電圧を切り替えることを特徴とする請求項１１，１２又は１３に記載の半導体遮断器。
15. 前記制御部は、
    前記電流検出部の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部の電圧値と前記直流電源の電圧との差が所定の差電圧閾値以内であるときに、前記半導体スイッチのゲート電位をオフ電位とすることを特徴とする請求項１１乃至１４のいずれかに記載の半導体遮断器。
16. 前記電流検出部により検出された電流のアナログ信号をデジタル信号に変換する電流変換部を備えていることを特徴とする請求項１１乃至１５のいずれかに記載の半導体遮断器。
17. 前記制御部の出力に応じて前記半導体スイッチのゲート電圧を出力するドライブ部を備えていることを特徴とする請求項１１乃至１６のいずれかに記載の半導体遮断器。
18. 前記半導体スイッチが、電界効果トランジスタであることを特徴とする請求項１１乃至１７のいずれかに記載の半導体遮断器。
19. 前記電界効果トランジスタが接合型電界効果トランジスタで、該接合型電界効果トランジスタが、シリコン，シリコンカーバイド又はガリウムナイトライドを半導体材料として形成されたことを特徴とする請求項１８に記載の半導体遮断器。
20. 前記接合型電界効果トランジスタが、ノーマリオン型の接合型電界効果トランジスタであることを特徴とする請求項１９に記載の半導体遮断器。
21. 請求項１乃至１０のいずれかに記載のトランジスタの駆動回路を用い、直流電源からの給電線に接続された負荷装置と、前記直流電源との間に設けられた半導体遮断器の遮断制御方法において、
    前記半導体遮断器が、
    前記給電線を流れる電流を検出する電流検出部と、
    前記給電線に流れる電流を制御する半導体スイッチと、
    該半導体スイッチの直流電源側の電圧を検出する電圧検出部と、
    前記電流検出部と前記電圧検出部の出力により前記半導体スイッチの駆動状態を決定する制御部とを備え、
    前記制御部が、
    前記給電線を流れる電流が所定の過電流閾値より大きくなった場合に、前記半導体スイッチをオフするゲート電圧制御を行い、前記電圧検出部の検出電圧が所定の起電圧上限閾値より大きくなった場合には、前記半導体スイッチのゲート電圧をオン電圧とオフ電圧の間の第１の中間電位に電圧制御することを特徴とする半導体遮断器の遮断制御方法。
22. 前記制御部は、
    前記電圧検出部の検出電圧が所定の起電圧下限閾値より小さくなった場合には、前記半導体スイッチのゲート電圧を前記第１の中間電位とオフ電圧の間の第２の中間電位に電圧制御することを特徴とする請求項２１に記載の半導体遮断器の遮断制御方法。
23. 前記制御部は、
    前記電流検出部の電流値の減少率に基づいて前記半導体スイッチのゲート電圧を切り替えることを特徴とする請求項２１又は２２に記載の半導体遮断器の遮断制御方法。
24. 前記制御部は、
    前記電流検出部の電流値が所定の電流下限値以下であり、かつ、前記電圧検出部の電圧値と前記直流電源の電圧との差が所定の差電圧閾値以内であるときに、前記半導体スイッチのゲート電位をオフ電位とすることを特徴とする請求項２１，２２又は２３に記載の半導体遮断器の遮断制御方法。

Images