KR20190015906A - 고장 전류 제한기 및 고장 전류 제한 방법 - Google Patents

고장 전류 제한기 및 고장 전류 제한 방법 Download PDF

Info

Publication number
KR20190015906A
KR20190015906A KR1020170099692A KR20170099692A KR20190015906A KR 20190015906 A KR20190015906 A KR 20190015906A KR 1020170099692 A KR1020170099692 A KR 1020170099692A KR 20170099692 A KR20170099692 A KR 20170099692A KR 20190015906 A KR20190015906 A KR 20190015906A
Authority
KR
South Korea
Prior art keywords
current path
fault current
transistor
fault
duty ratio
Prior art date
Application number
KR1020170099692A
Other languages
English (en)
Other versions
KR102050907B1 (ko
Inventor
곽상신
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020170099692A priority Critical patent/KR102050907B1/ko
Publication of KR20190015906A publication Critical patent/KR20190015906A/ko
Application granted granted Critical
Publication of KR102050907B1 publication Critical patent/KR102050907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명의 한 실시예에 따른 고장 전류 제한기는, 배터리와 부하 사이의 전류 경로에 위치하는 고장 전류 제한기로서, 정상 전류 경로; 상기 정상 전류 경로와 병렬로 연결되는 고장 전류 경로; 및 상기 배터리와 상기 부하 사이에 흐르는 대상 전류가 제1 임계 값 이하인 경우 상기 정상 전류 경로를 상기 전류 경로로 제공하고, 상기 대상 전류가 상기 제1 임계 값을 초과하는 경우 상기 고장 전류 경로를 상기 전류 경로로 제공하는 제어부를 포함하고, 상기 제어부는 상기 대상 전류의 크기에 대응하여 상기 고장 전류 경로의 저항 성분을 조정한다.

Description

고장 전류 제한기 및 고장 전류 제한 방법 {FAULT CURRENT LIMITER AND FAULT CURRENT LIMITING METHOD}
본 발명은 고장 전류 제한기 및 고장 전류 제한 방법에 관한 것이다.
전력계통에서는 낙뢰, 지락, 단락 등의 사고 시에 발생되는 정격 이상의 과전류가 계통으로 흐르지 못하도록 고장 전류 제한기 및 차단기 등을 사용한다.
사고가 발생하게 되면 입력 단 측 전류가 급격하게 증가하여 시스템에 악영향을 미치고, 계통 PCC 전압이 강하되므로 전력 회로에서 단락 전류를 제한하는 회로는 필수적이다.
고장 전류 제한기는 대표적으로 전력 반도체형을 사용한다. 전력 반도체형은 전력용 반도체를 회로에 저항을 병렬로 연결하여 고장 전류가 흐를 때 스위치를 개방시켜 전류를 제한시키고, 고장 전류가 사라지면 스위치를 단락시켜 정상동작 하도록 하는 빠른 응답성과 자발적인 복구가 가능하고 별도의 제어장치 및 감지장치를 필요로 한다.
전력 반도체형에 사용되는 IGBT(insulated gate bipolar mode transistor)는 전력 회로에서 스위치 역할로 전기의 흐름을 막고 통하게 할 수 있는 고속 스위칭이 가능한 고전력 스위칭용 반도체 소자이다. 또한, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 바이폴라 트랜지스터(Bipolar Transistor)가 결합된 형태로 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET)을 게이트부에 삽입한 접합형 트랜지스터이다.
게이트-에미터(Gate-Emitter)간 전압이 구동되므로 입력 신호에 의해서 스위치가 온/오프(On/Off)가 되는 자기소호형이므로, 대전력 및 고속 스위칭이 가능하여 반도체 소자로써 인버터 및 컨버터와 같은 다양한 전력 변환 장치에서 많이 사용되고 있다.
종래에 사용하던 고정 저항을 이용한 고장 전류 제한기는 고속으로 고장 전류를 제한이 가능하지만, DC(Direct Current) 계통에서 충전 상태에 따라 달라지는 배터리 전압으로 인해 사고 시 고장 전류 또한 변하므로 시스템에 예기치 못한 악영향을 미치는 문제점이 존재한다.
즉, 종래에는 충전 상태에 따라 서로 다른 배터리 전압에 대응하여 달라지는 고장 전류를 일정하게 제한한 기술이 제안된 바가 없다.
한국 공개특허공보 제10-2017-0038939호(2017.04.07.)
해결하고자 하는 기술적 과제는, 배터리 측의 충전 상태가 다른 경우에도 고장 전류의 크기를 일정하게 제어 가능한 고장 전류 제한기 및 고장 전류 제한 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 고장 전류 제한기는, 배터리와 부하 사이의 전류 경로에 위치하는 고장 전류 제한기로서, 정상 전류 경로; 상기 정상 전류 경로와 병렬로 연결되는 고장 전류 경로; 및 상기 배터리와 상기 부하 사이에 흐르는 대상 전류가 제1 임계 값 이하인 경우 상기 정상 전류 경로를 상기 전류 경로로 제공하고, 상기 대상 전류가 상기 제1 임계 값을 초과하는 경우 상기 고장 전류 경로를 상기 전류 경로로 제공하는 제어부를 포함하고, 상기 제어부는 상기 대상 전류의 크기에 대응하여 상기 고장 전류 경로의 저항 성분을 조정한다.
상기 고장 전류 경로는 적어도 하나의 트랜지스터를 포함하고, 상기 제어부는 상기 트랜지스터에 인가되는 게이트 전압의 크기를 조정함으로써 상기 고장 전류 경로의 저항 성분을 조정할 수 있다.
상기 제어부는 듀티 비를 갖는 게이트 구동 신호를 출력하는 게이트 드라이버; 및 상기 게이트 구동 신호를 직류 신호로 변환하는 필터부를 포함할 수 있다.
상기 정상 전류 경로는 직렬로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 고장 전류 경로는 직렬로 연결된 제3 트랜지스터 및 제4 트랜지스터를 포함할 수 있다.
상기 고장 전류 경로는 고정 저항을 더 포함할 수 있다.
상기 게이트 드라이버는 상기 정상 전류 경로가 제공되는 경우 듀티 비 100%의 상기 게이트 구동 신호를 출력하고, 상기 고장 전류 경로가 제공되는 경우 상기 대상 전류가 제2 임계 값 이하가 될 때까지 상기 게이트 구동 신호의 듀티 비를 점차적으로 감소시킬 수 있다.
본 발명의 한 실시예에 따른 고장 전류 제한 방법은, 전류 센서를 이용하여 대상 전류가 제1 임계 값 이하가 되는 지를 검출하는 단계; 상기 대상 전류가 상기 제1 임계 값 이하가 되는 경우 정상 전류 경로를 고장 전류 경로로 전환하는 단계; 및 상기 대상 전류의 크기에 대응하여 상기 고장 전류 경로의 저항 성분을 조정하는 단계를 포함한다.
상기 고장 전류 경로는 적어도 하나의 트랜지스터를 포함하고, 상기 고장 전류 경로의 저항 성분을 조정하는 단계에서, 상기 트랜지스터에 인가되는 게이트 전압의 크기를 조정함으로써 상기 고장 전류 경로의 저항 성분을 조정할 수 있다.
상기 게이트 전압은 듀티 비를 갖는 게이트 구동 신호를 직류 필터링함으로써 생성될 수 있다.
상기 게이트 전압의 크기는 상기 듀티 비를 제어함으로써 결정될 수 있다.
상기 정상 전류 경로가 제공되는 경우 듀티 비 100%의 상기 게이트 구동 신호를 출력하고,
상기 고장 전류 경로가 제공되는 경우 상기 대상 전류가 제2 임계 값 이하가 될 때까지 상기 게이트 구동 신호의 듀티 비를 점차적으로 감소시킬 수 있다.
본 발명에 따른 고장 전류 제한기 및 고장 전류 제한 방법은 배터리 측의 충전 상태가 다른 경우에도 고장 전류의 크기를 일정하게 제어 가능하다.
도 1은 본 발명의 한 실시예에 따른 고장 전류 제한기를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 제어부를 설명하기 위한 도면이다.
도 3은 듀티 비에 따른 게이트 구동 신호를 설명하기 위한 도면이다.
도 4는 듀티 비에 따른 직류 신호로 변환된 게이트 구동 신호를 설명하기 위한 도면이다.
도 5는 게이트 전압에 따른 트랜지스터의 저항 값을 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 고장 전류 제한 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 고장 전류 제한기를 설명하기 위한 도면이다.
도 1을 참조하면 본 발명의 한 실시예에 따른 고장 전류 제한기(10)는 배터리와 부하 사이의 전류 경로에 위치하는 고장 전류 제한기(10)로서, 정상 전류 경로(100), 고장 전류 경로(200), 및 제어부(600)를 포함한다.
이외에도 고장 전류 제한기(10)는, 실시예에 따라, 대상 전류(target current)의 크기를 감지하기 위한 전류 센서(500), 고장 전류가 일정 시간 이상 지속되는 경우 용단되기 위한 퓨즈(330), 유사하게 고장이 지속될 경우 개방되는 릴레이 스위치(430)를 선택적으로 더 포함할 수 있다.
정상 전류 경로(100)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 포함할 수 있다. 제1 트랜지스터(110) 및 제2 트랜지스터(120)는 IGBT일 수 있다. 정상 전류 경로(100)는 시스템이 정상 상태일 때 배터리와 부하 사이의 대상 전류가 흐르는 전류 경로이다. 배터리가 방전 모드인 경우에 대상 전류는 제1 트랜지스터(110)의 채널 및 제2 트랜지스터(120)의 다이오드를 통해서 흐른다. 배터리가 충전 모드인 경우에 대상 전류는 제2 트랜지스터(120)의 채널 및 제1 트랜지스터(110)의 다이오드를 통해서 흐른다.
고장 전류 경로(200)는 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 포함할 수 있다. 제3 트랜지스터(210) 및 제4 트랜지스터(220)는 IGBT일 수 있다. 고장 전류 경로(200)는, 실시예에 따라, 고정 저항(230)을 더 포함할 수 있다. 고장 전류 경로(200)는 시스템이 고장 상태일 때 배터리와 부하 사이의 대상 전류가 흐르는 전류 경로이다. 배터리로부터 부하 방향으로 흐를 경우 대상 전류는 제3 트랜지스터(210)의 채널, 고정 저항(230), 및 제4 트랜지스터(220)의 다이오드를 통해 흐를 수 있다. 부하로부터 배터리 방향으로 흐를 경우 대상 전류는 제4 트랜지스터(220)의 채널, 고정 저항(230), 및 제3 트랜지스터(210)의 다이오드를 통해 흐를 수 있다.
고장 전류 경로(200)는 정상 전류 경로(100)와 병렬로 연결된다.
제어부(600)는 배터리와 상기 부하 사이에 흐르는 대상 전류가 제1 임계 값 이하인 경우 정상 전류 경로(100)를 전류 경로로 제공하고, 대상 전류가 제1 임계 값을 초과하는 경우 고장 전류 경로(200)를 전류 경로로 제공한다.
제어부(600)는 대상 전류의 크기에 대응하여 고장 전류 경로(200)의 저항 성분을 조정한다. 예를 들어, 고장 전류 경로(200)는 적어도 하나의 트랜지스터(210, 220)를 포함하고, 제어부(600)는 트랜지스터(210, 220)에 인가되는 게이트 전압의 크기를 조정함으로써 고장 전류 경로(200)의 저항 성분을 조정할 수 있다. 따라서 배터리의 충전 상태가 높은 경우 제어부(600)는 트랜지스터(210, 220)의 게이트 전압 크기를 조정하여 고장 전류 경로(200)의 등가 저항 값을 높일 수 있다. 또한 배터리의 충전 상태가 낮은 경우 제어부(600)는 트랜지스터(210, 220)의 게이트 전압 크기를 조정하여 고장 전류 경로(200)의 등가 저항 값을 낮출 수 있다. 등가 저항 값 변경에 대해서는 도 2 내지 5를 참조하여 상세히 후술한다.
제어부(600)는 게이트 구동 신호(110S, 120S, 210S, 220S)를 발생시켜 대응하는 트랜지스터(110, 120, 210, 220)의 게이트 단자에 인가할 수 있다. 실시예에 따라, 정상 전류 경로(100)에 인가되는 게이트 구동 신호(110S, 120S)는 서로 동일할 수 있다. 실시예에 따라, 고장 전류 경로(200)에 인가되는 게이트 구동 신호(210S, 220S)는 서로 동일할 수 있다.
실시예에 따라, 고장 전류 제한기(10)는 커패시터(310, 410)를 선택적으로 더 포함할 수 있다. 커패시터(310)는 배터리 측 전압(VBatt)과 병렬로 연결되고, 커패시터(410)는 부하 측 전압(VLoad)과 병렬로 연결될 수 있다.
사고가 발생하면 배터리 측 전압(VBatt)이 급격히 낮아져서 IGBT(210, 220)를 구동시킬 수 있는 컬렉터-에미터 전압이 온/오프 동작을 정상적으로 할 수 없는 경우가 발생할 수 있으므로, 커패시터(310, 410)를 병렬로 연결해 전압 값을 일정 시간 유지시킴으로써 IGBT(210, 220)가 상태를 고려해 온/오프 동작을 수행할 수 있도록 할 수 있다.
실시예에 따라, 고장 전류 제한기(10)는 다이오드(320, 420)를 더 포함할 수 있다. 다이오드(320)는 배터리 측 전압(VBatt)과 병렬로 연결되고, 다이오드(420)는 부하 측 전압(VLoad)과 병렬로 연결될 수 있다.
퓨즈(330)가 용단되거나 릴레이 스위치(430)가 개방될 경우 전류가 흐를 수 있는 회로가 구성되지 않아 시스템에 문제가 생길 수 있으므로, 다이오드(320, 420)가 각각 배터리 측과 부하 측의 전류 경로를 형성시켜줄 수 있다.
도 2는 본 발명의 한 실시예에 따른 제어부를 설명하기 위한 도면이고, 도 3은 듀티 비에 따른 게이트 구동 신호를 설명하기 위한 도면이고, 도 4는 듀티 비에 따른 직류 신호로 변환된 게이트 구동 신호를 설명하기 위한 도면이고, 도 5는 게이트 전압에 따른 트랜지스터의 저항 값을 설명하기 위한 도면이다.
도 2를 참조하면 본 발명의 한 실시예에 따른 제어부(600)는 신호 처리기(610), 게이트 드라이버(620), 및 필터부(630)를 포함할 수 있다.
신호 처리기(610)는 DSP(digital signal processor)로 구성될 수 있다. 신호 처리기(610)는 전류 센서(500)로부터 대상 전류의 정보를 수신하고 게이트 드라이버(620)가 생성할 게이트 구동 신호의 듀티 비(duty ratio)를 결정할 수 있다.
게이트 드라이버(620)는 듀티 비를 갖는 게이트 구동 신호를 출력할 수 있다. 게이트 드라이버(620)는 신호 처리기(610) 후단에 위치하여 신호 처리기(610)로부터 듀티 비를 수신하고, 이에 대응하는 게이트 구동 신호를 출력할 수 있다.
예를 들어, 게이트 드라이버(620)는 기본적으로 두 가지 레벨(하이 레벨, 로우 레벨)의 전압을 출력할 수 있도록 구성될 수 있다. 도 3을 참조하면 듀티 비에 따른 두 가지 레벨의 조합에 따른 게이트 구동 신호가 예시적으로 도시되어 있다. 이러한 형태의 게이트 구동 신호는 제1 노드(N1)에서 확인될 수 있다. 듀티 비가 100%인 경우 하이 레벨의 직류인 게이트 구동 신호가 출력될 수 있다. 또한 듀티 비가 0%인 경우 로우 레벨의 직류인 게이트 구동 신호가 출력될 수 있다. 하지만 그 외의 경우에는 도시된 바와 같이 다수의 구형파를 포함하는 형태의 듀티 비에 따른 게이트 구동 신호가 출력되게 된다.
필터부(630)는 게이트 구동 신호를 직류 신호로 변환할 수 있다. 필터부(630)는 RC 필터일 수 있다. RC 필터의 차단 주파수는 5kHz이내로 선정될 수 있다. 필터부(630)는 저항(631)과 커패시터(632)를 포함할 수 있다. 도 4를 참조하면 듀티 비에 따른 직류 신호로 변환된 게이트 구동 신호가 예시적으로 도시되어 있다. 본 실시예에서는 하이 레벨이 IGBT에 대한 온 레벨로서 15V로 설정되어 있고, 로우 레벨이 IGBT에 대한 오프 레벨로서 -7V로 설정되어 있는 상태이다. 이러한 형태의 게이트 구동 신호는 제2 노드(N2)에서 확인될 수 있다. 듀티 비가 높을수록 게이트 구동 신호의 크기가 증가함을 알 수 있다.
이렇게 직류 신호로 변환된 게이트 구동 신호(110S, 120S, 210S, 220S)는 각각 대응하는 트랜지스터(110, 120, 210, 220)의 게이트 단자에 인가된다. 게이트 드라이버(620)는 정상 전류 경로(100)가 제공되는 경우 듀티 비 100%의 게이트 구동 신호를 출력하고, 고장 전류 경로(200)가 제공되는 경우 대상 전류가 제2 임계 값 이하가 될 때까지 게이트 구동 신호의 듀티 비를 점차적으로 감소시킬 수 있다.
예를 들어, 시스템이 정상인 경우 신호 처리기(610)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 대한 듀티 비를 100%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 100%에 따라 하이 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(110S, 120S)도 하이 레벨로서 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 온 상태로 유지시킬 수 있다.
이때, 신호 처리기(610)는 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 0%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 0%에 따라 로우 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(210S, 220S)도 로우 레벨로서 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 오프 상태로 유지시킬 수 있다.
예를 들어, 시스템이 비정상으로서 고장 상태인 경우 신호 처리기(610)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 대한 듀티 비를 0%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 0%에 따라 로우 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(110S, 120S)도 로우 레벨로서 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 오프 상태로 유지시킬 수 있다.
이때, 신호 처리기(610)는, 우선적으로, 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 100%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 100%에 따라 하이 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(210S, 220S)도 하이 레벨로서 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 온 상태로 할 수 있다. 다만, 신호 처리기(610)는 현재 대상 전류의 크기가 제2 임계 값 이하가 될 때까지 듀티 비를 점차적으로 감소시킬 수 있다. 다만, 게이트 구동 신호(210S, 220S)의 전압 값이 트랜지스터(210, 220)의 문턱 전압(threshold voltage) 값 이하로 되면 고장 전류 경로(200)가 제공되지 않는 것과 마찬가지이므로, 게이트 구동 신호(210S, 220S)의 전압 값의 하한선은 트랜지스터(210, 220)의 문턱 전압 값이 될 수 있다.
도 5를 참조하면, 듀티 비 감소에 따라 전압 크기가 감소하는 게이트 구동 신호(210S, 220S)에 따라 제3 트랜지스터(210) 및 제4 트랜지스터(220)의 저항 값이 상승하는 것을 확인할 수 있다.
따라서 점차적으로 고장 전류 경로(200)의 등가 저항 값이 상승하게 되고, 대상 전류의 크기가 점차적으로 감소하게 된다.
마지막으로, 대상 전류의 크기가 제2 임계 값 이하가 되면, 신호 처리기(610)는 해당하는 듀티 비를 유지할 수 있다. 실시예에 따라, 대상 전류가 다시 증가하는 경우 신호 처리기(610)는 전술한 과정을 반복하여 수행함으로써 듀티 비를 변경할 수도 있다.
도 6은 본 발명의 한 실시예에 따른 고장 전류 제한 방법을 설명하기 위한 도면이다.
본 발명의 한 실시예에 따른 고장 전류 제한 방법은, 전류 센서(500)를 이용하여 대상 전류가 제1 임계 값 이하가 되는 지를 검출하는 단계, 대상 전류가 제1 임계 값 이하가 되는 경우 정상 전류 경로(100)를 고장 전류 경로(200)로 전환하는 단계, 및 대상 전류의 크기에 대응하여 고장 전류 경로(200)의 저항 성분을 조정하는 단계를 포함한다.
도 6을 참조하여 본 발명의 한 실시예에 따른 고장 전류 제한 방법을 보다 구체적으로 설명한다.
먼저, 신호 처리기(610)는 전류 센서(500)를 이용하여 대상 전류가 제1 임계 값을 초과하는 지 확인할 수 있다(S100).
만약 대상 전류가 제1 임계 값을 초과하지 않는 경우, 시스템이 정상 작동하고 있는 것이므로, 신호 처리기(610)는 정상 전류 경로(100)를 통해 대상 전류가 흐르도록 각 트랜지스터(110, 120, 210, 220)에 대한 듀티 비를 결정하여 게이트 드라이버(620)에 전달한다(S200). 즉, 정상 전류 경로가 제공되는 경우 트랜지스터(110, 120)에 대해 듀티 비 100%의 게이트 구동 신호가 출력되도록 할 수 있다.
만약 대상 전류가 제1 임계 값을 초과하는 경우, 시스템이 비정상적으로 작동하고 있는 것이므로, 신호 처리기(610)는 고장 전류 경로(200)를 통해 대상 전류가 흐르도록 각 트랜지스터(110, 120, 210, 220)에 대한 듀티 비를 결정하여 게이트 드라이버(620)에 전달한다(S300). 신호 처리기(610)는 우선적으로 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 100%로 결정할 수 있다.
다음으로, 신호 처리기(610)는 대상 전류의 크기가 제2 임계 값을 초과하는지 확인할 수 있다(S400).
만약 대상 전류의 크기가 제2 임계 값을 초과한다면, 신호 처리기(610)는 듀티 비를 한 단계 감소시킬 수 있다(S500). 고장 전류 경로(200)는 적어도 하나의 트랜지스터(210, 220)를 포함하고, 고장 전류 경로(200)의 저항 성분을 조정하는 단계에서, 트랜지스터(210, 220)에 인가되는 게이트 전압의 크기를 조정함으로써 고장 전류 경로(200)의 저항 성분을 조정할 수 있다. 게이트 전압은 듀티 비를 갖는 게이트 구동 신호를 직류 필터링함으로써 생성될 수 있고, 게이트 전압의 크기는 이러한 듀티 비를 제어함으로써 결정될 수 있다.
다음으로, 신호 처리기(610)는 감소된 듀티 비에 따라 감소한 대상 전류의 크기가 제2 임계 값을 초과하는지 확인할 수 있다(S600). 만약 감소한 대상 전류의 크기가 제2 임계 값을 초과하지 않는 경우 고장 전류 제한 방법이 종료될 수 있으나, 대상 전류의 크기가 여전히 제2 임계 값을 초과한다면 다시 단계(S500)로 돌아갈 수 있다. 즉, 고장 전류 경로(200)가 제공되는 경우 대상 전류가 제2 임계 값 이하가 될 때까지 게이트 구동 신호(210S, 220S)의 듀티 비를 점차적으로 감소시킬 수 있다.
결과적으로 대상 전류의 크기가 적정한 수준으로 감소된다면 본 실시예에 따른 고장 전류 제한 방법이 종료되게 된다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 고장 전류 제한기를 설명하기 위한 도면이다.
도 1을 참조하면 본 발명의 한 실시예에 따른 고장 전류 제한기(10)는 배터리와 부하 사이의 전류 경로에 위치하는 고장 전류 제한기(10)로서, 정상 전류 경로(100), 고장 전류 경로(200), 및 제어부(600)를 포함한다.
이외에도 고장 전류 제한기(10)는, 실시예에 따라, 대상 전류(target current)의 크기를 감지하기 위한 전류 센서(500), 고장 전류가 일정 시간 이상 지속되는 경우 용단되기 위한 퓨즈(330), 유사하게 고장이 지속될 경우 개방되는 릴레이 스위치(430)를 선택적으로 더 포함할 수 있다.
정상 전류 경로(100)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 포함할 수 있다. 제1 트랜지스터(110) 및 제2 트랜지스터(120)는 IGBT일 수 있다. 정상 전류 경로(100)는 시스템이 정상 상태일 때 배터리와 부하 사이의 대상 전류가 흐르는 전류 경로이다. 배터리가 방전 모드인 경우에 대상 전류는 제1 트랜지스터(110)의 채널 및 제2 트랜지스터(120)의 다이오드를 통해서 흐른다. 배터리가 충전 모드인 경우에 대상 전류는 제2 트랜지스터(120)의 채널 및 제1 트랜지스터(110)의 다이오드를 통해서 흐른다.
고장 전류 경로(200)는 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 포함할 수 있다. 제3 트랜지스터(210) 및 제4 트랜지스터(220)는 IGBT일 수 있다. 고장 전류 경로(200)는, 실시예에 따라, 고정 저항(230)을 더 포함할 수 있다. 고장 전류 경로(200)는 시스템이 고장 상태일 때 배터리와 부하 사이의 대상 전류가 흐르는 전류 경로이다. 배터리로부터 부하 방향으로 흐를 경우 대상 전류는 제3 트랜지스터(210)의 채널, 고정 저항(230), 및 제4 트랜지스터(220)의 다이오드를 통해 흐를 수 있다. 부하로부터 배터리 방향으로 흐를 경우 대상 전류는 제4 트랜지스터(220)의 채널, 고정 저항(230), 및 제3 트랜지스터(210)의 다이오드를 통해 흐를 수 있다.
고장 전류 경로(200)는 정상 전류 경로(100)와 병렬로 연결된다.
제어부(600)는 배터리와 상기 부하 사이에 흐르는 대상 전류가 제1 임계 값 이하인 경우 정상 전류 경로(100)를 전류 경로로 제공하고, 대상 전류가 제1 임계 값을 초과하는 경우 고장 전류 경로(200)를 전류 경로로 제공한다.
제어부(600)는 대상 전류의 크기에 대응하여 고장 전류 경로(200)의 저항 성분을 조정한다. 예를 들어, 고장 전류 경로(200)는 적어도 하나의 트랜지스터(210, 220)를 포함하고, 제어부(600)는 트랜지스터(210, 220)에 인가되는 게이트 전압의 크기를 조정함으로써 고장 전류 경로(200)의 저항 성분을 조정할 수 있다. 따라서 배터리의 충전 상태가 높은 경우 제어부(600)는 트랜지스터(210, 220)의 게이트 전압 크기를 조정하여 고장 전류 경로(200)의 등가 저항 값을 높일 수 있다. 또한 배터리의 충전 상태가 낮은 경우 제어부(600)는 트랜지스터(210, 220)의 게이트 전압 크기를 조정하여 고장 전류 경로(200)의 등가 저항 값을 낮출 수 있다. 등가 저항 값 변경에 대해서는 도 2 내지 5를 참조하여 상세히 후술한다.
제어부(600)는 게이트 구동 신호(110S, 120S, 210S, 220S)를 발생시켜 대응하는 트랜지스터(110, 120, 210, 220)의 게이트 단자에 인가할 수 있다. 실시예에 따라, 정상 전류 경로(100)에 인가되는 게이트 구동 신호(110S, 120S)는 서로 동일할 수 있다. 실시예에 따라, 고장 전류 경로(200)에 인가되는 게이트 구동 신호(210S, 220S)는 서로 동일할 수 있다.
실시예에 따라, 고장 전류 제한기(10)는 커패시터(310, 410)를 선택적으로 더 포함할 수 있다. 커패시터(310)는 배터리 측 전압(VBatt)과 병렬로 연결되고, 커패시터(410)는 부하 측 전압(VLoad)과 병렬로 연결될 수 있다.
사고가 발생하면 배터리 측 전압(VBatt)이 급격히 낮아져서 IGBT(210, 220)를 구동시킬 수 있는 컬렉터-에미터 전압이 온/오프 동작을 정상적으로 할 수 없는 경우가 발생할 수 있으므로, 커패시터(310, 410)를 병렬로 연결해 전압 값을 일정 시간 유지시킴으로써 IGBT(210, 220)가 상태를 고려해 온/오프 동작을 수행할 수 있도록 할 수 있다.
실시예에 따라, 고장 전류 제한기(10)는 다이오드(320, 420)를 더 포함할 수 있다. 다이오드(320)는 배터리 측 전압(VBatt)과 병렬로 연결되고, 다이오드(420)는 부하 측 전압(VLoad)과 병렬로 연결될 수 있다.
퓨즈(330)가 용단되거나 릴레이 스위치(430)가 개방될 경우 전류가 흐를 수 있는 회로가 구성되지 않아 시스템에 문제가 생길 수 있으므로, 다이오드(320, 420)가 각각 배터리 측과 부하 측의 전류 경로를 형성시켜줄 수 있다.
도 2는 본 발명의 한 실시예에 따른 제어부를 설명하기 위한 도면이고, 도 3은 듀티 비에 따른 게이트 구동 신호를 설명하기 위한 도면이고, 도 4는 듀티 비에 따른 직류 신호로 변환된 게이트 구동 신호를 설명하기 위한 도면이고, 도 5는 게이트 전압에 따른 트랜지스터의 저항 값을 설명하기 위한 도면이다.
도 2를 참조하면 본 발명의 한 실시예에 따른 제어부(600)는 신호 처리기(610), 게이트 드라이버(620), 및 필터부(630)를 포함할 수 있다.
신호 처리기(610)는 DSP(digital signal processor)로 구성될 수 있다. 신호 처리기(610)는 전류 센서(500)로부터 대상 전류의 정보를 수신하고 게이트 드라이버(620)가 생성할 게이트 구동 신호의 듀티 비(duty ratio)를 결정할 수 있다.
게이트 드라이버(620)는 듀티 비를 갖는 게이트 구동 신호를 출력할 수 있다. 게이트 드라이버(620)는 신호 처리기(610) 후단에 위치하여 신호 처리기(610)로부터 듀티 비를 수신하고, 이에 대응하는 게이트 구동 신호를 출력할 수 있다.
예를 들어, 게이트 드라이버(620)는 기본적으로 두 가지 레벨(하이 레벨, 로우 레벨)의 전압을 출력할 수 있도록 구성될 수 있다. 도 3을 참조하면 듀티 비에 따른 두 가지 레벨의 조합에 따른 게이트 구동 신호가 예시적으로 도시되어 있다. 이러한 형태의 게이트 구동 신호는 제1 노드(N1)에서 확인될 수 있다. 듀티 비가 100%인 경우 하이 레벨의 직류인 게이트 구동 신호가 출력될 수 있다. 또한 듀티 비가 0%인 경우 로우 레벨의 직류인 게이트 구동 신호가 출력될 수 있다. 하지만 그 외의 경우에는 도시된 바와 같이 다수의 구형파를 포함하는 형태의 듀티 비에 따른 게이트 구동 신호가 출력되게 된다.
필터부(630)는 게이트 구동 신호를 직류 신호로 변환할 수 있다. 필터부(630)는 RC 필터일 수 있다. RC 필터의 차단 주파수는 5kHz이내로 선정될 수 있다. 필터부(630)는 저항(631)과 커패시터(632)를 포함할 수 있다. 도 4를 참조하면 듀티 비에 따른 직류 신호로 변환된 게이트 구동 신호가 예시적으로 도시되어 있다. 본 실시예에서는 하이 레벨이 IGBT에 대한 온 레벨로서 15V로 설정되어 있고, 로우 레벨이 IGBT에 대한 오프 레벨로서 -7V로 설정되어 있는 상태이다. 이러한 형태의 게이트 구동 신호는 제2 노드(N2)에서 확인될 수 있다. 듀티 비가 높을수록 게이트 구동 신호의 크기가 증가함을 알 수 있다.
이렇게 직류 신호로 변환된 게이트 구동 신호(110S, 120S, 210S, 220S)는 각각 대응하는 트랜지스터(110, 120, 210, 220)의 게이트 단자에 인가된다. 게이트 드라이버(620)는 정상 전류 경로(100)가 제공되는 경우 듀티 비 100%의 게이트 구동 신호를 출력하고, 고장 전류 경로(200)가 제공되는 경우 대상 전류가 제2 임계 값 이하가 될 때까지 게이트 구동 신호의 듀티 비를 점차적으로 감소시킬 수 있다.
예를 들어, 시스템이 정상인 경우 신호 처리기(610)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 대한 듀티 비를 100%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 100%에 따라 하이 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(110S, 120S)도 하이 레벨로서 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 온 상태로 유지시킬 수 있다.
이때, 신호 처리기(610)는 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 0%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 0%에 따라 로우 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(210S, 220S)도 로우 레벨로서 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 오프 상태로 유지시킬 수 있다.
예를 들어, 시스템이 비정상으로서 고장 상태인 경우 신호 처리기(610)는 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 대한 듀티 비를 0%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 0%에 따라 로우 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(110S, 120S)도 로우 레벨로서 제1 트랜지스터(110) 및 제2 트랜지스터(120)를 오프 상태로 유지시킬 수 있다.
이때, 신호 처리기(610)는, 우선적으로, 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 100%로 결정하여 게이트 드라이버(620)에 전달하고, 게이트 드라이버(620)는 듀티 비 100%에 따라 하이 레벨의 게이트 구동 신호를 생성하여 공급할 수 있다. 필터부(630)를 통과한 게이트 구동 신호(210S, 220S)도 하이 레벨로서 제3 트랜지스터(210) 및 제4 트랜지스터(220)를 온 상태로 할 수 있다. 다만, 신호 처리기(610)는 현재 대상 전류의 크기가 제2 임계 값 이하가 될 때까지 듀티 비를 점차적으로 감소시킬 수 있다. 다만, 게이트 구동 신호(210S, 220S)의 전압 값이 트랜지스터(210, 220)의 문턱 전압(threshold voltage) 값 이하로 되면 고장 전류 경로(200)가 제공되지 않는 것과 마찬가지이므로, 게이트 구동 신호(210S, 220S)의 전압 값의 하한선은 트랜지스터(210, 220)의 문턱 전압 값이 될 수 있다.
도 5를 참조하면, 듀티 비 감소에 따라 전압 크기가 감소하는 게이트 구동 신호(210S, 220S)에 따라 제3 트랜지스터(210) 및 제4 트랜지스터(220)의 저항 값이 상승하는 것을 확인할 수 있다.
따라서 점차적으로 고장 전류 경로(200)의 등가 저항 값이 상승하게 되고, 대상 전류의 크기가 점차적으로 감소하게 된다.
마지막으로, 대상 전류의 크기가 제2 임계 값 이하가 되면, 신호 처리기(610)는 해당하는 듀티 비를 유지할 수 있다. 실시예에 따라, 대상 전류가 다시 증가하는 경우 신호 처리기(610)는 전술한 과정을 반복하여 수행함으로써 듀티 비를 변경할 수도 있다.
도 6은 본 발명의 한 실시예에 따른 고장 전류 제한 방법을 설명하기 위한 도면이다.
본 발명의 한 실시예에 따른 고장 전류 제한 방법은, 전류 센서(500)를 이용하여 대상 전류가 제1 임계 값 이하가 되는 지를 검출하는 단계, 대상 전류가 제1 임계 값 이하가 되는 경우 정상 전류 경로(100)를 고장 전류 경로(200)로 전환하는 단계, 및 대상 전류의 크기에 대응하여 고장 전류 경로(200)의 저항 성분을 조정하는 단계를 포함한다.
도 6을 참조하여 본 발명의 한 실시예에 따른 고장 전류 제한 방법을 보다 구체적으로 설명한다.
먼저, 신호 처리기(610)는 전류 센서(500)를 이용하여 대상 전류가 제1 임계 값을 초과하는 지 확인할 수 있다(S100).
만약 대상 전류가 제1 임계 값을 초과하지 않는 경우, 시스템이 정상 작동하고 있는 것이므로, 신호 처리기(610)는 정상 전류 경로(100)를 통해 대상 전류가 흐르도록 각 트랜지스터(110, 120, 210, 220)에 대한 듀티 비를 결정하여 게이트 드라이버(620)에 전달한다(S200). 즉, 정상 전류 경로가 제공되는 경우 트랜지스터(110, 120)에 대해 듀티 비 100%의 게이트 구동 신호가 출력되도록 할 수 있다.
만약 대상 전류가 제1 임계 값을 초과하는 경우, 시스템이 비정상적으로 작동하고 있는 것이므로, 신호 처리기(610)는 고장 전류 경로(200)를 통해 대상 전류가 흐르도록 각 트랜지스터(110, 120, 210, 220)에 대한 듀티 비를 결정하여 게이트 드라이버(620)에 전달한다(S300). 신호 처리기(610)는 우선적으로 제3 트랜지스터(210) 및 제4 트랜지스터(220)에 대한 듀티 비를 100%로 결정할 수 있다.
다음으로, 신호 처리기(610)는 대상 전류의 크기가 제2 임계 값을 초과하는지 확인할 수 있다(S400).
만약 대상 전류의 크기가 제2 임계 값을 초과한다면, 신호 처리기(610)는 듀티 비를 한 단계 감소시킬 수 있다(S500). 고장 전류 경로(200)는 적어도 하나의 트랜지스터(210, 220)를 포함하고, 고장 전류 경로(200)의 저항 성분을 조정하는 단계에서, 트랜지스터(210, 220)에 인가되는 게이트 전압의 크기를 조정함으로써 고장 전류 경로(200)의 저항 성분을 조정할 수 있다. 게이트 전압은 듀티 비를 갖는 게이트 구동 신호를 직류 필터링함으로써 생성될 수 있고, 게이트 전압의 크기는 이러한 듀티 비를 제어함으로써 결정될 수 있다.
다음으로, 신호 처리기(610)는 감소된 듀티 비에 따라 감소한 대상 전류의 크기가 제2 임계 값을 초과하는지 확인할 수 있다(S600). 만약 감소한 대상 전류의 크기가 제2 임계 값을 초과하지 않는 경우 고장 전류 제한 방법이 종료될 수 있으나, 대상 전류의 크기가 여전히 제2 임계 값을 초과한다면 다시 단계(S500)로 돌아갈 수 있다. 즉, 고장 전류 경로(200)가 제공되는 경우 대상 전류가 제2 임계 값 이하가 될 때까지 게이트 구동 신호(210S, 220S)의 듀티 비를 점차적으로 감소시킬 수 있다.
결과적으로 대상 전류의 크기가 적정한 수준으로 감소된다면 본 실시예에 따른 고장 전류 제한 방법이 종료되게 된다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (7)

  1. 배터리와 부하 사이의 전류 경로에 위치하는 고장 전류 제한기로서,
    정상 전류 경로;
    상기 정상 전류 경로와 병렬로 연결되는 고장 전류 경로; 및
    상기 배터리와 상기 부하 사이에 흐르는 대상 전류가 제1 임계 값 이하인 경우 상기 정상 전류 경로를 상기 전류 경로로 제공하고, 상기 대상 전류가 상기 제1 임계 값을 초과하는 경우 상기 고장 전류 경로를 상기 전류 경로로 제공하는 제어부를 포함하고,
    상기 제어부는 상기 대상 전류의 크기에 대응하여 상기 고장 전류 경로의 저항 성분을 조정하는,
    고장 전류 제한기.
  2. 제1 항에 있어서,
    상기 고장 전류 경로는 적어도 하나의 트랜지스터를 포함하고,
    상기 제어부는 상기 트랜지스터에 인가되는 게이트 전압의 크기를 조정함으로써 상기 고장 전류 경로의 저항 성분을 조정하는,
    고장 전류 제한기.
  3. 제2 항에 있어서,
    상기 제어부는
    듀티 비를 갖는 게이트 구동 신호를 출력하는 게이트 드라이버; 및
    상기 게이트 구동 신호를 직류 신호로 변환하는 필터부를 포함하는,
    고장 전류 제한기.
  4. 제3 항에 있어서,
    상기 정상 전류 경로는 직렬로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 고장 전류 경로는 직렬로 연결된 제3 트랜지스터 및 제4 트랜지스터를 포함하는,
    고장 전류 제한기.
  5. 제4 항에 있어서,
    상기 고장 전류 경로는 고정 저항을 더 포함하는,
    고장 전류 제한기.
  6. 제4 항에 있어서,
    상기 게이트 드라이버는
    상기 정상 전류 경로가 제공되는 경우 듀티 비 100%의 상기 게이트 구동 신호를 출력하고,
    상기 고장 전류 경로가 제공되는 경우 상기 대상 전류가 제2 임계 값 이하가 될 때까지 상기 게이트 구동 신호의 듀티 비를 점차적으로 감소시키는,
    고장 전류 제한기.
  7. 전류 센서를 이용하여 대상 전류가 제1 임계 값 이하가 되는 지를 검출하는 단계;
    상기 대상 전류가 상기 제1 임계 값 이하가 되는 경우 정상 전류 경로를 고장 전류 경로로 전환하는 단계; 및
    상기 대상 전류의 크기에 대응하여 상기 고장 전류 경로의 저항 성분을 조정하는 단계를 포함하는
    고장 전류 제한 방법.
KR1020170099692A 2017-08-07 2017-08-07 고장 전류 제한기 및 고장 전류 제한 방법 KR102050907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170099692A KR102050907B1 (ko) 2017-08-07 2017-08-07 고장 전류 제한기 및 고장 전류 제한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170099692A KR102050907B1 (ko) 2017-08-07 2017-08-07 고장 전류 제한기 및 고장 전류 제한 방법

Publications (2)

Publication Number Publication Date
KR20190015906A true KR20190015906A (ko) 2019-02-15
KR102050907B1 KR102050907B1 (ko) 2019-12-02

Family

ID=65367637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170099692A KR102050907B1 (ko) 2017-08-07 2017-08-07 고장 전류 제한기 및 고장 전류 제한 방법

Country Status (1)

Country Link
KR (1) KR102050907B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026069A (ko) * 2020-08-25 2022-03-04 (주) 트리노테크놀로지 쇼트서킷 내량이 강화된 전력 반도체 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566804B1 (ko) * 2021-06-25 2023-08-16 한국기술교육대학교 산학협력단 중압 직류배전시스템용 사고전류 클램핑 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080007911A (ko) * 2006-07-18 2008-01-23 엘에스산전 주식회사 전력공급 안정화 장치
JP2017037493A (ja) * 2015-08-10 2017-02-16 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
KR20170038939A (ko) 2013-08-22 2017-04-07 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 고체 상태 고장 전류 제한기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080007911A (ko) * 2006-07-18 2008-01-23 엘에스산전 주식회사 전력공급 안정화 장치
KR20170038939A (ko) 2013-08-22 2017-04-07 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 고체 상태 고장 전류 제한기
JP2017037493A (ja) * 2015-08-10 2017-02-16 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026069A (ko) * 2020-08-25 2022-03-04 (주) 트리노테크놀로지 쇼트서킷 내량이 강화된 전력 반도체 소자

Also Published As

Publication number Publication date
KR102050907B1 (ko) 2019-12-02

Similar Documents

Publication Publication Date Title
US8729929B2 (en) Gate driving circuit
US8884660B2 (en) Driver for switching element and control system for machine using the same
US10199916B2 (en) Resistor emulation and gate boost
US7924542B2 (en) Power supply controller and semiconductor device
US9059709B2 (en) Gate drive circuit for transistor
US20010026429A1 (en) Semiconductor switching element driving circuit
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
WO2012147489A1 (ja) 半導体スイッチング素子駆動回路
KR101261944B1 (ko) 인버터 제어장치
CN108292919B (zh) 开关电路及电源系统
US20050206438A1 (en) Drive circuit for voltage driven type semiconductor element
EP2747260B1 (en) Method for operating an electrical power rectifier, and an electrical power rectifier
US20150048874A1 (en) Semiconductor device
JP5900949B2 (ja) 電源故障検出回路および電源故障検出方法
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
KR20190015906A (ko) 고장 전류 제한기 및 고장 전류 제한 방법
US9628073B2 (en) Current control circuit
WO2012043146A1 (ja) 半導体装置
JP5098872B2 (ja) 電力変換回路の駆動回路
JP7236860B2 (ja) 電圧検出装置
KR101431382B1 (ko) 유도성 부하를 갖는 직류 전원 공급단에서의 돌입 전류 제한 회로
KR20210079492A (ko) 전력반도체 스위칭 소자의 과전압 보호회로
JP2020136875A (ja) 半導体モジュールおよび駆動回路
US20170329378A1 (en) Load driving device
JP3713795B2 (ja) 制御装置の出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant