JP6090846B2 - 電源装置、電源制御方法および電子装置 - Google Patents

Description

本発明は、電源装置、電源制御方法および電子装置に関し、特に、複数の電源のいずれかに故障が発生した際に正常な電圧供給状態に高速復帰することが可能な電源装置、電源制御方法および電子装置に関する。

並列動作する複数の電源で構成された電子装置において、いずれかの電源に故障が発生した場合に、正常に動作している他の電源を保護することと、電子装置の稼動を継続しながら故障した電源の交換を行うこととの双方を目的にして、例えば、特許文献１の特開２０１１−２０００１６号公報「電源装置」等にも記載されているように、ＯＲｉｎｇ回路（オアリング回路：逆流防止回路）が電源装置に組み込まれている。最近のＯＲｉｎｇ回路内のスイッチ素子としては、ダイオードよりも電力損失が少ないＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用い、電源の起動時、定常時、故障した際の異常時等の各状態に応じて、ＭＯＳＦＥＴの駆動を制御するようにしている。

特開２０１１−２０００１６号公報（第２−３頁）

しかしながら、電源装置のＯＲｉｎｇ回路内のスイッチ素子としてＭＯＳＦＥＴを用いる場合、電源の大電流化に伴い、並列接続するＭＯＳＦＥＴの数量が増加することになり、各ＭＯＳＦＥＴの駆動に関してより長い時間を要するため、電源の異常が発生した際に、ＯＲｉｎｇ回路により異常な電源から切り離した後に、正常な電源動作に復帰するまでの時間が長くなるのみならず、正常な電圧値よりも低い電圧状態が継続してしまって、結局、電子装置としての継続稼動が損なわれる場合が生じている。

すなわち、従来技術においては、電子装置内に並列動作する複数の電源を備えている場合、並列動作する複数の電源を制御するための電源装置内には、故障した電源の隔離および他の電源の保護を目的として、前述したように、故障電源の出力端を他の電源から切り離すためのＯＲｉｎｇ回路（オアリング回路、逆流防止回路）が備えられている。また、該ＯＲｉｎｇ回路内のスイッチ部を構成するスイッチ素子としては、ダイオードよりも電力損失が少ないＭＯＳＦＥＴが通常用いられ、電源の起動時、定常時、故障した際の異常時等の各状態に応じて駆動される。

電源装置は、並列接続されている電源のいずれかにおいて過電圧が出力される異常状態が発生した場合、該異常状態の出力電圧を検知し、当該電源の出力端を切り離すために当該電源のＯＲｉｎｇ回路のスイッチ部をＯＦＦ状態（非導通状態）に制御するのみならず、他の電源についても、故障電源からの逆流を防止するために、他の電源それぞれのＯＲｉｎｇ回路のスイッチ部を一時的にＯＦＦ状態（非導通状態）に制御する。

しかる後、故障電源が隔離されて、異常状態が解消され、並列接続されている出力端に異常電圧が生じない状態になっていることを検知すると、正常な電源は、電力供給動作を再開するために、一時的に停止していた状態から脱して、正常な電源それぞれのＯＲｉｎｇ回路のスイッチ部をＯＮ状態（導通状態）に復帰させるように制御する。ここで、ＯＲｉｎｇ回路のスイッチ部をＯＮ状態（導通状態）に再駆動する際に、正常状態への復帰時間は、スイッチ部に対する駆動能力によって左右される。

一方、ＯＲｉｎｇ回路のスイッチ部は、定常状態において負荷側が必要とする電流容量に応じて、単一のスイッチ素子ではなく、複数のスイッチ素子を並列接続して構成される場合が多い。かくのごとく、ＯＲｉｎｇ回路のスイッチ部が並列接続した複数のスイッチ素子から構成される場合、従来技術においては、複数のスイッチ素子全てを同時に駆動しようとするために、各スイッチ素子がＯＮ状態（導通状態）に切り替わって、正常な状態に復帰するまでに多くの時間を要してしまって、正常状態へ復帰するまでに出力電圧が変動して負荷側の動作が不安定になるという問題が生じてしまう可能性があった。

（本発明の目的）
本発明は、かかる事情に鑑みてなされたものであり、複数の電源のうち、いずれかの電源に故障が発生した時に正常な電源供給状態に高速に復帰することが可能な電源装置、電源制御方法および電子装置を提供することを、その目的としている。

前述の課題を解決するため、本発明による電源装置、電源制御方法および電子装置は、主に、次のような特徴的な構成を採用している。

（１）本発明による電源装置は、並列接続した複数の電源それぞれの出力側にスイッチ部を備え、該スイッチ部それぞれを介して各前記電源から負荷に対して並列に電力を供給する電源装置において、前記スイッチ部それぞれは、並列接続した複数のスイッチ素子から構成されていて、複数の前記電源のいずれかに異常電圧を出力する故障が発生した場合、各電源に備えている前記スイッチ部内の全てのスイッチ素子を非導通状態に設定した後、複数の前記電源のうち故障した電源以外の各電源による前記負荷側への電力供給を再開する際に、故障した電源以外の各前記電源それぞれに関し、前記スイッチ部を構成する複数の前記スイッチ素子それぞれを導通状態に切り替える切り替えタイミングを段階的にあらかじめ定めた時間ずらして、非導通状態から導通状態に復帰させることを特徴とする。

（２）本発明による電源制御方法は、並列接続した複数の電源それぞれの出力側にスイッチ部を備え、該スイッチ部それぞれを介して各前記電源から負荷に対して並列に電力を供給する電源装置における電源制御方法であって、前記スイッチ部それぞれは、並列接続した複数のスイッチ素子から構成されていて、複数の前記電源のいずれかに異常電圧を出力する故障が発生した場合、各電源に備えている前記スイッチ部内の全てのスイッチ素子を非導通状態に設定した後、複数の前記電源のうち故障した電源以外の各電源による前記負荷側への電力供給を再開する際に、故障した電源以外の各前記電源それぞれに関し、前記スイッチ部を構成する複数の前記スイッチ素子それぞれを導通状態に切り替える切り替えタイミングを段階的にあらかじめ定めた時間ずらして、非導通状態から導通状態に復帰させることを特徴とする。

（３）本発明による電子装置は、複数の電源を並列接続して負荷に電力を供給する電源回路を備えた電子装置において、該電源回路が少なくとも前記（１）に記載の電源装置を用いて構成されていることを特徴とする。

本発明の電源装置、電源制御方法および電子装置によれば、以下のような効果を奏することができる。

すなわち、並列に動作する複数の電源で構成された電源装置において、各電源ごとに逆流防止用および保護用として配置されるスイッチ部内に並列接続した複数のスイッチ素子を備え、いずれかの電源に故障が発生した際に、該複数のスイッチ素子全てをＯＦＦ状態（非導通状態）に設定することによって、故障した電源を隔離して切り離した後に、故障した電源以外の正常な電源を正常状態に復帰させる際に、スイッチ部内の複数のスイッチ素子を時間的にずらして段階的に駆動することが可能な回路構成を採用することによって、最初に復帰指示をしたいずれかのスイッチ素子を他のスイッチ素子よりも優先させてＯＮ状態（導通状態）に高速復帰させることができるので、出力電圧が正常化するまでの電圧変動値並びに時間を小さくすることができる。したがって、電圧変動抑制用の大容量コンデンサの設置数量を減らすことができ、電源装置の小型化、集積化、原価低減を実現することが可能になる。

本発明の電源装置のブロック構成の一例を示すブロック構成図である。 図１に示した電源装置内のＯＲｉｎｇ回路の回路構成の一例を示す回路図である。 図２に示したＯＲｉｎｇ回路を含む電源装置の動作の一例を説明するために主要部の電圧波形を示す波形図である。

以下、本発明による電源装置、電源制御方法および電子装置の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による電源装置および電源制御方法について説明するが、かかる電源装置を、複数の電源が必要な電子装置における電源装置として該電子装置に内蔵したり外付けしたりするようにしても良いことは言うまでもない。

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、並列接続した複数の電源からの電力を負荷側に供給する電源装置内に隔離および逆流防止用としてそれぞれの電源ごとに出力側に設置されるＯＲｉｎｇ回路（オアリング回路、逆流防止回路）のスイッチ部として複数のスイッチ素子が並列接続されている場合に、故障した電源以外の正常な電源を正常状態に復帰させるために、各スイッチ素子をＯＦＦ状態（非導通状態）からＯＮ状態（導通状態）に切り替える際に、全てのスイッチ素子を同時動作させるのではなく、段階的に時間をずらせて動作させ、いずれかのスイッチ素子が他のスイッチ素子よりも先行して動作させることを主要な特徴としている。

而して、正常な電源からの電源供給を再開する際に、各スイッチ素子の駆動用のドライブ回路は、まず、先行して動作する特定のスイッチ素子に対してのみ駆動電流を供給することによって、当該特定のスイッチ素子を高速にＯＦＦ状態（非導通状態）からＯＮ状態（導通状態）に復帰させることが可能になり、電源異常時に一旦切り離された正常電源を高速に定常状態に復帰させることができるので、負荷に供給する出力電圧の変動を抑えることが可能になる。

（本発明の実施形態）
次に、本発明の電源装置の実施形態の構成例について、まず、図１のブロック構成図を用いて説明する。図１は、本発明の電源装置のブロック構成の一例を示すブロック構成図であり、複数の電源からなる電源装置の一例として、第１電源、第２電源、第３電源の３つの電源が並列接続されている場合を例に採って示している。

図１に示す電源装置は、並列に動作する３つの電源それぞれを構成するＤＣ／ＤＣコンバータ部１１、１２、１３それぞれの出力側に、故障電源の隔離と正常電源の保護を図るための逆流防止用のＯＲｉｎｇ回路２１、２２、２３が接続されている。そして、３つのＯＲｉｎｇ回路２１、２２、２３の出力端は並列接続されて、負荷３０に接続されている。つまり、負荷３０に対して、３つのＯＲｉｎｇ回路２１、２２、２３それぞれを介して３つのＤＣ／ＤＣコンバータ部１１、１２、１３が並列に接続された構成になっている。

次に、図２の回路図を用いて、図１に示した電源装置内のＯＲｉｎｇ回路の回路構成についてその一例を説明する。図２は、図１に示した電源装置内のＯＲｉｎｇ回路２１の回路構成の一例を示す回路図であるが、図１における他のＯＲｉｎｇ回路２２，２３についても、図２と同様の回路構成からなっている。

一般に、図１のＯＲｉｎｇ回路２１、２２、２３内のスイッチ部は、負荷３０側が必要とする電流容量に応じて、複数個のスイッチ素子が並列接続された構成となっているが、図２に示すＯＲｉｎｇ回路２１のスイッチ部においては、スイッチ素子として、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いて、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３の３つのトランジスタ（ＭＯＳＦＥＴ）が並列接続された構成となっている場合を示している。

第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれのソース端子Ｓ１、Ｓ２、Ｓ３は、電源を構成するＤＣ／ＤＣコンバータ部１１の出力側に接続され、また、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれのドレイン端子Ｄ１、Ｄ２、Ｄ３は、相互に接続されるとともに、負荷３０に接続されている。

また、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれのソース端子Ｓ１、Ｓ２、Ｓ３とそれぞれのドレイン端子Ｄ１、Ｄ２、Ｄ３との間には第１、第２、第３ボディダイオードＤｑ１、Ｄｑ２、Ｄｑ３として、寄生ダイオードすなわち内蔵ダイオードが形成されており、ソース端子Ｓ１、Ｓ２、Ｓ３それぞれには第１、第２、第３ボディダイオードＤｑ１、Ｄｑ２、Ｄｑ３それぞれのアノード側が形成され、また、ドレイン端子Ｄ１、Ｄ２、Ｄ３それぞれには第１、第２、第３ボディダイオードＤｑ１、Ｄｑ２、Ｄｑ３それぞれのカノード側が形成された状態になっている。

また、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の各スイッチ素子それぞれをＯＦＦ状態（非導通状態）からＯＮ状態（導通状態）に切り替える切り替えタイミングを、ドライブＩＣ２１１の能力に応じて段階的にあらかじめ定めた時間ずらして、ＯＦＦ状態（非導通状態）からＯＮ状態（導通状態）に復帰させることを可能にするために、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれの制御端子つまりゲート端子Ｇ１、Ｇ２、Ｇ３の接続状態を異なる状態に設定している。

すなわち、第１トランジスタＱ１のゲート端子Ｇ１は、該第１トランジスタＱ１を最も早いタイミングでＯＮ状態（導通状態）に復帰させるために、駆動電流供給元のドライブＩＣ（Integrated Circuit）２１１と直接接続されている。これに対して、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３は、該第２、第３トランジスタＱ２、Ｑ３を第１トランジスタＱ１よりもあらかじめ定めた時間だけ遅れたタイミングでＯＮ状態（導通状態）に復帰させるために、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれを介して駆動電流供給元のドライブＩＣ２１１と接続される。ここで、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３は、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれのアノード側に接続され、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれのカソード側がドライブＩＣ２１１と接続される。

そして、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３とそれぞれのソース端子Ｓ２、Ｓ３との間には、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれのツェナー電圧値すなわち第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３を生成するために、第２、第３抵抗Ｒｚ２、Ｒｚ３が接続されている。したがって、ドライブＩＣ２１１から駆動電流が供給された際に、ツェナーダイオードが接続されていない第１トランジスタＱ１のゲート端子Ｇ１には直ちにゲート電流Ｉｇ１が入力されて、ゲート端子Ｇ１とソース端子Ｓ１との間に駆動電圧が直ちに印加される。

しかし、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれが接続されている第２、第３トランジスタＱ２、Ｑ３それぞれについては、第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３を超えて第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれがＯＮ状態（導通状態）に達するまで、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３にはゲート電流Ｉｇ２、Ｉｇ３が流れ込むことはなく、ゲート端子Ｇ２、Ｇ３とソース端子Ｓ２、Ｓ３との間に駆動電圧が印加されない。

つまり、第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３は、第１トランジスタＱ１よりもあらかじめ定めた時間だけ遅れたタイミングで第２、第３トランジスタＱ２、Ｑ３それぞれをＯＮ状態（導通状態）に復帰させるための切り替えタイミングを与えるような電圧値に設定されている。言い換えると、複数のスイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３のうち、ＯＮ状態（導通状態）に切り替える切り替えタイミングを段階的に遅くする対象のスイッチ素子例えば第２、第３トランジスタＱ２、Ｑ３それぞれには、第２、第３ツェナーダイオードＺＤ２、ＺＤ３とツェナー電圧生成用の抵抗すなわち第２、第３抵抗Ｒｚ２、Ｒｚ３とをそれぞれのスイッチ素子の制御端子であるゲート端子Ｇ２、Ｇ３に接続し、該ツェナー電圧の電圧値すなわち第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３それぞれを、制御端子のゲート端子Ｇ２、Ｇ３それぞれを駆動する駆動源すなわちドライブＩＣ２１１の能力を勘案して設定することにより、各スイッチ素子すなわち第２、第３トランジスタＱ２、Ｑ３における切り替えタイミングがあらかじめ定めた時間遅くなるように設定している。

ここで、第２、第３トランジスタＱ２、Ｑ３それぞれに対する切り替えタイミングは、第１〜第３トランジスタＱ１〜Ｑ３のような複数のスイッチ素子のうち、導通状態への切り替え対象の或るスイッチ素子例えば第１トランジスタＱ１に対する切り替え指示としてゲート端子Ｇ１に対してドライブＩＣ２１１からのゲート電流Ｉｇ１が入力されてから当該スイッチ素子例えば第１トランジスタＱ１がＯＮ状態（導通状態）に切り替わるまでに要する所要時間以上の時間を経過した後に、次の順番の切り替え対象になるスイッチ素子例えば第２、第３トランジスタＱ２、Ｑ３に対する切り替え指示として、それぞれのゲート端子Ｇ２、Ｇ３に対してドライブＩＣ２１１からゲート電流Ｉｇ２、Ｉｇ３が入力されるように設定している。

なお、本実施形態においては、第２、第３トランジスタＱ２、Ｑ３それぞれに対する駆動を開始するタイミングを、第１トランジスタＱ１がＯＮ状態（導通状態）に切り替わるまでに要する所要時間と同程度に設定するために、第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３それぞれの電圧値としては、第１トランジスタＱ１がＯＮすることができるソース端子Ｓ１−ゲート端子Ｇ１間電圧値すなわち第１オン電圧値Ｖ１ｏｎと同程度に設定されていて、第１トランジスタＱ１がＯＮ状態（導通状態）に達した時点から、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３に対するゲート電流Ｉｇ２、Ｉｇ３の供給動作が開始される場合を示している。

また、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３に関して、第１トランジスタＱ１については、ドレイン電流Ｉｄ１として通常流すことができる第１定常電流値Ｉｄ１ｎが、第２、第３トランジスタＱ２、Ｑ３それぞれにドレイン電流Ｉｄ２、Ｉｄ３として通常流すことができる第２、第３定常電流値Ｉｄ２ｎ、Ｉｄ３ｎよりも小さくなるように設定され、かつ、第１トランジスタＱ１のゲート電流Ｉｇ１として第１トランジスタＱ１をＯＮする（導通させる）ことができる第１オン電流値Ｉ１ｏｎも、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート電流Ｉｇ２、Ｉｇ３として第２、第３トランジスタＱ２、Ｑ３それぞれをＯＮする（導通させる）ことができる第２、第３オン電流値Ｉ２ｏｎ、Ｉ３ｏｎよりも小さくなるように設定される。

言い換えると、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の全てがＯＮ状態になる定常状態においては、第１トランジスタＱ１のソース端子Ｓ１−ゲート端子Ｇ１間電圧すなわち第１駆動電圧Ｖｇｓ１の電圧値（第１定常電圧値Ｖ１ｎ）は、第１トランジスタＱ１をＯＮする（導通させる）ことができる第１オン電圧値Ｖ１ｏｎも高い値に設定される。一方、第２、第３トランジスタＱ２、Ｑ３それぞれについては、第２、第３トランジスタＱ２、Ｑ３それぞれのソース端子Ｓ２、Ｓ３−ゲート端子Ｇ２、Ｇ３間電圧すなわち第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３それぞれの電圧値（第２、第３定常電圧値Ｖ２ｎ、Ｖ３ｎ）が、第２、第３トランジスタＱ２、Ｑ３それぞれをＯＮする（導通させる）ことができる第２、第３オン電圧値Ｖ２ｏｎ、Ｖ３ｏｎと同程度の値に設定される。

また、ドライブＩＣ２１１は、並列接続されている他の電源すなわち図１のＤＣ／ＤＣコンバータ１２、１３後段のＯＲｉｎｇ回路２２、２３の出力電圧の上昇による逆流電流が流れ込んできた場合に、スイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３全てに対する駆動を停止して、逆流電流が、ＤＣ／ＤＣコンバータ部１１に流れ込まないように制御される。しかる後、異常な電圧値を出力している他の電源が隔離されるか、または、該他の電源が正常な出力電圧を出力する状態に復して、電圧上昇が解消された場合は、ドライブＩＣ２１１は、スイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれの駆動を再開させるように制御される。なお、ドライブＩＣ２１１からの駆動電流は、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれに対して共通に供給されているので、ドライブＩＣ２１１が該駆動電流の出力を停止した状態になると、ドライブＩＣ２１１にゲート端子Ｇ１が直接接続されていた第１トランジスタＱ１のソース端子Ｓ１−ゲート端子Ｇ１間電圧すなわち第１駆動電圧Ｖｇｓ１の印加状態が停止されるのみならず、他の第２、第３トランジスタＱ１のソース端子Ｓ２、Ｓ３−ゲート端子Ｇ２、Ｇ３間電圧すなわち第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３の印加状態も停止されることになる。

（実施形態の動作の説明）
次に、図２の回路図に示したような回路からなるＯＲｉｎｇ回路を含む電源装置の動作についてその一例を、図３の波形図を用いて説明する。図３は、図２に示したＯＲｉｎｇ回路２１を含む電源装置の動作の一例を説明するために主要部の電圧波形を示す波形図であり、負荷３０に印加される負荷電圧Ｖｏの電圧波形とともに、ＯＲｉｎｇ回路２１内の各スイッチ素子の駆動電圧として第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれのソース端子−ゲート端子間電圧すなわち第１、第２、第３駆動電圧Ｖｇｓ１、Ｖｇｓ２、Ｖｇｓ３それぞれの電圧波形を示している。

図３の負荷電圧Ｖｏの波形図に示すように、時刻Ｔ０の時点に達した際に、例えば並列に接続されている他の電源の出力電圧すなわち図１のＯＲｉｎｇ回路２１以外のＯＲｉｎｇ回路２２またはＯＲｉｎｇ回路２３からの出力電圧の異常が発生して、負荷電圧Ｖｏが、正常な動作中の状態における正常電圧値Ｖｏｎから、過電圧Ｖｏｖの状態に上昇した場合、該過電圧Ｖｏｖを検知したＯＲｉｎｇ回路２１内のドライブＩＣ２１１は、スイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３全てのゲート端子Ｇ１、Ｇ２、Ｇ３に共通の第１駆動電圧Ｖｇｓ１の出力を直ちに停止して、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３をＯＦＦ状態（非導通状態）に移行させ、逆流電流が、ＤＣ／ＤＣコンバータ部１１に流れ込まないように制御する。他のＯＲｉｎｇ回路２２、２３においても、同様に、それぞれのスイッチ部のスイッチ素子全てをＯＦＦ状態（非導通状態）に設定する。その結果、異常な出力電圧を発生させていた故障電源は隔離された状態になる。

しかる後、図３の負荷電圧Ｖｏの波形図に示すように、時刻Ｔ１の時点において、他のＯＲｉｎｇ回路２２またはＯＲｉｎｇ回路２３からの出力電圧の異常が解消されて、負荷電圧Ｖｏが過電圧Ｖｏｖの状態から低下した場合には、ＯＲｉｎｇ回路２１内のスイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれに寄生する第１、第２、第３ボディダイオードＤｑ１、Ｄｑ２、Ｄｑ３を介して負荷３０に対して電流供給が行われることになり、第１、第２、第３ボディダイオードＤｑ１、Ｄｑ２、Ｄｑ３の導通時電圧ＶＦに相当する電圧分だけ、正常電圧値Ｖｏｎよりも降下してしまう。

しかし、時刻Ｔ１の時点においては、同時に、過電圧Ｖｏｖの状態から低下したことを検知したドライブＩＣ２１１は、駆動電流を流し始めて、スイッチ素子の第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３それぞれの駆動を再開させるように制御することになり、ＯＲｉｎｇ回路２１は復帰動作を開始している。その結果、まず、ドライブＩＣ２１１からの駆動電流がゲート電流Ｉｇ１として直接入力される第１トランジスタＱ１の第１駆動電圧Ｖｇｓ１が、図３の第１駆動電圧Ｖｇｓ１の波形図に示すように、第１トランジスタＱ１がＯＮする（導通させる）ことができる第１オン電圧値Ｖ１ｏｎに向かって上昇していく。つまり、ドライブＩＣ２１１の駆動能力に応じた一定の勾配にしたがって、第１トランジスタＱ１の第１駆動電圧Ｖｇｓ１が'０'から第１オン電圧値Ｖ１ｏｎに向かって徐々に上昇していく。

一方、ドライブＩＣ２１１からの駆動電流がそれぞれ第２、第３ツェナーダイオードＺＤ２、ＺＤ３を介してゲート端子Ｇ２、Ｇ３それぞれに入力される第２、第３トランジスタＱ２、Ｑ３においては、ドライブＩＣ２１１が出力する第１駆動電圧Ｖｇｓ１が第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれにおける第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３に達するまで、ドライブＩＣ２１１からの駆動電流がカットされて、第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３それぞれにゲート電流Ｉｇ２、Ｉｇ３が入力されることはなく、第２、第３トランジスタＱ２、Ｑ３それぞれに対する第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３が出力されず、'０'の状態が継続する。

ここで、本実施形態においては、第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３それぞれの電圧値は、第１トランジスタＱ１がＯＮすることができるソース端子Ｓ１−ゲート端子Ｇ１間電圧値すなわち第１オン電圧値Ｖ１ｏｎと同程度に設定されている。したがって、第１駆動電圧Ｖｇｓ１が第１オン電圧値Ｖ１ｏｎと同程度の第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３に達するまでは、ドライブＩＣ２１１は、第１トランジスタＱ１を駆動するためにだけ、その能力が使用されることになり、第１トランジスタＱ１がＯＮすることができる第１オン電圧値Ｖ１ｏｎに達するまでの速度を向上させることができる。

しかる後、図３の第１駆動電圧Ｖｇｓ１の波形図に示すように、第１トランジスタＱ１を駆動する第１駆動電圧Ｖｇｓ１が上昇して、ドライブＩＣ２１１の能力に応じてあらかじめ定めた時間が経過した時刻Ｔ２の時点において、該第１トランジスタＱ１がＯＮすることができる第１オン電圧値Ｖ１ｏｎにまで達すると、第１トランジスタＱ１がＯＮ状態に切り替わるので、図３の負荷電圧Ｖｏの波形図に示すように、負荷３０における負荷電圧Ｖｏは、導通時電圧ＶＦに相当する電圧分だけ降下していた状態から脱して、正常電圧値Ｖｏｎに復帰する。

さらに、時刻Ｔ２の時点においては、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれに印加される第１駆動電圧Ｖｇｓ１が、第１オン電圧値Ｖ１ｏｎと同程度に設定されている第２、第３ツェナー電圧値Ｖｚ２、Ｖｚ３それぞれに達しているので、ドライブＩＣ２１１からの駆動電流が、第２、第３ツェナーダイオードＺＤ２、ＺＤ３それぞれを介して、ゲート電流Ｉｇ２、Ｉｇ３として第２、第３トランジスタＱ２、Ｑ３それぞれのゲート端子Ｇ２、Ｇ３に入力される状態に移行する。

したがって、図３の第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３の波形図に示すように、第２、第３トランジスタＱ２、Ｑ３それぞれに対する第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３が、ドライブＩＣ２１１の供給能力に応じた一定の勾配にしたがって、上昇を開始する。かくのごとく、ドライブＩＣ２１１は、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の全てに対して駆動電流を供給する状態になるので、図３の第１駆動電圧Ｖｇｓ１の波形図に示すように、第１トランジスタＱ１に対する第１駆動電圧Ｖｇｓ１は、ドライブＩＣ２１１の供給能力に応じて、第１オン電圧値Ｖ１ｏｎに達するまでの勾配よりも緩やかな勾配に変化して、定常状態における第１定常電圧値Ｖ１ｎに向かって上昇を継続するとともに、負荷３０に対しては第１トランジスタＱ１から負荷電流Ｉｏを供給する動作を継続する。

しかる後、図３の第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３の波形図に示すように、ドライブＩＣ２１１の能力に応じてあらかじめ定めた時間が経過した時刻Ｔ３の時点において、第２、第３トランジスタＱ２、Ｑ３それぞれに対する第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３が、第２、第３トランジスタＱ２、Ｑ３それぞれをＯＮすることができる第２、第３オン電圧値Ｖ２ｏｎ、Ｖ３ｏｎに達すると、第２、第３トランジスタＱ２、Ｑ３それぞれがＯＮ状態に切り替わり、第２、第３トランジスタＱ２、Ｑ３においても、負荷３０に対する負荷電流Ｉｏの供給動作を開始し、第１トランジスタＱ１とともに、負荷３０に対して負荷電流Ｉｏを供給する通常の状態に移行する。

以上のように、正常な電源に関しては、第２、第３トランジスタＱ２、Ｑ３それぞれがＯＮ状態（導通状態）に切り替わる切り替えタイミングが、第１トランジスタＱ１よりもあらかじめ定めた時間だけ遅れることになる。つまり、故障した電源以外の正常な電源に関しては、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の全てのスイッチ素子を同時にＯＦＦ状態（非導通状態）からＯＮ状態（導通状態）に切り替えるのではなく、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の各スイッチ素子それぞれをＯＮ状態（導通状態）に切り替える切り替えタイミングをあらかじめ定めた時間ずらすように制御している。

時刻Ｔ３の時点を経過した以降においては、図３の第１、第２、第３駆動電圧Ｖｇｓ１、Ｖｇｓ２、Ｖｇｓ３それぞれの波形図に示すように、第１トランジスタＱ１に対する第１駆動電圧Ｖｇｓ１は、第１オン電圧値Ｖ１ｏｎよりも高い第１定常電圧値Ｖ１ｎに維持され、第２、第３トランジスタＱ２、Ｑ３それぞれに対する第２、第３駆動電圧Ｖｇｓ２、Ｖｇｓ３は、第２、第３オン電圧値Ｖ２ｏｎ、Ｖ３ｏｎと同程度の電圧値の第２、第３定常電圧値Ｖ２ｎ、Ｖ３ｎに維持されて、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の全てのトランジスタ（ＭＯＳＦＥＴ）が、負荷３０に対して負荷電流Ｉｏを供給する通常の状態に復帰している。

なお、以上の説明においては、逆流防止用のＯＲｉｎｇ回路２１内のスイッチ部を、負荷３０側において必要とする電流容量に応じて、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の３個のスイッチ素子を並列接続した場合について説明したが、スイッチ部を構成するスイッチ素子の個数は、３個の場合のみに限るものではなく、２又は２以上の複数個であれば本発明を適用できることは言うまでもない。

また、正常状態に復帰する際に、第１、第２、第３トランジスタＱ１、Ｑ２、Ｑ３の３個のスイッチ素子のうち、あらかじめ定めた特定のスイッチ素子として第１トランジスタのみを他の第２、第３トランジスタＱ２、Ｑ３よりも早いタイミングでＯＮする（導通させる）ように構成し、残りの第２、第３トランジスタＱ２、Ｑ３がＯＮする（導通させる）タイミングは、第１トランジスタＱ１よりも遅くなるものの、両者がほぼ同一タイミングでＯＮする（導通させる）場合について説明した。しかし、本発明は、かかる場合のみに限るものではなく、ＯＲｉｎｇ回路２１内の複数のスイッチ素子それぞれを段階的に駆動することを可能にして、複数のスイッチ素子それぞれを別々のタイミングでＯＮする（導通させる）ようにしても良いし、あるいは、電源の能力如何により、他のスイッチ素子よりも早いタイミングでＯＮする（導通させる）特定のスイッチ素子を、１個のみならず複数同時にオンさせるようにしても良い。

また、以上の説明においては、ＯＲｉｎｇ回路２１内のスイッチ部を構成するスイッチ素子として、ＭＯＳＦＥＴを用いる場合について説明したが、場合によっては、ヘテロ接合型ＦＥＴやバイポーラトランジスタ（Bipolar Transistor）によって構成するようにしても良い。なお、ヘテロ接合型ＦＥＴを用いる場合は、ＭＯＳＦＥＴの場合と同様、スイッチ素子としての制御端子はゲート端子であり、該ゲート端子にゲート電圧を印加することによって、導通状態、非導通状態を制御し、一方、バイポーラトランジスタを用いる場合は、スイッチ素子としての制御端子はベース端子であり、該ベース端子にベースを印加することによって、導通状態、非導通状態を制御することは言うまでもない。

（実施形態の効果の説明）
以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。すなわち、並列に動作する複数の電源で構成された電源装置において、各電源ごとに逆流防止用および保護用として配置されるＯＲｉｎｇ回路２１（スイッチ部）内に複数のスイッチ素子を備え、いずれかの電源に故障が発生した際に、該複数のスイッチ素子全てをＯＦＦ状態（非導通状態）に設定することによって、故障した電源を隔離して切り離した後に、故障した電源以外の正常な電源を正常状態に復帰させる際に、ＯＲｉｎｇ回路２１（スイッチ部）内の複数のスイッチ素子を時間的にずらして段階的に駆動することが可能な回路構成を採用することによって、最初に復帰指示をしたいずれかのスイッチ素子を他のスイッチ素子よりも優先させてＯＮ状態（導通状態）に高速復帰させることができるので、出力電圧が正常化するまでの電圧変動値並びに時間を小さくすることができる。したがって、電圧変動抑制用の大容量コンデンサの設置数量を減らすことができ、電源装置の小型化、集積化、原価低減を実現することが可能になる。

以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。

１１ ＤＣ／ＤＣコンバータ部
１２ ＤＣ／ＤＣコンバータ部
１３ ＤＣ／ＤＣコンバータ部
２１ ＯＲｉｎｇ回路
２２ ＯＲｉｎｇ回路
２３ ＯＲｉｎｇ回路
３０ 負荷
２１１ ドライブＩＣ（Integrated Circuit）
Ｄ１ ドレイン端子
Ｄ２ ドレイン端子
Ｄ３ ドレイン端子
Ｄｑ１ 第１ボディダイオード
Ｄｑ２ 第２ボディダイオード
Ｄｑ３ 第３ボディダイオード
Ｇ１ ゲート端子
Ｇ２ ゲート端子
Ｇ３ ゲート端子
Ｉｄ１ ドレイン電流
Ｉｄ１ｎ 第１定常電流値
Ｉｄ２ ドレイン電流
Ｉｄ２ｎ 第２定常電流値
Ｉｄ３ ドレイン電流
Ｉｄ３ｎ 第３定常電流値
Ｉ１ｏｎ 第１オン電流値
Ｉ２ｏｎ 第２オン電流値
Ｉ３ｏｎ 第３オン電流値
Ｉｇ１ ゲート電流
Ｉｇ２ ゲート電流
Ｉｇ３ ゲート電流
Ｉｏ 負荷電流
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
Ｒｚ２ 第２抵抗
Ｒｚ３ 第３抵抗
Ｓ１ ソース端子
Ｓ２ ソース端子
Ｓ３ ソース端子
Ｖ１ｎ 第１定常電圧値
Ｖ１ｏｎ 第１オン電圧値
Ｖ２ｎ 第２定常電圧値
Ｖ２ｏｎ 第２オン電圧値
Ｖ３ｎ 第３定常電圧値
Ｖ３ｏｎ 第１オン電圧値
ＶＦ 導通時電圧
Ｖｇｓ１ 第１駆動電圧
Ｖｇｓ２ 第２駆動電圧
Ｖｇｓ３ 第３駆動電圧
Ｖｏ 負荷電圧
Ｖｏｎ 正常電圧値
Ｖｏｖ 過電圧
Ｖｚ２ 第２ツェナー電圧値
Ｖｚ３ 第３ツェナー電圧値
ＺＤ２ 第２ツェナーダイオード
ＺＤ３ 第３ツェナーダイオード

Claims (9)

1. 並列接続した複数の電源それぞれの出力側にスイッチ部を備え、該スイッチ部それぞれを介して各前記電源から負荷に対して並列に電力を供給する電源装置において、前記スイッチ部それぞれは、並列接続した複数のスイッチ素子から構成されていて、複数の前記電源のいずれかに異常電圧を出力する故障が発生した場合、各電源に備えている前記スイッチ部内の全てのスイッチ素子を非導通状態に設定した後、複数の前記電源のうち故障した電源以外の各電源による前記負荷側への電力供給を再開する際に、故障した電源以外の各前記電源それぞれに関し、前記スイッチ部を構成する複数の前記スイッチ素子それぞれを導通状態に切り替える切り替えタイミングを段階的にあらかじめ定めた時間ずらして、非導通状態から導通状態に復帰させることを特徴とする電源装置。
2. 前記切り替えタイミングは、複数の前記スイッチ素子のうち、導通状態への切り替え対象の或るスイッチ素子に対する切り替え指示を出力してから当該スイッチ素子が導通状態に切り替わるまでに要する所要時間以上の時間を経過した後に次の順番の切り替え対象になるスイッチ素子に対する切り替え指示を出力するように設定されることを特徴とする請求項１に記載の電源装置。
3. 前記スイッチ素子は、ＭＯＳＦＥＴ、ヘテロ接合ＦＥＴ、バイポーラトランジスタのいずれかからなり、前記スイッチ素子がＭＯＳＦＥＴまたはヘテロ接合ＦＥＴの場合、前記スイッチ素子の制御端子となるゲート端子にゲート電圧を印加することにより、前記スイッチ素子の導通状態、非導通状態を制御し、前記スイッチ素子がバイポーラトランジスタの場合、前記スイッチ素子の制御端子となるベース端子にベース電圧を印加することにより、前記スイッチ素子の導通状態、非導通状態を制御することを特徴とする請求項１または２に記載の電源装置。
4. 複数の前記スイッチ素子のうち、前記切り替えタイミングを段階的に遅くする対象のスイッチ素子それぞれには、ツェナーダイオードとツェナー電圧生成用の抵抗とを前記スイッチ素子の制御端子に接続し、該ツェナー電圧の電圧値を、前記制御端子を駆動する駆動源の能力を勘案して設定することにより、各前記スイッチ素子における前記切り替えタイミングがあらかじめ定めた時間遅くなるように設定することを特徴とする請求項３に記載の電源装置。
5. 並列接続した複数の電源それぞれの出力側にスイッチ部を備え、該スイッチ部それぞれを介して各前記電源から負荷に対して並列に電力を供給する電源装置における電源制御方法であって、前記スイッチ部それぞれは、並列接続した複数のスイッチ素子から構成されていて、複数の前記電源のいずれかに異常電圧を出力する故障が発生した場合、各電源に備えている前記スイッチ部内の全てのスイッチ素子を非導通状態に設定した後、複数の前記電源のうち故障した電源以外の各電源による前記負荷側への電力供給を再開する際に、故障した電源以外の各前記電源それぞれに関し、前記スイッチ部を構成する複数の前記スイッチ素子それぞれを導通状態に切り替える切り替えタイミングを段階的にあらかじめ定めた時間ずらして、非導通状態から導通状態に復帰させることを特徴とする電源制御方法。
6. 前記切り替えタイミングは、複数の前記スイッチ素子のうち、導通状態への切り替え対象の或るスイッチ素子に対する切り替え指示を出力してから当該スイッチ素子が導通状態に切り替わるまでに要する所要時間以上の時間を経過した後に次の順番の切り替え対象になるスイッチ素子に対する切り替え指示を出力するように設定されることを特徴とする請求項５に記載の電源制御方法。
7. 前記スイッチ素子は、ＭＯＳＦＥＴ、ヘテロ接合ＦＥＴ、バイポーラトランジスタのいずれかからなり、前記スイッチ素子がＭＯＳＦＥＴまたはヘテロ接合ＦＥＴの場合、前記スイッチ素子の制御端子となるゲート端子にゲート電圧を印加することにより、前記スイッチ素子の導通状態、非導通状態を制御し、前記スイッチ素子がバイポーラトランジスタの場合、前記スイッチ素子の制御端子となるベース端子にベース電圧を印加することにより、前記スイッチ素子の導通状態、非導通状態を制御することを特徴とする請求項５または６に記載の電源制御方法。
8. 複数の前記スイッチ素子のうち、前記切り替えタイミングを段階的に遅くする対象のスイッチ素子それぞれには、ツェナーダイオードとツェナー電圧生成用の抵抗とを前記スイッチ素子の制御端子に接続し、該ツェナー電圧の電圧値を、前記制御端子を駆動する駆動源の能力を勘案して設定することにより、各前記スイッチ素子における前記切り替えタイミングがあらかじめ定めた時間遅くなるように設定することを特徴とする請求項７に記載の電源制御方法。
9. 複数の電源を並列接続して負荷に電力を供給する電源回路を備えた電子装置において、該電源回路が請求項１ないし４のいずれかに記載の電源装置を用いて構成されていることを特徴とする電子装置。

Images