JP6271723B2 - ドライバ回路 - Google Patents

Description

本発明は、ドライバ回路に関する。

ＧａＮやＳｉＣ等に代表されるワイドバンドギャップ半導体で形成された素子は、シリコン半導体で形成された素子に比べ、高速スイッチング、低オン抵抗値等の優れた特性を有している。ワイドバンドギャップ半導体で形成された素子には、ゲート電圧が０Ｖであってもドレイン電流が流れるノーマリオン特性、又は、２Ｖ程度の低い閾値電圧を有するノーマリオフ特性を示すものがある。ノーマリオン特性を有する素子の制御を確実に行うためには、ゲート電圧を負電圧まで駆動する必要がある。

特許文献１には、ノーマリオン型トランジスタを用いて上及び下アームから成るブリッジ回路を形成した電力変換回路が開示されている。特許文献２には、ノーマリオン型トランジスタを用いたドライバ回路（インバータ回路）におけるアーム短絡の保護回路が開示されている。尚、特許文献３には、ノーマリオン型トランジスタの制御回路（駆動回路）の電源を自給化する技術が開示されている。

特許第４９５８９２７号公報 特許第５３３１０８７号公報 特許第５２３６８２２号公報

ノーマリオン型トランジスタは、そのゲートを駆動する駆動回路に電源が供給される前において、即ち駆動回路の起動前においてオン状態となる。故に、ノーマリオン型トランジスタが上下２段にブリッジ接続されたブリッジ回路（インバータ回路）に対して主電源からの入力電圧（電力変換の対象となる電圧）を印加する構成では、駆動回路の起動前において、主電源がショート状態となるおそれがある。従って、当該ショート状態を回避するための保護回路が必要となる。

この点に関し、特許文献１では、保護回路として、ブリッジ回路と主電源との間にリレーを設けている。これは、駆動回路の起動前にリレーをオフして主電源のショートを回避するものであるが、リレースイッチとリレー制御回路が別途に必要となる。更に、リレースイッチに対し電磁石用の電源を別途用意する必要がある。これは、回路の大型化及び複雑化を招く。

図８に、特許文献２の開示内容に対応する、保護回路を含んだドライバ回路を示す。基準電圧Ｖ２を基準として、主電源９１２からの電圧Ｖ１が、ノーマリオン型トランジスタである上側トランジスタ９１４及び下側トランジスタ９１５並びにノーマリオフ型トランジスタ９１６の直列回路に印加され、トランジスタ９１４及び９１５間から出力９２３が取り出される。制御回路９１１は、トランジスタ９１４、９１５、９１６に対する制御回路９０８、９０９、９１０を含み、電源９１３ａ及び９１３ｂの出力に基づく駆動電圧ＶＨ及びＶＬにより動作する。ドライバ回路の起動後、過負荷や瞬時停電などに起因して主電源９１２が切れずに制御回路９１１の電源だけがシャットダウンするような局面では、上側トランジスタ９１４がオンして出力９２３がハイレベルとなるが、このとき、トランジスタ９１６のドレイン電圧の上昇を通じ下側トランジスタ９１５がオフとされる。つまり、制御回路９１１自体が動作しない場合でもアーム短絡から保護される（特許文献２の段落［００４４］〜［００４６］参照）。

しかしながら、出力９２３がハイレベルとなっている状態では、主電源９１２の動作を一旦停止させ、制御回路９１１を先に起動したのちに主電源９１２を再起動させる処理を行わないと、上側の制御回路９０８を再起動できないという問題が残る（その理由については後に詳説する）。上記処理の実現のためには、当該処理用の専用機能をドライバ回路に搭載させる必要があり、それは、回路の大型化及び複雑化を招きうる。

回路の大型化又は複雑化はコストアップを招き、ノーマリオン型トランジスタを用いたドライバ回路の普及を妨げる。

そこで本発明は、直列接続されたノーマリオン型トランジスタの短絡を回避しつつ、回路の小型化及び簡素化に寄与するドライバ回路を提供することを目的とする。

本発明に係るドライバ回路は、第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、前記出力端子と前記第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、第１及び第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて前記第１の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオンさせ、前記入力信号が第２の論理レベルにされたことに応じて前記第２の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオフさせる第１の制御回路と、第３及び第４の電源ノードを有し、前記入力信号が前記第１の論理レベルにされたことに応じて前記第４の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオフさせ、前記入力信号が前記第２の論理レベルにされたことに応じて前記第３の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオンさせる第２の制御回路と、を備えたドライバ回路であって、前記第１及び第２のトランジスタの夫々は、ノーマリオン型のトランジスタであり、前記第１の電源ノードは、前記出力端子に接続され、前記第３の電源ノードは、前記第２の電圧を受け、前記第４の電源ノードは、前記第２の電圧よりも低い第３の電圧を受け、当該ドライバ回路は、更に、前記第１及び第２の電源ノード間に接続されたコンデンサと、前記第２及び第４の電源ノード間に接続されたスイッチ素子と、前記出力端子の電圧と前記第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記コンデンサを充電させる第３の制御回路と、前記第１及び前記第２の電源ノード間に接続された電圧発生用部品と前記第２及び前記第３の電源ノード間に接続された電流通過用部品を有し、前記スイッチ素子がオフであっても、前記第１及び前記第３の電源ノード間の電圧に基づく電流を前記電圧発生用部品及び前記電流通過用部品に流して前記電圧発生用部品の発生電圧に基づき前記コンデンサを充電可能な起動回路と、を備えることを特徴とする。

本発明によれば、直列接続されたノーマリオン型トランジスタの短絡を回避しつつ、回路の小型化及び簡素化に寄与するドライバ回路を提供することが可能である。

本発明の第１実施形態に係るドライバ回路の構成を示す回路ブロック図である。 図１のドライバ回路の動作タイミングチャートである。 図１の制御回路（３）の構成を示す回路ブロック図である。 本発明の第２実施形態に係るドライバ回路の構成を示す回路ブロック図である。 本発明の第３実施形態に係るドライバ回路の構成を示す回路ブロック図である。 本発明の第４実施形態に係るドライバ回路の構成を示す回路ブロック図である。 本発明の第５実施形態に係るドライバ回路の構成を示す回路ブロック図である。 従来構成の回路図である。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。

＜第１実施形態＞
本発明の第１実施形態を説明する。図１に、本発明の第１実施形態に係るドライバ回路の構成を示す回路ブロック図である。図１のドライバ回路は、入力端子Ｔ１及びＴ２、出力端子Ｔ３、ノーマリオン型トランジスタＱ１及びＱ２、制御回路１〜３、コンデンサ４、ツェナーダイオード２０、抵抗素子２１、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）１６、電源（主電源）６及び電源（制御用電源）７を備える。図２は、後述の制御信号φ１〜φ４と出力端子Ｔ３の電圧ＶＯとの関係を示す、ドライバ回路の動作タイミングチャートである。ノーマリオン型トランジスタＱ１及びＱ２はハーフブリッジ回路を構成する。以下では、本発明を、ノーマリオン型トランジスタの直列接続によるハーフブリッジ回路に適用した構成を例示するが、本発明を、ノーマリオン型トランジスタの直列接続によるフルブリッジ回路に適用しても良い。

ドライバ回路を制御する上位コントローラ（不図示）からドライバ回路に対し制御信号φ１及びφ２が供給される。入力端子Ｔ１は制御信号φ１を受け、入力端子Ｔ２は制御信号φ２を受ける。制御信号φ１及びφ２の夫々は、互いに異なる論理レベルを有する「Ｈ」レベル又は「Ｌ」レベルをとる（後述の他の制御信号も同様）。任意の信号又は電圧に関し、「Ｌ」レベルの電位は、「Ｈ」レベルの電位よりも低い。制御信号φ２は、制御信号φ１の相補信号（即ち反転信号）である。従って、制御信号φ１が「Ｈ」レベルであるとき、制御信号φ２は「Ｌ」レベルであり、制御信号φ１が「Ｌ」レベルであるとき、制御信号φ２は「Ｈ」レベルである。ドライバ回路は、制御信号φ１、φ２がそれぞれ「Ｈ」、「Ｌ」レベルにされたことに応じて出力端子Ｔ３に「Ｈ」レベルの電圧を出力し、制御信号φ１、φ２がそれぞれ「Ｌ」レベル、「Ｈ」レベルにされたことに応じて出力端子Ｔ３に「Ｌ」レベルの電圧を出力する。出力端子Ｔ３における「Ｈ」レベルの電圧は、基準電圧Ｖ２よりも高い電圧Ｖ１であり、出力端子Ｔ３における「Ｌ」レベルの電圧は、基準電圧Ｖ２である。

トランジスタＱ１及びＱ２の夫々は、ノーマリオン型トランジスタであって、ワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴ（Field effect transistor：電界効果トランジスタ）である。或るＦＥＴにおいて、ゲート−ソース間電圧（ソース電位から見たゲート電位）が所定の閾値電圧Ｖｔｈ以上であるとき、当該ＦＥＴはオンとなり、ゲート−ソース間電圧が該閾値電圧Ｖｔｈ未満であるとき、当該ＦＥＴはオフとなる。ＦＥＴのオンとは、当該ＦＥＴのソース及びドレイン間が導通状態になることを意味し、ＦＥＴのオフとは、当該ＦＥＴのソース及びドレイン間が非導通状態になることを意味する。ノーマリオン型トランジスタとしてのトランジスタＱ１及びＱ２の夫々は、負の閾値電圧Ｖｔｈを有し、ここでは、−３Ｖ程度の閾値電圧Ｖｔｈを有しているものとする。従って、トランジスタＱ１のゲート−ソース間電圧が０ＶであってもトランジスタＱ１はオンする（トランジスタＱ２も同様）。

ここで、ワイドバンドギャップ半導体とは、バンドギャップがシリコンよりも大きな半導体、特に、シリコンのバンドギャップ（１．１２ｅＶ（electron volt））の２倍程度である２．２ｅＶ以上のバンドギャップを有する半導体を言い、例えば、ＳｉＣ（シリコンカーバイド）、ＧａＮ（窒化ガリウム）、ダイヤモンドなどである。

電源６は、自身の負極電位を基準として負極及び正極間に電圧Ｖ１を発生させる。電源６の負極は、基準電圧Ｖ２を受ける。基準電圧Ｖ２は、例えば接地電圧である０Ｖである。以下では、説明の具体化のため、基準電圧Ｖ２が０Ｖであると考える。トランジスタＱ１において、ドレインは電源６の正極が接続されたラインに接続されて電源６の正極からの電圧Ｖ１（例えば、４００Ｖ）を受け、ゲートは制御信号φ３を受け、ソースは出力端子Ｔ３に接続される。トランジスタＱ２において、ドレインは出力端子Ｔ３に接続され、ゲートは制御信号φ４を受け、ソースは基準電圧Ｖ２が印加されるラインに接続されて基準電位Ｖ２を受ける。

ハイサイド（高圧側）の制御回路１は、入力端子Ｔ１に接続された入力ノード１ａと、トランジスタＱ１のゲートに接続された出力ノード１ｂと、出力端子Ｔ３に接続された高圧側電源ノード１ｃと、低圧側電源ノード１ｄとを有する。制御信号φ１は、入力端子Ｔ１を介して入力ノード１ａに与えられる。出力ノード１ｂに現れる信号が制御信号φ３となる。

制御回路１は、制御信号φ１が「Ｈ」レベルのときには、高圧側電源ノード１ｃの電圧を出力ノード１ｂから出力することでトランジスタＱ１をオンさせ、制御信号φ１が「Ｌ」レベルのときには、低圧側電源ノード１ｄの電圧を出力ノード１ｂから出力することでトランジスタＱ１をオフさせる（この動作は、後述の説明から理解されるように、コンデンサ４の充電が行われた後に実現される）。但し、制御回路１は、制御信号φ１が「Ｌ」レベルから「Ｈ」レベルに切り替わったとき、その切り替わり時点から所定の遅延時間ｔｄ１の経過後に、出力ノード１ｂの電圧を、低圧側電源ノード１ｄの電圧から高圧側電源ノード１ｃの電圧に切り替える（図２参照）。制御信号φ１が「Ｈ」レベルから「Ｌ」レベルに切り替わったときには、制御回路１は、出力ノード１ｂの電圧を、直ちに、高圧側電源ノード１ｃの電圧から低圧側電源ノード１ｄの電圧に切り替える（図２参照）。遅延時間ｔｄ１は、トランジスタＱ１及びＱ２が同時にオンするのを防止するために設定されている。

ローサイド（低圧側）の制御回路２は、入力端子Ｔ２に接続された入力ノード２ａと、トランジスタＱ２のゲートに接続された出力ノード２ｂと、基準電圧Ｖ２を受ける高圧側電源ノード２ｃと、低圧側電源ノード２ｄとを有する。制御信号φ２は、入力端子Ｔ２を介して入力ノード２ａに与えられる。出力ノード２ｂに現れる信号が制御信号φ４となる。

制御回路２は、制御信号φ２が「Ｌ」レベルのときには（即ち制御信号φ１が「Ｈ」レベルのときには）、低圧側電源ノード２ｄの電圧を出力ノード２ｂから出力することでトランジスタＱ２をオフさせ、制御信号φ２が「Ｈ」レベルのときには（即ち制御信号φ１が「Ｌ」レベルのときには）、高圧側電源ノード２ｃの電圧を出力ノード２ｂから出力することでトランジスタＱ２をオンさせる（この動作は、後述の説明から理解されるように、電源７の起動後に実現される）。但し、制御回路２は、制御信号φ２が「Ｌ」レベルから「Ｈ」レベルに切り替わったとき、その切り替わり時点から所定の遅延時間ｔｄ２の経過後に、出力ノード２ｂの電圧を、低圧側電源ノード２ｄの電圧から高圧側電源ノード２ｃの電圧に切り替える（図２参照）。制御信号φ２が「Ｈ」レベルから「Ｌ」レベルに切り替わったときには、制御回路２は、出力ノード２ｂの電圧を、直ちに、高圧側電源ノード２ｃの電圧から低圧側電源ノード２ｄの電圧に切り替える（図２参照）。遅延時間ｔｄ２は、トランジスタＱ１及びＱ２が同時にオンするのを防止するために設定されている。

コンデンサ４は、制御回路１の高圧側電源ノード１ｃと低圧側電源ノード１ｄの間に接続されている。ＭＯＳＦＥＴ１６は、ノーマリオフ型のｎチャネルＭＯＳＦＥＴである。ＭＯＳＦＥＴ１６において、ドレインは制御回路１の低圧側電源ノード１ｄに接続され、ゲートは制御回路３の出力ノード３ｃに接続されて制御信号φ５を受け、ソースは電源７の負極及び制御回路２の低圧側電源ノード２ｄに接続される。ＭＯＳＦＥＴ１６は、制御信号φ５が「Ｈ」レベルである場合にオンし、制御信号φ５が「Ｌ」レベルである場合にオフする。

電源７の正極は基準電圧Ｖ２が加わるラインに接続され、電源７の負極は制御回路２の低圧側電源ノード２ｄに接続される。基準電圧Ｖ２から見て、電源７の負極における電圧は負の電圧Ｖ３になる。負の電圧Ｖ３は、トランジスタＱ１及びＱ２の閾値電圧Ｖｔｈよりも低く、例えば−１０Ｖ程度である。

制御回路３は、出力端子Ｔ３に接続された検出ノード３ａと、基準電圧Ｖ２を受ける基準電圧ノード３ｂと、ＭＯＳＦＥＴ１６の制御電極（即ちＭＯＳＦＥＴ１６のゲート）に接続された出力ノード３ｃとを有する。出力ノード３ｃに現れる信号が制御信号φ５となる。検出ノード３ａには、出力端子Ｔ３の電圧ＶＯが加わる。

制御回路３は、検出ノード３ａの電圧ＶＯと基準電圧ノード３ｂの電圧Ｖ２との差の電圧（ＶＯ−Ｖ２）が所定の参照電圧ＶＲよりも高い場合、制御信号φ５を「Ｌ」レベルにすることでＭＯＳＦＥＴ１６をオフとし、電圧（ＶＯ−Ｖ２）が所定の参照電圧ＶＲよりも低い場合、制御信号φ５を「Ｈ」レベルにすることでＭＯＳＦＥＴ１６をオンとする。参照電圧ＶＲは、約０Ｖの正の電圧であって、“Ｖ１＞ＶＲ”である。

ツェナーダイオード２０はコンデンサ４と並列接続されている。より具体的には、ツェナーダイオード２０において、カソードは高圧側電源ノード１ｃに接続され、アノードは低圧側電源ノード１ｄに接続されている。抵抗素子２１は、低圧側電源ノード１ｄと基準電圧Ｖ２のラインとの間に接続されている。

図３は、制御回路３の構成を示す回路ブロック図である。図３において、制御回路３は、電源１０及び１１、抵抗素子１２、ダイオード１３、コンパレータ１４及びレベルシフタ１５を備える。電源１０及び１１の負極は共に基準電圧ノード３ｂに接続される。電源１０及び１１の動作により、電源１０、１１の正極の電圧は、夫々、Ｖ１０、Ｖ１１となる。電圧Ｖ１０及びＶ１１は共に基準電圧Ｖ２よりも高い。電源１０の正極は、抵抗素子１２を介してダイオード１３のアノードに接続される。ダイオード１３のカソードは検出ノード３ａに接続される。尚、ダイオード１３が破壊されるのを防止するため、順方向に直列接続された複数のダイオードにてダイオード１３を置換してもよい。

コンパレータ１４の＋端子（非反転入力端子）は、電源１１の正極に接続され、従って電源１１の正極の電圧Ｖ１１を受ける。コンパレータ１４の−端子（反転入力端子）は、抵抗素子１２とダイオード１３のアノードとの接続点に接続され、従ってダイオード１３のアノードの電圧Ｖ１２を受ける。レベルシフタ１５は、コンパレータ１４の出力信号のレベルを所定の電圧だけシフトして出力ノード３ｃに出力する。出力ノード３ｃに現れる信号が制御信号φ５となる。従って、“Ｖ１１＞Ｖ１２”の場合は、コンパレータ１４から「Ｈ」レベルの信号が出力される結果、制御信号φ５も「Ｈ」レベルとなる。一方、 “Ｖ１１＜Ｖ１２”の場合は、コンパレータ１４から「Ｌ」レベルの信号が出力される結果、制御信号φ５も「Ｌ」レベルとなる。

電源１０の電圧Ｖ１０は、電源１１の電圧Ｖ１１よりも高い電圧に設定されている。また、ダイオード１３の順方向電圧を“ＶＦ”で表す。そうすると、電圧ＶＯが電圧（Ｖ１０−ＶＦ）よりも高い場合は、ダイオード１３がオフし、結果、“Ｖ１２＝Ｖ１０（＞Ｖ１１）”となって制御信号φ５は「Ｌ」レベルになる。一方、電圧ＶＯが電圧（Ｖ１０−ＶＦ）よりも低い場合は、ダイオード１３がオンし、結果、“Ｖ１２＜Ｖ１１＜Ｖ１０”となって制御信号φ５は「Ｈ」レベルになる。ここで、電圧（Ｖ１０−ＶＦ）は可能な限り０Ｖに近くなるように設定される。

これにより、ＭＯＳＦＥＴ１６は、出力端子Ｔ３の電圧ＶＯが低下してきて基準電圧Ｖ２に略等しくなるタイミング（即ち、差電圧（ＶＯ−Ｖ２）が所定の参照電圧ＶＲよりも低くなるタイミング）でオンされ、出力電圧ＶＯが増加してきて基準電圧Ｖ２よりも所定電圧だけ高くなったタイミングでオフされる。

出力端子Ｔ３の電圧ＶＯが「Ｌ」レベルになってＭＯＳＦＥＴ１６がオンすると、電源７の正極がトランジスタＱ２を介してコンデンサ４の高圧側電極（コンデンサ４の電極の内、電源ノード１ｃに接続された電極）に接続されるとともに、電源７の負極がＭＯＳＦＥＴ１６を介してコンデンサ４の低圧側電極（コンデンサ４の電極の内、電源ノード１ｄに接続された電極）に接続されるため、コンデンサ４が充電される。このとき、トランジスタＱ１をオフ状態に維持するための負のゲート電圧として、電源７の負電圧Ｖ３がＭＯＳＦＥＴ１６及び低圧側電源ノード１ｄを介し、制御回路１からトランジスタＱ１のゲートに供給されている。

その後、制御信号φ１及びφ２に基づいてトランジスタＱ１及びＱ２並びにＭＯＳＦＥＴ１６が制御され、トランジスタＱ１がオンし、トランジスタＱ２及びＭＯＳＦＥＴ１６がオフする。トランジスタＱ１はノーマリオン型であるので、高圧側電源ノード１ｃの電圧がソース電圧としてゲートに印加されることでトランジスタＱ１はオン状態となる。トランジスタＱ１がオン状態になると、出力電圧ＶＯは電源６の正極の電圧Ｖ１近くまで上昇する。

このとき、トランジスタＱ２及びＭＯＳＦＥＴ１６がオフになっているため、コンデンサ４は電源７と切り離され、制御回路１の電源として機能する。この段階でコンデンサ４の高圧側電極の電圧は出力電圧ＶＯであり、コンデンサ４の低圧側電極の電圧は出力電圧ＶＯよりも低くなるので、トランジスタＱ１のゲートに出力電圧ＶＯよりも低い電圧を供給することができ、結果、その後のタイミングにおいてトランジスタＱ１を確実にオフにすることができる。

ハイサイドのノーマリオン型トランジスタをオフとするためには負電圧が必要であり、従来のドライバ回路では、その負電圧を生成するための電源として、絶縁電源を別途設けていることが多い。一方、図１のドライバ回路では、制御回路３、コンデンサ４及びＭＯＳＦＥＴ１６を用いた動作により、絶縁電源を別途設けることなく、ハイサイドの制御回路１に負電圧Ｖ３を供給することができるので、回路の小型化及び簡素化を図ることができる。また、ワイドバンドギャップ半導体で形成されたトランジスタＱ１及びＱ２を使用するので、スイッチング素子のオン抵抗値の低減化及びスイッチング速度の高速化を図ることができ、ドライバ回路の高速化及び低消費電力化を図ることができる。

ここで、図１のドライバ回路からツェナーダイオード２０及び抵抗素子２１を削除した仮想ドライバ回路を想定し、仮想ドライバ回路において電源６が他の電源（電源７、１０及び１１）に先駆けて起動する場合を考える。この場合、電源６の正極（トランジスタＱ１のドレインが接続されたライン）の電圧が電圧Ｖ１に向けて上昇する一方で、電源７、１０及び１１の出力電圧がゼロとなる期間Ｘが発生する。この期間Ｘでは、ノーマリオンの特性によりトランジスタＱ１はオンしているため、出力端子Ｔ３の電圧ＶＯは電圧Ｖ１に向けて上昇する。

一方、上述したように、制御回路３は、“（ＶＯ−Ｖ２）＜ＶＲ”の成立下においてＭＯＳＦＥＴ１６をオンするように動作する。従って、期間Ｘにて出力端子Ｔ３の電圧ＶＯが電圧Ｖ１に向けて上昇して一度“（ＶＯ−Ｖ２）＞ＶＲ”となると、その後、電源７、１０及び１１が起動しても、ＭＯＳＦＥＴ１６がオンされず、制御回路１の電源となるべきコンデンサ４の充電機会が発生しない。結果、トランジスタＱ１をオフできず、出力端子Ｔ３の電圧ＶＯは「Ｈ」レベルのままで固定されることになる（電源７の起動後は、制御回路２により負電圧Ｖ３を用いてトランジスタＱ２をオフすることはできる）。

仮想ドライバ回路において、電圧ＶＯの「Ｈ」レベルでの固定を解消するためには、電源６の動作を一旦停止させ、電源６以外の回路（電源７、１０及び１１並びに制御回路１〜３を含む）を起動させてから、電源６を再起動させる処理が必要となる。つまり、仮想ドライバ回路では、出力端子Ｔ３の電圧ＶＯが最初に「Ｈ」レベルとなるような電源の起動順序では、正常な動作が確保されない。尚、上記処理の実現のためには、当該処理用の専用機能をドライバ回路に搭載させる必要があり、それは、ドライバ回路の大型化及び複雑化によるコストアップを招きうる。

これを考慮し、図１のドライバ回路には、ツェナーダイオード２０及び抵抗素子２１から成る起動回路が設けられている。つまり、期間Ｘにおいて、電源６が他の電源（電源７、１０及び１１）に先駆けて起動してトランジスタＱ１のドレインが接続されたラインの電圧がＶ１に向けて上昇すると、ノーマリオンの特性によりトランジスタＱ１はオンしているため、高圧側電源ノード１ｃの電圧も同時にＶ１に向けて上昇する。そうすると、期間Ｘにおいて、ツェナーダイオード２０と抵抗素子２１には電流が流れツェナーダイオード２０の両端にツェナー電圧Ｖｚが発生し（但し、“Ｖ１＞Ｖｚ”）、この発生電圧Ｖｚによりコンデンサ４が充電される。つまり、期間Ｘにおいて、“（ＶＯ−Ｖ２）＞ＶＲ”となってＭＯＳＦＥＴ１６がオフとなるものの、電圧Ｖｚに基づき起動回路を介してコンデンサ４が充電される。コンデンサ４が充電されると、コンデンサ４の充電電圧（電極間電圧）を電源電圧とする制御回路１が起動し、制御信号φ３を介してトランジスタＱ１を制御することが可能となる。即ち、電源６の起動に伴って制御回路１は自己で起動することができる。

この後（例えば期間Ｘの後）、制御信号φ１、φ２が、夫々、「Ｌ」、「Ｈ」レベルになることで出力端子Ｔ３の電圧ＶＯは「Ｌ」レベルになる。出力端子Ｔ３の電圧ＶＯが「Ｌ」レベルになった後は、電圧ＶＯが「Ｈ」、「Ｌ」レベル間で切り替えられる繰り返し動作の中で（図２参照）、電圧ＶＯが「Ｌ」レベルとなるたびに、制御回路３の機能によりＭＯＳＦＥＴ１６を通じコンデンサ４が充電されるようになる。

以上のように、本実施形態では、ノーマリオン型トランジスタを直列に接続した構成において出力端子Ｔ３の電圧ＶＯが最初に「Ｈ」レベルとなるような電源の投入順序であっても制御回路１を起動させることができ、絶縁電源を別途設けることもなく、ドライバ回路の正常動作を確保できる。

別言すれば、本実施形態に係るドライバ回路では、電源起動時に出力端子Ｔ３の電圧ＶＯが「Ｈ」レベルとなっても、起動回路によりコンデンサ４が充電されて制御回路１が起動し、トランジスタＱ１をオフさせることができる。トランジスタＱ１のオフによって電圧ＶＯが一度「Ｌ」レベルになった後は、制御信号φ１及びφ２に応答した各制御回路の機能により、ＭＯＳＦＥＴ１６のオンを通じコンデンサ４の充電を継続することができる。この結果、ノーマリオン型トランジスタでブリッジ回路が形成されていても、起動時のアーム短絡（トランジスタＱ１及びＱ２の短絡）を回避しつつ制御回路１の電源を自給することができる。

ここで、図８のドライバ回路について説明を加える。図８において、制御回路９０８は、上側トランジスタ９１４のソース電位を基準に上側トランジスタ９１４のゲートをドライブする必要があるため、接地電位（Ｖ２）から絶縁された回路とされる。また、制御回路９０８の電源（不図示）は、図１のノード１ｄの電圧に対応するような、電圧Ｖ１よりも低い一定電圧を制御回路９０８に供給する必要がある。上側トランジスタ９１４がオンとなって出力９２３がハイレベル（Ｖ１）となっているとき、電圧Ｖ１よりも低い一定電圧が制御回路９０８に供給されていなければ、ノーマリオン型トランジスタである上側トランジスタ９１４をオフすることができないからである。制御回路９０８の電源の自給化を考慮し、図１のコンデンサ４のような電源用コンデンサを制御回路９０８の電源として図８の構成に加えることができるが（当該電源用コンデンサは図８にて不図示）、その電源用コンデンサは、上記仮想ドライバ回路と同様、出力９２３がローレベルにならないと充電されず上記一定電圧を制御回路９０８に供給できない。

従って、主電源９１２が切れずに制御回路９１１の電源だけがシャットダウンして上側トランジスタ９１４のオンを通じ出力９２３がハイレベルとなると、主電源９１２の動作を一旦停止させ、制御回路９１１を先に起動したのちに主電源９１２を再起動させる処理を行わないと、制御回路９０８を再起動できない。繰り返すが、出力９２３がローレベルにならないと、上記電源用コンデンサの充電機会が発生しないからである。

＜第２実施形態＞
本発明の第２実施形態を説明する。第２及び後述の第３〜第５実施形態は第１実施形態を基礎とする実施形態であり、第２〜第５実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第５実施形態にも適用される。

図４は、本発明の第２実施形態に係るドライバ回路の構成を示す回路ブロック図である。図４のドライバ回路において、図１のドライバ回路との相違点は、ＭＯＳＦＥＴ１７が追加されている点である。つまり、図１のドライバ回路に対し、ＭＯＳＦＥＴ１７を追加したものが、図４のドライバ回路である。ＭＯＳＦＥＴ１７は、ノーマリオン型のｎチャネルＭＯＳＦＥＴである。

図４のドライバ回路における起動回路は、ツェナーダイオード２０、抵抗素子２１及びＭＯＳＦＥＴ１７の直列回路にて形成される。具体的には、図４において、ツェナーダイオード２０のカソードは電源ノード１ｃに接続され、ツェナーダイオード２０のアソードは電源ノード１ｄ及び抵抗素子２１の一端に接続され、抵抗素子２１の他端はＭＯＳＦＥＴ１７のドレインに接続され、ＭＯＳＦＥＴ１７のソースは基準電圧Ｖ２のライン（従って電源７の正極）に接続され、ＭＯＳＦＥＴ１７のゲートは電源７の負極に接続されている。従って、ＭＯＳＦＥＴ１７は、負電圧Ｖ３を発生すべき電源７の正極及び負極間の電圧に基づきオン／オフされることになる。

図４のドライバ回路においても、図１のドライバ回路と同様、電源６が他の電源（電源７、１０及び１１）に先駆けて起動してトランジスタＱ１のドレインが接続されたラインの電圧がＶ１に向けて上昇すると、ノーマリオンの特性によりトランジスタＱ１はオンしているため、高圧側電源ノード１ｃの電圧も同時にＶ１に向けて上昇する。同じく、ノーマリオンの特性により、電源７が起動していない期間Ｘにおいて（電源７の正極及び負極間電圧が０Ｖとなる期間Ｘにおいて）、ＭＯＳＦＥＴ１７もオンしている。

そうすると、期間Ｘにおいて、ツェナーダイオード２０と抵抗素子２１にはＭＯＳＦＥＴ１７を介して電流が流れてツェナーダイオード２０の両端にツェナー電圧Ｖｚが発生し、この発生電圧Ｖｚによりコンデンサ４が充電される。つまり、期間Ｘにおいて、“（ＶＯ−Ｖ２）＞ＶＲ”となってＭＯＳＦＥＴ１６がオフとなるものの、電圧Ｖｚに基づき起動回路を介してコンデンサ４が充電される。コンデンサ４が充電されると、コンデンサ４の充電電圧（電極間電圧）を電源電圧とする制御回路１が起動し、制御信号φ３を介してトランジスタＱ１を制御することが可能となる。

期間Ｘの後、電源７が起動を開始すると、ＭＯＳＦＥＴ１７のゲート−ソース間電圧（ソース電位から見たゲート電位）が０Ｖから低下してゆき、所定の閾値電圧より低くなった時点でＭＯＳＦＥＴ１７はオフする（ＭＯＳＦＥＴ１７の閾値電圧の絶対値は負電圧Ｖ３の絶対値よりも小さいものとする）。ＭＯＳＦＥＴ１７の閾値電圧は負電圧であるので、負電圧Ｖ３は、ＭＯＳＦＥＴ１７のオン／オフ制御への利用に適している。電源７の起動によってＭＯＳＦＥＴ１７がオフとなると、抵抗素子２１を介した電流の流れは遮断される。つまり、電源７の起動後、起動回路は自己で停止する。結果、出力電圧ＶＯの変化に基づくノイズ電流が起動回路を介し基準電圧Ｖ２のラインに流れ込むことを防止できる。勿論、図１のドライバ回路の作用及び効果は、図４のドライバ回路においても実現される。

＜第３実施形態＞
本発明の第３実施形態を説明する。図１又は図４のドライバ回路において、ツェナーダイオード２０を、電源ノード１ｃから電源ノード１ｄに向かう方向を順方向とするｎ個のダイオードの直列回路２０Ａに置き換えても良い。ｎ個のダイオードの直列回路２０Ａは、電源ノード１ｃ及び１ｄ間に接続される。ｎは２以上の整数である。

この置き換えを図１のドライバ回路に適用したときの、ドライバ回路の構成ブロック図を図５に示す。直列回路２０Ａは第１〜第ｎのダイオードから成る。直列回路２０Ａの一端に配置された第１のダイオードのアノードは電源ノード１ｃに接続され、直列回路２０Ａの他端に配置された第ｎのダイオードのカソードは電源ノード１ｄに接続される。第ｉのダイオードのカソードは、第（ｉ＋１）のダイオードのアノードに接続される（ｉは（ｎ−１）以下の自然数）。

第１〜第ｎのダイオードがオンとなるときの第１〜第ｎのダイオードの順方向電圧の合計電圧（即ち、第１〜第ｎのダイオードに順方向電流が流れるときの直列回路２０Ａの両端間電圧）が、上述のツェナー電圧Ｖｚと同じ又は同程度となるように、ｎの値が設定される。これにより、ｎ個のダイオードの直列回路２０Ａがツェナーダイオード２０と同等の動作を行うようになる。

＜第４実施形態＞
本発明の第４実施形態を説明する。図１又は図４のドライバ回路において、ツェナーダイオード２０を抵抗素子２０Ｂに置き換えても良い。抵抗素子２０Ｂは、電源ノード１ｃ及び１ｄ間に接続される。

この置き換えを図１のドライバ回路に適用したときの、ドライバ回路の構成ブロック図を図６に示す。図６のドライバ回路では、起動回路が抵抗素子２０Ｂ及び２１にて形成されることになる。

つまり、図６のドライバ回路において、電源６が他の電源（電源７、１０及び１１）に先駆けて起動してトランジスタＱ１のドレインが接続されたラインの電圧がＶ１に向けて上昇すると、ノーマリオンの特性によりトランジスタＱ１はオンしているため、高圧側電源ノード１ｃの電圧も同時にＶ１に向けて上昇する。そうすると、上述の期間Ｘにおいて、抵抗素子２０Ｂと抵抗素子２１には電流が流れて抵抗素子２０Ｂの両端に電圧Ｖ_20Bが発生し、この発生電圧Ｖ_20Bによりコンデンサ４が充電される。つまり、上述の期間Ｘにおいて、“（ＶＯ−Ｖ２）＞ＶＲ”となってＭＯＳＦＥＴ１６がオフとなるものの、電圧Ｖ_20Bに基づき起動回路を介してコンデンサ４が充電される。コンデンサ４が充電されると、コンデンサ４の充電電圧（電極間電圧）を電源電圧とする制御回路１が起動し、制御信号φ３を介してトランジスタＱ１を制御することが可能となる。即ち、電源６の起動に伴って制御回路１は自己で起動することができる。

但し、図６のドライバ回路では、ドライバ回路の全体が起動した後でも、抵抗素子２０Ｂ及び２１を介して電流が流れ続けるため、その電流による損失分、ツェナーダイオード２０又はダイオードの直列回路２０Ａを用いる場合よりも損失が増える。例えば、ツェナーダイオード２０を用いる場合、期間Ｘを経てドライバ回路の全体が起動した後において、コンデンサ４の電圧がツェナー電圧Ｖｚよりも低い電圧で安定するようにドライバ回路を設計しておけば、無駄な電流がツェナーダイオード２０に流れ続けることを回避できる。

この観点から、ツェナーダイオード２０を抵抗素子２０Ｂに置き換える変形は、特に図４のドライバ回路への適用が好ましい。図４のドライバ回路では、電源７の起動後、抵抗素子２１を介した電流の流れが遮断されるからである。

＜第５実施形態＞
本発明の第５実施形態を説明する。図１、図４、図５又は図６のドライバ回路において、ＡＮＤゲート（論理積回路）１８を追加するようにしても良い。この追加を図１のドライバ回路に適用したときの、ドライバ回路の構成ブロック図を図７に示す。ＡＮＤゲート１８は、制御信号φ５及びφ２の論理積信号をＭＯＳＦＥＴ１６のゲートに与える。従って、図７のドライバ回路において、ＭＯＳＦＥＴ１６は、制御信号φ５及びφ２が共に「Ｈ」レベルのときにオンとなり、制御信号φ５及びφ２の少なくとも一方が「Ｌ」レベルのときにはオフとなる。つまり、図７のＭＯＳＦＥＴ１６は、差電圧（ＶＯ−Ｖ２）が所定の参照電圧ＶＲよりも低くなって制御信号φ５が「Ｈ」レベルとなり、且つ、制御信号φ２が「Ｈ」レベルのとき（従って制御信号φ１が「Ｌ」レベルのとき）にのみオンする。これにより、出力電圧ＶＯが高いときにＭＯＳＦＥＴ１６がオンすることを確実に防止できる。

＜他の変形等＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

上述の各ドライバ回路において、ＭＯＳＦＥＴ１６は、コンデンサ４と電源ノード１ｄとの接続点を、電源７の負極及び電源ノード２ｄに接続するか否かを切り替えるスイッチ素子として機能する。当該スイッチ素子は、ＭＯＳＦＥＴ以外のスイッチ素子であっても良く、例えばバイポーラトランジスタでも良い。当該スイッチ素子をワイドバンドギャップ半導体で形成しても良い。

＜本発明の考察＞
本発明について考察する。

本発明の一側面に係るドライバ回路は、第１の電圧（Ｖ１）のラインと出力端子（Ｔ３）との間に接続された第１のトランジスタ（Ｑ１）と、前記出力端子と前記第１の電圧よりも低い第２の電圧（Ｖ２）のラインとの間に接続された第２のトランジスタ（Ｑ２）と、第１及び第２の電源ノード（１ｃ，１ｄ）を有し、入力信号（φ１）が第１の論理レベルにされたことに応じて前記第１の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオンさせ、前記入力信号が第２の論理レベルにされたことに応じて前記第２の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオフさせる第１の制御回路（１）と、第３及び第４の電源ノード（２ｃ，２ｄ）を有し、前記入力信号が前記第１の論理レベルにされたことに応じて前記第４の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオフさせ、前記入力信号が前記第２の論理レベルにされたことに応じて前記第３の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオンさせる第２の制御回路（２）と、を備えたドライバ回路であって、前記第１及び第２のトランジスタの夫々は、ノーマリオン型のトランジスタであり、前記第１の電源ノードは、前記出力端子に接続され、前記第３の電源ノードは、前記第２の電圧を受け、前記第４の電源ノードは、前記第２の電圧よりも低い第３の電圧（Ｖ３）を受け、当該ドライバ回路は、更に、前記第１及び第２の電源ノード間に接続されたコンデンサ（４）と、前記第２及び第４の電源ノード間に接続されたスイッチ素子（１６）と、前記出力端子の電圧と前記第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記コンデンサを充電させる第３の制御回路（３）と、前記第１及び前記第２の電源ノード間に接続された電圧発生用部品（２０、２０Ａ、２０Ｂ）と前記第２及び前記第３の電源ノード間に接続された電流通過用部品（２１、又は、２１及び１７）を有し、前記スイッチ素子がオフであっても、前記第１及び前記第３の電源ノード間の電圧に基づく電流を前記電圧発生用部品及び前記電流通過用部品に流して前記電圧発生用部品の発生電圧に基づき前記コンデンサを充電可能な起動回路と、を備えることを特徴とする。

上記ドライバ回路では、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、スイッチ素子をオンさせてコンデンサを充電することができるため、第１の制御回路の電源を自給することができる。この際、電源の投入順序等に依存して上記差の電圧が予め定められた電圧より高い状態で維持されることが懸念され、ドライバ回路の構成によっては、第１の電圧用の電源の動作を一旦停止させ、他の回路を起動させてから第１の電圧用の電源を再起動させる専用機能が必要になる。

しかし、本発明に係るドライバ回路では、起動時において出力端子の電圧が比較的高くなってスイッチ素子がオンされなくても、起動回路によりコンデンサが充電されて第１の制御回路が起動し、第１のトランジスタをオフさせることができる。第１のトランジスタのオフによって出力端子の電圧が一度低下した後は、入力信号に応答した各制御回路の機能により、スイッチ素子のオンを通じてコンデンサの充電を継続することができる。この結果、電源の投入順序等に依らず、起動時の第１及び第２のトランジスタの短絡を回避しつつ第１の制御回路の電源を自給することができる。第１の制御回路の電源の自給化により、また上記専用機能が不要になる分、回路の小型化及び簡素化を図ることができる。

具体的には例えば、前記電圧発生用部品は、カソード、アノードが夫々前記第１、第２の電源ノードに接続されたツェナーダイオード（２０）、又は、前記第１の電源ノードから前記第２の電源ノードに向かう方向を順方向としつつ前記第１及び前記第２の電源ノード間に接続された複数のダイオードの直列回路（２０Ａ）を含んでいると良い。

これにより、起動時において出力端子の電圧が比較的高くなってスイッチ素子がオンされなくても、上記のツェナーダイオード又は直列回路に電圧が発生し、発生電圧に基づきコンデンサを充電することができる。

或いは例えば、前記電圧発生用部品は、前記第１及び前記第２の電源ノード間に接続された電圧発生用抵抗素子（２０Ｂ）を含んでいても良い。

これにより、起動時において出力端子の電圧が比較的高くなってスイッチ素子がオンされなくても、上記の電圧発生用抵抗素子に電圧が発生し、発生電圧に基づきコンデンサを充電することができる。

また例えば、前記電流通過用部品は、前記第２及び前記第３の電源ノード間に接続された抵抗素子（２１）を含んでいると良い。

これにより、起動時において出力端子の電圧が比較的高くなっているとき、第１及び第３の電源ノード間の電圧に基づく電流を電圧発生用部品及び電流通過用部品に流して電圧発生用部品の発生電圧に基づきコンデンサを充電することができる。

或いは例えば、前記電流通過用部品は、抵抗素子（２１）と起動用スイッチ素子（１７）との直列回路を含んでいても良く、その直列回路は、前記第２及び前記第３の電源ノード間に接続されていても良い。

電流通過用部品に起動用スイッチ素子を含めておくことにより、起動回路に電流を流す必要がないタイミングにおいて当該電流の流れを遮断することが可能となり、無駄な電力損失を抑制することができる。

具体的には例えば、前記起動用スイッチ素子は、前記第３の電圧を発生すべき電源（７）の正極及び負極間の電圧に基づきオン／オフされるノーマリオン型のトランジスタであって、前記電源の起動前においてオンとなり、前記電源の起動後においてオフとなると良い。

これにより、別途の制御回路を設ける必要も無く、第３の電圧を発生すべき電源の状態に応じて、起動用スイッチ素子が適切にオン／オフされる。

また例えば、 前記第３の制御回路は、前記出力端子の電圧と前記第２の電圧との差の電圧が前記予め定められた電圧よりも低下し、且つ、前記入力信号が前記第２の論理レベルである場合に前記スイッチ素子をオンさせると良い。

これにより、出力端子の電圧が高いときにスイッチ素子をオンすることを確実に防止できる。

また例えば、各ノーマリオン型トランジスタは、ワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴであって良い。

また例えば、前記スイッチ素子は、ｎチャネルＭＯＳＦＥＴであって良い。

１〜３ 制御回路
４ コンデンサ
６、７ 電源
１６ ｎチャネルＭＯＳＦＥＴ
１７ ノーマリオン型ｎチャネルＭＯＳＦＥＴ
２０ ツェナーダイオード
２０Ａ ダイオードの直列回路
２０Ｂ 抵抗素子
２１ 抵抗素子
Ｑ１、Ｑ２ ノーマリオン型トランジスタ
φ１〜φ５ 制御信号

Claims (9)

1. 第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、
   前記出力端子と前記第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、
   第１及び第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて前記第１の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオンさせ、前記入力信号が第２の論理レベルにされたことに応じて前記第２の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオフさせる第１の制御回路と、
   第３及び第４の電源ノードを有し、前記入力信号が前記第１の論理レベルにされたことに応じて前記第４の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオフさせ、前記入力信号が前記第２の論理レベルにされたことに応じて前記第３の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオンさせる第２の制御回路と、を備えたドライバ回路であって、
   前記第１及び第２のトランジスタの夫々は、ノーマリオン型のトランジスタであり、
   前記第１の電源ノードは、前記出力端子に接続され、
   前記第３の電源ノードは、前記第２の電圧を受け、
   前記第４の電源ノードは、前記第２の電圧よりも低い第３の電圧を受け、
   当該ドライバ回路は、更に、
   前記第１及び第２の電源ノード間に接続されたコンデンサと、
   前記第２及び第４の電源ノード間に接続されたスイッチ素子と、
   前記出力端子の電圧と前記第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記コンデンサを充電させる第３の制御回路と、
   前記第１及び前記第２の電源ノード間に接続された電圧発生用部品と前記第２及び前記第３の電源ノード間に接続された電流通過用部品を有し、前記スイッチ素子がオフであっても、前記第１及び前記第３の電源ノード間の電圧に基づく電流を前記電圧発生用部品及び前記電流通過用部品に流して前記電圧発生用部品の発生電圧に基づき前記コンデンサを充電可能な起動回路と、を備える
   ことを特徴とするドライバ回路。
2. 前記電圧発生用部品は、
   カソード、アノードが夫々前記第１、第２の電源ノードに接続されたツェナーダイオード、又は、
   前記第１の電源ノードから前記第２の電源ノードに向かう方向を順方向としつつ前記第１及び前記第２の電源ノード間に接続された複数のダイオードの直列回路を含む
   ことを特徴とする請求項１に記載のドライバ回路。
3. 前記電圧発生用部品は、前記第１及び前記第２の電源ノード間に接続された電圧発生用抵抗素子を含む
   ことを特徴とする請求項１に記載のドライバ回路。
4. 前記電流通過用部品は、前記第２及び前記第３の電源ノード間に接続された抵抗素子を含む
   ことを特徴とする請求項１〜３の何れかに記載のドライバ回路。
5. 前記電流通過用部品は、抵抗素子と起動用スイッチ素子との直列回路を含み、
   その直列回路は、前記第２及び前記第３の電源ノード間に接続される
   ことを特徴とする請求項１〜３の何れかに記載のドライバ回路。
6. 前記起動用スイッチ素子は、前記第３の電圧を発生すべき電源の正極及び負極間の電圧に基づきオン／オフされるノーマリオン型のトランジスタであって、前記電源の起動前においてオンとなり、前記電源の起動後においてオフとなる
   ことを特徴とする請求項５に記載のドライバ回路。
7. 前記第３の制御回路は、前記出力端子の電圧と前記第２の電圧との差の電圧が前記予め定められた電圧よりも低下し、且つ、前記入力信号が前記第２の論理レベルである場合に前記スイッチ素子をオンさせる
   ことを特徴とする請求項１〜６の何れかに記載のドライバ回路。
8. 各ノーマリオン型トランジスタは、ワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴである
   ことを特徴とする請求項１〜７の何れかに記載のドライバ回路。
9. 前記スイッチ素子は、ｎチャネルＭＯＳＦＥＴである
   ことを特徴とする請求項１〜８の何れかに記載のドライバ回路。

Images